JP5277616B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5277616B2
JP5277616B2 JP2007303472A JP2007303472A JP5277616B2 JP 5277616 B2 JP5277616 B2 JP 5277616B2 JP 2007303472 A JP2007303472 A JP 2007303472A JP 2007303472 A JP2007303472 A JP 2007303472A JP 5277616 B2 JP5277616 B2 JP 5277616B2
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating
oxide film
bipolar transistor
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007303472A
Other languages
English (en)
Other versions
JP2009130129A (ja
Inventor
健一郎 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007303472A priority Critical patent/JP5277616B2/ja
Publication of JP2009130129A publication Critical patent/JP2009130129A/ja
Application granted granted Critical
Publication of JP5277616B2 publication Critical patent/JP5277616B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Description

本発明は、埋め込み酸化膜上のSOI層に、絶縁分離されたバイポーラトランジスタが形成されてなる半導体装置に関する。
埋め込み酸化膜上のSOI(Silicon On Insulator)層に、絶縁分離された横型バイポーラトランジスタが形成されてなる半導体装置が、例えば、特開2001−102387号公報(特許文献1)と特開2002−93861号公報(特許文献2)に開示されている。
図9は、特許文献1に開示された従来の半導体装置で、半導体装置80の断面を模式的に示した図である。
図9の半導体装置80では、横型PNPバイポーラトランジスタが、SOI(Silicon On Insulator)基板に形成されている。半導体装置80では、支持基板11上の埋め込み酸化膜12上に、高抵抗のn型活性層(SOI層)13が形成されている。n型活性層13表面には、n型拡散層6が形成され、このn型拡散層6表面に、選択的にp型エミッタ層7が形成されている。また、n型拡散層6と離間して、低抵抗のn型ベースコンタクト層8、p型コレクタ層9が、それぞれ選択的に形成されている。さらに、n型活性層13には、酸化膜4を介して多結晶シリコン層5が埋め込まれた溝(絶縁トレンチ)17aが形成されている。尚、図9の半導体装置80において、符号10の部分はLOCOS酸化膜である。
図10は、特許文献2に開示された従来の半導体装置で、半導体装置90の断面を模式的に示した図である。尚、図10の半導体装置90において、図9の半導体装置80と同様の部分については、同じ符号を付した。
図10の半導体装置90においても、横型PNPバイポーラトランジスタが、SOI基板に形成されている。半導体装置90では、第1の絶縁膜となるシリコン酸化膜(埋め込み酸化膜)12上に、N型シリコン活性層(SOI層)13が形成されている。また、シリコン活性層13中には、酸素を選択的に高加速エネルギーでイオン注入して形成された、開口部20を有する第2の絶縁膜となる埋め込みシリコン酸化膜15が形成されている。従って、シリコン活性層13は、シリコン酸化膜15により下層のシリコン活性層14と上層のシリコン活性層16との2層に分かれた構造になるが、開口部20を経て接続している。上記シリコン活性層16中に、横型のPNPトランジスタが形成されている。また、N型シリコン活性層13には、シリコン酸化膜が埋め込まれたトレンチ分離溝(絶縁トレンチ)17が設けられている。このトレンチ分離溝17は、シリコン活性層16の表面からシリコン酸化膜15とシリコン活性層14を貫通してシリコン酸化膜12に達するようにして設けられ、これによって、横型PNPバイポーラトランジスタが周りから絶縁分離されている。
特開2001−102387号公報 特開2002−93861号公報
埋め込み酸化膜上のSOI層に形成される横型バイポーラトランジスタにおいては、該バイポーラトランジスタの周りで電位変動が発生した場合に、埋め込み酸化膜や絶縁トレンチの界面近くのSOI層に、反転層が形成される。このような反転層が形成されると、ホール電流の電流経路の抵抗が著しく下がってしまうために、寄生トランジスタがオンして電流リークが発生したり、該バイポーラトランジスタの電流増幅率hFE等の特性が電位変動の影響を受けたりしてしまう。
これに対して、図9の半導体装置80では、n型拡散層6を形成することで、エミッタ電流(ホール電流)がn型活性層13の表面に近い部分を流れるようにしている。これによって、n型活性層13の埋め込み酸化膜12との界面に反転層が形成された場合にも、当該反転層を介して流れるエミッタ電流を抑制して、電流増幅率hFE等の特性が電位変動に依存する問題の解決を図っている。このように、横型バイポーラトランジスタのコレクタ又はエミッタ又はその両方を囲うように、基板より不純物濃度の濃い層(n型拡散層6)を形成することで、反転層によって形成される寄生トランジスタのベース抵抗を大きくすることができ、電位変動の影響を抑制することができる。一方、n型拡散層6のような取り囲み層を形成した場合には、そこで電界集中が起き易くなるため、耐圧特性が不安定になり、製造工程で耐圧特性のばらつきが大きくなってしまう。
また、図10の半導体装置90では、開口部20を有する埋め込みシリコン酸化膜15ことで、寄生トランジスタの電流経路が遮断し、寄生バイポーラの動作を抑制すると共に、横型PNPトランジスタの電流増幅率hFEの変動を防止している。このように、一方、埋め込み酸化膜上のSOI層中に上記のような開口部を有する選択的な第2の埋め込み酸化膜(シリコン酸化膜15)を形成することは、大幅なコストアップになってしまう。
そこで本発明は、埋め込み酸化膜上のSOI層に絶縁分離されたバイポーラトランジスタが形成されてなる半導体装置であって、バイポーラトランジスタの周りで電位変動が発生した場合であっても、該電位変動の影響を受け難く、耐圧等の他の特性と両立できる、安価な半導体装置を提供することを目的としている。
請求項1に記載の半導体装置は、埋め込み酸化膜上のSOI層に、前記埋め込み酸化膜に達する絶縁トレンチが形成され、該絶縁トレンチにより取り囲まれた前記SOI層からなる第1絶縁分離領域に、横型PNPバイポーラトランジスタが形成されてなる半導体装置であって、前記絶縁トレンチが、2重に形成されてなり、前記第1絶縁分離領域を取り囲む前記2重に形成された絶縁トレンチの間の前記SOI層からなるフィールド領域が、第2絶縁分離領域として、前記バイポーラトランジスタに印加される最高電位のエミッタ電位またはベース電位と同じ電位に設定されてなることを特徴としている。
上記半導体装置においては、横型PNPバイポーラトランジスタが形成された第1絶縁分離領域を取り囲むフィールド領域が、第2絶縁分離領域として、バイポーラトランジスタに印加される最高電位のエミッタ電位またはベース電位と同じ電位に設定されている。このため、前記2重に形成された絶縁トレンチに当接する第1絶縁分離領域の界面近くでは、反転層が電気的に形成され難くなり、該反転層の形成による寄生トランジスタの動作も起き難くなっている。従って、上記半導体装置においては、バイポーラトランジスタの周りで電位変動が発生した場合であっても、電流リークの発生や電流増幅率hFE等の特性変動を防止することができる。
また、上記半導体装置では、絶縁トレンチが2重に形成されており、バイポーラトランジスタに印加される最高電位のエミッタ電位またはベース電位と同じ電位を、第2絶縁分離領域としてのフィールド領域に安定的に印加することができ、絶縁トレンチに当接する第1絶縁分離領域の界面近くでの反転層の形成も安定的に抑制することができる。
上記半導体装置における横型PNPバイポーラトランジスタが形成された第1絶縁分離領域を取り囲むフィールド領域(第2絶縁分離領域)の電位固定は、従来の半導体装置おいて基板より不純物濃度の高い層でコレクタやエミッタを囲う方法と異なり、耐圧が低下することもない。また、上記半導体装置におけるフィールド領域の電位固定は、従来の半導体装置において埋め込み酸化膜上のSOI層中に選択的な第2の埋め込み酸化膜を形成する方法のように、製造コストが大幅に上昇することもない。
以上のようにして、上記半導体装置は、埋め込み酸化膜上のSOI層に絶縁分離されたバイポーラトランジスタが形成されてなる半導体装置であって、バイポーラトランジスタの周りで電位変動が発生した場合であっても、該電位変動の影響を受け難く、耐圧等の他の特性と両立できる、安価な半導体装置とすることができる。
上記半導体装置における前記絶縁トレンチは、例えば請求項に記載のように、酸化物または窒化物が埋め込まれた埋め込み絶縁トレンチからなる構成とすることができる。また、請求項に記載のように、側壁酸化膜を介して多結晶シリコンが埋め込まれた埋め込み絶縁トレンチからなる構成であってもよい。
また、上記半導体装置においては、請求項に記載のように、前記絶縁トレンチの幅が、製造が容易であることから1μm以上であり、また小型化するため3μm以下であることが好ましい。
上記半導体装置においては、請求項に記載のように、前記絶縁トレンチに当接して、前記第1絶縁分離領域に、前記SOI層と同じ導電型で不純物濃度がより高い、高濃度領域が形成されてなることが好ましい。上記高濃度領域では反転層が形成され難いため、電位変動が大きく絶縁トレンチに当接する第1絶縁分離領域のSOI層で反転層がわずかに形成された場合であっても、反転層における電流経路を該高濃度領域で遮断することができる。
また、上記半導体装置においては、請求項に記載のように、前記埋め込み酸化膜を挟んだ前記SOI層と反対側の支持基板が去されてなる構成とすることによって埋め込み酸化膜に当接する第1絶縁分離領域の界面近くでの反転層の形成がなくなる。従って、当該半導体装置においても、バイポーラトランジスタの周りで電位変動が発生した場合、前記フィールド領域のみを最高電位と同じ電位に固定した半導体装置に較べて、より確実に該電位変動の影響を受け難くすることができる。
上記半導体装置においては、請求項に記載のように、前記横型PNPバイポーラトランジスタのエミッタ拡散領域およびコレクタ拡散領域の端部が、前記絶縁トレンチより4μm以上離れていることが好ましい。これによれば、電位変動が大きく反転層がわずかに形成された場合であっても、反転層とエミッタ拡散領域およびコレクタ拡散領域の間の距離が十分に確保され、より確実に該電位変動の影響を受け難くすることができる。
以下、本発明を実施するための最良の実施形態を、図に基づいて説明する。
図1は、本発明の基礎とする半導体装置の一例で、半導体装置100を模式的に示した断面図である。尚、図1の半導体装置100において、図9および図10に示した半導体装置80,90と同様の部分については、同じ符号を付した。
図1に示す半導体装置100では、横型PNPバイポーラトランジスタTr1が、SOI(Silicon On Insulator)基板に形成されている。図1に示すSOI基板は、基板貼り合わせ技術により、以下のように製作されたものである。すなわち、支持基板11となるP型(P−)シリコン基板上に、埋め込み酸化膜12となるシリコン酸化膜を形成した後、その上にSOI(Silicon On Insulator)層13となるN型(N−)シリコン基板を、熱処理して貼り合わせる。その後、貼り合わされたN型シリコン基板を表面から研磨して肉薄にし、SOI層13を形成する。
図1に示す半導体装置100においては、埋め込み酸化膜12上のSOI層13に、埋め込み酸化膜12に達する絶縁トレンチ17が形成されている。該絶縁トレンチ17は、例えば、酸化物または窒化物が埋め込まれた埋め込み絶縁トレンチからなる構成とする。上記横型PNPバイポーラトランジスタTr1は、絶縁トレンチ17により取り囲まれた、SOI層13からなる第1絶縁分離領域Z1に形成されている。すなわち、半導体装置100では、P型(P,P+)エミッタ拡散領域7、N型(N+)ベース接続領域8およびP型(P,P+)コレクタ拡散領域9が、それぞれ、第1絶縁分離領域Z1におけるSOI層13の表層部に選択的に形成されて、P型エミッタ拡散領域7とP型コレクタ拡散領域9の間のN型(N−)SOI層13をベース拡散領域とする横型PNPバイポーラトランジスタTr1が構成されている。該横型PNPバイポーラトランジスタTr1は、絶縁トレンチ17と埋め込み酸化膜12により、周囲から絶縁分離されている。
また、図1に示す半導体装置100においては、第1絶縁分離領域Z1を取り囲む絶縁トレンチ17の外側のフィールド領域Fが、横型PNPバイポーラトランジスタTr1に印加される最高電位Vmaxと同じ電位に設定されている。このため、絶縁トレンチ17に当接する第1絶縁分離領域Z1の界面近くでは、反転層が電気的に形成され難くなり、該反転層の形成による寄生トランジスタの動作も起き難くなっている。従って、半導体装置100においては、横型PNPバイポーラトランジスタTr1の周りで電位変動が発生した場合であっても、電流リークの発生や電流増幅率hFE等の特性変動を防止することができる。尚、図1の半導体装置100では、横型PNPバイポーラトランジスタTr1に印加される最高電位Vmaxがエミッタ電位となっているが、最高電位Vmaxがベース電位となる場合もある。
半導体装置100における横型PNPバイポーラトランジスタTr1が形成された第1絶縁分離領域Z1を取り囲むフィールド領域Fの電位固定は、図9に示した従来の半導体装置80おいて基板より不純物濃度の高い層でコレクタやエミッタを囲う方法と異なり、耐圧が低下することもない。また、半導体装置100におけるフィールド領域Fの電位固定は、図10に示した従来の半導体装置90において埋め込み酸化膜上のSOI層中に選択的な第2の埋め込み酸化膜を形成する方法のように、製造コストが大幅に上昇することもない。
以上のようにして、図1の半導体装置100は、埋め込み酸化膜12上のSOI層13に絶縁分離された横型PNPバイポーラトランジスタTr1が形成されてなる半導体装置であって、横型PNPバイポーラトランジスタTr1の周りで電位変動が発生した場合であっても、該電位変動の影響を受け難く、耐圧等の他の特性と両立できる、安価な半導体装置とすることができる。
図2は、図1の半導体装置100と同様の半導体装置で、本発明に係る半導体装置の一例を示す図である。図2(a)は、半導体装置101の模式的な上面図であり、図2(b)は、図2(a)における一点鎖線A−Aでの断面図である。尚、以下に示す各半導体装置において、図1に示した半導体装置100と同様の部分については、同じ符号を付している。
図2の半導体装置101では、絶縁トレンチ17が、2重に形成されており、第1絶縁分離領域Z1を取り囲む絶縁トレンチ17の外側のフィールド領域が、該2重に形成された絶縁トレンチ17の間のSOI層13からなる第2絶縁分離領域Z2であるように構成されている。これによって、横型PNPバイポーラトランジスタTr2に印加される最高電位Vmaxと同じ電位を、該フィールド領域(第2絶縁分離領域Z2)に安定的に印加することができ、絶縁トレンチ17に当接する第1絶縁分離領域Z1の界面近くでの反転層の形成も安定的に抑制することができる。
図3は、図1の半導体装置100の変形例で、半導体装置102の断面を模式的に示した図である。
図1,2に示した半導体装置100,101の絶縁トレンチ17は、酸化物または窒化物が埋め込まれた埋め込み絶縁トレンチであった。これに対して、図3に示す半導体装置102の絶縁トレンチ17aは、側壁酸化膜4を介して多結晶シリコン5が埋め込まれた埋め込み絶縁トレンチからなっている。該絶縁トレンチ17aが形成された半導体装置102についても、絶縁トレンチ17が形成された半導体装置100,101と同様に、外側のフィールド領域Fを最高電位Vmaxに固定することで、絶縁トレンチ17aに当接する第1絶縁分離領域Z1の界面近くでの反転層の形成を抑制することができる。
図1〜図3に示した半導体装置100〜103においては、図中に示す絶縁トレンチ17,17aの幅W1〜W3が、製造が容易であることから1μm以上であり、また小型化するため3μm以下であることが好ましい。また、図1〜図3の半導体装置100〜103における横型PNPバイポーラトランジスタTr1,Tr2のエミッタ拡散領域7およびコレクタ拡散領域9の端部と絶縁トレンチ17の間の距離L1,L2は、4μm以上であることが好ましい。これによれば、電位変動が大きく絶縁トレンチ17に当接する第1絶縁分離領域Z1のSOI層13で反転層がわずかに形成された場合であっても、反転層とエミッタ拡散領域7およびコレクタ拡散領域9の間の距離が十分に確保され、より確実に該電位変動の影響を受け難くすることができる。
図4は、別構成の半導体装置の例で、半導体装置103の断面を模式的に示した図である。
図4の半導体装置103では、埋め込み酸化膜12に達するトレンチの内部に、側壁酸化膜4を介して、導電性(N+型)の多結晶シリコン5aが埋め込まれている。そして該多結晶シリコン5aが、横型PNPバイポーラトランジスタTr1に印加される最高電位Vmaxと同じ電位に設定されている。従って、図4の半導体装置103においては、図1の半導体装置100における絶縁トレンチ17が、トレンチの側壁酸化膜4に相当し、図1の半導体装置100において第1絶縁分離領域Z1を取り囲む絶縁トレンチ17の外側のフィールド領域Fが、トレンチに埋め込まれた導電性の多結晶シリコン5a(フィールド領域Fa)に相当する。図4の半導体装置103についても、図1の半導体装置100と同様に、側壁酸化膜4(絶縁トレンチ)に当接する第1絶縁分離領域Z1の界面近くで反転層の形成を電気的に抑制して、横型PNPバイポーラトランジスタTr1の周りで電位変動が発生した場合であっても、電流リークの発生や電流増幅率hFE等の特性変動を防止することができる。
図5も、図1の半導体装置100の変形例で、半導体装置104の断面を模式的に示した図である。また、図6(a)〜(c)は、それぞれ、図5の半導体装置104の製造途中工程を示した図である。
図5に示す半導体装置104は、図1に示した半導体装置100の各部構造に追加して、絶縁トレンチ17に当接して、第1絶縁分離領域Z1に、SOI(N−)層13と同じ導電型で不純物濃度がより高い、高濃度(N+)領域18を形成した構造となっている。
上記高濃度領域18は、図6(a)〜(c)に示した工程で形成する。すなわち、最初に、図6(a)に示すように、支持基板11、埋め込み酸化膜12およびSOI層13からなるSOI基板を準備し、埋め込み酸化膜12に達するトレンチTを形成する。次に、図6(b)に示すように、トレンチTの側壁からN導電型不純物を斜めイオン注入して、高濃度領域18を形成する。次に、図6(c)に示すように、トレンチTを酸化物または窒化物で埋め戻して、絶縁トレンチ17とする。
以後、一般的な半導体装置の製造工程により横型PNPバイポーラトランジスタTr1を形成して、図5の半導体装置104が製造される。
図5に示す半導体装置104の高濃度領域18では反転層が形成され難いため、電位変動が大きく絶縁トレンチ17に当接する第1絶縁分離領域のSOI層13で反転層がわずかに形成された場合であっても、反転層における電流経路を該高濃度領域18で遮断することができる。
図7も、図1の半導体装置100の変形例で、半導体装置105の断面を模式的に示した図である。
図1の半導体装置100では、埋め込み酸化膜12を挟んだSOI層13と反対側の支持基板11が、接地(GND)電位に設定されていた。これに対して、図7に示す半導体装置105では、支持基板11が、フィールド領域Fと同様に、横型PNPバイポーラトランジスタTr1に印加される最高電位Vmaxと同じ電位に設定されている。従って、半導体装置105では、絶縁トレンチ17に当接する第1絶縁分離領域Z1の界面近くだけでなく、埋め込み酸化膜12に当接する第1絶縁分離領域の界面近くにおいても、反転層が電気的に形成され難くなり、該反転層の形成による寄生トランジスタの動作も起き難くなる。このため、半導体装置105においては、横型PNPバイポーラトランジスタTr1の周りで電位変動が発生した場合、図1のフィールド領域Fのみを最高電位Vmaxと同じ電位に固定した半導体装置100に較べて、より確実に電位変動の影響を受け難くすることができる。
図8も、図1の半導体装置100の変形例で、半導体装置106の断面を模式的に示した図である。
図8に示す半導体装置106においては、図1の半導体装置100と異なり、埋め込み酸化膜12を挟んだSOI層13と反対側の支持基板11が、除去されている。支持基板11の除去は、例えば横型PNPバイポーラトランジスタTr1を形成した後で、裏面側から支持基板11をエッチングして除去する。
図8の半導体装置106では、支持基板11が除去されているため、埋め込み酸化膜12に当接する第1絶縁分離領域Z1の界面近くでの反転層の形成がなくなる。従って、当該半導体装置106においても、横型PNPバイポーラトランジスタTr1の周りで電位変動が発生した場合、図1のフィールド領域Fのみを最高電Vmaxと同じ電位に固定した半導体装置100に較べて、より確実に該電位変動の影響を受け難くすることができる。
以上のようにして、上記した半導体装置100〜106は、いずれも埋め込み酸化膜12上のSOI層13に絶縁分離されたバイポーラトランジスタTr1,Tr2が形成されてなる半導体装置であって、バイポーラトランジスタTr1,Tr2の周りで電位変動が発生した場合であっても、該電位変動の影響を受け難く、耐圧等の他の特性と両立できる、安価な半導体装置とすることができる。
尚、図1〜図8に示した半導体装置100〜106では、いずれも、横型PNPバイポーラトランジスタTr1,Tr2が形成されていた。しかしながら、意のバイポーラトランジスタが形成された半導体装置に対しても、該バイポーラトランジスタが形成された第1絶縁分離領域を取り囲む絶縁トレンチの外側のフィールド領域を該バイポーラトランジスタに印加される最高電位と同じ電位に設定することで、同様の効果を得ることができる。
本発明の基礎とする半導体装置の一例で、半導体装置100を模式的に示した断面図である。 図1の半導体装置100と同様の半導体装置で、本発明に係る半導体装置の一例を示す図である。(a)は、半導体装置101の模式的な上面図であり、(b)は、(a)における一点鎖線A−Aでの断面図である。 図1の半導体装置100の変形例で、半導体装置102の断面を模式的に示した図である。 別構成の半導体装置の例で、半導体装置103の断面を模式的に示した図である。 図1の半導体装置100の変形例で、半導体装置104の断面を模式的に示した図である。 (a)〜(c)は、それぞれ、図5の半導体装置104の製造途中工程を示した図である。 図1の半導体装置100の変形例で、半導体装置105の断面を模式的に示した図である。 図1の半導体装置100の変形例で、半導体装置106の断面を模式的に示した図である。 特許文献1に開示された従来の半導体装置で、半導体装置80の断面を模式的に示した図である。 特許文献2に開示された従来の半導体装置で、半導体装置90の断面を模式的に示した図である。
符号の説明
80,90,100〜106 半導体装置
11 支持基板
12 埋め込み酸化膜
13 SOI層
17,17a 絶縁トレンチ
4 側壁酸化膜
5 多結晶シリコン
5a 導電性の多結晶シリコン
Z1 第1絶縁分離領域
F フィールド領域
Tr1,Tr2 横型PNPバイポーラトランジスタ
7 エミッタ拡散領域
8 ベース接続領域
9 コレクタ拡散領域
Z2 第2絶縁分離領域(フィールド領域)
18 高濃度領域

Claims (7)

  1. 埋め込み酸化膜上のSOI層に、前記埋め込み酸化膜に達する絶縁トレンチが形成され、
    該絶縁トレンチにより取り囲まれた前記SOI層からなる第1絶縁分離領域に、横型PNPバイポーラトランジスタが形成されてなる半導体装置であって、
    前記絶縁トレンチが、2重に形成されてなり、
    前記第1絶縁分離領域を取り囲む前記2重に形成された絶縁トレンチの間の前記SOI層からなるフィールド領域が、第2絶縁分離領域として、前記バイポーラトランジスタに印加される最高電位のエミッタ電位またはベース電位と同じ電位に設定されてなることを特徴とする半導体装置。
  2. 前記絶縁トレンチが、酸化物または窒化物が埋め込まれた埋め込み絶縁トレンチからなることを特徴とする請求項1に記載の半導体装置。
  3. 前記絶縁トレンチが、側壁酸化膜を介して多結晶シリコンが埋め込まれた埋め込み絶縁トレンチからなることを特徴とする請求項に記載の半導体装置。
  4. 前記絶縁トレンチの幅が、1μm以上、3μm以下であることを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置。
  5. 前記絶縁トレンチに当接して、前記第1絶縁分離領域に、
    前記SOI層と同じ導電型で不純物濃度がより高い、高濃度領域が形成されてなることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。
  6. 前記埋め込み酸化膜を挟んだ前記SOI層と反対側の支持基板が、除去されてなることを特徴とする請求項1乃至5のいずれか一項に記載の半導体装置。
  7. 前記横型PNPバイポーラトランジスタのエミッタ拡散領域およびコレクタ拡散領域の端部が、前記絶縁トレンチより4μm以上離れていることを特徴とする請求項1乃至6のいずれか一項に記載の半導体装置。
JP2007303472A 2007-11-22 2007-11-22 半導体装置 Expired - Fee Related JP5277616B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007303472A JP5277616B2 (ja) 2007-11-22 2007-11-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007303472A JP5277616B2 (ja) 2007-11-22 2007-11-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2009130129A JP2009130129A (ja) 2009-06-11
JP5277616B2 true JP5277616B2 (ja) 2013-08-28

Family

ID=40820753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007303472A Expired - Fee Related JP5277616B2 (ja) 2007-11-22 2007-11-22 半導体装置

Country Status (1)

Country Link
JP (1) JP5277616B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3351803B2 (ja) * 1991-01-11 2002-12-03 富士通株式会社 半導体集積回路装置の製造方法
JP2002110691A (ja) * 2000-07-28 2002-04-12 Denso Corp 半導体装置及びその製造方法
JP2002076284A (ja) * 2000-09-01 2002-03-15 Nissan Motor Co Ltd 半導体装置
JP4869546B2 (ja) * 2003-05-23 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
JP3703816B2 (ja) * 2003-06-18 2005-10-05 株式会社東芝 半導体装置
JP2005183610A (ja) * 2003-12-18 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2009130129A (ja) 2009-06-11

Similar Documents

Publication Publication Date Title
JP5172654B2 (ja) 半導体装置
JP5172330B2 (ja) 半導体デバイスおよびその製造方法
US20080135970A1 (en) High Voltage Shottky Diodes
JP5251102B2 (ja) 半導体装置
US8541833B2 (en) Power transistor device vertical integration
JP5151087B2 (ja) 半導体装置およびその製造方法
JP5132077B2 (ja) 半導体装置
JP2011119344A (ja) 半導体装置及びその製造方法
JP2010050219A (ja) 半導体装置及びその製造方法
JP4737255B2 (ja) Soi基板を用いた半導体装置
JP4718187B2 (ja) 半導体部品及びその製造方法
JP2006324412A (ja) 半導体装置
JP2001257366A (ja) 半導体装置
JP2012238741A (ja) 半導体装置及びその製造方法
JP5068057B2 (ja) 半導体装置
JP4447768B2 (ja) フィールドmosトランジスタおよびそれを含む半導体集積回路
JP5277616B2 (ja) 半導体装置
US20080173924A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2000068372A (ja) 半導体デバイス及びその製造方法
JPH06151728A (ja) 半導体集積回路装置
JP5270882B2 (ja) 半導体装置
JP3402244B2 (ja) 横型mos素子を含む半導体装置
JP5569526B2 (ja) 半導体装置
JP2002083935A (ja) 半導体装置
JP4424277B2 (ja) 半導体装置及び接合ウエハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130506

R151 Written notification of patent or utility model registration

Ref document number: 5277616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees