JP3447592B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JP3447592B2 JP3447592B2 JP34821598A JP34821598A JP3447592B2 JP 3447592 B2 JP3447592 B2 JP 3447592B2 JP 34821598 A JP34821598 A JP 34821598A JP 34821598 A JP34821598 A JP 34821598A JP 3447592 B2 JP3447592 B2 JP 3447592B2
- Authority
- JP
- Japan
- Prior art keywords
- trench groove
- semiconductor device
- substrate
- semiconductor
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に係わり、特に、高耐圧ダイオードに好適な半
導体装置とその製造方法に関する。
製造方法に係わり、特に、高耐圧ダイオードに好適な半
導体装置とその製造方法に関する。
【０００２】
【従来の技術】半導体基板上に複数の素子を形成するに
あたり、各素子間や素子を構成する拡散層間をＰＮ接合
の逆バイアスで電気的に分離する接合分離方式や自己分
離方式が、製造方法と価格上の理由により一般的に用い
られている。しかし、一部の用途では、高速化や、高耐
圧化あるいは大電力素子の高密度集積化、高いラッチア
ップ耐量の確保などを目的とし、各素子を絶縁物で電気
的に完全に分離させた誘電体分離方式が採用されてい
る。これら誘電体分離方式では、一般的に半導体基板の
主表面から所定の深さで、所定の厚さの埋め込み絶縁膜
を有するいわゆるＳＯＩ基板を用いている。ＳＯＩ基板
の製造方法としては、例えば、図６に示されたように、
２枚の半導体基板を張り合わせて製造する方法や、半導
体基板の表面から酸素のイオン注入を行い製造する方法
（ＳＩＭＯＸ）などが実用化されている。
あたり、各素子間や素子を構成する拡散層間をＰＮ接合
の逆バイアスで電気的に分離する接合分離方式や自己分
離方式が、製造方法と価格上の理由により一般的に用い
られている。しかし、一部の用途では、高速化や、高耐
圧化あるいは大電力素子の高密度集積化、高いラッチア
ップ耐量の確保などを目的とし、各素子を絶縁物で電気
的に完全に分離させた誘電体分離方式が採用されてい
る。これら誘電体分離方式では、一般的に半導体基板の
主表面から所定の深さで、所定の厚さの埋め込み絶縁膜
を有するいわゆるＳＯＩ基板を用いている。ＳＯＩ基板
の製造方法としては、例えば、図６に示されたように、
２枚の半導体基板を張り合わせて製造する方法や、半導
体基板の表面から酸素のイオン注入を行い製造する方法
（ＳＩＭＯＸ）などが実用化されている。
【０００３】このＳＯＩ基板を用いて、例えばＰＮ接合
ダイオードを形成する場合、その製造方法は図６及び図
７に示すごとくなる。即ち、Ｎ型半導体基板１の表面
に、後の工程である張り合わせ工程後には埋め込み酸化
膜２となるべき酸化膜を酸化成長させ、これをＮ型支持
半導体基板３と張り合わせる（図６（ｂ），（ｃ））。
通常のイオン注入工程や選択酸化工程によって、Ｐ型ア
ノード拡散層４、フィールド酸化膜７、Ｐ型高濃度拡散
層５、Ｎ型高濃度拡散層６を形成し（図７（ａ））、こ
のＰＮ接合ダイオードを他の素子と絶縁分離する目的の
ため、トレンチ溝８を埋め込み酸化膜２に到達するまで
イオンエッチングにより形成する（図７（ｂ））。さら
に、通常の表面配線の形成技術により、堆積絶縁膜９と
表面電極であるカソード電極１１やアノード電極１０を
形成する。
ダイオードを形成する場合、その製造方法は図６及び図
７に示すごとくなる。即ち、Ｎ型半導体基板１の表面
に、後の工程である張り合わせ工程後には埋め込み酸化
膜２となるべき酸化膜を酸化成長させ、これをＮ型支持
半導体基板３と張り合わせる（図６（ｂ），（ｃ））。
通常のイオン注入工程や選択酸化工程によって、Ｐ型ア
ノード拡散層４、フィールド酸化膜７、Ｐ型高濃度拡散
層５、Ｎ型高濃度拡散層６を形成し（図７（ａ））、こ
のＰＮ接合ダイオードを他の素子と絶縁分離する目的の
ため、トレンチ溝８を埋め込み酸化膜２に到達するまで
イオンエッチングにより形成する（図７（ｂ））。さら
に、通常の表面配線の形成技術により、堆積絶縁膜９と
表面電極であるカソード電極１１やアノード電極１０を
形成する。
【０００４】このようなＰＮ接合ダイオードに逆バイア
スを印加する場合、その等電位分布は図１０に示すよう
に、埋め込み酸化膜２の部分では水平方向に、ＰＮ接合
の部分では垂直方向になろうとし、埋め込み酸化膜２の
部分では縦方向のほとんどの電圧を分担することとなる
ため、その遷移部分では直角に近い角度で等電位線が曲
げられ電界が高くなり、降伏電圧を高く設計させる場合
に妨げとなる。
スを印加する場合、その等電位分布は図１０に示すよう
に、埋め込み酸化膜２の部分では水平方向に、ＰＮ接合
の部分では垂直方向になろうとし、埋め込み酸化膜２の
部分では縦方向のほとんどの電圧を分担することとなる
ため、その遷移部分では直角に近い角度で等電位線が曲
げられ電界が高くなり、降伏電圧を高く設計させる場合
に妨げとなる。
【０００５】この解決策としては、埋め込み酸化膜２を
全面酸化膜にせず、図１１で示したように、埋め込み酸
化膜２の一部を開口させ、Ｎ型支持半導体基板３内にも
ＰＮ接合を形成させる構造がある。この場合、図１０で
示したほどの電界集中はおこさず、図１０の構造より高
耐圧化が可能となる。図１１の構造を有する素子の製造
方法を図８及び図９に示す。図１及び図２との違いは張
り合わせるまでの工程のみである。図６（ａ）〜（ｃ）
は、図８（ａ）〜（ｄ）に相当し、図８では埋め込み酸
化膜を部分的に開口するための処理がなされている。即
ち、図８（ｂ）に示すように、埋め込み酸化膜２は、選
択酸化によって、部分的に開口させる部分１２を酸化さ
せない。その後、張り合わせを可能とするため、張り合
わせ面を研削及び研磨し、Ｎ型支持半導体基板３と張り
合わせる（図８（ｃ），（ｄ））。以降の工程は図７と
同様であり、図７（ａ）は図９（ａ）に、図７（ｂ）は
図９（ｂ）に、又、図７（ｃ）は図９（ｃ）にそれぞれ
対応する。図９（ａ）以降で示される支持基板３内のＰ
型アノード拡散層１３は、Ｎ型半導体基板１の表面から
ボロンをイオン注入し、押し込み処理する際に、Ｐ型ア
ノード拡散層４側からボロンが拡散して形成される。
全面酸化膜にせず、図１１で示したように、埋め込み酸
化膜２の一部を開口させ、Ｎ型支持半導体基板３内にも
ＰＮ接合を形成させる構造がある。この場合、図１０で
示したほどの電界集中はおこさず、図１０の構造より高
耐圧化が可能となる。図１１の構造を有する素子の製造
方法を図８及び図９に示す。図１及び図２との違いは張
り合わせるまでの工程のみである。図６（ａ）〜（ｃ）
は、図８（ａ）〜（ｄ）に相当し、図８では埋め込み酸
化膜を部分的に開口するための処理がなされている。即
ち、図８（ｂ）に示すように、埋め込み酸化膜２は、選
択酸化によって、部分的に開口させる部分１２を酸化さ
せない。その後、張り合わせを可能とするため、張り合
わせ面を研削及び研磨し、Ｎ型支持半導体基板３と張り
合わせる（図８（ｃ），（ｄ））。以降の工程は図７と
同様であり、図７（ａ）は図９（ａ）に、図７（ｂ）は
図９（ｂ）に、又、図７（ｃ）は図９（ｃ）にそれぞれ
対応する。図９（ａ）以降で示される支持基板３内のＰ
型アノード拡散層１３は、Ｎ型半導体基板１の表面から
ボロンをイオン注入し、押し込み処理する際に、Ｐ型ア
ノード拡散層４側からボロンが拡散して形成される。
【０００６】この様に支持基板３側にもＰＮ接合を形成
することにより、高いＰＮ接合降伏耐圧を得ることがで
きるが、図１１の構造及び図８、９で示された製造方法
には、以下に述べる問題点を伴う。即ち、 （１）張り合わせる界面には、半導体と半導体の酸化物
といった、熱膨張率や組成などが異なった物質が混在す
るため、張り合わせ界面にボイドが発生したり、ボイド
発生まで至らなくても、特に埋め込み酸化膜開口部穴１
２の界面の品質が不安定になり、製造歩留まりを悪化さ
せる。 （２）半導体基板の張り合わせを行った直後のフォトリ
ソグラフ工程において、埋め込み酸化膜開口穴１２或い
はそれに対応した位置合わせ用のマークを検出する際、
通常では用いることがない赤外線を用いる必要があり、
新たな設備の導入が必要となる。 （３）支持基板３内のＰ型アノード拡散層１３は、埋め
込み酸化膜開口部穴１２の張り合わせ界面を介して拡散
形成されるため、拡散層の濃度や深さが不安定となり、
製造歩留まりを悪化させる。 （４）ＰＮ接合に逆バイアスが印加され、空乏層が成長
する際、埋め込み酸化膜開口部穴１２の張り合わせ界面
に到達するとリーク電流が発生する。これを防止するた
めに、支持基板内のＰ型アノード拡散層１３も、このこ
とを考慮した濃度と深さにする必要があり、長時間の押
し込み時間を必要とする。
することにより、高いＰＮ接合降伏耐圧を得ることがで
きるが、図１１の構造及び図８、９で示された製造方法
には、以下に述べる問題点を伴う。即ち、 （１）張り合わせる界面には、半導体と半導体の酸化物
といった、熱膨張率や組成などが異なった物質が混在す
るため、張り合わせ界面にボイドが発生したり、ボイド
発生まで至らなくても、特に埋め込み酸化膜開口部穴１
２の界面の品質が不安定になり、製造歩留まりを悪化さ
せる。 （２）半導体基板の張り合わせを行った直後のフォトリ
ソグラフ工程において、埋め込み酸化膜開口穴１２或い
はそれに対応した位置合わせ用のマークを検出する際、
通常では用いることがない赤外線を用いる必要があり、
新たな設備の導入が必要となる。 （３）支持基板３内のＰ型アノード拡散層１３は、埋め
込み酸化膜開口部穴１２の張り合わせ界面を介して拡散
形成されるため、拡散層の濃度や深さが不安定となり、
製造歩留まりを悪化させる。 （４）ＰＮ接合に逆バイアスが印加され、空乏層が成長
する際、埋め込み酸化膜開口部穴１２の張り合わせ界面
に到達するとリーク電流が発生する。これを防止するた
めに、支持基板内のＰ型アノード拡散層１３も、このこ
とを考慮した濃度と深さにする必要があり、長時間の押
し込み時間を必要とする。
【０００７】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、従来のように、Ｓ
ＯＩ基板の埋め込み酸化膜に、酸化膜を形成しない開口
部を設けるという複雑な構成にしないで、高耐圧な半導
体装置の製造を可能にした新規な半導体装置とその製造
方法を提供するものである。
した従来技術の欠点を改良し、特に、従来のように、Ｓ
ＯＩ基板の埋め込み酸化膜に、酸化膜を形成しない開口
部を設けるという複雑な構成にしないで、高耐圧な半導
体装置の製造を可能にした新規な半導体装置とその製造
方法を提供するものである。
【０００８】本発明の他の目的は、リーク電流を低減せ
しめた新規な半導体装置とその製造方法を提供するもの
である。
しめた新規な半導体装置とその製造方法を提供するもの
である。
【０００９】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体装置の第１態様は、第１導電型の支持用半導体基板
の表面全域に埋め込み絶縁膜が所定の厚さで形成され、
この埋め込み絶縁膜の表面に第１導電型の半導体活性層
が所定の厚さで形成されるＳＯＩ(silicon on insulato
r)基板を用いた半導体装置において、前記ＳＯＩ基板の
半導体活性層と前記埋め込み絶縁膜とを共に貫通する導
電物質充填用の第１のトレンチ溝と絶縁物質充填用の第
２のトレンチ溝とが形成され、前記第１のトレンチ溝の
底部の前記支持用半導体基板及び前記第１のトレンチ溝
が形成された半導体活性層の側面には第２導電型の拡散
層が形成されていることを特徴とするものであり、又、
第２態様は、前記第１のトレンチ溝の底部の前記支持用
半導体基板に形成した拡散層と前記第１のトレンチ溝が
形成された半導体活性層の側面に形成した拡散層とは導
通していることを特徴とするものであり、又、第３態様
は、前記第１のトレンチ溝を囲むように拡散層が形成さ
れていることを特徴とするものであり、又、第４態様
は、前記第２のトレンチ溝の表面は絶縁物で覆われ、絶
縁分離島を形成していることを特徴とするものであり、
又、第５態様は、前記支持用半導体基板および前記半導
体活性層の両方にＰＮ接合が形成されていることを特徴
とするものである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体装置の第１態様は、第１導電型の支持用半導体基板
の表面全域に埋め込み絶縁膜が所定の厚さで形成され、
この埋め込み絶縁膜の表面に第１導電型の半導体活性層
が所定の厚さで形成されるＳＯＩ(silicon on insulato
r)基板を用いた半導体装置において、前記ＳＯＩ基板の
半導体活性層と前記埋め込み絶縁膜とを共に貫通する導
電物質充填用の第１のトレンチ溝と絶縁物質充填用の第
２のトレンチ溝とが形成され、前記第１のトレンチ溝の
底部の前記支持用半導体基板及び前記第１のトレンチ溝
が形成された半導体活性層の側面には第２導電型の拡散
層が形成されていることを特徴とするものであり、又、
第２態様は、前記第１のトレンチ溝の底部の前記支持用
半導体基板に形成した拡散層と前記第１のトレンチ溝が
形成された半導体活性層の側面に形成した拡散層とは導
通していることを特徴とするものであり、又、第３態様
は、前記第１のトレンチ溝を囲むように拡散層が形成さ
れていることを特徴とするものであり、又、第４態様
は、前記第２のトレンチ溝の表面は絶縁物で覆われ、絶
縁分離島を形成していることを特徴とするものであり、
又、第５態様は、前記支持用半導体基板および前記半導
体活性層の両方にＰＮ接合が形成されていることを特徴
とするものである。
【００１０】又、本発明に係わる半導体装置の製造方法
の第１態様は、第１導電型の支持用半導体基板の表面全
域に埋め込み絶縁膜が所定の厚さで形成され、この埋め
込み絶縁膜の表面に第１導電型の半導体活性層が所定の
厚さで形成されるＳＯＩ(silicon on insulator)基板を
用いた半導体装置の製造方法であって、前記ＳＯＩ基板
の主表面の所定部分に、前記ＳＯＩ基板の半導体活性層
と前記埋め込み絶縁膜とを共に貫通する導電物質充填用
の第１のトレンチ溝と絶縁物質充填用の第２のトレンチ
溝とを形成する工程と、前記第１のトレンチ溝の形成で
露出した前記支持用半導体基板の露出面及び前記第１の
トレンチ溝の側面の露出面に第２導電型の拡散層を形成
する工程と、を含むことを特徴とするものであり、又、
第２態様は、前記第１のトレンチ溝の前記支持用半導体
基板の露出面と前記第１のトレンチ溝の側面の露出面と
を導通せしめる工程を含むことを特徴とするものであ
り、又、第３態様は、前記第１のトレンチ溝の露出面に
形成される拡散層は、イオン注入で形成されることを特
徴とするものであり、又、第４態様は、前記第１のトレ
ンチ溝を囲むように拡散層を形成するため、イオン注入
する工程を含むことを特徴とするものであり、又、第５
態様は、前記第１のトレンチ溝の形成後に、この第１の
トレンチ溝の露出面から第１導電型あるいは第２導電型
の不純物のどちらか一方あるいは両方の導電型の不純物
を導入する工程を有することを特徴とするものである。
の第１態様は、第１導電型の支持用半導体基板の表面全
域に埋め込み絶縁膜が所定の厚さで形成され、この埋め
込み絶縁膜の表面に第１導電型の半導体活性層が所定の
厚さで形成されるＳＯＩ(silicon on insulator)基板を
用いた半導体装置の製造方法であって、前記ＳＯＩ基板
の主表面の所定部分に、前記ＳＯＩ基板の半導体活性層
と前記埋め込み絶縁膜とを共に貫通する導電物質充填用
の第１のトレンチ溝と絶縁物質充填用の第２のトレンチ
溝とを形成する工程と、前記第１のトレンチ溝の形成で
露出した前記支持用半導体基板の露出面及び前記第１の
トレンチ溝の側面の露出面に第２導電型の拡散層を形成
する工程と、を含むことを特徴とするものであり、又、
第２態様は、前記第１のトレンチ溝の前記支持用半導体
基板の露出面と前記第１のトレンチ溝の側面の露出面と
を導通せしめる工程を含むことを特徴とするものであ
り、又、第３態様は、前記第１のトレンチ溝の露出面に
形成される拡散層は、イオン注入で形成されることを特
徴とするものであり、又、第４態様は、前記第１のトレ
ンチ溝を囲むように拡散層を形成するため、イオン注入
する工程を含むことを特徴とするものであり、又、第５
態様は、前記第１のトレンチ溝の形成後に、この第１の
トレンチ溝の露出面から第１導電型あるいは第２導電型
の不純物のどちらか一方あるいは両方の導電型の不純物
を導入する工程を有することを特徴とするものである。
【００１１】更に、本発明に係わる半導体装置の製造方
法の第６態様は、第１導電型の支持用半導体基板の表面
全域に埋め込み絶縁膜が所定の厚さで形成され、この埋
め込み絶縁膜の表面に第１導電型の半導体活性層が所定
の厚さで形成されるＳＯＩ(silicon on insulator)基板
を用いた半導体装置の製造方法であって、前記ＳＯＩ基
板の主表面の所定部分に、前記ＳＯＩ基板の半導体活性
層と前記埋め込み絶縁膜とを共に貫通する第１のトレン
チ溝と第２のトレンチ溝とを同時に形成する工程と、前
記第１のトレンチ溝の表面には、前記半導体活性層を島
状に絶縁分離するための絶縁膜を形成する工程と、前記
第２のトレンチ溝の形成により露出した前記支持用半導
体基板の露出面及び前記第２のトレンチ溝の側面の露出
面に第２導電型の拡散層を形成する工程と、前記第２の
トレンチ溝の前記支持用半導体基板の露出面と前記第２
のトレンチ溝の側面の露出面とを導通せしめる工程と、
を含むことを特徴とするものであり、又、第７態様は、
前記第２のトレンチ溝の露出面に形成される拡散層は、
イオン注入で形成されることを特徴とするものであり、
又、第８態様は、前記第２のトレンチ溝を囲むように拡
散層を形成するため、イオン注入する工程を含むことを
特徴とするものであり、又、第９態様は、前記第２のト
レンチ溝の形成後に、前記第２のトレンチ溝の露出面か
ら第１導電型あるいは第２導電型の不純物のどちらか一
方あるいは両方の導電型の不純物を導入する工程を有す
るものである。
法の第６態様は、第１導電型の支持用半導体基板の表面
全域に埋め込み絶縁膜が所定の厚さで形成され、この埋
め込み絶縁膜の表面に第１導電型の半導体活性層が所定
の厚さで形成されるＳＯＩ(silicon on insulator)基板
を用いた半導体装置の製造方法であって、前記ＳＯＩ基
板の主表面の所定部分に、前記ＳＯＩ基板の半導体活性
層と前記埋め込み絶縁膜とを共に貫通する第１のトレン
チ溝と第２のトレンチ溝とを同時に形成する工程と、前
記第１のトレンチ溝の表面には、前記半導体活性層を島
状に絶縁分離するための絶縁膜を形成する工程と、前記
第２のトレンチ溝の形成により露出した前記支持用半導
体基板の露出面及び前記第２のトレンチ溝の側面の露出
面に第２導電型の拡散層を形成する工程と、前記第２の
トレンチ溝の前記支持用半導体基板の露出面と前記第２
のトレンチ溝の側面の露出面とを導通せしめる工程と、
を含むことを特徴とするものであり、又、第７態様は、
前記第２のトレンチ溝の露出面に形成される拡散層は、
イオン注入で形成されることを特徴とするものであり、
又、第８態様は、前記第２のトレンチ溝を囲むように拡
散層を形成するため、イオン注入する工程を含むことを
特徴とするものであり、又、第９態様は、前記第２のト
レンチ溝の形成後に、前記第２のトレンチ溝の露出面か
ら第１導電型あるいは第２導電型の不純物のどちらか一
方あるいは両方の導電型の不純物を導入する工程を有す
るものである。
【００１２】
【発明の実施の形態】本発明に係る半導体装置とその製
造方法は、支持用半導体基板と、実際に半導体素子が形
成される半導体活性層と、これらの間の全面に埋め込み
絶縁膜が挟み込まれた構造のＳＯＩ基板を用いた半導体
装置であって、ＳＯＩ基板の主表面から、トレンチ溝を
埋め込み絶縁膜を貫通するまで堀り、絶縁分離を目的と
する用途ではこの溝に絶縁膜を充填して絶縁分離島を形
成し、支持用半導体基板への給電を目的とする場合に
は、この溝に導電物質を充填し、少なくとも支持用半導
体基板へ給電できるよう電気的接合が得られるように
し、これら二つの用途のトレンチ溝がそれぞれコンカレ
ントに形成できる点にある。
造方法は、支持用半導体基板と、実際に半導体素子が形
成される半導体活性層と、これらの間の全面に埋め込み
絶縁膜が挟み込まれた構造のＳＯＩ基板を用いた半導体
装置であって、ＳＯＩ基板の主表面から、トレンチ溝を
埋め込み絶縁膜を貫通するまで堀り、絶縁分離を目的と
する用途ではこの溝に絶縁膜を充填して絶縁分離島を形
成し、支持用半導体基板への給電を目的とする場合に
は、この溝に導電物質を充填し、少なくとも支持用半導
体基板へ給電できるよう電気的接合が得られるように
し、これら二つの用途のトレンチ溝がそれぞれコンカレ
ントに形成できる点にある。
【００１３】尚、支持用半導体基板への給電用途におい
ては、支持用半導体基板自体の電位を固定させる目的
と、更に、支持用半導体基板内にもＰＮ接合を形成さ
せ、逆バイアス時、その直上の半導体活性層に形成され
た半導体素子の電界を緩和させ半導体素子の高耐圧化を
目的とする二つがある。このように構成した本発明の半
導体装置は、埋め込み酸化膜が全面に存在するため、上
述の（１）及び（２）の問題点は基本的に存在しない。
また、図２の支持基板３内Ｐ型アノード拡散層１３は、
トレンチ溝１５の底部から直接、Ｎ型支持半導体基板３
に拡散されるため、上述の（３）の問題点もない。さら
に、支持基板３内Ｐ型アノード拡散層１３の張り合わせ
界面側には、トレンチ溝１５の底部から高濃度のボロン
をイオン注入法により導入でき、Ｐ型高濃度拡散層５を
形成できるため、ＰＮ接合に逆バイアスが印加されて
も、支持基板内Ｐ型アノード拡散層１３の内側に成長す
る空乏層は、このＰ型高濃度拡散層５に達したところで
成長がほぼ完全に抑制され、（４）であげた問題点もな
い。尚、トレンチ溝１５は、横方向の素子の絶縁分離に
必要なトレンチ溝８とコンカレントに形成できるため、
本発明によってもなんら新たな製造工程を必要としな
い。
ては、支持用半導体基板自体の電位を固定させる目的
と、更に、支持用半導体基板内にもＰＮ接合を形成さ
せ、逆バイアス時、その直上の半導体活性層に形成され
た半導体素子の電界を緩和させ半導体素子の高耐圧化を
目的とする二つがある。このように構成した本発明の半
導体装置は、埋め込み酸化膜が全面に存在するため、上
述の（１）及び（２）の問題点は基本的に存在しない。
また、図２の支持基板３内Ｐ型アノード拡散層１３は、
トレンチ溝１５の底部から直接、Ｎ型支持半導体基板３
に拡散されるため、上述の（３）の問題点もない。さら
に、支持基板３内Ｐ型アノード拡散層１３の張り合わせ
界面側には、トレンチ溝１５の底部から高濃度のボロン
をイオン注入法により導入でき、Ｐ型高濃度拡散層５を
形成できるため、ＰＮ接合に逆バイアスが印加されて
も、支持基板内Ｐ型アノード拡散層１３の内側に成長す
る空乏層は、このＰ型高濃度拡散層５に達したところで
成長がほぼ完全に抑制され、（４）であげた問題点もな
い。尚、トレンチ溝１５は、横方向の素子の絶縁分離に
必要なトレンチ溝８とコンカレントに形成できるため、
本発明によってもなんら新たな製造工程を必要としな
い。
【００１４】図１乃至図３の例はＰＮ接合ダイオードの
例であるが、勿論、このアノード拡散層をドレイン拡散
層に対応させる構造とした高耐圧仕様の電界効果トラン
ジスタなどへの応用も可能となる。
例であるが、勿論、このアノード拡散層をドレイン拡散
層に対応させる構造とした高耐圧仕様の電界効果トラン
ジスタなどへの応用も可能となる。
【００１５】
【実施例】以下に、本発明に係わる半導体装置とその製
造方法の具体例を図面を参照しながら詳細に説明する。 （具体例）図１及び図２は、本発明に係わる半導体装置
とその製造方法の具体例を示す図であって、これらの図
には、第１導電型の支持用半導体基板３の表面全域に埋
め込み絶縁膜２が所定の厚さで形成され、この埋め込み
絶縁膜２の表面に第１導電型の半導体活性層１が所定の
厚さで形成されるＳＯＩ（ｓｉｌｉｃｏｎｏｎ ｉｎｓ
ｕｌａｔｏｒ）基板を用いた半導体装置において、前記
ＳＯＩ基板の半導体活性層１と前記埋め込み絶縁膜２と
を貫通する第１のトレンチ溝１５が形成され、前記第１
のトレンチ溝１５の底部の前記支持用半導体基板３及び
前記第１のトレンチ溝１５が形成された半導体活性層の
側面には第２導電型の拡散層５が形成されている半導体
装置が示されている。
造方法の具体例を図面を参照しながら詳細に説明する。 （具体例）図１及び図２は、本発明に係わる半導体装置
とその製造方法の具体例を示す図であって、これらの図
には、第１導電型の支持用半導体基板３の表面全域に埋
め込み絶縁膜２が所定の厚さで形成され、この埋め込み
絶縁膜２の表面に第１導電型の半導体活性層１が所定の
厚さで形成されるＳＯＩ（ｓｉｌｉｃｏｎｏｎ ｉｎｓ
ｕｌａｔｏｒ）基板を用いた半導体装置において、前記
ＳＯＩ基板の半導体活性層１と前記埋め込み絶縁膜２と
を貫通する第１のトレンチ溝１５が形成され、前記第１
のトレンチ溝１５の底部の前記支持用半導体基板３及び
前記第１のトレンチ溝１５が形成された半導体活性層の
側面には第２導電型の拡散層５が形成されている半導体
装置が示されている。
【００１６】以下に、本発明を更に詳細に説明する。図
１及び図２に、本発明による半導体装置の工程断面図を
示す。Ｎ型半導体基板１の表面に、後の工程である張り
合わせ工程後には埋め込み酸化膜２となるべき酸化膜を
酸化成長させ、これをＮ型支持半導体基板３と張り合わ
せる（図１（ｂ），（ｃ））。その後、絶縁分離を目的
とするトレンチ溝８と、支持用半導体基板への給電を目
的とするトレンチ溝１５とを、埋め込み酸化膜２を貫通
するまで同時に形成する（図１（ｄ））。フィールド酸
化工程では選択酸化法により、トレンチ溝８の内側表面
には酸化膜を形成させ、トレンチ溝１５の内側表面や、
最終的に半導体活性層１と表面電極とで電気的接触を行
う部分には酸化膜を成長させないように選択酸化させる
（図２（ａ））。その後、トレンチ溝１５の部分にフォ
トリソグラフ法を用い選択的に中ドーズ量のボロンのイ
オン注入とそれに続く熱押し込み処理を行い、Ｐ型アノ
ード拡散層４と支持基板３内のＰ型アノード拡散層１３
を形成する（図２（ｂ））。さらに、トレンチ溝１５の
部分にフォトリソグラフ法を用い選択的に高ドーズ量の
ボロンのイオン注入と、半導体活性層１と表面電極とで
電気的接触を行う部分には高ドーズ量の砒素のイオン注
入をそれぞれ別の工程で行い、それに続く軽度の熱処理
でＰ型高濃度拡散層５とＮ型高濃度拡散層６をそれぞれ
形成する。その後、基板表面にＢＰＳＧ等の堆積絶縁膜
９を成膜形成し、フォトリソグラフ技術を用いる選択エ
ッチングにより、トレンチ溝１５を含む表面電極とで電
気的接触を行う部分の堆積絶縁膜９をエッチング除去
し、表面にアノード電極１０とカソード電極１１とを形
成する。
１及び図２に、本発明による半導体装置の工程断面図を
示す。Ｎ型半導体基板１の表面に、後の工程である張り
合わせ工程後には埋め込み酸化膜２となるべき酸化膜を
酸化成長させ、これをＮ型支持半導体基板３と張り合わ
せる（図１（ｂ），（ｃ））。その後、絶縁分離を目的
とするトレンチ溝８と、支持用半導体基板への給電を目
的とするトレンチ溝１５とを、埋め込み酸化膜２を貫通
するまで同時に形成する（図１（ｄ））。フィールド酸
化工程では選択酸化法により、トレンチ溝８の内側表面
には酸化膜を形成させ、トレンチ溝１５の内側表面や、
最終的に半導体活性層１と表面電極とで電気的接触を行
う部分には酸化膜を成長させないように選択酸化させる
（図２（ａ））。その後、トレンチ溝１５の部分にフォ
トリソグラフ法を用い選択的に中ドーズ量のボロンのイ
オン注入とそれに続く熱押し込み処理を行い、Ｐ型アノ
ード拡散層４と支持基板３内のＰ型アノード拡散層１３
を形成する（図２（ｂ））。さらに、トレンチ溝１５の
部分にフォトリソグラフ法を用い選択的に高ドーズ量の
ボロンのイオン注入と、半導体活性層１と表面電極とで
電気的接触を行う部分には高ドーズ量の砒素のイオン注
入をそれぞれ別の工程で行い、それに続く軽度の熱処理
でＰ型高濃度拡散層５とＮ型高濃度拡散層６をそれぞれ
形成する。その後、基板表面にＢＰＳＧ等の堆積絶縁膜
９を成膜形成し、フォトリソグラフ技術を用いる選択エ
ッチングにより、トレンチ溝１５を含む表面電極とで電
気的接触を行う部分の堆積絶縁膜９をエッチング除去
し、表面にアノード電極１０とカソード電極１１とを形
成する。
【００１７】この図２に示す半導体装置において、アノ
ード電極１０とカソード電極１１とのＰＮダイオードに
逆バイアスを印加すると、その等電位線の分布図は図３
のようになる。本具体例では左右対称構造としているた
め、左半分は省略している。 （参考例）図４及び図５は、本発明の参考例として、Ｎ
型支持半導体基板３の電位を半導体基板の表面に形成さ
れる配線で固定できるようにした具体例である。Ｎ型半
導体基板１に形成する素子の特性を安定なものにするに
は、支持半導体基板３の電位を固定させるのが好まし
い。支持半導体基板３の電位も、なんらかの配線によっ
て給電しない限り固定できないが、もっとも簡単な方法
は、本半導体装置を搭載すべき金属製のリードフレーム
から給電する方法であるが、最近の高密度な半導体装置
の実装方法の動向として、絶縁性のフィルムに直接搭載
する方法が増え始めている。この場合は、半導体装置の
表面から給電するしかなく、図５の方法が有効となる。
ード電極１０とカソード電極１１とのＰＮダイオードに
逆バイアスを印加すると、その等電位線の分布図は図３
のようになる。本具体例では左右対称構造としているた
め、左半分は省略している。 （参考例）図４及び図５は、本発明の参考例として、Ｎ
型支持半導体基板３の電位を半導体基板の表面に形成さ
れる配線で固定できるようにした具体例である。Ｎ型半
導体基板１に形成する素子の特性を安定なものにするに
は、支持半導体基板３の電位を固定させるのが好まし
い。支持半導体基板３の電位も、なんらかの配線によっ
て給電しない限り固定できないが、もっとも簡単な方法
は、本半導体装置を搭載すべき金属製のリードフレーム
から給電する方法であるが、最近の高密度な半導体装置
の実装方法の動向として、絶縁性のフィルムに直接搭載
する方法が増え始めている。この場合は、半導体装置の
表面から給電するしかなく、図５の方法が有効となる。
【００１８】次に、図４及び図５に基づき参考例を説明
する。Ｎ型半導体基板１の表面に、後の工程である張り
合わせ工程後には埋め込み酸化膜２となるべき酸化膜を
酸化成長させ、これをＮ型支持半導体基板３と張り合わ
せる（図４（ｂ），（ｃ））。その後、絶縁分離を目的
とするトレンチ溝８と、支持用半導体基板への給電を目
的とするトレンチ溝１５を、埋め込み酸化膜２を貫通す
るまで同時に形成する（図４（ｄ））。フィールド酸化
工程では選択酸化法により、トレンチ溝１５の内側表面
は酸化させず、トレンチ溝８の内側表面を含む他の表面
部で、電極との電気的接続をしない部分を酸化させ、フ
ィールド酸化膜を形成させる（図５（ａ））。その後、
トレンチ溝１５の部分にフォトリソグラフ法を用い選択
的に高ドーズ量の砒素イオン注入を行い、それに続く軽
度の熱処理で、トレンチ溝１５の側面とトレンチ溝１５
の底部の支持半導体基板３にＮ型高濃度拡散層６を形成
する（図５（ｂ））。その後、基板表面にＢＰＳＧ等の
堆積絶縁膜９を成膜形成し、フォトリソグラフ技術を用
いる選択エッチングにより、トレンチ溝１５の堆積絶縁
膜９をエッチング除去し、表面に基板電位供給電極１６
を形成する。
する。Ｎ型半導体基板１の表面に、後の工程である張り
合わせ工程後には埋め込み酸化膜２となるべき酸化膜を
酸化成長させ、これをＮ型支持半導体基板３と張り合わ
せる（図４（ｂ），（ｃ））。その後、絶縁分離を目的
とするトレンチ溝８と、支持用半導体基板への給電を目
的とするトレンチ溝１５を、埋め込み酸化膜２を貫通す
るまで同時に形成する（図４（ｄ））。フィールド酸化
工程では選択酸化法により、トレンチ溝１５の内側表面
は酸化させず、トレンチ溝８の内側表面を含む他の表面
部で、電極との電気的接続をしない部分を酸化させ、フ
ィールド酸化膜を形成させる（図５（ａ））。その後、
トレンチ溝１５の部分にフォトリソグラフ法を用い選択
的に高ドーズ量の砒素イオン注入を行い、それに続く軽
度の熱処理で、トレンチ溝１５の側面とトレンチ溝１５
の底部の支持半導体基板３にＮ型高濃度拡散層６を形成
する（図５（ｂ））。その後、基板表面にＢＰＳＧ等の
堆積絶縁膜９を成膜形成し、フォトリソグラフ技術を用
いる選択エッチングにより、トレンチ溝１５の堆積絶縁
膜９をエッチング除去し、表面に基板電位供給電極１６
を形成する。
【００１９】
【発明の効果】本発明に係わる半導体装置とその製造方
法は、上述のように構成したので、従来のように、ＳＯ
Ｉ基板の埋め込み酸化膜に、酸化膜を形成しない開口部
を設けるという複雑な構成にしないで、高耐圧な半導体
装置の製造が可能になり、しかもリーク電流を低減せし
めた安定した半導体装置を実現することが出来る。
法は、上述のように構成したので、従来のように、ＳＯ
Ｉ基板の埋め込み酸化膜に、酸化膜を形成しない開口部
を設けるという複雑な構成にしないで、高耐圧な半導体
装置の製造が可能になり、しかもリーク電流を低減せし
めた安定した半導体装置を実現することが出来る。
【図１】本発明に係わる半導体装置の具体例の製造工程
を示す図である。
を示す図である。
【図２】図１に続く製造工程を示す図である。
【図３】本発明の具体例における等電位線の分布図であ
る。
る。
【図４】本発明の参考例の製造工程を示す図である。
【図５】図４に続く製造工程を示す図である。
【図６】従来技術（全面ＢＯＸのダイオード）の製造工
程を示す図である。
程を示す図である。
【図７】図６に続く製造工程を示す図である。
【図８】従来技術（高圧部開口ＢＯＸのダイオード）の
他の製造工程を示す図である。
他の製造工程を示す図である。
【図９】図８に続く製造工程を示す図である。
【図１０】図７の等電位線の分布図である。
【図１１】図９の等電位線の分布図である。
１ Ｎ型半導体基板
２ 埋め込み酸化膜
３ Ｎ型支持半導体基板
４ Ｐ型アノード拡散層
５ Ｐ型高濃度拡散層
６ Ｎ型高濃度拡散層
７ フィールド酸化膜
８ トレンチ溝
９ 堆積絶縁膜
１０ アノード電極
１１ カソード電極
１２ 埋め込み酸化膜開口穴
１３ 支持基板内Ｐ型アノード拡散層
１４ａ〜１４ｃ 等電位線
１５ トレンチ溝
１６ 基板電位供給電極
Claims (14)
- 【請求項１】 第１導電型の支持用半導体基板の表面全
域に埋め込み絶縁膜が所定の厚さで形成され、この埋め
込み絶縁膜の表面に第１導電型の半導体活性層が所定の
厚さで形成されるＳＯＩ(silicon on insulator)基板を
用いた半導体装置において、 前記ＳＯＩ基板の半導体活性層と前記埋め込み絶縁膜と
を共に貫通する導電物質充填用の第１のトレンチ溝と絶
縁物質充填用の第２のトレンチ溝とが形成され、前記第
１のトレンチ溝の底部の前記支持用半導体基板及び前記
第１のトレンチ溝が形成された半導体活性層の側面には
第２導電型の拡散層が形成されていることを特徴とする
半導体装置。 - 【請求項２】 前記第１のトレンチ溝の底部の前記支持
用半導体基板に形成した拡散層と前記第１のトレンチ溝
が形成された半導体活性層の側面に形成した拡散層とは
導通していることを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 前記第１のトレンチ溝を囲むように拡散
層が形成されていることを特徴とする請求項１又は２記
載の半導体装置。 - 【請求項４】 前記第２のトレンチ溝の表面は絶縁物で
覆われ、絶縁分離島を形成していることを特徴とする請
求項１乃至３の何れかに記載の半導体装置。 - 【請求項５】 第１導電型の支持用半導体基板の表面全
域に埋め込み絶縁膜が所定の厚さで形成され、この埋め
込み絶縁膜の表面に第１導電型の半導体活性層が所定の
厚さで形成されるＳＯＩ(silicon on insulator)基板を
用いた半導体装置の製造方法であって、 前記ＳＯＩ基板の主表面の所定部分に、前記ＳＯＩ基板
の半導体活性層と前記埋め込み絶縁膜とを共に貫通する
導電物質充填用の第１のトレンチ溝と絶縁物質充填用の
第２のトレンチ溝とを形成する工程と、 前記第１のトレンチ溝の形成で露出した前記支持用半導
体基板の露出面及び前記第１のトレンチ溝の側面の露出
面に第２導電型の拡散層を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項６】 前記第１のトレンチ溝の前記支持用半導
体基板の露出面と前記第１のトレンチ溝の側面の露出面
とを導通せしめる工程を含むことを特徴とする請求項５
記載の半導体装置の製造方法。 - 【請求項７】 前記第１のトレンチ溝の露出面に形成さ
れる拡散層は、イオン注入で形成されることを特徴とす
る請求項５又は６記載の半導体装置の製造方法。 - 【請求項８】 前記第１のトレンチ溝を囲むように拡散
層を形成するため、イオン注入する工程を含むことを特
徴とする請求項５乃至７の何れかに記載の半導体装置の
製造方法。 - 【請求項９】 前記第１のトレンチ溝の形成後に、この
第１のトレンチ溝の露出面から第１導電型あるいは第２
導電型の不純物のどちらか一方あるいは両方の導電型の
不純物を導入する工程を有することを特徴とする請求項
５乃至８の何れかに記載の半導体装置の製造方法。 - 【請求項１０】 第１導電型の支持用半導体基板の表面
全域に埋め込み絶縁膜が所定の厚さで形成され、この埋
め込み絶縁膜の表面に第１導電型の半導体活性層が所定
の厚さで形成されるＳＯＩ(silicon on insulator)基板
を用いた半導体装置の製造方法であって、 前記ＳＯＩ基板の主表面の所定部分に、前記ＳＯＩ基板
の半導体活性層と前記埋め込み絶縁膜とを共に貫通する
第１のトレンチ溝と第２のトレンチ溝とを同時に形成す
る工程と、 前記第１のトレンチ溝の表面には、前記半導体活性層を
島状に絶縁分離するための絶縁膜を形成する工程と、 前記第２のトレンチ溝の形成により露出した前記支持用
半導体基板の露出面及び前記第２のトレンチ溝の側面の
露出面に第２導電型の拡散層を形成する工程と、前記第２のトレンチ溝の前記支持用半導体基板の露出面
と前記第２のトレンチ溝の側面の露出面とを導通せしめ
る工程と、 を含むことを特徴とする半導体装置の製造方
法。 - 【請求項１１】 前記第２のトレンチ溝の露出面に形成
される拡散層は、イオン注入で形成されることを特徴と
する請求項１０に記載の半導体装置の製造方法。 - 【請求項１２】 前記第２のトレンチ溝を囲むように拡
散層を形成するため、イオン注入する工程を含むことを
特徴とする請求項１０または１１に記載の半導体装置。 - 【請求項１３】 前記第２のトレンチ溝の形成後に、前
記第２のトレンチ溝の露出面から第１導電型あるいは第
２導電型の不純物のどちらか一方あるいは両方の導電型
の不純物を導入する工程を有する請求項１０乃至１２の
何れかに記載の半導体装置の製造方法。 - 【請求項１４】 前記支持用半導体基板および前記半導
体活性層の両方にＰＮ接合が形成されていることを特徴
とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34821598A JP3447592B2 (ja) | 1998-12-08 | 1998-12-08 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34821598A JP3447592B2 (ja) | 1998-12-08 | 1998-12-08 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000174115A JP2000174115A (ja) | 2000-06-23 |
| JP3447592B2 true JP3447592B2 (ja) | 2003-09-16 |
Family
ID=18395533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34821598A Expired - Fee Related JP3447592B2 (ja) | 1998-12-08 | 1998-12-08 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3447592B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4813641B2 (ja) * | 2000-07-31 | 2011-11-09 | セイコーインスツル株式会社 | Ｐｎダイオード |
-
1998
- 1998-12-08 JP JP34821598A patent/JP3447592B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000174115A (ja) | 2000-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2788269B2 (ja) | 半導体装置およびその製造方法 | |
| US6559505B1 (en) | Power integrated circuit with vertical current flow and related manufacturing process | |
| US7297604B2 (en) | Semiconductor device having dual isolation structure and method of fabricating the same | |
| US7115950B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7754580B2 (en) | Method for manufacturing semiconductor substrate | |
| JP2000196103A (ja) | Ｓｏｉ素子及びその製造方法 | |
| US5356827A (en) | Method of manufacturing semiconductor device | |
| US6815794B2 (en) | Semiconductor devices with multiple isolation structure and methods for fabricating the same | |
| JPH11330084A (ja) | バイポ―ラトランジスタ―の製造方法及びその構造 | |
| JP3354127B2 (ja) | 高電圧素子及びその製造方法 | |
| US6455391B1 (en) | Method of forming structures with buried regions in a semiconductor device | |
| JP3447592B2 (ja) | 半導体装置とその製造方法 | |
| KR19990088300A (ko) | Ｓｏｉ-반도체장치및그것의제조방법 | |
| JP3243071B2 (ja) | 誘電体分離型半導体装置 | |
| KR20000066467A (ko) | 반도체 장치에서의 소자격리구조 및 소자격리방법 | |
| US5847438A (en) | Bonded IC substrate with a high breakdown voltage and large current capabilities | |
| JPH11330383A (ja) | 半導体装置 | |
| JPH11354535A (ja) | 半導体装置およびその製造方法 | |
| JPH10150207A (ja) | 高圧素子およびその製造方法 | |
| JP5051293B2 (ja) | 半導体基板の製造方法 | |
| JP3257523B2 (ja) | 半導体装置の製造方法 | |
| JP3438359B2 (ja) | 半導体装置 | |
| JPS6334949A (ja) | 半導体装置及びその製造方法 | |
| JPS63293938A (ja) | 半導体集積回路装置 | |
| JPH0547914A (ja) | 誘電体分離基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |