JP4813162B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP4813162B2
JP4813162B2 JP2005349055A JP2005349055A JP4813162B2 JP 4813162 B2 JP4813162 B2 JP 4813162B2 JP 2005349055 A JP2005349055 A JP 2005349055A JP 2005349055 A JP2005349055 A JP 2005349055A JP 4813162 B2 JP4813162 B2 JP 4813162B2
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
pair
light
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005349055A
Other languages
English (en)
Other versions
JP2007157895A (ja
Inventor
幸男 尺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005349055A priority Critical patent/JP4813162B2/ja
Publication of JP2007157895A publication Critical patent/JP2007157895A/ja
Application granted granted Critical
Publication of JP4813162B2 publication Critical patent/JP4813162B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48092—Helix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

本発明は基板上に複数個の発光部が形成され、直並列に接続されることにより、たとえば１００Ｖの商用交流電源で照明用の電灯や蛍光管の代りに使用し得るような半導体発光素子に関する。さらに詳しくは、半導体により形成される複数個の発光部を直列に接続してその接続端子を１００Ｖなどの商用交流電源などに接続する場合に、高周波成分のサージなどに対しても強い構造の半導体発光素子に関する。
近年、青色系発光ダイオード（ＬＥＤ）の出現により、ディスプレイの光源や信号装置の光源などにＬＥＤが用いられ、さらに電灯や蛍光管の代りにＬＥＤが用いられるようになってきている。この電灯や蛍光管に代ってＬＥＤを用いる場合、１００Ｖの交流駆動でそのまま動作することが好ましく、たとえば図１０に示されるように、ＬＥＤを直並列に接続し、交流電源７１に接続する構成のものが知られている。なお、Ｓはスイッチを示す（たとえば特許文献１参照）。
一方、白熱電球などの照明灯と逆並列接続された２個のシリコン制御整流器（ＳＣＲ）とを直列にしてＡＣ電源に接続された調光装置において、ＳＣＲがターンオン時に発生する電流サージを吸収するためインダクタを直列に接続する構造は知られている（たとえば特許文献２参照）。
特開平１０−０８３７０１号公報（図３） 特開平６−２９０９１号公報（図３）
前述のように、複数個のＬＥＤを直並列に接続して電灯などの代りにすることにより、省電力化を行うことができる。しかしながら、ＬＥＤは元々半導体層の積層により形成されており、サージなどの高電圧が印加されると半導体層のｐｎ接合が破壊されてショート不良やオープン不良などの問題が発生する場合がある。ショート不良が発生すると直列に接続された他のＬＥＤに印加される電圧が大きくなり、他のＬＥＤの寿命を短くする。また、直列に接続されたＬＥＤの１個にオープン不良が発生すると、直列に接続されたＬＥＤの全てを発光させることができなくなる場合がある。とくに街灯や信号機などに用いられると、たとえば低温になった場合など、とくに静電気が発生しやすいと共に、雷による影響も受けやすいという問題がある。とくに、電源障害などに起因する高周波成分を有するサージが印加される場合が多くなっている。
本発明はこのような問題を解決するためになされたもので、一対の端子のどちらからでも電流を流し得るように少なくとも２個の発光部が逆並列に接続されて交流で駆動し得る半導体発光素子をとくに高周波成分を有するサージから保護することができるように、インダクタンス素子を内蔵した半導体発光素子の具体的構造を提供することを目的とする。
本発明による半導体発光素子は、ｎ形層およびｐ形層の半導体層が発光層形成部を形成するように積層されて少なくとも２個の発光部ユニットが形成されると共に、該少なくとも２個の発光部ユニットが逆方向で並列に接続されて交流駆動し得るように一対の電極パッド間に接続される発光素子チップと、該発光素子チップの一対の電極パッドと電気的に接続され、かつ、外部電源と接続し得る一対のリードを有し、前記発光素子チップをマウントするパッケージとを具備する半導体発光素子であって、前記パッケージが、前記一対のリードの一方の先端部に形成された湾曲状の凹部内に前記発光素子チップがマウントされ、該一対のリードと前記発光素子チップの一対の電極パッドとが電気的に接続されてその周囲が透光性樹脂部により被覆されるランプタイプにより形成され、前記透光性樹脂部から延出する前記一対のリードの少なくとも一方に、前記透光性樹脂部の外周に巻き付けられることにより形成されるコイル部が接続されている。
なお、発光部ユニットは、たとえば１００Ｖなどの商用交流電源で駆動できるように、１００Ｖ近くの駆動電圧になるように直列に接続したものを逆並列（ｐｎ接合が逆方向の並列）に接続してもよいし、２個逆並列接続された組を直列に接続して１００Ｖなどの商用交流電源で駆動できるように直列に接続されてもよいし、これらの組をさらに並列に接続されて１００Ｖなどの商用交流電源に接続されてもよいし、１００Ｖではなく低い電圧、または高い電圧の交流電源で駆動するように接続されてもよい。
本発明による半導体発光素子は、また、前記一対のリードの他方の先端部に絶縁性のポールが取り付けられ、前記発光素子チップの一対の電極パッドの一方と前記一対のリードの他方とを接続するワイヤが、前記ポールに複数回巻き付けられることにより形成される第２のコイル部を経由して接続される構造にすることにより、高周波のサージパルスが入力しても保護されるランプタイプの半導体発光素子が得られる。
前記絶縁性のポール内に鉄心が設けられていることにより、より高周波成分のサージを吸収しながら、駆動用の直流電流を殆ど減衰させることがないため好ましい。
前記発光素子チップが窒化物半導体により青色光または紫外光を発光するように形成され、該発光素子チップの発光面側に該発光素子チップが発光する光を白色光に変換する発光色変換部材が塗布されていることにより、白色光を発光させることができ、電灯や各種照明装置の代りに使用することができる。
本発明によれば、発光素子チップがチップ型やランプ型などのパッケージに組み込まれる際に、そのパッケージ内の空間を有効に利用することにより、インダクタンス素子が設けられているため、半導体発光素子を大形化することなく、高周波成分を有するサージパルスを吸収することができる。その結果、電灯や各種照明装置や信号灯など室外で使用する場合で、パルスのようなサージが入りやすい場合でも、サージで破壊しやすい半導体のｐｎ接合を有効に保護することができ、信頼性の高い照明装置などとして使用することができる。一方、本発明によるインダクタンス素子は、コイルに形成されているため、高周波成分に対しては大きなインピーダンスになるが、発光素子駆動用の直流電源に対して（交流電源を使用しても、一方のｐｎ接合に対しては半波の一方向の電圧で直流的に作用する）は殆どインピーダンスの上昇にはならず、影響を及ぼさない。その結果、従来と同様に動作させながら、高周波成分のサージに対して保護することができる。
つぎに、図面を参照しながら本発明の半導体発光素子について説明をする。本発明による半導体発光素子は、図１にその一実施形態のチップ型発光素子の断面説明図が示されるように、ｎ形層およびｐ形層の半導体層が発光層形成部を形成するように積層されて少なくとも２個の発光部ユニットが形成されると共に、その少なくとも２個の発光部ユニットが逆方向で並列に接続されて交流駆動し得るように一対の電極パッド１７ａ、１７ｂ間に接続される発光素子チップ１が、両端部に一対の電極端子２１、２２が設けられた絶縁性基板２０の中心部近傍に設けられると共に、その発光素子チップ１および発光素子チップ１と一対の電極端子２１、２２とを電気的に接続する部分が透光性樹脂部２６により被覆されて正面側に光を放射するようになっている。本発明では、この発光素子チップ１と一対の電極端子２１、２２の少なくとも一方との間の絶縁性基板２０に絶縁性のポール３１が設けられ、発光素子チップ１の一対の電極パッドの一方と絶縁性のポール３１が設けられた側の電極端子２１とを接続するがワイヤ２３が、ポール３１に複数回巻き付けられることにより形成されるコイル部３（インダクタンス素子）を経由して接続されることにより、高周波のサージパルスが入力しても保護される構造になっている。なお、インダクタンス素子としては、コイル部でなくても、インダクタとして製造されるチップ素子を用いることもできる。
すなわち、図１に示される例は、チップ型の絶縁性基板２０の表面に発光素子チップ１がマウントされ、その発光素子１およびワイヤボンディング部などの周囲が透光性樹脂部２６により被覆される構造でパッケージが形成された例である。そして、この図１に示される例では、絶縁性基板２０の発光素子チップ１と少なくとも一方の電極端子２１との間の絶縁性基板２０の表面に凹部２０ａが形成され、その凹部２０ａ内に、たとえば２〜３ｍｍφ程度の太さで、５ｍｍ程度の長さのセラミックスなどからなる絶縁性のポール３１が接着剤３２などにより固着されている。そして、発光素子チップ１の一方の電極パッド１７ａと第１の電極端子２１とを接続する金線２３をポール３１に螺旋状に巻き付けることにより、コイル部（インダクタンス素子）３が形成されている。このようなポール３１に、たとえば金線などの通常用いられるワイヤボンディング用のワイヤまたはそれより太いワイヤなど、直径が０.０１〜０.１ｍｍφ程度の太さのワイヤを、たとえば５ターン程度巻き付けることにより、０.２ｎＨ程度のインダクタンスとなり、５００ＭＨｚ程度の高周波に対して、１０Ω程度のインピーダンスとして寄与し、充分に高周波成分のサージを吸収することができる。このような細いワイヤをポール３１に巻きつけるには、予めポール３１の外表面に螺旋状の溝を形成しておくことにより、その溝内にワイヤを入れ込めばよいため、短絡させることなく簡単に巻き付けることができる。
前述の例では、絶縁性のポール３１にワイヤを巻き付けたが、絶縁性のポールをパイプ上に形成し、そのパイプ内に鉄などの透磁率の大きい材料を鉄心として挿入することにより、インダクタンスを大きくすることができ、さらに高周波成分のサージを減衰させる特性を向上させることができる。たとえば前述のポール３１として、３ｍｍφ程度の外径で、内径を２ｍｍφ程度とし、１.８ｍｍφ程度の太さの鉄心を挿入することにより、前述の高周波に対してインピーダンスが１０００倍程度に上昇し、同じスペースでより一層の高周波成分を有するサージを吸収することができる。また、同程度のインダクタンスを得るにはワイヤの巻き数を減らすことができ、前述のワイヤの巻き数も少なくとも２ターン以上あれば効果がある。
また、前述の例では、絶縁性基板２０に立てた絶縁性のポール３１に直接ワイヤボンディング用のワイヤ２３を巻き付けたが、たとえば図２に変形例の平面説明図が示されるように、電極端子２１、２２と同様に銀ペーストなどにより中継用電極２５を予め形成しておき、絶縁性のポール３１にワイヤを巻き付けたコイル部３を形成しておき、そのコイル部３の一端部を中継用電極２５と接続し、他端部を第１の電極端子２１と接続しておいて、発光素子チップ１の電極パッド１７ａと中継用電極２５とをワイヤ２３により接続してもよい。このような構造にすることにより、コイル部３の形成が容易になる。なお、絶縁性のポール３１に巻きつけたワイヤは、接着剤などにより固定することにより、電極端子２１などとの接続も容易になる。
発光素子チップ１は、たとえば図３に一部の断面説明図が、図４に発光部ユニット１０の配置例の平面説明図がそれぞれ示されるように、窒化物半導体を用いた青色光または紫外光の発光で、たとえばＹＡＧ（イットリウム・アルミニウム・ガーネット）蛍光体やＳｒ-Ｚｎ-Ｌａ蛍光体などからなる発光色変換部材が設けられることにより、白色光を発光する発光素子にすることができ、しかも交流の１００Ｖ電源で動作し得るように複数個直列に接続され、かつ、２個づつ逆並列に接続されている。しかし、このような構成には限定されず、たとえば赤、緑、青の３原色の発光部を形成して白色光になるようにすることもできるし、必ずしも白色光にする必要はなく、所望の発光色の発光部に形成することができるし、また、１００Ｖで動作するようにする必要もない。
ここに窒化物半導体とは、III 族元素のＧａとＶ族元素のＮとの化合物またはIII 族元素のＧａの一部または全部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物（窒化物）からなる半導体をいう。
すなわち、図３〜４に示される例では、一対の電極パッド１７ａ１７ｂ間に、各発光部ユニット１０のｐｎ接合が逆方向に接続（１つの発光部ユニットのｐ側電極１４ａと他の発光部ユニットのｎ側電極１４ｂとが接続）された組が、たとえば１００Ｖを印加することができるように直列に接続されている。たとえば２個１組で２４組、合計４８個の発光部ユニット１０が形成され、発光素子チップ１の１個の大きさは、たとえば１.５ｍｍ×１.５ｍｍ程度の大きさに形成されている。なお、直列に接続される複数個の発光部ユニット１０の動作電圧の合計が丁度１００Ｖなどの商用交流電源電圧にならない場合には、抵抗またはキャパシタが直列に接続されて調整される。また、必要な明るさに合せて、この組をさらに並列に形成することもできる。さらに、逆並列に接続した組を直列に接続するのではなく、たとえば前述の例で、２４個づつ直列に接続したものを逆並列に電極パッド１７ａ、１７ｂ間に接続することもできる。しかし、前述のように、１００Ｖ動作には限定されないし、白色発光にも限定されない。
基板１１としては、窒化物半導体を積層するには、サファイア（Ａｌ2Ｏ3単結晶）またはＳｉＣが一般的には用いられるが、これらに限定されるものではなく、ＳｉやＧａＡｓなどの半導体基板が、積層される半導体層に応じて格子定数や熱膨張係数などの観点から選ばれることもある。図３に示される例では、サファイア（Ａｌ2Ｏ3単結晶）が用いられている。
サファイア基板１１上に積層される半導体積層部１２は、たとえばＧａＮからなる低温バッファ層１２ａが０.００５〜０.１μｍ程度、ついでアンドープのＧａＮからなる高温バッファ層１２ｂが１〜３μｍ程度、その上にＳｉをドープしたｎ形ＧａＮからなるコンタクト層およびｎ形ＡｌＧａＮ系化合物半導体層からなる障壁層（バンドギャップエネルギーの大きい層）などにより形成されるｎ形層１２ｃが１〜５μｍ程度、バンドギャップエネルギーが障壁層のそれよりも小さくなる材料、たとえば１〜３ｎｍのＩｎ0.13Ｇａ0.87Ｎからなるウェル層と１０〜２０ｎｍのＧａＮからなるバリア層とが３〜８ペア積層される多重量子井戸 （ＭＱＷ）構造の活性層１２ｄが０.０５〜０.３μｍ程度、ｐ形のＡｌＧａＮ系化合物半導体層からなるｐ形障壁層（バンドギャップエネルギーの大きい層）とｐ形ＧａＮからなるコンタクト層とによるｐ形層１２ｅが合せて０.２〜１μｍ程度、それぞれ順次積層されることにより形成されている。
図３に示される例では、アンドープで、半絶縁性のＧａＮからなる高温バッファ層１２ｂが形成されている。基板がサファイアのような絶縁性基板からなる場合には、必ずしも半絶縁になっていなくても基板まで後述する分離溝を形成すれば支障はないが、アンドープにした方が積層する半導体層の結晶性が良くなるため、さらには、半絶縁性半導体層が設けられていることにより、各発光部に電気的分離する際に、基板表面までを完全にエッチングしなくても、電気的に分離することができるため好ましい。基板１１がＳｉＣのような半導体基板からなる場合には、隣接する発光部間を電気的に分離させるため、アンドープで半絶縁性の高温バッファ層１２ｂが形成されることが各発光部を独立させるために必要となる。
また、ｎ形層１２ｃおよびｐ形層１２ｅは、障壁層とコンタクト層の２種類で構成する例であったが、キャリアの閉じ込め効果の点から活性層１２ｄ側にＡｌを含む層が設けられることが好ましいものの、ＧａＮ層だけでもよい。また、これらを他の窒化物半導体層で形成することもできるし、他の半導体層がさらに介在されてもよい。さらに、この例では、ｎ形層１２ｃとｐ形層１２ｅとで活性層１２ｄが挟持されたダブルヘテロ接合構造であるが、ｎ形層とｐ形層とが直接接合するｐｎ接合構造のものでもよい。また、活性層１２ｄ上に直接ｐ形ＡｌＧａＮ系化合物層を成長したが、数ｎｍ程度のアンドープＡｌＧａＮ系化合物層を成長することにより、活性層１２ｄの下側にピット発生層を形成して活性層１２ｄにできたピットを埋め込みながら、ｐ形層とｎ形層との接触によるリークを防止することもできる。
半導体積層部１２上には、たとえばＺｎＯなどからなり、ｐ形半導体層１２ｅとオーミックコンタクトをとることができる透光性導電層１３が０.０１〜０.５μｍ程度設けられている。この透光性導電層１３は、ＺｎＯに限定されるものではなく、ＩＴＯやＮｉとＡｕとの２〜１００ｎｍ程度の薄い合金層でも、光を透過させながら、電流をチップ全体に拡散することができる。この半導体積層部１２の一部がエッチングにより除去されてｎ形層１２ｃが露出され、さらにそのｎ形層１２ｃの露出部の近傍で間隔ｄだけ離間してエッチングにより分離溝１２ｆが形成されている。この離間する部分は発光領域（長さＬ１の部分）としては寄与せずダミー領域１２ｇとなり、熱放散部、配線などの形成スペースなどとすることができ、目的に応じて間隔ｄは１〜５０μｍ程度の範囲内で設定される。この分離溝１２ｆは、ドライエッチングなどにより形成されるが、電気的に分離できる範囲で、できるだけ狭い幅ｗで形成され、０.６〜５μｍ程度、たとえば１μｍ程度（深さは５μｍ程度）に形成される。
そして、透光性導電層１３上の一部に、ＴｉとＡｕとの積層構造により、ｐ側電極１４ａが形成され、半導体積層部１２の一部がエッチングにより除去されて露出するｎ形層１２ｃにオーミックコンタクト用のｎ側電極１４ｂが、Ｔｉ-Ａｌ合金などにより形成されている。図３に示される例では、このｎ側電極１４ｂが、０.４〜０.６μｍ程度の厚さに形成され、ｐ側電極１４ａとほぼ同程度の高さになるように形成されている。そして、このｐ側電極１４ａおよびｎ側電極１４ｂの表面が露出するように半導体積層部１２の露出する表面および分離溝１２ｆ内に、たとえばＳｉＯ2などからなる絶縁膜１５が設けられている。その結果、分離溝１２ｆで区切られた発光部ユニット１０が基板１１上に複数個形成されている。その絶縁膜１５の表面で、１個の発光部ユニット１０ａのｎ側電極１４ｂとその発光部ユニット１０ａと隣接する発光部ユニット１０ｂのｐ側電極１４ａとが配線膜１６により接続されている。この配線膜１６は、ＡｕまたはＡｌなどの金属膜を真空蒸着またはスパッタリングなどにより０.３〜１μｍ程度の厚さに形成されている。この配線膜１６は、たとえば図４または図５の等価回路図に示されるように、一対の電極パッド１７ａ、１７ｂ間に各発光部ユニット１０が直列または並列の所望の接続になるように形成される。
絶縁性基板２１は、前述の１.５ｍｍ×１.５ｍｍ程度の大きさの発光素子チップ１を用いる場合、たとえば縦×横×厚さが７ｍｍ×７ｍｍ×１〜２ｍｍ程度のものを使用することができ、材料としては、できるだけ熱伝導や耐熱性の良好なアルミナや窒化アルミナなどのセラミックスが好ましいが、発光素子チップ１の発光出力がそれほど大きくない場合には、通常のガラスエポキシ樹脂やガラスクロスに耐熱性のＢＴ樹脂を含浸させたＢＴレジンなどを用いることもできる。しかし、白色の方が光を反射しやすく、照度を上げやすいという点から好ましい。絶縁性基板２１の大きさも、発光素子チップの大きさや発光素子の目的などに応じて自由に選定することができる。この両端部には、第１および第２の電極端子２１、２２が形成されているが、この電極端子２１、２２は、大きな基板の状態で、スクリーン印刷などにより銀ペーストが塗布され、乾燥させることにより表面および裏面ならびにスルーホールを介して側面に形成されている。このような電極端子に形成されれば、絶縁性基板２１の裏面で直接固着させながら電極を接続することができるため、便利であるが、このような構造には限定されず、チップ型であっても、リードを両側に延出させる構造にすることもできる。
この絶縁性基板２１の表面に、前述の発光素子チップ１が接着剤などによりボンディングされ、発光素子チップ１の一対の電極パッド１７ａ、１７ｂがワイヤ２３、２４をボンディングすることなどにより第１および第２の電極端子２１、２２と接続されている。なお、発光素子チップ１の一方の電極パッド（発光素子チップの電極）が基板裏面に設けられている場合には、たとえば第２の電極端子２２上に直接導電性接着剤などによりボンディングすることができる。この第１の電極端子２１との接続の際に、前述のように、ポール３１にワイヤ２３を巻き付けてその先を第１の電極端子２１にボンディングするか、予めコイル部３の一端部が接続された中継電極２５にワイヤボンディングすることにより、一対の電極端子２１、２２の間に発光素子チップ１とインダクタンス素子３とを直列に接続することができる。
図１には図示されていないが、発光素子チップ１が青色光または紫外光を発光し、白色光の発光素子にする場合には、ＹＡＧなどの発光色変換部材を混入した樹脂が発光素子チップ１の周囲を被覆するように設けられる。そして、その周りのワイヤボンディング部分の全体を覆うように、エポキシ樹脂などからなる透光性樹脂部２６がモールド成形などにより形成される。しかし、発光素子チップ１の発光色をそのまま使用する場合には、発光色変換部材を混入した樹脂を用いる必要はない。なお、これらの組立ては、大きな絶縁性基板にマトリクス状に多数固形成し、透光性樹脂部２６が形成された後に、大きな基板を切断することにより個々の発光素子が形成される。
図１に示される例では、発光素子チップ１の周囲を透光性樹脂部２６のみで被覆する構造で、光は正面側が強いものの平面内のほぼ全面に放射される。しかし、中心部に照射する光が集中するように指向性をもたせるためには、たとえば図６に示されるように、透光性樹脂層２６の周囲に反射壁２７を形成する構造にすることもできる。発光素子チップ１およびコイル部（インダクタンス素子）３の部分の構造は図１に示される例と同じで、同じ部分には同じ符号を付してその説明を省略する。
図７は、ランプタイプの半導体発光素子に本発明を適用する具体的な構造例を示す図である。すなわち、リードフレームなどにより形成された第１および第２のリード４１、４２の一方の第１のリード４１に前述と同様の絶縁性のポール３１が接着剤などにより固着され、第２のリード４２の先端部に湾曲状凹部４２ａが形成され、その凹部４２ａ内に前述の発光素子チップ１がダイボンディングされている。そして、その第１の電極パッド１７ａにワイヤ４３の一端部がボンディングされ、その他端部はポール３１の螺旋状の溝内に巻き付けてコイル部３を形成しながら第１のリード４１の先端部にボンディングされている。その結果、発光素子チップ１の一方の電極パッド１７ａと第１のリード４１との間にコイル部（インダクタンス素子）３が直列に接続される構造になっている。そして、その周囲がエポキシ樹脂などによりモールド成形されることにより、透光性樹脂部４６が形成され、従来のランプ型発光素子と同様の構造になっている。もちろん、発光素子チップ１が青色光または紫外光を発光する素子で、白色光にする場合には、発光素子チップ１の周囲に発光色変換部材を混入した樹脂が塗布される。この構造にすることにより、高周波成分を有するサージを吸収することができる交流電源駆動の発光素子で、正面側に強い指向性を有する半導体発光素子が得られる。
図８は、ランプタイプの半導体発光素子に本発明を適用した具体的な構造のさらに他の実施形態を示す図である。すなわち、この例では、発光素子チップ１が第２のリード先端部に形成された湾曲状凹部内にボンディングされ、その一対の電極パッド１７ａ、１７ｂがそれぞれワイヤ４３、４４によりボンディングされている構造は、従来のランプタイプの発光素子と同様である。なお、電極パッドのリードとの接続はワイヤボンディングに限定されるものではなく、発光素子チップ１の裏面に電極パッド（チップの電極）が形成されている場合には、導電性接着剤により直接リードと接続することができることは、前述の各実施例と同様である。図８に示される実施形態では、透光性樹脂部４６から導出される第１および第２のリードの少なくとも一方にワイヤ３３が接続され、そのワイヤ３３が透光性樹脂部４６の光が殆ど放射されない下部領域に巻き付けられることによりコイル部３が形成され、第１のリード４１の端部と付属第１リード４１ａとに接続することにより、第１のリード４３の間にコイル部３が接続されている。なお、第１のリード４１の端部と付属第１リード４１ａとはたとえば絶縁部材４１ｂに固着されている。しかし、付属第１リード４１ａを設けないで、コイル部３の端部を直接第１リードとして使用することもできる。また、透光性樹脂部４６に巻き付けたワイヤ３３の透光性樹脂部４６における端部または全体を接着剤３８などにより固定することにより、第１のリード４１や付属第１リード４１ａとの接続が容易になる。
前述の各例では、発光素子チップ１の電極パッドと外部接続用の電極端子またはリードとの間にインダクタンス素子を直列に接続する構造であったが、発光素子チップ１内で、たとえば電極パッドの周囲に配線を複数ターン形成することにより、コイル部３を形成することもできる。その例が図９に示されている。図９（ａ）において、たとえば電極パッド１７ａ、１７ｂが１００μｍ程度の直径ｄで形成され、その周囲に２０μｍ程度の間隔ａを空けて、２０μｍ程度の幅ｂの配線３４、３５をそれぞれ同心状に５ターン（図では２ターンのみ）ほど形成することにより、５００μｍの直径でコイル部３と電極パッド１７ａとを形成することができる。なお、この配線などは、図４に示される配線１６の形成と同時に形成され、図９（ｂ）に一部の断面説明図が示されるように、その表面はＳｉＯ2などの絶縁膜３６で保護される。
以上のように、本発明によれば、発光素子チップと電極端子またはリードとの間にインダクタンス素子３が形成されているため、高周波成分を有するサージが入ってきても、発光部ユニットを保護することができる。その結果、照明装置や街灯、信号機など屋外で使用する場合でも、非常に信頼性の高い発光素子とすることができる。
本発明による半導体発光素子の一実施形態の断面説明図である。 図１の変形例を示す平面説明図である。 図１の発光素子チップの一例を示す一部の断面説明図である。 図１の発光素子チップのユニット配置例を示す平面の説明図である。 図１の発光部ユニットの接続例を示す等価回路図である。 図１の半導体発光素子の変形例を示す図１と同様の断面説明図である。 本発明による半導体発光素子の他の実施形態を示す説明図である。 本発明による半導体発光素子のさらに他の実施形態を示す説明図である。 本発明による半導体発光素子のさらに他の実施形態を示す説明図である。 従来のＬＥＤを用いて交流電源に接続する例の説明図である。
符号の説明
１ 発光素子チップ
３ コイル部（インダクタンス素子）
１０ 発光部ユニット
１７ａ、１７ｂ 電極パッド
２１ 第１の電極端子
２２ 第２の電極端子
２３、２４ ワイヤ
３１ ポール
３３ ワイヤ
４１ 第１のリード
４２ 第２のリード

Claims (4)

  1. ｎ形層およびｐ形層の半導体層が発光層形成部を形成するように積層されて少なくとも２個の発光部ユニットが形成されると共に、該少なくとも２個の発光部ユニットが逆方向で並列に接続されて交流駆動し得るように一対の電極パッド間に接続される発光素子チップと、該発光素子チップの一対の電極パッドと電気的に接続され、かつ、外部電源と接続し得る一対のリードを有し、前記発光素子チップをマウントするパッケージとを具備する半導体発光素子であって、前記パッケージが、前記一対のリードの一方の先端部に形成された湾曲状の凹部内に前記発光素子チップがマウントされ、該一対のリードと前記発光素子チップの一対の電極パッドとが電気的に接続されてその周囲が透光性樹脂部により被覆されるランプタイプにより形成され、前記透光性樹脂部から延出する前記一対のリードの少なくとも一方に、前記透光性樹脂部の外周に巻き付けられることにより形成されるコイル部が接続されてなる半導体発光素子。
  2. 前記一対のリードの他方の先端部に絶縁性のポールが取り付けられ、前記発光素子チップの一対の電極パッドの一方と前記一対のリードの他方とを接続するワイヤが、前記ポールに複数回巻き付けられることにより形成される第２のコイル部を経由して接続されてなる請求項１記載の半導体発光素子。
  3. 前記絶縁性のポール内に鉄心が設けられてなる請求項２記載の半導体発光素子。
  4. 前記発光素子チップが窒化物半導体により青色光または紫外光を発光するように形成され、該発光素子チップの発光面側に該発光素子チップが発光する光を白色光に変換する発光色変換部材が塗布されてなる請求項１ないし３のいずれか１項記載の半導体発光素子。
JP2005349055A 2005-12-02 2005-12-02 半導体発光素子 Expired - Fee Related JP4813162B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005349055A JP4813162B2 (ja) 2005-12-02 2005-12-02 半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005349055A JP4813162B2 (ja) 2005-12-02 2005-12-02 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2007157895A JP2007157895A (ja) 2007-06-21
JP4813162B2 true JP4813162B2 (ja) 2011-11-09

Family

ID=38241887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005349055A Expired - Fee Related JP4813162B2 (ja) 2005-12-02 2005-12-02 半導体発光素子

Country Status (1)

Country Link
JP (1) JP4813162B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302296A (ja) * 2008-06-13 2009-12-24 Panasonic Electric Works Co Ltd 発光ダイオード駆動装置並びにそれを用いた照明器具、車室内用照明装置、車両用照明装置
KR101510462B1 (ko) * 2010-09-08 2015-04-08 쩌지앙 레디슨 옵토일렉트로닉스 씨오., 엘티디. Ｌｅｄ 램프 벌브 및 4π 출광 가능한 ｌｅｄ 발광봉
US9516720B2 (en) * 2013-11-04 2016-12-06 Koninklijke Philips N.V. Surge-protection arrangement
JP6523179B2 (ja) 2013-12-02 2019-05-29 東芝ホクト電子株式会社 発光ユニット、発光装置及び発光ユニットの製造方法
EP3079177B1 (en) 2013-12-02 2020-03-25 Toshiba Hokuto Electronics Corporation Light-emission device, and production method therefor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7009199B2 (en) * 2002-10-22 2006-03-07 Cree, Inc. Electronic devices having a header and antiparallel connected light emitting diodes for producing light from AC current

Also Published As

Publication number Publication date
JP2007157895A (ja) 2007-06-21

Similar Documents

Publication Publication Date Title
JP6783048B2 (ja) 発光素子パッケージ及びそれを含む照明装置
US7935978B2 (en) Light emitting device and method for manufacturing the same
JP5973693B2 (ja) 発光素子及び発光素子パッケージ
JP5963798B2 (ja) 発光素子パッケージ及び照明システム
US7683396B2 (en) High power light emitting device assembly utilizing ESD protective means sandwiched between dual sub-mounts
JP4773755B2 (ja) チップ型半導体発光素子
JP2008523578A (ja) 半導体発光装置、発光モジュール及び照明装置
JP2006073815A (ja) 半導体発光装置
JP2010067948A (ja) 発光装置
JP6542509B2 (ja) 蛍光体及びそれを含む発光素子パッケージ
JP4728788B2 (ja) 半導体発光素子
JP2008091459A (ja) Ｌｅｄ照明装置及びその製造方法
WO2006030733A1 (ja) 半導体発光装置
JP4813162B2 (ja) 半導体発光素子
JP2016082229A (ja) 発光素子、発光素子パッケージ、及びパッケージを含む照明装置
JP2006303525A (ja) 半導体発光装置
TWI506818B (zh) 發光模組及交流發光裝置
KR20170009242A (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
JP2007266283A (ja) 発光装置
US10199540B2 (en) Light emitting diode, light emitting diode package including same, and lighting system including same
JP4981005B2 (ja) 半導体発光装置
US8455882B2 (en) High efficiency LEDs
EP3048650B1 (en) Light emitting device
KR20040020240A (ko) 발광다이오드 램프 및 그 제조방법
JP2004228297A (ja) 半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110824

R150 Certificate of patent or registration of utility model

Ref document number: 4813162

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees