JP2016082229A - 発光素子、発光素子パッケージ、及びパッケージを含む照明装置 - Google Patents

発光素子、発光素子パッケージ、及びパッケージを含む照明装置 Download PDF

Info

Publication number
JP2016082229A
JP2016082229A JP2015195641A JP2015195641A JP2016082229A JP 2016082229 A JP2016082229 A JP 2016082229A JP 2015195641 A JP2015195641 A JP 2015195641A JP 2015195641 A JP2015195641 A JP 2015195641A JP 2016082229 A JP2016082229 A JP 2016082229A
Authority
JP
Japan
Prior art keywords
layer
light emitting
holes
hole
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015195641A
Other languages
English (en)
Other versions
JP2016082229A5 (ja
JP6802625B2 (ja
Inventor
イ,サンヨル
San-Yoru Yi
ソ,ジェウォン
Jae Won Seo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2016082229A publication Critical patent/JP2016082229A/ja
Publication of JP2016082229A5 publication Critical patent/JP2016082229A5/ja
Application granted granted Critical
Publication of JP6802625B2 publication Critical patent/JP6802625B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】
信頼性が改善された発光素子、発光素子パッケージ及びそのパッケージを含む照明装置を提供する。
【解決手段】
実施例の発光素子は、基板と、基板の下に配置された第1導電型半導体層、活性層及び第2導電型半導体層を含む発光構造物と、第2導電型半導体層の下に配置され、発光構造物の厚さ方向である第1方向に形成された少なくとも1つの第1貫通孔を有する反射層と、反射層、第2導電型半導体層及び活性層を貫通する少なくとも1つの第2貫通孔に埋め込まれて第1導電型半導体層と接続されるコンタクト層と、反射層、第2導電型半導体層及び活性層のそれぞれとコンタクト層との間に配置され、第1貫通孔に埋め込まれた絶縁層とを含む。
【選択図】図4

Description

実施例は、発光素子、発光素子パッケージ及びそのパッケージを含む照明装置に関する。
発光ダイオード(LED:Light Emitting Diode)は、化合物半導体の特性を用いて電気を光に変換させて信号をやり取りしたり、光源として使用される半導体素子の一種である。
III−V族窒化物半導体(group III−V nitride semiconductor)は、物理的及び化学的特性により、発光ダイオード(LED)またはレーザーダイオード(LD:Laser Diode)などのような発光素子の核心素材として脚光を浴びている。
このような発光ダイオードは、白熱灯と蛍光灯などの既存の照明器具に使用される水銀(Hg)のような環境有害物質が含まれていないので環境性に優れ、長寿命及び低電力消費特性などのような利点があるので、既存の光源を代替している。
一方、既存のフリップチップ型発光素子は、活性層から放出された光が発光素子から脱出可能なように、光を反射させる反射層を有することができる。このとき、銀(Ag)のような反射物質からなる反射層は、他の層との接着力が弱いため容易に剥離されてしまい、発光素子の信頼性を低下させるという問題を有し得る。
実施例は、信頼性が改善された発光素子、発光素子パッケージ及びそのパッケージを含む照明装置を提供する。
実施例による発光素子は、基板と;前記基板の下に配置された第1導電型半導体層、活性層及び第2導電型半導体層を含む発光構造物と;前記第2導電型半導体層の下に配置され、前記発光構造物の厚さ方向である第1方向に形成された少なくとも1つの第1貫通孔を有する反射層と;前記反射層、前記第2導電型半導体層及び前記活性層を貫通する少なくとも1つの第2貫通孔に埋め込まれて前記第1導電型半導体層と接続されるコンタクト層と;前記反射層、前記第2導電型半導体層及び前記活性層のそれぞれと前記コンタクト層との間に配置され、前記第1貫通孔に埋め込まれた絶縁層とを含むことができる。
例えば、前記少なくとも1つの第1貫通孔は前記第2導電型半導体層を露出させ、前記絶縁層は、前記第2導電型半導体層との接着力が前記反射層よりも大きい絶縁物質を含むことができる。
例えば、前記第1方向と異なる第2方向に、前記少なくとも1つの第1貫通孔の第1幅は、前記少なくとも1つの第2貫通孔の第2幅よりも小さくてもよい。
例えば、前記少なくとも1つの第1貫通孔は複数の第1貫通孔を含み、前記第1方向と異なる第2方向において前記複数の第1貫通孔のそれぞれの第1幅の総和は、前記第2方向に前記反射層の全幅の30%以下であってもよい。
例えば、前記絶縁層は、分散ブラッグ反射層または無指向性反射層を含むことができる。
例えば、前記少なくとも1つの第1貫通孔の前記第1方向と異なる第2方向への第1幅は、5μm〜30μmであってもよい。
例えば、前記発光素子は、前記第2導電型半導体層と前記反射層との間に配置された透光性伝導層をさらに含むことができる。前記少なくとも1つの第1貫通孔は前記透光性伝導層を露出させ、前記絶縁層は、前記透光性伝導層との接着力が前記反射層との接着力よりも大きい絶縁物質を含むことができる。
例えば、前記発光素子は、前記コンタクト層の下に配置され、前記コンタクト層を介して前記第1導電型半導体層と接続された第1パッドと;前記絶縁層を貫通して前記反射層に接続された第2パッドとをさらに含むことができる。
例えば、前記絶縁層は、前記第1パッド及び第2パッドのそれぞれと前記コンタクト層との間で前記第1方向と異なる第2方向に延びて配置されてもよい。
例えば、前記少なくとも1つの第1貫通孔は、前記第1パッド又は第2パッドのうちの少なくとも1つの上に配置されてもよい。
例えば、前記少なくとも1つの第1貫通孔は複数の第1貫通孔を含み、前記複数の第1貫通孔のそれぞれの前記第1方向と異なる第2方向への第1幅は互いに異なっていてもよく、同一であってもよい。
例えば、前記少なくとも1つの第2貫通孔は複数の第2貫通孔を含み、前記少なくとも1つの第1貫通孔は、前記複数の第2貫通孔の間に配置されてもよい。
例えば、前記少なくとも1つの第2貫通孔は複数の第2貫通孔を含み、前記複数の第2貫通孔のうち第1部分の間に配置された前記少なくとも1つの第1貫通孔の数は、前記複数の第2貫通孔のうち第2部分の間に配置された前記少なくとも1つの第1貫通孔の数と異なっていてもよく、同一であってもよい。
例えば、前記少なくとも1つの第2貫通孔は、前記発光構造物の内側よりは縁部に近く配置された複数の第2−1貫通孔;及び前記発光構造物の縁部よりは内側に近く配置された複数の第2−2貫通孔を含み、前記少なくとも1つの第1貫通孔の数は、前記複数の第2−2貫通孔の間よりも前記複数の第2−1貫通孔の間にさらに多く配置されてもよい。
例えば、前記少なくとも1つの第1貫通孔は、一定の距離または互いに異なる距離で離隔した複数の第1貫通孔を含むことができる。
例えば、前記複数の第1貫通孔の前記第1方向と異なる第2方向への第1幅は、前記反射層の縁部に接近するほど増加してもよい。
他の実施例による発光素子パッケージは、前記発光素子と;前記発光素子の第1導電型半導体層に電気的に接続された第1ソルダ部と;前記発光素子の第2導電型半導体層に電気的に接続された第2ソルダ部と;前記第1方向と異なる第2方向に互いに離隔して配置された第1及び第2リードフレームと;前記発光素子を包囲して保護するモールディング部材とを含むことができる。
更に他の実施例による照明装置は、前記発光光素子パッケージを含むことができる。
実施例に係る発光素子及び発光素子パッケージは、反射層に形成された少なくとも1つの第1貫通孔に絶縁層が埋め込まれて透光性伝導層(又は、第2導電型半導体層)と接着された形態を有するので、反射層と透光性伝導層(又は、第2導電型半導体層)との間の弱い接着力を補強することができ、フリップボンディング時に透光性伝導層(又は、第2導電型半導体層)での熱応力を解消させて、改善された信頼性を有する。
下記の図面を参照して実施形態について詳細に説明する。ただし、図面中、同一の構成要素には同一の参照符号を付する。
実施例に係る発光素子の平面図である。 図1に示されたI−I’線に沿って切断した断面図である。 図1に示されたII−II’線に沿って切断した断面図である。 図2に示された‘A’部分を拡大図示した断面図である。 図2に示された‘B’部分を拡大図示した断面図である。 図3に示された‘C’部分を拡大図示した断面図である。 比較例に係る発光素子の平面図である。 図7に示されたIII−III’線に沿って切断した断面図である。 実施例に係る発光素子パッケージの断面図である。
以下、本発明を具体的に説明するために実施例を挙げて説明し、発明に対する理解を助けるために、添付の図面を参照して詳細に説明する。しかし、本発明に係る実施例は、様々な形態に変形可能であり、本発明の範囲が、以下に詳述する実施例に限定されるものと解釈されてはならない。本発明の実施例は、当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。
本発明に係る実施例の説明において、各構成要素(element)の「上(上部)または下(下部)(on or under)」に形成されると記載される場合において、上(上部)または下(下部)は、2つの構成要素が互いに直接(directly)接触したり、一つ以上の他の構成要素が前記2つの構成要素の間に配置されて(indirectly)形成されることを全て含む。また、「上(上部)」または「下(下部)」と表現される場合、一つの構成要素を基準にして上側方向のみならず、下側方向の意味も含むことができる。
また、以下で使用される「第1」及び「第2」、「上/上部/上側」及び「下/下部/下側」などのような関係的用語は、かかる実体または要素間のいかなる物理的又は論理的関係、または順序を必ず要求したり、内包したりすることなく、ある一つの実体または要素を他の実体または要素と区別するためにのみ用いることもできる。
図面において、各層の厚さや大きさは、説明の便宜及び明確性のために誇張されたり、省略されたり、又は概略的に図示されている。また、各構成要素の大きさは実際の大きさを全的に反映するものではない。
図1は、実施例に係る発光素子100の平面図を示し、図2は、図1に示されたI−I’線に沿って切断した断面図を示し、図3は、図1に示されたII−II’線に沿って切断した断面図を示し、図4は、図2に示された‘A’部分を拡大図示した断面図を示し、図5は、図2に示された‘B’部分を拡大図示した断面図を示し、図6は、図3に示された‘C’部分を拡大図示した断面図を示す。
図1乃至図6を参照して、実施例に係る発光素子100を次のように説明する。図1は、図2に示された発光素子100を+z軸方向から見た平面図であって、説明の便宜上、図2乃至図6に示された発光素子100の絶縁層150、コンタクト層140の図示は図1で省略される。
発光素子100は、基板110、発光構造物120、反射層130、コンタクト(contact)層140、絶縁層150、透光性伝導層(又は透明電極)160、第1及び第2パッド172,174を含むことができる。
基板110の下に発光構造物120を配置することができる。基板110は、導電型物質または非導電型物質を含むことができる。例えば、基板110は、サファイア(Al)、GaN、SiC、ZnO、GaP、InP、Ga、GaAs及びSiのうちの少なくとも1つを含むことができるが、実施例は基板110の物質に限定されない。
基板110と発光構造物120との間の熱膨張係数(CTE:Coefficient of Thermal Expansion)の差及び格子不整合を改善するために、これら110,120の間にバッファ層(又は転移層)(図示せず)がさらに配置されてもよい。バッファ層は、例えば、Al、In、N及びGaで構成される群から選択される少なくとも1つの物質を含むことができるが、これに限定されない。また、バッファ層は、単層または多層構造を有してもよい。
また、図1に示された基板110はパターン(pattern)112を含むことができる。ここで、パターン112は、活性層124から放出された光が発光素子100から脱出することを助けられるように様々な断面形状を有することができる。例えば、基板110はPSS(Patterned Sapphire Substrate)であってもよい。
発光構造物120は、基板110の下に順次配置された第1導電型半導体層122、活性層124及び第2導電型半導体層126を含むことができる。
第1導電型半導体層122は、基板110の下に配置され、第1導電型ドーパントがドープされたIII−V族またはII−VI族などの化合物半導体で具現されてもよい。第1導電型半導体層122がn型半導体層である場合、第1導電型ドーパントは、n型ドーパントとして、Si、Ge、Sn、Se、Teを含むことができるが、これに限定されない。
例えば、第1導電型半導体層122は、AlInGa(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体物質を含むことができる。第1導電型半導体層122は、GaN、InN、AlN、InGaN、AlGaN、InAlGaN、AlInN、AlGaAs、InGaAs、AlInGaAs、GaP、AlGaP、InGaP、AlInGaP、InPのいずれか1つ以上を含むことができる。
活性層124は、第1導電型半導体層122と第2導電型半導体層126との間に配置され、第1導電型半導体層122を介して注入される電子(又は正孔)と第2導電型半導体層126を介して注入される正孔(又は電子)とが互いに会って、活性層124をなす物質固有のエネルギーバンドによって決定されるエネルギーを有する光を放出する層である。活性層124は、単一井戸構造、多重井戸構造、単一量子井戸構造、多重量子井戸構造(MQW:Multi Quantum Well)、量子線(Quantum−Wire)構造、または量子点(Quantum Dot)構造のうちの少なくともいずれか1つで形成されてもよい。
活性層124の井戸層/障壁層は、InGaN/GaN、InGaN/InGaN、GaN/AlGaN、InAlGaN/GaN、GaAs(InGaAs)/AlGaAs、GaP(InGaP)/AlGaPのいずれか1つ以上のペア構造で形成されてもよいが、これに限定されない。井戸層は、障壁層のバンドギャップエネルギーよりも低いバンドギャップエネルギーを有する物質で形成することができる。
活性層124の上又は/及び下には導電型クラッド層(図示せず)が形成されてもよい。導電型クラッド層は、活性層124の障壁層のバンドギャップエネルギーよりも高いバンドギャップエネルギーを有する半導体で形成することができる。例えば、導電型クラッド層は、GaN、AlGaN、InAlGaNまたは超格子構造などを含むことができる。また、導電型クラッド層は、n型またはp型にドープされてもよい。
実施例によれば、活性層124は、紫外線波長帯域の光を放出することができる。ここで、紫外線波長帯域とは、100nm〜400nmの波長帯域を意味する。特に、活性層124は、100nm〜280nmの波長帯域の光を放出することができる。しかし、実施例は、活性層124から放出される光の波長帯域に限定されない。
第2導電型半導体層126は、活性層124の下に配置され、半導体化合物で形成することができる。第2導電型半導体層126は、III−V族またはII−VI族などの化合物半導体で具現されてもよい。例えば、第2導電型半導体層126は、InAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体物質を含むことができる。第2導電型半導体層126には第2導電型ドーパントがドープされてもよい。第2導電型半導体層126がp型半導体層である場合、第2導電型ドーパントは、p型ドーパントとして、Mg、Zn、Ca、Sr、Baなどを含むことができる。
第1導電型半導体層122はn型半導体層として、第2導電型半導体層126はp型半導体層として具現することができる。または、第1導電型半導体層122はp型半導体層として、第2導電型半導体層126はn型半導体層として具現することもできる。
発光構造物120は、n−p接合構造、p−n接合構造、n−p−n接合構造、p−n−p接合構造のいずれか1つの構造で具現することができる。
図1乃至図6に例示された発光素子100はフリップチップボンディング(flip chip bonding)構造であるので、活性層124から放出された光は、第1導電型半導体層122及び基板110を介して出射され得る。そのために、第1導電型半導体層122及び基板110は、光透過性を有する物質からなることができる。このとき、第2導電型半導体層126は、光透過性や非透過性を有する物質、または反射性を有する物質からなってもよいが、実施例は、特定の物質に限定されない。
反射層130は、第2導電型半導体層126の下に配置され、発光構造物120の厚さ方向である第1方向(例えば、z軸方向)に形成された少なくとも1つの第1貫通孔H1(例えば、H1−1〜H1−10)を有することができる。反射層130は、活性層124から放出されて第1及び第2パッド172,174に向かう光を反射させる役割を果たす。
そのために、反射層130は、銀(Ag)のような反射物質からなることができる。
また、少なくとも1つの第1貫通孔H1(例えば、H1−1〜H1−10)は、第1又は第2パッド172,174のうちの少なくとも1つの上に配置することができる。例えば、図1、図2及び図4を参照すると、第1貫通孔H1−1,H1−2,H1−3は第1パッド172の上に配置され、図1、図2及び図5を参照すると、第1貫通孔H1−4,H1−5,H1−6,H1−7は第2パッド174の上に配置されてもよい。
また、第1貫通孔H1の数は複数個であってもよいが、実施例は、第1貫通孔H1の数に限定されない。
複数の第1貫通孔H1(例えば、H1−1〜H1−10)のそれぞれの第2方向であるx軸方向への第1幅W1は、互いに異なっていてもよく、互いに同一であってもよい。ここで、第2方向は第1方向と直交してもよいが、実施例はこれに限定されない。
例えば、図4に例示したように、複数の第1貫通孔H1−1,H1−2,H1−3のそれぞれの第1幅W11,W12,W13は互いに同一であってもよい。
または、図5に示したように、複数の第1貫通孔H1−4,H1−5,H1−6,H1−7の第1幅W14,W15,W16,W17は互いに異なっていてもよい。また、図6に示したように、複数の第1貫通孔H1−8,H1−9,H1−10の第1幅W18,W19,W20は互いに異なっていてもよい。
また、複数の第1貫通孔H1は、一定の距離又は互いに異なる距離で互いに離隔して配置されてもよい。
例えば、図4に示したように、複数の第1貫通孔H1−1,H1−2,H1−3は、互いに同一の距離(又は、間隔)d11,d12で離隔して配置されてもよい。
または、図5に示したように、複数の第1貫通孔H1−4,H1−5,H1−6,H1−7は、互いに異なる距離d13,d14,d15で離隔して配置されてもよい。図6に示したように、複数の第1貫通孔H1−8,H1−9,H1−10は、互いに異なる距離d16,d17で離隔して配置されてもよい。
また、第2貫通孔H2の数は複数個であってもよいが、実施例はこれに限定されない。少なくとも1つの第1貫通孔H1は、複数の第2貫通孔H2の間に配置され得る。
また、複数の第2貫通孔H2のうち第1部分の間に配置された少なくとも1つの第1貫通孔H1の数は、複数の第2貫通孔H2のうち第2部分の間に配置された少なくとも1つの第1貫通孔H1の数と異なっていてもよく、同一であってもよい。
図1に例示されたように、複数の第2貫通孔(H2A−1〜H2A−8,H2B−1〜H2B−7)の間に配置された第1貫通孔H1の数は3個であり、全て同一であってもよい。例えば、図1を参照すると、複数の第2貫通孔H2のうち第1部分である複数の第2貫通孔H2A−2,H2A−7の間に配置された第1貫通孔H1−1,H1−2,H1−3の数は‘3’個であり、複数の第2貫通孔H2のうち第2部分である複数の第2貫通孔H2A−2,H2A−3の間に配置された第1貫通孔の数は‘3’であって、互いに同一であり得る。このように、複数の第2貫通孔(H2A−1〜H2A−8,H2B−1〜H2B−7)の間に配置された第1貫通孔H1の数は同一であり得る。
しかし、複数の第2貫通孔H2のうち第1部分に該当する複数の第2貫通孔H2A−2,H2A−7の間に配置された第1貫通孔H1−1,H1−2,H1−3の数は、図1に例示されたように‘3’個であるが、複数の第2貫通孔H2のうち第2部分に該当する複数の第2貫通孔H2A−2,H2A−3の間に配置された第1貫通孔H1の数は、図1の例示とは異なり、‘3’個よりも小さいか、または大きくてもよい。
コンタクト層140は、反射層130、第2導電型半導体層126及び活性層124を貫通する少なくとも1つの第2貫通孔H2(H2A−1〜H2A−8,H2B−1〜H2B−7)に埋め込まれて第1導電型半導体層122と電気的に接続され得る。このように、コンタクト層140は、第1導電型半導体層122と点接触(point−contact)を介して電気的に接続され得る。
コンタクト層140は、貫通電極の形態で具現されてもよいが、実施例はこれに限定されない。すなわち、他の実施例によれば、図示されてはいないが、コンタクト層140は、反射層130、第2導電型半導体層126及び活性層124を迂回して第1導電型半導体層122と電気的に接続されてもよい。このように、コンタクト層140は第1電極の役割を果たすことができる。
コンタクト層140は、オーミック接触する物質を含んでオーミックの役割を果たすことによって、別途のオーミック層(図示せず)を配置しなくてもよく、別途のオーミック層が第1コンタクト層140の上又は下に配置されてもよい。
コンタクト層140は、活性層124から放出された光を吸収せずに反射させたり透過させたりすることができ、絶縁層150の上に良質に成長することができれば、いかなる物質で形成されてもよい。例えば、コンタクト層140は金属で形成することができ、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf及びこれらの選択的な組み合わせからなることができる。
また、第1方向(例えば、z軸方向)と異なる第2方向(例えば、x軸方向)に、少なくとも1つの第1貫通孔H1(例えば、H1−1〜H1−10)の第1幅W1は、少なくとも1つの第2貫通孔H2(H2A−1〜H2A−8,H2B−1〜H2B−7)の第2幅W2よりも小さくてもよい。
また、透光性伝導層160は、第2導電型半導体層126と反射層130との間に配置することができる。透光性伝導層160は、透明伝導性酸化膜(TCO:Transparent Conductive Oxide)であってもよい。例えば、透光性伝導層160は、ITO(indium tin oxide)、IZO(indium zinc oxide)、IZTO(indium zinc tin oxide)、IAZO(indium aluminum zinc oxide)、IGZO(indium gallium zinc oxide)、IGTO(indium gallium tin oxide)、AZO(aluminum zinc oxide)、ATO(antimony tin oxide)、GZO(gallium zinc oxide)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au、及びNi/IrOx/Au/ITOのうちの少なくとも1つを含むことができ、このような材料に限定されない。
反射層130及び透光性伝導層160は第2電極の役割を果たすことができ、場合によって、透光性伝導層160は省略されてもよい。
絶縁層150は、反射層130とコンタクト層140との間、第2導電型半導体層126とコンタクト層140との間、及び活性層124とコンタクト層140との間に配置される。したがって、反射層130、第2導電型半導体層126及び活性層124のそれぞれは、絶縁層150によってコンタクト層140と電気的に絶縁され得る。また、透光性伝導層160が省略されていない場合、絶縁層150は、透光性伝導層160とコンタクト層140との間に配置され、これら160,140を互いに電気的に分離させることもできる。
また、絶縁層150は、反射層130に形成された第1貫通孔H1(例えば、H1−1〜H1−10)に埋め込まれてもよい。
絶縁層150は、第1及び第2パッド172,174のそれぞれとコンタクト層140との間で第1方向(例えば、z軸方向)と異なる第2方向(例えば、x軸方向)に延びて配置され得る。
もし、透光性伝導層160が省略される場合、絶縁層150は、第1貫通孔H1(例えば、H1−1〜H1−8)に埋め込まれて第2導電型半導体層126と直接接着(adhesion)され得る。この場合、反射層130と第2導電型半導体層126との間の接着力よりも強い接着力を有する物質によって絶縁層150を具現することができる。このように、反射層130と第2導電型半導体層126との間の接着力よりも、絶縁層150と第2導電型半導体層126との接着力がさらに強いので、反射層130と第2導電型半導体層126との間の弱い接着力を、第1貫通孔H1(例えば、H1−1〜H1−8)に埋め込まれた絶縁層150によって補強することができる。
または、透光性伝導層160が省略されない場合、絶縁層150は、第1貫通孔H1(例えば、H1−1〜H1−8)に埋め込まれて透光性伝導層160と直接接着され得る。この場合、反射層130と透光性伝導層160との間の接着力よりも強い接着力を有する物質によって絶縁層150を具現することができる。このように、反射層130と透光性伝導層160との間の弱い接着力を、第1貫通孔H1(例えば、H1−1〜H1−8)に埋め込まれた絶縁層150と透光性伝導層160との間の強い接着力によって補強することができる。
前述したように、第2導電型半導体層126(又は、透光性伝導層160)と反射層130との間の接着力よりも反射層130と絶縁層150との間の接着力をさらに強化させることができる物質で絶縁層150は形成され得る。
絶縁層150は、多層、または少なくとも2つの多層構造で形成することができ、SiO、TiO、ZrO、Si、Al、またはMgFのうちの少なくとも1つを含むことができる。
また、絶縁層150は、分散ブラッグ反射層(DBR:Distributed Bragg Reflector)または無指向性反射層(ODR:omni−directional reflector)を含むことができる。もし、絶縁層150がDBRとODRを含む場合、絶縁層150は、絶縁機能と反射機能を全て行うことができる。
DBRは、屈折率が互いに異なる第1層(図示せず)及び第2層(図示せず)が交互に少なくとも1回以上積層された構造であってもよい。DBRは電気絶縁物質であり得る。例えば、第1層はTiOのような第1誘電体層であり、第2層はSiOのような第2誘電体層を含むことができる。例えば、DBRは、TiO/SiO層が少なくとも1回以上積層された構造であってもよい。第1層及び第2層のそれぞれの厚さはλ/4であり、λは、発光セルで発生する光の波長であり得る。
ODRは、金属反射層(図示せず)及びその金属反射層上に低屈折率層が形成された構造であってもよい。金属反射層はAg又はAlであってもよく、低屈折率層はSiO、Si、MgOのような透明物質であってもよい。または、ODR構造とは、SiO層とTiO層が積層された層を一対として繰り返し積層された構造であってもよいが、実施例はこれに限定されない。
一方、第1パッド172は、コンタクト層140の下に配置されて、コンタクト層140を介して第1導電型半導体層122と電気的に接続され得る。すなわち、図3を参照すると、第1パッド172がコンタクト層140と電気的に接続されており、図2を参照すると、コンタクト層140が第1導電型半導体層122と電気的に接続されているので、第1パッド172がコンタクト層140を介して第1導電型半導体層122と電気的に接続されることがわかる。
また、図3を参照すると、第2パッド174は、絶縁層150を貫通して反射層130を介して第2導電型半導体層126と電気的に接続されることがわかる。第1及び第2パッド172,174のそれぞれは電極用物質を含むことができる。
以下、前述とは異なり、反射層130が第1貫通孔H1を含まない比較例及び実施例に係る発光素子を、次のように添付の図面を参照して説明する。
図7は、比較例に係る発光素子の平面図を示し、図8は、図7に示されたIII−III’線に沿って切断した断面図を示す。
図7及び図8に示された比較例に係る発光素子は、基板10、発光構造物20、反射層30、コンタクト層40、絶縁層50、透光性電極層60、第1及び第2パッド72,74で構成される。
図1乃至図6に例示された発光素子100の反射層130は第1貫通孔H1を有し、絶縁層150は第1貫通孔H1に埋め込まれる。反面、図7及び図8に例示された発光素子において、反射層30は第1貫通孔を有さない。このように、反射層30及び絶縁層50の構成が図1に示された反射層130及び絶縁層150の構成と異なることを除外すれば、図7及び図8に示された比較例に係る発光素子は、図1及び図2に示された発光素子100と同一である。すなわち、基板10、発光構造物20、コンタクト層40、透光性電極層60、第1及び第2パッド72,74は、図1に示された基板110、発光構造物120、コンタクト層140、透光性伝導層160、第1及び第2パッド172,174にそれぞれ該当し、同一の役割を果たし、同一の構造を有する。また、図8に示された第1導電型半導体層22、活性層24及び第2導電型半導体層26は、図2に示された第1導電型半導体層122、活性層124及び第2導電型半導体層126にそれぞれ該当し、同一の役割を果たし、同一の構造を有する。
図7及び図8に例示された比較例による発光素子は、図1乃至図6に例示された実施例による発光素子100の第1貫通孔H1を含まない。すなわち、比較例による発光素子は、図1乃至図6に示された第2貫通孔H2のみを有する。
もし、反射層30が、銀(Ag)のように高い反射度を有する金属物質で具現される場合、反射層30と透光性電極層60との間の接着力が弱いため、反射層30と透光性電極層60は互いに剥離されることがある。なぜなら、銀(Ag)は、反射度に優れているが、接着特性が劣るからである。
また、図7及び図8に示された比較例による発光素子を後述するパッケージボディーにフリップチップボンディングするとき、熱膨張係数の差により、透光性電極層60と反射層30との境界面で金属(例、銀(Ag))の剥離が発生することがある。
しかし、実施例による発光素子100の場合、反射層130に第1貫通孔H1を形成し、銀(Ag)のような金属物質よりも透光性伝導層160(又は、透光性伝導層160が省略される場合、第2導電型半導体層126)との接着力がさらに高い絶縁層150を第1貫通孔H1に埋め込む。したがって、反射層130と透光性伝導層160(又は、透光性伝導層160が省略される場合、第2導電型半導体層126)との弱い接着力を、第1貫通孔H1に埋め込まれた絶縁層150によって補強できるだけでなく、前述した金属剥離現象が解消されてピーリング(peeling)を防止することができる。
また、複数の第1貫通孔H1の第1方向(例えば、z軸方向)と異なる第2方向(例えば、x軸方向)への第1幅W1は、反射層130の縁部に行くほど増加してもよい。また、複数の第1貫通孔H1の第1方向(例えば、z軸方向)と異なる第2方向(例えば、x軸方向)への第1幅W1は、発光構造物120の縁部に行くほど増加してもよい。
例えば、図2及び図5を参照すると、反射層130の縁部130Aに近いほど、第1貫通孔H1−7,H1−6,H1−5,H1−4の第1幅W17,W16,W15,W14が大きいことがわかる。すなわち、W17>W16>W15>W14であり得る。これと同様に、図3及び図6を参照すると、反射層130の縁部130Bに近いほど、第1貫通孔H1−8,H1−9,H1−10の第1幅W18,W19,W20が大きいことがわかる。すなわち、W18>W19>W20であり得る。
反射層130の縁部130A,130Bに近いほど第1貫通孔H1の第1幅W1が大きい場合、絶縁層150と透光性伝導層160(又は、透光性伝導層160が省略される場合、第2導電型半導体層126)との間の接触面積がさらに広くなる。したがって、反射層130の内側よりも縁部130A,130Bにおいて絶縁層150と透光性伝導層160(又は、透光性伝導層160が省略される場合、第2導電型半導体層126)との間の結合力がさらに大きくなり得る。したがって、反射層130の内側より縁部側で反射層130の接着力がさらに低かったり、金属の剥離がさらに頻繁に発生したりする場合、低い接着力がより一層補強されたり、金属剥離現象がより一層解消され得る。
また、第2貫通孔H2は、複数の第2−1貫通孔と複数の第2−2貫通孔とに区分可能である。複数の第2−1貫通孔とは、複数の第2貫通孔のうち、発光構造物120の内側よりは縁部側に近く配置された貫通孔として定義され得る。また、複数の第2−2貫通孔とは、複数の第2貫通孔のうち、発光構造物120の縁部側よりは内側に近く配置された貫通孔として定義し得る。図1を参照すると、例えば、第2−1貫通孔(H2A−1,H2A−2,H2A−3,H2A−4,H2A−5,H2A−8,H2B−1,H2B−4,H2B−5,H2B−6,H2B−7)は、第2−2貫通孔(H2A−6,H2A−7,H2B−2,H2B−3)と比較して、発光構造物120の内側よりは縁部側にさらに近く配置される。
実施例によれば、少なくとも1つの第1貫通孔H1の数は、複数の第2−2貫通孔の間よりも、複数の第2−1貫通孔の間にさらに多く配置され得る。
図1の場合、複数の第2−1貫通孔(H2A−1,H2A−2,H2A−3,H2A−4,H2A−5,H2A−8,H2B−1,H2B−4,H2B−5,H2B−6,H2B−7)の間に配置された第1貫通孔の数と、複数の第2−2貫通孔(H2A−6,H2A−7,H2B−2,H2B−3)の間に配置された第1貫通孔の数とは、‘3’として全て同一である。しかし、図1の例示とは異なり、複数の第2−1貫通孔(H2A−1,H2A−2,H2A−3,H2A−4,H2A−5,H2A−8,H2B−1,H2B−4,H2B−5,H2B−6,H2B−7)の間に配置された第1貫通孔の数は、複数の第2−2貫通孔(H2A−6,H2A−7,H2B−2,H2B−3)の間に配置された第1貫通孔の数よりも多くてもよい。第1貫通孔の数が増加するほど、絶縁層150と透光性伝導層160(又は、透光性伝導層160が省略される場合、第2導電型半導体層126)との間の接触面積がさらに広くなる。したがって、発光構造物120の内側よりは縁部側で絶縁層150と透光性伝導層160(又は、第2導電型半導体層126)との間の結合力がさらに大きくなる。したがって、発光構造物120の内側より縁部側で反射層130の接着力がさらに低かったり、金属剥離がさらに頻繁に発生したりする場合、低い接着力がより一層補強されたり、金属剥離現象がより一層解消され得る。
また、少なくとも1つの第1貫通孔H1の第1方向(例えば、z軸方向)と異なる第2方向(例えば、x軸方向)への第1幅W1(例えば、W11〜W20)が5μmよりも小さい場合、第1貫通孔H1に埋め込まれた絶縁層150と透光性伝導層160(又は、透光性伝導層160が省略される場合、第2導電型半導体層126)との間の接着力が十分でないことがある。または、第1幅W1(例えば、W11〜W20)が30μmよりも大きい場合、第2パッド174から反射層130を経由して第2導電型半導体層126に注入されるキャリアの量が減少して発光効率が低下することもある。したがって、第1幅W1(例えば、W11〜W20)は、5μm〜30μmであってもよいが、実施例はこれに限定されない。
また、複数の第1貫通孔H1(例えば、H1−1〜H1−10)のそれぞれの第1幅W1の全体の合計が、第2方向(例えば、x軸方向)に反射層130の全幅WTの30%よりも大きい場合、第2パッド174から反射層130を経由して第2導電型半導体層126に注入されるキャリアの量が減少して、発光効率が低下することもある。したがって、第1幅W1の全体の合計は、反射層130の全幅WTの30%以下であってもよいが、実施例はこれに限定されない。
図9は、実施例に係る発光素子パッケージ200の断面図を示す。
図9に示された発光素子パッケージ200は、発光素子100、パッケージボディー210、第1及び第2リードフレーム(lead frame)222,224、絶縁部226、第1及び第2ソルダ部232,234及びモールディング部材240を含むことができる。
パッケージボディー210は、キャビティ(C:Cavity)を形成することができる。例えば、図9に示したように、パッケージボディー210は、第1及び第2リードフレーム222,224と共にキャビティCを形成することができる。すなわち、キャビティCは、パッケージボディー210の側面212と、第1及び第2リードフレーム222,224の各上部面222A,224Aとによって定義され得る。しかし、実施例はこれに限定されない。他の実施例によれば、図9に示したものとは異なり、パッケージボディー210のみでキャビティCを形成することもできる。または、上部面が平坦なパッケージボディー210上に、隔壁(barrier wall)(図示せず)が配置され、隔壁及びパッケージボディー210の上部面によってキャビティが定義されてもよい。パッケージボディー210は、EMC(Epoxy Molding Compound)などで具現されてもよいが、実施例は、パッケージボディー210の材質に限定されない。
第1及び第2リードフレーム222,224は、発光構造物120の厚さ方向である第1方向(例えば、z軸方向)と垂直な第2方向(例えば、x軸方向)に互いに離隔して配置され得る。第1及び第2リードフレーム222,224のそれぞれは、導電型物質、例えば、金属からなることができ、実施例は、第1及び第2リードフレーム222,224のそれぞれの物質の種類に限定されない。第1及び第2リードフレーム222,224を電気的に分離させるために、第1及び第2リードフレーム222,224の間には絶縁部226が配置されてもよい。
また、パッケージボディー210が導電型物質、例えば、金属物質からなる場合、第1及び第2リードフレーム222,224は、パッケージボディー210の一部であってもよい。この場合にも、第1及び第2リードフレーム222,224を形成するパッケージボディー210は、絶縁部226によって互いに電気的に分離され得る。
第1ソルダ部232は、第1リードフレーム222を、第1パッド172を介して第1導電型半導体層122と電気的に接続させる。そのために、第1ソルダ部232は、第1リードフレーム222と第1パッド172との間に配置され、これら222,172を互いに電気的に接続させることができる。第2ソルダ部234は、第2リードフレーム224を、第2パッド174を介して第2導電型半導体層126と電気的に接続させる。そのために、第2ソルダ部234は、第2リードフレーム224と第2パッド174との間に配置され、これら224,174を互いに電気的に接続させることができる。第1及び第2ソルダ部232,234のそれぞれは、ソルダペースト(solder paste)またはソルダボール(solder ball)であってもよい。
前述したように、第1及び第2ソルダ部232,234は、第1及び第2導電型半導体層122,126を第1及び第2リードフレーム222,224にそれぞれ電気的に接続させることで、ワイヤの必要性をなくすことができる。しかし、他の実施例によれば、ワイヤを用いて第1及び第2導電型半導体層122,126を第1及び第2リードフレーム222,224にそれぞれ接続させることもできる。
発光素子100は、キャビティCの内部に配置することができ、図1乃至図6に示された発光素子100に該当するので、同一の参照符号を使用し、重複する説明を省略する。
また、モールディング部材240は、キャビティCに充填されることで、発光素子100を包囲して保護することができる。モールディング部材240は、例えば、シリコン(Si)で具現することができ、蛍光体を含むので、発光素子100から放出された光の波長を変化させることができる。蛍光体には、発光素子100から発生した光を白色光に変換させることができるYAG系、TAG系、Silicate系、Sulfide系またはNitride系のいずれか1つの波長変換手段である蛍光物質が含まれてもよいが、実施例は蛍光体の種類に限定されない。
YAG及びTAG系蛍光物質としては、(Y,Tb,Lu,Sc,La,Gd,Sm)3(Al,Ga,In,Si,Fe)5(O,S)12:Ceから選択して使用可能であり、Silicate系蛍光物質としては、(Sr,Ba,Ca,Mg)2SiO4:(Eu,F,Cl)から選択して使用可能である。
また、Sulfide系蛍光物質としては、(Ca,Sr)S:Eu、(Sr,Ca,Ba)(Al,Ga)2S4:Euから選択して使用可能であり、Nitride系蛍光体は、(Sr,Ca,Si,Al,O)N:Eu(例、CaAlSiN4:Eu β−SiAlON:Eu)またはCa−α SiAlON:Eu系である(Cax,My)(Si,Al)12(O,N)16、ここで、Mは、Eu、Tb、YbまたはErのうちの少なくとも1つの物質であり、0.05<x+y<0.3、0.02<x<0.27及び0.03<y<0.3、蛍光体成分から選択して使用することができる。
赤色蛍光体としては、N(例、CaAlSiN3:Eu)を含む窒化物(Nitride)系蛍光体を使用することができる。このような窒化物系赤色蛍光体は、硫化物(Sulfide)系蛍光体よりも熱、水分などの外部環境に対する信頼性に優れているだけでなく、変色のおそれが低い。
実施例に係る発光素子100及び発光素子パッケージ200の場合、反射層130に少なくとも1つの第1貫通孔H1が形成され、第1貫通孔H1に絶縁層150が埋め込まれる。これによって、反射層130と透光性伝導層160(又は、透光性伝導層160が省略される場合、第2導電型半導体層126)との間の弱い接着力を補強することができることは、前述した通りである。また、絶縁層150が第1貫通孔H1に埋め込まれることによって、フリップボンディング時に透光性伝導層160(又は、第2導電型半導体層126)での熱応力が解消(release)され、信頼性が向上することができる。
実施例に係る発光素子パッケージ200は、複数個が基板上にアレイされてもよく、発光素子パッケージ200の光経路上に、光学部材である導光板、プリズムシート、拡散シートなどが配置されてもよい。このような発光素子パッケージ200、基板、光学部材は、バックライトユニットとして機能することができる。
また、実施例に係る発光素子パッケージ200は、表示装置、指示装置、照明装置などのような発光装置に適用することができる。
ここで、表示装置は、ボトムカバーと、ボトムカバー上に配置される反射板と、光を放出する発光モジュールと、反射板の前方に配置され、発光モジュールから発散される光を前方に案内する導光板と、導光板の前方に配置されるプリズムシートを含む光学シートと、光学シートの前方に配置されるディスプレイパネルと、ディスプレイパネルと接続され、ディスプレイパネルに画像信号を供給する画像信号出力回路と、ディスプレイパネルの前方に配置されるカラーフィルターとを含むことができる。ここで、ボトムカバー、反射板、発光モジュール、導光板、及び光学シートはバックライトユニット(Backlight Unit)をなすことができる。
また、照明装置は、基板と実施例に係る発光素子パッケージ200を含む光源モジュール、光源モジュールの熱を発散させる放熱体、及び外部から提供された電気的信号を処理又は変換して光源モジュールに提供する電源提供部を含むことができる。例えば、照明装置は、ランプ、ヘッドランプ、または街灯を含むことができる。
ヘッドランプは、基板上に配置される発光素子パッケージ200を含む発光モジュール、発光モジュールから照射される光を一定の方向、例えば、前方に反射させるリフレクタ(reflector)、リフレクタによって反射される光を前方に屈折させるレンズ、及びリフレクタによって反射されてレンズに向かう光の一部分を遮断又は反射し、設計者の所望の配光パターンをなすようにするシェード(shade)を含むことができる。
実施例に係る発光素子及び発光素子パッケージは、反射層に形成された少なくとも1つの第1貫通孔に絶縁層が埋め込まれて透光性伝導層(又は、第2導電型半導体層)と接着された形態を有するので、反射層と透光性伝導層(又は、第2導電型半導体層)との間の弱い接着力を補強することができ、フリップボンディング時に透光性伝導層(又は、第2導電型半導体層)での熱応力を解消させて、改善された信頼性を有する。
以上、実施例を中心に説明したが、これは単なる例示であり、本発明を限定するものではなく、本発明の属する分野における通常の知識を有する者であれば、本実施例の本質的な特性を逸脱しない範囲内で、以上に例示していない種々の変形及び応用が可能であるということが理解されるであろう。例えば、実施例に具体的に示した各構成要素は変形実施が可能である。そして、このような変形及び応用による差異点は、添付の特許請求の範囲で規定する本発明の範囲に含まれるものと解釈しなければならない。

Claims (20)

  1. 基板と、
    前記基板の下に配置された第1導電型半導体層、活性層及び第2導電型半導体層を含む発光構造物と、
    前記第2導電型半導体層の下に配置され、前記発光構造物の厚さ方向である第1方向に形成された少なくとも1つの第1貫通孔を有する反射層と、
    前記反射層、前記第2導電型半導体層及び前記活性層を貫通する少なくとも1つの第2貫通孔に埋め込まれて前記第1導電型半導体層と接続されるコンタクト層と、
    前記反射層、前記第2導電型半導体層及び前記活性層のそれぞれと前記コンタクト層との間に配置され、前記第1貫通孔に埋め込まれた絶縁層とを含む、発光素子。
  2. 前記少なくとも1つの第1貫通孔は前記第2導電型半導体層を露出させ、前記絶縁層は、前記第2導電型半導体層との接着力が前記反射層よりも大きい絶縁物質を含む、請求項1に記載の発光素子。
  3. 前記第1方向と異なる第2方向に、前記少なくとも1つの第1貫通孔の第1幅は、前記少なくとも1つの第2貫通孔の第2幅よりも小さい、請求項1又は2に記載の発光素子。
  4. 前記少なくとも1つの第1貫通孔は複数の第1貫通孔を含み、
    前記第1方向と異なる第2方向において前記複数の第1貫通孔のそれぞれの第1幅の総和は、前記第2方向に前記反射層の全幅の30%以下である、請求項1乃至3のいずれかに記載の発光素子。
  5. 前記絶縁層は、分散ブラッグ反射層または無指向性反射層を含む、請求項1乃至4のいずれかに記載の発光素子。
  6. 前記少なくとも1つの第1貫通孔の前記第1方向と異なる第2方向への第1幅は、5μm〜30μmである、請求項1乃至5のいずれかに記載の発光素子。
  7. 前記第2導電型半導体層と前記反射層との間に配置された透光性伝導層をさらに含み、前記少なくとも1つの第1貫通孔は前記透光性伝導層を露出させ、前記絶縁層は、前記透光性伝導層との接着力が前記反射層との接着力よりも大きい絶縁物質を含む、請求項1及び3乃至6のいずれかに記載の発光素子。
  8. 前記発光素子は、
    前記コンタクト層の下に配置され、前記コンタクト層を介して前記第1導電型半導体層と接続された第1パッドと、
    前記絶縁層を貫通して前記反射層に接続された第2パッドとをさらに含む、請求項1乃至7のいずれかに記載の発光素子。
  9. 前記絶縁層は、前記第1パッド及び第2パッドのそれぞれと前記コンタクト層との間で前記第1方向と異なる第2方向に延びて配置された、請求項8に記載の発光素子。
  10. 前記少なくとも1つの第1貫通孔は、前記第1パッド又は第2パッドのうちの少なくとも1つの上に配置された、請求項8又は9に記載の発光素子。
  11. 前記少なくとも1つの第1貫通孔は複数の第1貫通孔を含み、
    前記複数の第1貫通孔のそれぞれの前記第1方向と異なる第2方向への第1幅は互いに異なる、請求項1乃至10のいずれかに記載の発光素子。
  12. 前記少なくとも1つの第1貫通孔は複数の第1貫通孔を含み、
    前記複数の第1貫通孔のそれぞれの前記第1方向と異なる第2方向への第1幅は互いに同一である、請求項1乃至10のいずれかに記載の発光素子。
  13. 前記少なくとも1つの第2貫通孔は複数の第2貫通孔を含み、
    前記少なくとも1つの第1貫通孔は、前記複数の第2貫通孔の間に配置された、請求項1乃至12のいずれかに記載の発光素子。
  14. 前記複数の第2貫通孔のうち第1部分の間に配置された前記少なくとも1つの第1貫通孔の数は、前記複数の第2貫通孔のうち第2部分の間に配置された前記少なくとも1つの第1貫通孔の数と異なる、請求項13に記載の発光素子。
  15. 前記複数の第2貫通孔のうち第1部分の間に配置された前記少なくとも1つの第1貫通孔の数は、前記複数の第2貫通孔のうち第2部分の間に配置された前記少なくとも1つの第1貫通孔の数と同一である、請求項13に記載の発光素子。
  16. 前記少なくとも1つの第2貫通孔は、
    前記発光構造物の内側よりは縁部に近く配置された複数の第2−1貫通孔と、
    前記発光構造物の縁部よりは内側に近く配置された複数の第2−2貫通孔とを含み、
    前記少なくとも1つの第1貫通孔の数は、前記複数の第2−2貫通孔の間よりも前記複数の第2−1貫通孔の間にさらに多く配置された、請求項13又は14に記載の発光素子。
  17. 前記少なくとも1つの第1貫通孔は、互いに同一または異なる距離で互いに離隔した複数の第1貫通孔を含む、請求項1乃至16のいずれかに記載の発光素子。
  18. 前記複数の第1貫通孔の前記第1方向と異なる第2方向への第1幅は、前記反射層の縁部に接近するほど増加する、請求項17に記載の発光素子。
  19. 請求項1乃至18のいずれかに記載の前記発光素子と、
    前記発光素子の前記第1導電型半導体層に電気的に接続された第1ソルダ部と、
    前記発光素子の前記第2導電型半導体層に電気的に接続された第2ソルダ部と、
    前記第1方向と異なる第2方向に互いに離隔して配置された第1及び第2リードフレームと、
    前記発光素子を包囲して保護するモールディング部材とを含む、発光素子パッケージ。
  20. 請求項19に記載の発光素子パッケージを含む、照明装置。
JP2015195641A 2014-10-17 2015-10-01 発光素子、発光素子パッケージ、及びパッケージを含む照明装置 Active JP6802625B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140140872A KR102189133B1 (ko) 2014-10-17 2014-10-17 발광 소자 및 발광 소자 패키지
KR10-2014-0140872 2014-10-17

Publications (3)

Publication Number Publication Date
JP2016082229A true JP2016082229A (ja) 2016-05-16
JP2016082229A5 JP2016082229A5 (ja) 2018-11-15
JP6802625B2 JP6802625B2 (ja) 2020-12-16

Family

ID=54252172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015195641A Active JP6802625B2 (ja) 2014-10-17 2015-10-01 発光素子、発光素子パッケージ、及びパッケージを含む照明装置

Country Status (5)

Country Link
US (1) US9786816B2 (ja)
EP (1) EP3010050B1 (ja)
JP (1) JP6802625B2 (ja)
KR (1) KR102189133B1 (ja)
CN (1) CN105529385B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102631260B1 (ko) 2016-04-08 2024-01-31 삼성디스플레이 주식회사 표시장치 및 표시장치 제조방법
TWI656637B (zh) * 2017-12-25 2019-04-11 友達光電股份有限公司 發光元件
US11355549B2 (en) * 2017-12-29 2022-06-07 Lumileds Llc High density interconnect for segmented LEDs
DE102019121178A1 (de) * 2019-08-06 2021-02-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip
KR20220036176A (ko) * 2020-09-15 2022-03-22 삼성전자주식회사 반도체 발광소자 및 이를 구비한 발광소자 패키지
CN112823426B (zh) * 2020-12-18 2022-08-26 天津三安光电有限公司 一种半导体发光元件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006134996A (ja) * 2004-11-04 2006-05-25 Hitachi Displays Ltd 照明装置、照明装置の製造方法およびこの照明装置を用いた表示装置
US20110227109A1 (en) * 2010-03-22 2011-09-22 Seoul Opto Device Co., Ltd. High efficiency light emitting diode
US20120074441A1 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP2012114130A (ja) * 2010-11-22 2012-06-14 Panasonic Corp 発光素子
JP2012134452A (ja) * 2010-12-20 2012-07-12 Lg Innotek Co Ltd 発光素子及び照明装置
JP2012138639A (ja) * 2012-04-23 2012-07-19 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2013102162A (ja) * 2011-11-07 2013-05-23 Lg Innotek Co Ltd 発光素子

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7119372B2 (en) 2003-10-24 2006-10-10 Gelcore, Llc Flip-chip light emitting diode
JP4678211B2 (ja) 2005-02-28 2011-04-27 三菱化学株式会社 発光装置
KR101144489B1 (ko) * 2005-12-23 2012-05-11 엘지이노텍 주식회사 Led 패키지
US20080206516A1 (en) * 2007-02-22 2008-08-28 Yoshihiko Matsushima Surface mount circuit board, method for manufacturing surface mount circuit board, and method for mounting surface mount electronic devices
KR100907223B1 (ko) * 2007-07-03 2009-07-10 한국광기술원 수직형 발광 다이오드 및 그의 제조방법
DE102008032318A1 (de) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
KR101106151B1 (ko) * 2009-12-31 2012-01-20 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
JP5633477B2 (ja) * 2010-08-27 2014-12-03 豊田合成株式会社 発光素子
KR20130049894A (ko) * 2011-11-07 2013-05-15 삼성전자주식회사 반도체 발광소자 및 그 제조방법
JP5768759B2 (ja) 2012-04-27 2015-08-26 豊田合成株式会社 半導体発光素子
JP2014127565A (ja) * 2012-12-26 2014-07-07 Toyoda Gosei Co Ltd 半導体発光素子
EP2755245A3 (en) * 2013-01-14 2016-05-04 LG Innotek Co., Ltd. Light emitting device
TWI616004B (zh) * 2013-11-27 2018-02-21 晶元光電股份有限公司 半導體發光元件
CN103762283A (zh) * 2013-12-24 2014-04-30 大连德豪光电科技有限公司 一种led倒装芯片
US9728698B2 (en) * 2014-06-03 2017-08-08 Seoul Viosys Co., Ltd. Light emitting device package having improved heat dissipation efficiency

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006134996A (ja) * 2004-11-04 2006-05-25 Hitachi Displays Ltd 照明装置、照明装置の製造方法およびこの照明装置を用いた表示装置
US20110227109A1 (en) * 2010-03-22 2011-09-22 Seoul Opto Device Co., Ltd. High efficiency light emitting diode
US20120074441A1 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP2012114130A (ja) * 2010-11-22 2012-06-14 Panasonic Corp 発光素子
JP2012134452A (ja) * 2010-12-20 2012-07-12 Lg Innotek Co Ltd 発光素子及び照明装置
JP2013102162A (ja) * 2011-11-07 2013-05-23 Lg Innotek Co Ltd 発光素子
JP2012138639A (ja) * 2012-04-23 2012-07-19 Sharp Corp 窒化物半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
CN105529385A (zh) 2016-04-27
CN105529385B (zh) 2019-08-23
EP3010050B1 (en) 2019-08-14
JP6802625B2 (ja) 2020-12-16
EP3010050A1 (en) 2016-04-20
US9786816B2 (en) 2017-10-10
KR102189133B1 (ko) 2020-12-09
US20160111601A1 (en) 2016-04-21
KR20160045398A (ko) 2016-04-27

Similar Documents

Publication Publication Date Title
JP6783048B2 (ja) 発光素子パッケージ及びそれを含む照明装置
JP6811715B2 (ja) 発光素子パッケージ及び照明装置
KR102239627B1 (ko) 발광 소자 패키지
KR102038443B1 (ko) 발광 소자 및 발광 소자 패키지
JP6796078B2 (ja) 発光素子及び発光素子パッケージ
JP6810927B2 (ja) 発光素子パッケージ及びこれを含む照明装置
JP6802625B2 (ja) 発光素子、発光素子パッケージ、及びパッケージを含む照明装置
KR20160085605A (ko) 발광 소자 패키지
KR102569249B1 (ko) 발광 소자 패키지
JP6826364B2 (ja) 発光素子パッケージ及びそれを含む発光装置
KR102464028B1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
KR102408617B1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
KR102087948B1 (ko) 발광 소자 패키지
KR102346157B1 (ko) 발광 소자 패키지
KR101977281B1 (ko) 발광 소자 패키지 및 조명 장치
KR101941034B1 (ko) 발광 소자 패키지 및 조명 장치
KR20160115307A (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR20160118039A (ko) 발광 소자 및 발광 소자 패키지
KR20160036293A (ko) 발광 소자 패키지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201127

R150 Certificate of patent or registration of utility model

Ref document number: 6802625

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250