JP4794142B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4794142B2
JP4794142B2 JP2004180672A JP2004180672A JP4794142B2 JP 4794142 B2 JP4794142 B2 JP 4794142B2 JP 2004180672 A JP2004180672 A JP 2004180672A JP 2004180672 A JP2004180672 A JP 2004180672A JP 4794142 B2 JP4794142 B2 JP 4794142B2
Authority
JP
Japan
Prior art keywords
gate electrode
forming
impurity diffusion
insulating film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004180672A
Other languages
English (en)
Other versions
JP2006005204A (ja
Inventor
昌樹 伊藤
慎一 川口
賢治 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2004180672A priority Critical patent/JP4794142B2/ja
Publication of JP2006005204A publication Critical patent/JP2006005204A/ja
Application granted granted Critical
Publication of JP4794142B2 publication Critical patent/JP4794142B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置及びその製造方法に係り、特に静電破壊耐性の高い半導体装置及びその製造方法に関する。
カードタイプの記録メディアは、手軽に持ち運びすることが可能であるため、大きな注目を集めている。かかる記録メディアには、静電気が帯電する場合があるため、高い静電破壊耐性が要求されている。そして、記録メディアの入出力部に用いられる半導体装置にも、高い静電破壊耐性が要求される。
図１９は、提案されている半導体装置の入出力回路部を示す概念図である。
図１９に示すように、内部回路１００には、抵抗１０２等を介してＩ／Ｏ制御回路１０４が接続されている。Ｉ／Ｏ制御回路１０４は、内部回路１００からの信号等に基づいて、入出力信号を制御するものである。
Ｉ／Ｏ制御回路１０４には、入力用又は出力用のインバータ回路１０６が接続されている。インバータ回路１０６は、ＰＭＯＳトランジスタ１０８ＰとＮＭＯＳトランジスタ１０８Ｎとを有している。
インバータ回路１０６と電極パッド１１０との間には、ＥＳＤ（Electro Static Discharge）保護回路１１２が設けられている。ＥＳＤ保護回路１１２は、外部から電極パッド１１０を介して導入されるサージ電流を吸収するためのものである。ＥＳＤ保護回路１１２は、ＰＭＯＳトランジスタ１１４ＰとＮＭＯＳトランジスタ１１４Ｎとを有している。
Ｉ／Ｏ制御回路１０４、インバータ回路１０６及びＥＳＤ保護回路１１２により、入出力回路部１１６が構成されている。
電極パッド１１０は、ＰＭＯＳトランジスタ１０８Ｐ、１１４Ｐのドレイン側とＮＭＯＳトランジスタ１０８Ｎ、１１４Ｎのドレイン側とに接続されているため、ＥＳＤ保護回路１１２の静電破壊耐圧が比較的低い場合には、ＰＭＯＳトランジスタ１０８Ｐ、１１４Ｐのドレイン側や、ＮＭＯＳトランジスタ１０８Ｎ、１１４Ｎのドレイン側において静電破壊が生じる。
ソース／ドレイン拡散層表面にシリサイド膜が形成されている半導体装置の場合には、外部からサージ電流が導入されると、ドレイン側のシリサイド膜とゲート電極との間に存在するサイドウォール絶縁膜に大きな電圧が印加され、絶縁破壊が生じやすい。
ドレイン側のシリサイド膜とゲート電極との間に存在するサイドウォール絶縁膜において絶縁破壊が生じるのを防止する技術として、ドレインコンタクトとサイドウォール絶縁膜との間にシリサイド膜が存在しない領域を配することが提案されている。ドレインコンタクトとサイドウォール絶縁膜との間にシリサイド膜が存在しない領域を配することにより、サイドウォール絶縁膜に大きなサージ電圧が印加されるのを防止することができ、静電破壊耐性を向上することが期待される（特許文献１〜５参照）。
特開平７−１０６５６７号公報 特開平７−１４２５８９号公報 特開２００１−１１０９９５号公報 特開２００３−１３３４３３号公報 特開２００４−１５００３号公報
しかしながら、提案されている半導体装置では、必ずしも十分な静電破壊耐性が得られなかった。
本発明の目的は、静電破壊耐性を向上し得る半導体装置及びその製造方法を提供することにある。
本発明の一観点によれば、半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の側壁部分に形成されたサイドウォール絶縁膜と、前記ゲート電極の第１の側に形成されたドレイン領域と、前記ゲート電極の第２の側に形成されたソース領域とを有するトランジスタを有する半導体装置の製造方法であって、半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体基板内に第１導電型のドーパント不純物を導入することにより、前記ゲート電極の両側の前記半導体基板内に第１の不純物拡散領域を形成する工程と、ドレインコンタクト部が形成される領域にフォトレジスト膜を形成する工程と、前記ゲート電極及び前記フォトレジスト膜をマスクとして、前記第１導電型のドーパント不純物を導入することにより、前記ゲート電極の両側の前記半導体基板内に、前記第１の不純物拡散領域より深い第２の不純物拡散領域を形成する工程と、前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成するとともに、前記サイドウォール絶縁膜と前記ドレインコンタクト部との間の前記半導体基板上に、絶縁体より成るマスクパターンを形成する工程と、前記ゲート電極、前記サイドウォール絶縁膜及び前記マスクパターンをマスクとして、前記半導体基板内に前記第１導電型のドーパント不純物を導入することにより、前記サイドウォール絶縁膜と前記マスクパターンとの間の領域、前記マスクパターンの前記第１の側の領域及び前記サイドウォール絶縁膜の前記第２の側の領域に、前記第１の不純物拡散領域より浅い第３の不純物拡散領域を形成する工程と、前記第３の不純物拡散領域上にシリサイド膜を形成する工程と、前記ゲート電極上、前記サイドウォール絶縁膜上、前記マスクパターン上及び前記半導体基板上に、絶縁膜を形成する工程と、前記マスクパターンの前記第１の側の前記シリサイド膜に達する第１のコンタクトホールと、前記ゲート電極の前記第２の側の前記シリサイド膜に達する第２のコンタクトホールとを形成する工程と、前記第１のコンタクトホール内に前記ドレインコンタクト部を形成するとともに、前記第２のコンタクトホール内にソースコンタクト部を形成する工程とを有する半導体装置の製造方法が提供される。
本発明の他の観点によれば、半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の側壁部分に形成されたサイドウォール絶縁膜と、前記ゲート電極の第１の側に形成されたドレイン領域と、前記ゲート電極の第２の側に形成されたソース領域とを有するトランジスタを有する半導体装置の製造方法であって、半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、ドレインコンタクト部が形成される領域にフォトレジスト膜を形成する工程と、前記ゲート電極及び前記フォトレジスト膜をマスクとして前記半導体基板内に第１導電型のドーパント不純物を導入することにより、前記ゲート電極の両側の前記半導体基板内に第１の不純物拡散領域を形成する工程と、前記ゲート電極及び前記フォトレジスト膜をマスクとして、前記第１導電型のドーパント不純物を前記第１の不純物拡散領域より深くまで導入することにより、前記第１の不純物拡散領域を更に深くまで形成するとともに、前記第１の不純物拡散領域の不純物濃度プロファイルを変化させる工程と、前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成するとともに、前記サイドウォール絶縁膜と前記ドレインコンタクト部との間の前記半導体基板上に、絶縁体より成るマスクパターンを形成する工程と、前記ゲート電極、前記サイドウォール絶縁膜及び前記マスクパターンをマスクとして、前記半導体基板内に前記第１導電型のドーパント不純物を導入することにより、前記サイドウォール絶縁膜と前記マスクパターンとの間の領域、前記マスクパターンの前記第１の側の領域及び前記サイドウォール絶縁膜の前記第２の側の領域に、前記第１の不純物拡散領域より浅い第２の不純物拡散領域を形成する工程と、前記第２の不純物拡散領域上にシリサイド膜を形成する工程と、前記ゲート電極上、前記サイドウォール絶縁膜上、前記マスクパターン上及び前記半導体基板上に、絶縁膜を形成する工程と、前記マスクパターンの前記第１の側の前記シリサイド膜に達する第１のコンタクトホールと、前記ゲート電極の前記第２の側の前記シリサイド膜に達する第２のコンタクトホールとを形成する工程と、前記第１のコンタクトホール内に前記ドレインコンタクト部を形成するとともに、前記第２のコンタクトホール内にソースコンタクト部を形成する工程とを有する半導体装置の製造方法が提供される。
本発明によれば、比較的不純物濃度の高い第２の不純物拡散領域が第１の不純物拡散領域より深く形成されており、第１の不純物拡散領域より不純物濃度の高い第３の不純物拡散領域が第１の不純物拡散領域より浅く形成しているため、深くなだらかな不純物プロファイルが得られる。また、第２の不純物拡散領域が形成されているため、第２の不純物拡散領域が形成されていない場合と比較して、寄生バイポーラトランジスタの断面積が大きくなっており、しかも、寄生バイポーラトランジスタのベース幅が狭くなっている。従って、本発明によれば、第２の不純物拡散領域が形成されていない場合と比較して、寄生ｎｐｎバイポーラトランジスタの駆動能力を高くすることが可能となる。また、ドレインコンタクト部の下方領域に第２の不純物拡散領域が形成されていないため、寄生バイポーラトランジスタを動作させやすくすることができる。しかも、ドレインコンタクト部とサイドウォール絶縁膜との間にシリサイド膜が存在しない領域が存在しているため、ドレイン電極にサージ電圧が印加された際にサイドウォール絶縁膜において絶縁破壊が生じるのを防止することができる。従って、本発明によれば、静電破壊耐性の高い半導体装置を提供することができる。
また、本発明によれば、ドレインコンタクト部の下方領域に第２の不純物拡散領域が形成されていない一方、第２導電型の不純物拡散領域が形成されているため、ｐｎ接合が形成される部分における不純物プロファイルが急峻となり、しかも、ｐｎ接合が形成される領域における不純物濃度が高くなる。このため、本発明によれば、ドレインコンタクト部にサージ電圧が加わった際に、寄生バイポーラトランジスタがオン状態になりやすくなる。このため、本発明によれば、トランジスタをより確実に保護することが可能となる。
［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法を図１乃至図８を用いて説明する。
（半導体装置）
まず、本実施形態による半導体装置を図１乃至図４を用いて説明する。図１は、本実施形態による半導体装置を示す断面図である。図２は、本実施形態による半導体装置を示す平面図である。図１は、図２のＡ−Ａ′線断面図である。
図１に示すように、例えばシリコン基板より成る半導体基板１０には、Ｐ型のウェル１２が形成されている。
Ｐ型のウェル１２が形成された半導体基板１０上には、ゲート絶縁膜１４を介してゲート電極１６が形成されている。
ゲート電極１６のドレイン側の半導体基板１０内には、Ｎ型の不純物拡散領域（ＬＤＤ領域）１８ａが形成されている。ゲート電極１６のソース側の半導体装置１０内には、Ｎ型の不純物拡散領域１８ｂが形成されている。不純物拡散領域１８ａ、１８ｂを形成する際に半導体基板１０内に導入されたドーパント不純物のドーズ量は、例えば４×１０１３ｃｍ−２である。ドーパント不純物としては、リン（Ｐ）が用いられている。
ゲート電極１６のドレイン側の半導体基板１０内には、比較的不純物濃度が高いＮ型の不純物拡散領域２０ａが形成されている。ゲート電極１６のソース側の半導体基板１０内には、比較的不純物濃度が高い不純物拡散領域２０ｂが形成されている。不純物拡散領域２０ａ、２０ｂは、不純物拡散領域１８ａ、１８ｂより深く形成されている。不純物拡散領域２０ａ、２０ｂを形成する際に半導体基板１０内に導入されたドーパント不純物のドーズ量は、例えば５×１０ １４ ｃｍ −２ である。ドーパント不純物としては、リンが用いられている。不純物拡散領域２０ａと不純物拡散領域２０ｂとの間の領域は、チャネル領域として機能する。
不純物拡散領域１８ａ、１８ｂのみならず、不純物拡散領域２０ａ、２０ｂを形成しているのは、Ｎ型不純物の濃度プロファイルを深く、かつ、なだらかにするためである。本実施形態では、不純物拡散領域２０ａ、２０ｂが形成されているため、不純物拡散領域２０ａ、２０ｂが形成されていない場合と比較して、寄生バイポーラトランジスタ４６の断面積が大きくなっており、しかも、寄生バイポーラトランジスタ４６のベース幅が狭くなっている。従って、本実施形態によれば、不純物拡散領域２０ａ、２０ｂが形成されていない場合と比較して、寄生ｎｐｎバイポーラトランジスタ４６の駆動能力を高くすることが可能となる。
ドレインコンタクト部２２Ｄの下方領域には、不純物拡散領域２０ａが形成されていない。ドレインコンタクト部２２Ｄの下方領域に不純物拡散領域２０ａを形成していないのは、後述するように、ｐｎ接合が形成される部分におけるＮ型不純物のプロファイルを急峻にし、寄生バイポーラトランジスタ４６を動作させやすくするためである。
ゲート電極１６の側壁部分には、サイドウォール絶縁膜２４が形成されている。
サイドウォール絶縁膜２４とドレインコンタクト部２２Ｄとの間の領域には、絶縁体より成るシリサイド化防止パターン（マスクパターン）２６が形成されている。シリサイド化防止パターン２６は、半導体基板１０表面がシリサイド化されるのを防止するためのものである。
シリサイド化防止パターン２６のドレインコンタクト２２Ｄ側の半導体基板１０内には、Ｎ型の不純物拡散領域２８ａが形成されている。不純物拡散領域２８ａは、不純物拡散領域１８ａ、１８ｂより浅く形成されている。不純物拡散領域２８ａを形成する際に半導体基板１０内に導入されたドーパント不純物のドーズ量は、例えば１×１０１５ｃｍ−２である。ドーパント不純物としては、例えば砒素（Ａｓ）が用いられている。
サイドウォール絶縁膜２４とシリサイド化防止パターン２６との間の半導体基板１０内には、Ｎ型の不純物拡散領域２８ｂが形成されている。不純物拡散領域２８ｂは、不純物拡散領域２８ａと同様に、不純物拡散領域１８ａ、１８ｂより浅く形成されている。不純物拡散領域２８ｂを形成する際に半導体基板１０内に導入されたドーパント不純物のドーズ量は、不純物拡散領域２８ａと同様に、例えば１×１０１５ｃｍ−２である。ドーパント不純物としては、不純物拡散領域２８ａと同様に、例えば砒素が用いられている。
サイドウォール絶縁膜２４のソース側の半導体基板１０内には、Ｎ型の不純物拡散領域２８ｃが形成されている。不純物拡散領域２８ｃは、不純物拡散領域２８ａ、２８ｂと同様に、不純物拡散領域１８ａ、１８ｂより浅く形成されている。不純物拡散領域２８ｃを形成する際に半導体基板１０内に導入されたドーパント不純物のドーズ量は、例えば１×１０１５ｃｍ−２である。ドーパント不純物としては、例えば砒素（Ａｓ）が用いられている。
シリサイド化防止パターン２６が形成されている領域には、不純物拡散領域２８ａ、２８ｂは形成されていない。ゲート電極１６とドレイン電極２８ａとの間に、不純物拡散領域２８ａ、２８ｂが形成されていない領域を配しているのは、サージ電圧がドレイン電極２８ａに印加された際にサイドウォール絶縁膜２４において絶縁破壊が生じるのを防止するためである。
比較的不純物濃度が高い不純物拡散領域２０ａがシリサイド化防止パターン２６の下方にも形成されているため、シリサイド化防止パターン２６が形成されている領域に不純物拡散領域２８ａ、２８ｂが形成されていないにもかかわらず、ＮＭＯＳトランジスタの駆動能力が低下するのを防止し得る。
ドレインコンタクト部２２Ｄの下方の半導体基板１０内には、Ｐ型のドーパント不純物が導入されて成る不純物拡散領域３０が形成されている。不純物拡散領域３０を形成する際に半導体基板１０内に導入されたドーパント不純物のドーズ量は、例えば１×１０１４ｃｍ−２である。ドーパント不純物としては、例えばボロン（Ｂ）が用いられている。ドレインコンタクト部２２Ｄの下方にＰ型の不純物拡散領域３０を形成しているのは、後述するように、Ｎ型不純物のプロファイルが急峻かつ高濃度な箇所に、ｐｎ接合が形成されるようにすることにより、寄生バイポーラトランジスタ４６を動作させやすくするためである。
不純物拡散領域２８ａ〜２８ｃ上には、それぞれシリサイド膜３２ａ〜３２ｃがそれぞれ形成されている。不純物拡散領域２８ａ上に形成されたシリサイド膜３２ａは、ドレイン電極として機能する。不純物拡散領域２８ｃ上に形成されたシリサイド膜３２ｃは、ソース電極として機能する。
シリサイド化防止パターン２６が形成されている領域には、シリサイド膜３２ａ、３２ｂは形成されていない。ドレインコンタクト部２２Ｄとサイドウォール絶縁膜２４との間にシリサイド膜３２ａ、３２ｂが存在しない領域を設けているのは、ドレイン電極３２ａにサージ電圧が印加された際に、サイドウォール絶縁膜２４において絶縁破壊が生じるのを防止するためである。シリサイド膜３２ａ、３２ｂが存在しない領域は、図２に示すように、ドレインコンタクト部２２Ｄを囲うように存在している。
こうして、ゲート電極１６とソース／ドレイン拡散領域１８、２０、２８とを有するＮＭＯＳトランジスタ３４が構成されている。
ＮＭＯＳトランジスタ３４が形成された半導体基板１０上には、層間絶縁膜３６が形成されている。
層間絶縁膜３６には、ドレイン電極３２ａに達するコンタクトホール３８ａと、ソース電極３２ｃに達するコンタクトホール３８ｂとが形成されている。
コンタクトホール３８ａ、３８ｂ内には、Ｔｉ膜とＴｉＮ膜とを順次積層して成るバリア膜４０が形成されている。内面にバリア膜４０が形成されたコンタクトホール３８ａ、３８ｂ内には、導体プラグ４２ａ、４２ｂが埋め込まれている。導体プラグ４２ａは、ドレインコンタクト部２２Ｄを構成するものであり、導体プラグ４２ｂは、ソースコンタクト部２２Ｓを構成するものである。導体プラグ４２ａと不純物拡散領域２８ａとの間にシリサイド膜３２ａが形成されているため、ドレインコンタクト部２２Ｄのコンタクト抵抗は極めて低く抑えられている。また、導体プラグ４２ｂと不純物拡散領域２８ｃとの間にシリサイド膜３２ｃが形成されているため、ソースコンタクト部２２Ｓのコンタクト抵抗は極めて低く抑えられている。
導体プラグ４２ａ、４２ｂが埋め込まれた層間絶縁膜３６上には、導体プラグ４２ａ、４２ｂに接続された配線４４が形成されている。
こうして本実施形態による半導体装置が構成されている。
このような半導体装置では、図１に示すように、ｎｐｎ形の寄生バイポーラトランジスタ４６が形成される。トランジスタ３４のソース側は、寄生バイポーラトランジスタ４６のコレクタを構成している。トランジスタ３４のドレイン側は、寄生バイポーラトランジスタ４６のエミッタを構成している。Ｐ型ウェル１２は、寄生バイポーラトランジスタ４６のベースを構成している。
ドレイン電極３２ａにサージ電圧が印加されて、エミッタの電位よりベースの電位が高くなると、寄生バイポーラトランジスタ４６はオン状態となる。寄生バイポーラトランジスタ４６がオン状態になると、コレクタ−エミッタ間にサージ電流が流れ、ＮＭＯＳトランジスタが保護される。
図３は、本実施形態による半導体装置の不純物プロファイルを示すグラフ（その１）である。図３は、図１のＢ−Ｂ′線における不純物プロファイルを示している。図３において、実線はＮ型不純物のプロファイルを示しており、破線はＰ型不純物のプロファイルを示している。
本実施形態では、比較的不純物濃度の高い不純物拡散領域２０ａを不純物拡散領域１８ａより深く形成しており、不純物拡散領域１８ａより不純物濃度の高い不純物拡散領域２８ｂを不純物拡散領域１８ａより浅く形成しているため、図３に示すような深くなだらかな不純物プロファイルが得られる。本実施形態では、不純物拡散領域２０ａ、２０ｂが形成されているため、不純物拡散領域２０ａ、２０ｂが形成されていない場合と比較して、寄生バイポーラトランジスタ４６の断面積が大きくなっており、しかも、寄生バイポーラトランジスタ４６のベース幅が狭くなっている。従って、本実施形態によれば、不純物拡散領域２０ａ、２０ｂが形成されていない場合と比較して、寄生ｎｐｎバイポーラトランジスタ４６の駆動能力を高くすることが可能となる。
図４は、本実施形態による半導体装置の不純物プロファイルを示すグラフ（その２）である。図４は、図１におけるＣ−Ｃ′線の不純物プロファイルを示している。図４において、実線はＮ型不純物のプロファイルを示しており、破線はＰ型不純物のプロファイルを示している。
図４において実線と破線が交差している部分は、ｐｎ接合が形成される部分である。本実施形態では、ドレインコンタクト２２Ｄの下方領域にＮ型の不純物拡散領域２０ａが形成されていない一方、Ｐ型の不純物拡散領域３０が形成されているため、ｐｎ接合が形成される部分における不純物プロファイルが急峻となり、しかも、ｐｎ接合が形成される領域における不純物濃度が高くなる。このため、本実施形態による半導体装置では、ドレイン電極３２ａにサージ電圧が加わった際に、Ｐ型ウェル１２の電位が上昇しやすくなる。このため、本実施形態によれば、サージ電流が導入された際に、寄生バイポーラトランジスタ４６がオン状態になりやすくなる。このため、本実施形態によれば、ＮＭＯＳトランジスタをより確実に保護することが可能となる。
このように、本実施形態によれば、寄生バイポーラトランジスタ４６の駆動能力を向上し得るとともに、サージ電流が導入された際に寄生バイポーラトランジスタ４６を動作させやすくすることができる。しかも、ドレインコンタクト２２Ｄとサイドウォール絶縁膜２４との間にシリサイド膜３２ａ、３２ｂが存在しない領域が設けられているため、ドレイン電極３２ｂにサージ電圧が印加された際にサイドウォール絶縁膜２４において絶縁破壊が生じるのを防止することができる。しかも、比較的不純物濃度が高い不純物拡散領域２０ａが、シリサイド膜３２ａ、３２ｂが存在しない領域にも形成されているため、ＮＭＯＳトランジスタ３４の駆動能力が低下するのを防止することができる。従って、本実施形態によれば、静電破壊耐性が高く、しかも、電気的特性の良好な半導体装置を提供することができる。
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図５乃至図８を用いて説明する。図５乃至図８は、本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、図５（ａ）に示すように、例えばシリコン基板より成る半導体基板１０内に、例えばＰ型ウェル１２を形成する。
次に、全面に、例えば熱酸化法により、半導体基板１０表面にシリコン酸化膜より成るゲート絶縁膜１４を形成する。ゲート絶縁膜１４の膜厚は、例えば７ｎｍとする。
次に、全面に、例えばＣＶＤ法により、膜厚３００ｎｍのポリシリコン膜１６を形成する。この後、フォトリソグラフィ技術を用い、ポリシリコン膜１６をパターニングする。これにより、ポリシリコンより成るゲート電極１６が形成される。
次に、イオン注入法により、ゲート電極１６をマスクとして、半導体基板１０内にＮ型のドーパント不純物を導入する。Ｎ型のドーパント不純物として例えばリンを用いる。イオン注入条件は、例えば、加速電圧を２０ｋｅＶ、ドーズ量を４×１０１３ｃｍ−２とする。こうして、ゲート電極の両側の半導体基板１０内にＮ型の不純物拡散領域（ＬＤＤ領域）１８ａ、１８ｂが形成される。
次に、全面に、例えばスピンコート法により、フォトレジスト膜４８を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜４８を不純物拡散領域３０の平面形状（図２参照）にパターニングする。
次に、イオン注入法により、フォトレジスト膜４８をマスクとして、半導体基板１０内にＮ型のドーパント不純物を導入する。Ｎ型のドーパント不純物としては、例えばリンを用いる。イオン注入条件は、例えば、加速電圧を６０ｋｅＶ、ドーズ量を５×１０ １４ ｃｍ−２とする。こうして、不純物拡散領域１８ａ、１８ｂより深い不純物拡散領域２０ａ、２０ｂが形成される（図５（ｂ）参照）。この後、フォトレジスト膜４８を剥離する。
次に、図６（ａ）に示すように、全面に、例えばＣＶＤ法により、膜厚１２０ｎｍのシリコン酸化膜２３を形成する。
次に、全面に、例えばスピンコート法により、フォトレジスト膜５０を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜５０をシリサイド化防止パターン２６の平面形状（図２参照）にパターニングする。
次に、図６（ｂ）に示すように、例えばＲＩＥ法により、フォトレジスト膜５０をマスクとして、シリコン酸化膜２３を異方性エッチングする。これにより、ゲート電極１６の側壁部分に、シリコン酸化膜２３より成るサイドウォール絶縁膜２４が形成される。また、シリコン酸化膜２３より成るシリサイド化防止パターン２６が形成される。シリサイド化防止パターン２６は、半導体基板１０表面がシリサイド化されるのを防止するためのシリサイドブロックとして機能するものである。この後、フォトレジスト膜５０を剥離する。
次に、図７（ａ）に示すように、全面に、例えばスピンコート法により、フォトレジスト膜５２を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜５２に、不純物拡散領域３０が形成される領域を露出する開口部５４を形成する。
次に、イオン注入法により、フォトレジスト膜５２をマスクとして、半導体基板１０内にＰ型のドーパント不純物を導入する。Ｐ型のドーパント不純物としては、例えばボロンを用いる。イオン注入条件は、例えば、加速電圧を７０ｋｅＶ、ドーズ量を１×１０１４ｃｍ−２とする。こうして、Ｐ型の不純物拡散領域３０が形成される。この後、フォトレジスト膜５２を剥離する。
なお、Ｐ型の不純物拡散領域３０を形成する際に、ＰＭＯＳトランジスタが形成される領域（図示せず）にもＰ型のドーパント不純物を導入することにより、ＰＭＯＳトランジスタのＬＤＤ領域を形成してもよい。また、Ｐ型の不純物拡散領域３０を形成する際に、抵抗素子が形成される領域（図示せず）にＰ型のドーパント不純物を導入することにより、Ｐ型拡散層より成る抵抗素子を形成してもよい。これにより、工程の簡略化を図ることが可能となる。
次に、図７（ｂ）に示すように、イオン注入法により、ゲート電極１６、サイドウォール絶縁膜２４、シリサイド化防止パターン２６をマスクとして、半導体基板１０内にＮ型のドーパント不純物を導入する。Ｎ型のドーパント不純物としては、例えば砒素（Ａｓ）を用いる。イオン注入条件は、例えば、加速電圧を３０ｋｅＶ、ドーズ量を１×１０１５ｃｍ−２とする。
次に、全面に、例えばスパッタ法により、膜厚３０ｎｍのコバルト膜を形成する。
次に、熱処理を行うことにより、コバルト膜中のＣｏと半導体基板１０中のＳｉとを反応させ、コバルトシリサイド膜を形成する。熱処理を行う際の雰囲気は、例えば窒素（Ｎ２）雰囲気とする。熱処理温度は例えば８５０℃とし、熱処理時間は例えば３０秒とする。
次に、未反応のコバルト膜をエッチング除去する。こうして、コバルトシリサイドより成るシリサイド膜３２ａ、３２ｂ、３２ｃが形成される（図８（ａ）参照）。
次に、図８（ｂ）に示すように、全面に、例えばＣＶＤ法により、膜厚１００ｎｍのシリコン酸化膜より成る層間絶縁膜３６を形成する。
次に、フォトリソグラフィ技術を用い、層間絶縁膜３６に、ドレイン電極３２ａに達するコンタクトホール３８ａと、ソース電極３２ｃに達するコンタクトホール３８ｂとを形成する。
次に、全面に、例えばスパッタ法により、膜厚２０ｎｍのＴｉ膜及び膜厚５０ｎｍのＴｉＮ膜を順次形成する。これにより、Ｔｉ膜及びＴｉＮ膜より成るバリアメタル膜４０が形成される。
次に、全面に、例えばＣＶＤにより、膜厚８００ｎｍのタングステン膜を形成する。
次に、ＣＭＰ法により、タングステン膜及びバリアメタル膜を層間絶縁膜３６の表面が露出するまで研磨する。これにより、コンタクトホール３８ａ、３８ｂ内に、タングステンより成る導体プラグ４２ａ、４２ｂが埋め込まれる。
次に、層間絶縁膜３６上に、膜厚５００ｎｍのアルミニウム膜４４を形成する。
次に、フォトリソグラフィ技術を用い、アルミニウム膜４４をパターニングする。これにより、アルミニウムより成る配線４４が形成される。
こうして本実施形態による半導体装置が製造される。
（変形例）
次に、本実施形態による半導体装置の変形例を図９及び図１０を用いて説明する。図９は、本変形例による半導体装置を示す断面図である。
本変形例による半導体装置は、ドレインコンタクト２２Ｄの下方領域に不純物拡散領域３０が形成されていないことに主な特徴がある。
図９に示すように、本変形例による半導体装置は、Ｐ型の不純物拡散領域３０を形成することなく構成されている。
図１０は、本変形例による半導体装置の不純物プロファイルを示すグラフである。図１０は、図９におけるＣ−Ｃ′線の不純物プロファイルを示している。図１０において、実線はＮ型不純物のプロファイルを示しており、破線はＰ型不純物のプロファイルを示している。
図１０において実線と破線が交差している部分は、ｐｎ接合が形成される部分である。本変形例のように不純物拡散領域３０を形成しない場合であっても、ｐｎ接合が形成される部分における不純物プロファイルは比較的急峻であり、ｐｎ接合が形成される領域における不純物濃度も比較的高い。従って、本変形例の場合も、寄生バイポーラトランジスタ４６は比較的動作しやすい。
このように、本変形例によっても、静電破壊耐性が高く、しかも、電気的特性の良好な半導体装置を提供することが可能である。しかも、本変形例では、不純物拡散領域３０を形成しないため、製造工程を少なくすることができる。従って、本変形例によれば半導体装置の低コスト化に寄与することができる。
［第２実施形態］
本発明の第２実施形態による半導体装置及びその製造方法を図１１乃至図１６を用いて説明する。図１乃至図１０に示す第１実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
（半導体装置）
まず、本実施形態による半導体装置について図１１を用いて説明する。図１１は、本実施形態による半導体装置を示す断面図である。
本実施形態による半導体装置は、ドレインコンタクト部２２Ｄの下方領域に不純物拡散領域（ＬＤＤ領域）１８ａが形成されていないことに主な特徴がある。
図１１に示すように、ドレインコンタクト部２２Ｄの下方領域には不純物拡散領域１８ａが形成されていない。
図１２は、本実施形態による半導体装置の不純物プロファイルを示すグラフである。図１２は、図１１におけるＣ−Ｃ′線の不純物プロファイルを示している。図１２において、実線はＮ型不純物のプロファイルを示しており、破線はＰ型不純物のプロファイルを示している。
図１２において実線と破線が交差している部分は、ｐｎ接合が形成される部分である。本実施形態ではドレインコンタクト部２２Ｄの下方領域に不純物拡散領域１８ａが形成されていないため、ｐｎ接合が形成される部分における不純物プロファイルが極めて急峻である。しかも、本実施形態では、ｐｎ接合が形成される領域における不純物濃度も比較的高い。このため、本実施形態の場合にも、ドレイン電極３２ａにサージ電圧が加わった際に、Ｐ型ウェル１２の電位が上昇しやすい。このため、本実施形態の場合にも、サージ電流が導入された際に、寄生バイポーラトランジスタ４６がオン状態になりやすい。
従って、本実施形態によっても、静電破壊耐性が高く、しかも、電気的特性の良好な半導体装置を提供することができる。
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図１３乃至図１６を用いて説明する。図１３乃至図１６は、本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、ゲート電極１６を形成する工程までは、図５（ａ）を用いて上述した半導体装置の製造方法と同様であるので説明を省略する。
次に、図１３（ａ）に示すように、全面に、例えばスピンコート法により、フォトレジスト膜５６を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜５６を不純物拡散領域３０の平面形状にパターニングする。
次に、イオン注入法により、ゲート電極１６及びフォトレジスト膜５６をマスクとして、半導体基板１０内にＮ型のドーパント不純物を導入する。Ｎ型のドーパント不純物として例えばリンを用いる。イオン注入条件は、例えば、加速電圧を２０ｋｅＶ、ドーズ量を４×１０１３ｃｍ−２とする。こうして、Ｎ型の不純物拡散領域（ＬＤＤ領域）１８ａ、１８ｂが形成される。
次に、図１３（ｂ）に示すように、イオン注入法により、フォトレジスト膜５６をマスクとして、半導体基板１０内にＮ型のドーパント不純物を導入する。Ｎ型のドーパント不純物としては、例えばリンを用いる。イオン注入条件は、例えば、加速電圧を６０ｋｅＶ、ドーズ量を５×１０ １４ ｃｍ−２とする。こうして、不純物拡散領域１８ａ、１８ｂより深い不純物拡散領域２０ａ、２０ｂが形成される。換言すれば、不純物拡散領域１８ａ、１８ｂの深さが更に深くなるとともに、不純物拡散領域１８ａ、１８ｂの不純物プロファイルが深くなだらかに変化する。この後、フォトレジスト膜５６を剥離する。
この後の半導体装置の製造方法は、図６（ａ）乃至図８（ｂ）を用いて上述した半導体装置の製造方法と同様であるので説明を省略する（図１４（ａ）乃至図１６（ｂ）参照）。
こうして本実施形態による半導体装置が製造される。
（変形例）
次に、本実施形態による半導体装置の変形例を図１７及び図１８を用いて説明する。図１７は、本変形例による半導体装置を示す断面図である。
本変形例による半導体装置は、不純物拡散領域３０が形成されていないことに主な特徴がある。
図１７に示すように、本変形例による半導体装置は、Ｐ型の不純物拡散領域３０を形成することなく構成されている。
図１８は、本変形例による半導体装置の不純物プロファイルを示すグラフである。図１８は、図７におけるＣ−Ｃ′線の不純物プロファイルを示している。図１８において、実線はＮ型不純物のプロファイルを示しており、破線はＰ型不純物のプロファイルを示している。
図１８において実線と破線が交差している部分は、ｐｎ接合が形成される部分である。本変形例のように不純物拡散領域３０を形成しない場合であっても、ｐｎ接合が形成される部分における不純物プロファイルは比較的急峻であり、ｐｎ接合が形成される領域における不純物濃度も比較的高い。従って、本変形例の場合も、寄生バイポーラトランジスタ４６は比較的動作しやすい。
このように、本変形例によっても、静電破壊耐性が高く、しかも、電気的特性の良好な半導体装置を提供することが可能である。しかも、本変形例では、不純物拡散領域３０を形成しないため、製造工程を少なくすることができる。従って、本変形例によれば半導体装置の低コスト化に寄与することができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、ＮＭＯＳトランジスタを例に説明したが、本発明の原理はＮＭＯＳトランジスタに限定されるものではなく、ＰＭＯＳトランジスタにも適用し得る。ＰＭＯＳトランジスタを形成する場合には、ウェルの１２の導電型をＮ型とし、不純物拡散領域１８ａ、１８ｂ、２０ａ、２０ｂ、２８ａ〜２８ｃの導電型をＰ型とし、不純物拡散領域３０の導電型をＮ型とすればよい。
以上詳述したように、本発明の特徴をまとめると以下の通りである。
（付記１）
半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の側壁部分に形成されたサイドウォール絶縁膜と、前記ゲート電極の第１の側に形成されたドレイン領域と、前記ゲート電極の第２の側に形成されたソース領域とを有するトランジスタを有する半導体装置であって、
前記ドレイン領域は、前記ゲート電極の前記第１の側に形成された第１導電型の第１の不純物拡散領域と；前記第１の不純物拡散領域より深く形成された前記第１導電型の第２の不純物拡散領域と；前記第１の不純物拡散領域より浅く形成され、前記第１の不純物拡散層より不純物濃度が高い前記第１導電型の第３の不純物拡散領域と；前記第３の不純物拡散領域上に形成され、ドレインコンタクト部に接続されるシリサイド膜とを有し、
前記ドレインコンタクト部と前記サイドウォール絶縁膜との間に前記シリサイド膜が形成されていない領域が存在しており、
前記ドレインコンタクト部の下方の前記半導体基板内に前記第２の不純物拡散領域が形成されていない
ことを特徴とする半導体装置。
（付記２）
請求項１記載の半導体装置において、
前記ドレインコンタクト部の下方の前記半導体基板内に、第２導電型の第４の不純物拡散領域が形成されている
ことを特徴とする半導体装置。
（付記３）
半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の側壁部分に形成されたサイドウォール絶縁膜と、前記ゲート電極の第１の側に形成されたドレイン領域と、前記ゲート電極の第２の側に形成されたソース領域とを有するトランジスタを有する半導体装置であって、
前記ドレイン領域は、前記ゲート電極の前記第１の側に形成された第１導電型の第１の不純物拡散領域と；前記第１の不純物拡散領域より浅く形成され、前記第１の不純物拡散層より不純物濃度が高い前記第１導電型の第２の不純物拡散領域と；前記第２の不純物拡散領域上に形成され、ドレインコンタクト部に接続されるシリサイド膜とを有し、
前記ドレインコンタクト部と前記サイドウォール絶縁膜との間に前記シリサイド膜が形成されていない領域が存在しており、
前記ドレインコンタクト部の下方の前記半導体基板内に、第２導電型の第３の不純物拡散領域が形成されている
ことを特徴とする半導体装置。
（付記４）
請求項１乃至３のいずれか１項に記載の半導体装置において、
前記シリサイド膜が形成されていない領域は、前記ドレインコンタクト部を囲うように形成されている
ことを特徴とする半導体装置。
（付記５）
半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の側壁部分に形成されたサイドウォール絶縁膜と、前記ゲート電極の第１の側に形成されたドレイン領域と、前記ゲート電極の第２の側に形成されたソース領域とを有するトランジスタを有する半導体装置の製造方法であって、
半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記半導体基板内に第１導電型のドーパント不純物を導入することにより、前記ゲート電極の両側の前記半導体基板内に第１の不純物拡散領域を形成する工程と、
ドレインコンタクト部が形成される領域にフォトレジスト膜を形成する工程と、
前記ゲート電極及び前記フォトレジスト膜をマスクとして、前記第１導電型のドーパント不純物を導入することにより、前記ゲート電極の両側の前記半導体基板内に、前記第１の不純物拡散領域より深い第２の不純物拡散領域を形成する工程と、
前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成するとともに、前記サイドウォール絶縁膜と前記ドレインコンタクト部との間の前記半導体基板上に、絶縁体より成るマスクパターンを形成する工程と、
前記ゲート電極、前記サイドウォール絶縁膜及び前記マスクパターンをマスクとして、前記半導体基板内に前記第１導電型のドーパント不純物を導入することにより、前記サイドウォール絶縁膜と前記マスクパターンとの間の領域、前記マスクパターンの前記第１の側の領域及び前記サイドウォール絶縁膜の前記第２の側の領域に、前記第１の不純物拡散領域より浅い第３の不純物拡散領域を形成する工程と、
前記第３の不純物拡散領域上にシリサイド膜を形成する工程と、
前記ゲート電極上、前記サイドウォール絶縁膜上、前記マスクパターン上及び前記半導体基板上に、絶縁膜を形成する工程と、
前記マスクパターンの前記第１の側の前記シリサイド膜に達する第１のコンタクトホールと、前記ゲート電極の前記第２の側の前記シリサイド膜に達する第２のコンタクトホールとを形成する工程と、
前記第１のコンタクトホール内に前記ドレインコンタクト部を形成するとともに、前記第２のコンタクトホール内にソースコンタクト部を形成する工程と
を有することを特徴とする半導体装置の製造方法。
（付記６）
請求項５記載の半導体装置の製造方法において、
前記シリサイド膜を形成する工程の前に、前記ドレインコンタクト部を露出する開口部が形成された他のフォトレジスト膜を形成する工程と；前記他のフォトレジスト膜をマスクとして、前記半導体基板内に第２導電型のドーパント不純物を導入することにより、前記ドレインコンタクト部の下方の前記半導体基板内に、前記第２導電型の第４の不純物拡散領域を形成する工程とを更に有する
ことを特徴とする半導体装置の製造方法。
（付記７）
半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の側壁部分に形成されたサイドウォール絶縁膜と、前記ゲート電極の第１の側に形成されたドレイン領域と、前記ゲート電極の第２の側に形成されたソース領域とを有するトランジスタを有する半導体装置の製造方法であって、
半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、
ドレインコンタクト部が形成される領域にフォトレジスト膜を形成する工程と、
前記ゲート電極及び前記フォトレジスト膜をマスクとして前記半導体基板内に第１導電型のドーパント不純物を導入することにより、前記ゲート電極の両側の前記半導体基板内に第１の不純物拡散領域を形成する工程と、
前記ゲート電極及び前記フォトレジスト膜をマスクとして、前記第１導電型のドーパント不純物を前記第１の不純物拡散領域より深くまで導入することにより、前記第１の不純物拡散領域を更に深くまで形成するとともに、前記第１の不純物拡散領域の不純物濃度プロファイルを変化させる工程と、
前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成するとともに、前記サイドウォール絶縁膜と前記ドレインコンタクト部との間の前記半導体基板上に、絶縁体より成るマスクパターンを形成する工程と、
前記ゲート電極、前記サイドウォール絶縁膜及び前記マスクパターンをマスクとして、前記半導体基板内に前記第１導電型のドーパント不純物を導入することにより、前記サイドウォール絶縁膜と前記マスクパターンとの間の領域、前記マスクパターンの前記第１の側の領域及び前記サイドウォール絶縁膜の前記第２の側の領域に、前記第１の不純物拡散領域より浅い第２の不純物拡散領域を形成する工程と、
前記第２の不純物拡散領域上にシリサイド膜を形成する工程と、
前記ゲート電極上、前記サイドウォール絶縁膜上、前記マスクパターン上及び前記半導体基板上に、絶縁膜を形成する工程と、
前記マスクパターンの前記第１の側の前記シリサイド膜に達する第１のコンタクトホールと、前記ゲート電極の前記第２の側の前記シリサイド膜に達する第２のコンタクトホールとを形成する工程と、
前記第１のコンタクトホール内に前記ドレインコンタクト部を形成するとともに、前記第２のコンタクトホール内にソースコンタクト部を形成する工程と
を有することを特徴とする半導体装置の製造方法。
（付記８）
請求項７記載の半導体装置の製造方法において、
前記シリサイド膜を形成する工程の前に、前記ドレインコンタクト部を露出する開口部が形成された他のフォトレジスト膜を形成する工程と；前記他のフォトレジスト膜をマスクとして、前記半導体基板内に第２導電型のドーパント不純物を導入することにより、前記ドレインコンタクト部の下方の前記半導体基板内に、前記第２導電型の第３の不純物拡散領域を形成する工程とを更に有する
ことを特徴とする半導体装置の製造方法。
本発明の第１実施形態による半導体装置を示す断面図である。 本発明の第１実施形態による半導体装置を示す平面図である。 本発明の第１実施形態による半導体装置の不純物プロファイルを示すグラフ（その１）である。 本発明の第１実施形態による半導体装置の不純物プロファイルを示すグラフ（その２）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 本発明の第１実施形態の変形例による半導体装置を示す断面図である。 本発明の第１実施形態の変形例による半導体装置の不純物プロファイルを示すグラフである。 本発明の第２実施形態による半導体装置を示す断面図である。 本発明の第２実施形態による半導体装置の不純物プロファイルを示すグラフである。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 本発明の第２実施形態の変形例による半導体装置を示す断面図である。 本発明の第２実施形態の変形例による半導体装置の不純物プロファイルを示すグラフである。 提案されている半導体装置の入出力回路部を示す概念図である。
符号の説明
１０…半導体基板
１２…ウェル
１４…ゲート絶縁膜
１６…ゲート電極
１８…Ｎ型不純物拡散領域
２０…Ｎ型不純物拡散領域
２２Ｄ…ドレインコンタクト部
２２Ｓ…ソースコンタクト部
２４…サイドウォール絶縁膜
２６…シリサイド化防止パターン
２８…Ｎ型不純物拡散領域
３０…Ｐ型不純物拡散領域
３２…シリサイド膜
３４…ＮＭＯＳトランジスタ
３６…層間絶縁膜
３８…コンタクトホール
４０…バリアメタル膜
４２…導体プラグ
４４…配線
４６…寄生バイポーラトランジスタ
４８…フォトレジスト膜
５０…フォトレジスト膜
５２…フォトレジスト膜
５４…開口部
５６…フォトレジスト膜

Claims (2)

  1. 半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の側壁部分に形成されたサイドウォール絶縁膜と、前記ゲート電極の第１の側に形成されたドレイン領域と、前記ゲート電極の第２の側に形成されたソース領域とを有するトランジスタを有する半導体装置の製造方法であって、
    半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、
    前記ゲート電極をマスクとして前記半導体基板内に第１導電型のドーパント不純物を導入することにより、前記ゲート電極の両側の前記半導体基板内に第１の不純物拡散領域を形成する工程と、
    ドレインコンタクト部が形成される領域にフォトレジスト膜を形成する工程と、
    前記ゲート電極及び前記フォトレジスト膜をマスクとして、前記第１導電型のドーパント不純物を導入することにより、前記ゲート電極の両側の前記半導体基板内に、前記第１の不純物拡散領域より深い第２の不純物拡散領域を形成する工程と、
    前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成するとともに、前記サイドウォール絶縁膜と前記ドレインコンタクト部との間の前記半導体基板上に、絶縁体より成るマスクパターンを形成する工程と、
    前記ゲート電極、前記サイドウォール絶縁膜及び前記マスクパターンをマスクとして、前記半導体基板内に前記第１導電型のドーパント不純物を導入することにより、前記サイドウォール絶縁膜と前記マスクパターンとの間の領域、前記マスクパターンの前記第１の側の領域及び前記サイドウォール絶縁膜の前記第２の側の領域に、前記第１の不純物拡散領域より浅い第３の不純物拡散領域を形成する工程と、
    前記第３の不純物拡散領域上にシリサイド膜を形成する工程と、
    前記ゲート電極上、前記サイドウォール絶縁膜上、前記マスクパターン上及び前記半導体基板上に、絶縁膜を形成する工程と、
    前記マスクパターンの前記第１の側の前記シリサイド膜に達する第１のコンタクトホールと、前記ゲート電極の前記第２の側の前記シリサイド膜に達する第２のコンタクトホールとを形成する工程と、
    前記第１のコンタクトホール内に前記ドレインコンタクト部を形成するとともに、前記第２のコンタクトホール内にソースコンタクト部を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の側壁部分に形成されたサイドウォール絶縁膜と、前記ゲート電極の第１の側に形成されたドレイン領域と、前記ゲート電極の第２の側に形成されたソース領域とを有するトランジスタを有する半導体装置の製造方法であって、
    半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、
    ドレインコンタクト部が形成される領域にフォトレジスト膜を形成する工程と、
    前記ゲート電極及び前記フォトレジスト膜をマスクとして前記半導体基板内に第１導電型のドーパント不純物を導入することにより、前記ゲート電極の両側の前記半導体基板内に第１の不純物拡散領域を形成する工程と、
    前記ゲート電極及び前記フォトレジスト膜をマスクとして、前記第１導電型のドーパント不純物を前記第１の不純物拡散領域より深くまで導入することにより、前記第１の不純物拡散領域を更に深くまで形成するとともに、前記第１の不純物拡散領域の不純物濃度プロファイルを変化させる工程と、
    前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成するとともに、前記サイドウォール絶縁膜と前記ドレインコンタクト部との間の前記半導体基板上に、絶縁体より成るマスクパターンを形成する工程と、
    前記ゲート電極、前記サイドウォール絶縁膜及び前記マスクパターンをマスクとして、前記半導体基板内に前記第１導電型のドーパント不純物を導入することにより、前記サイドウォール絶縁膜と前記マスクパターンとの間の領域、前記マスクパターンの前記第１の側の領域及び前記サイドウォール絶縁膜の前記第２の側の領域に、前記第１の不純物拡散領域より浅い第２の不純物拡散領域を形成する工程と、
    前記第２の不純物拡散領域上にシリサイド膜を形成する工程と、
    前記ゲート電極上、前記サイドウォール絶縁膜上、前記マスクパターン上及び前記半導体基板上に、絶縁膜を形成する工程と、
    前記マスクパターンの前記第１の側の前記シリサイド膜に達する第１のコンタクトホールと、前記ゲート電極の前記第２の側の前記シリサイド膜に達する第２のコンタクトホールとを形成する工程と、
    前記第１のコンタクトホール内に前記ドレインコンタクト部を形成するとともに、前記第２のコンタクトホール内にソースコンタクト部を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
JP2004180672A 2004-06-18 2004-06-18 半導体装置の製造方法 Expired - Fee Related JP4794142B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004180672A JP4794142B2 (ja) 2004-06-18 2004-06-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004180672A JP4794142B2 (ja) 2004-06-18 2004-06-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006005204A JP2006005204A (ja) 2006-01-05
JP4794142B2 true JP4794142B2 (ja) 2011-10-19

Family

ID=35773311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004180672A Expired - Fee Related JP4794142B2 (ja) 2004-06-18 2004-06-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4794142B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5217180B2 (ja) 2007-02-20 2013-06-19 富士通セミコンダクター株式会社 静電放電保護装置の製造方法
WO2010023722A1 (ja) * 2008-08-26 2010-03-04 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP5210414B2 (ja) * 2011-04-26 2013-06-12 シャープ株式会社 半導体装置
JP7615507B2 (ja) 2023-05-09 2025-01-17 合肥晶合集成電路股▲ふん▼有限公司 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0418762A (ja) * 1990-05-14 1992-01-22 Hitachi Ltd 絶縁ゲート形電界効果トランジスタ
JPH10125913A (ja) * 1996-10-23 1998-05-15 Sony Corp 半導体装置および半導体装置の製造方法
JP2002134743A (ja) * 2000-10-24 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2006005204A (ja) 2006-01-05

Similar Documents

Publication Publication Date Title
KR101144025B1 (ko) 반도체 장치 및 그 제조 방법
JP5703790B2 (ja) 半導体装置及びその製造方法
TWI408779B (zh) 半導體裝置之形成方法及其結構
WO2004105092A2 (en) Esd protection for semiconductor products
JPH1131788A (ja) Ｃｍｏｓトランジスタを含む半導体装置の製造方法および半導体装置
US7964457B2 (en) Semiconductor integrated circuit device and a manufacturing method for the same
US20090267160A1 (en) Semiconductor device and method for manufacturing the same
US6504220B2 (en) Semiconductor device
CN101290910A (zh) 半导体元件及制造方法
JP4794142B2 (ja) 半導体装置の製造方法
US7382030B1 (en) Integrated metal shield for a field effect transistor
US8598659B2 (en) Single finger gate transistor
US7557429B2 (en) Semiconductor device with resistor element and dummy active region
WO2017081916A1 (ja) 電界効果トランジスタ、および半導体装置
JP5925419B2 (ja) オフトラ型ｅｓｄ保護素子およびその製造方法
JP3926964B2 (ja) 半導体装置とその製造方法
JP5008363B2 (ja) 半導体装置
JP2005236105A (ja) 半導体装置およびその製造方法
US20110101458A1 (en) SOI type semiconductor device having a protection circuit
JP4921925B2 (ja) 半導体装置の製造方法
CN103594369B (zh) 一种半导体器件及其制造方法
JP2005150565A (ja) 半導体装置及びその製造方法
JP2008211155A (ja) 半導体集積回路及び製造方法
JP2005347372A (ja) 半導体装置及びその製造方法
JP2005217061A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070424

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110726

R150 Certificate of patent or registration of utility model

Ref document number: 4794142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees