JP4783760B2 - Zifコネクタを有するプローブカードとそのウェハテストシステム、テストボードおよびそのテストシステム - Google Patents
Zifコネクタを有するプローブカードとそのウェハテストシステム、テストボードおよびそのテストシステム Download PDFInfo
- Publication number
- JP4783760B2 JP4783760B2 JP2007205530A JP2007205530A JP4783760B2 JP 4783760 B2 JP4783760 B2 JP 4783760B2 JP 2007205530 A JP2007205530 A JP 2007205530A JP 2007205530 A JP2007205530 A JP 2007205530A JP 4783760 B2 JP4783760 B2 JP 4783760B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- probe
- zif connector
- hole
- zif
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/10—Plug-in assemblages of components, e.g. IC sockets
- H05K7/1007—Plug-in assemblages of components, e.g. IC sockets with means for increasing contact pressure at the end of engagement of coupling parts
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49174—Assembling terminal to elongated conductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Description
プローブ基板は円盤板状を呈し、第1表面と、第2表面と、該第2表面に設けた窪み部と、前記第1表面及び窪み部を垂直に貫通し且つ該プローブ基板の中心に対して環状に配列してなる第1スルーホールと、前記第1表面側の第1スルーホールの両側に対をなして配列した第1電気接点と、を設けてある。
また、複数のZIFコネクタは前記プローブ基板と接触し、前記第1スルーホールと対応するように該ZIFコネクタを貫通してなる第2スルーホールと、前記第1電気接点に接触するように対をなして配列した電気端子と、を設けてある。
螺合アセンブリは、前記第1スルーホールと第2スルーホールとを貫通し、前記ZIFコネクタを、前記プローブ基板の第1表面と接するように該プローブ基板から脱着自在、且つ該プローブ基板との接触力を調整自在に構成してある。
また、本願発明は、各ZIFコネクタに対し、前記螺合アセンブリを複数螺着するよう構成し、前記螺合アセンブリの一端が、前記窪み部内に収納されることを特徴とするものである。
(1)円盤板状を呈し、第1表面411と、第2表面412と、複数の第2表面412に設置された窪み部46と、複数のこのプローブ基板41第1表面411および第2表面412の窪み部46に垂直に貫通した第1スルーホール413を有するプローブ基板41を提供する。複数の第1スルーホール413は、上記のプローブ基板41の中心に向かい環状に配列し、かつこの第1表面411の複数の第1スルーホール413の両側に対をなして配列した第1電気接点を設けてあり(表示されていない)、複数のプローブ端子(表示されていない)が上記のプローブ基板41に突出している。
(2)上記のプローブ基板41の中心に向かい上記のプローブ基板41の第1表面411に環状に配列し、かつ各上記のZIFコネクタ42は複数の平行する第2スルーホール421を有し、上記のZIFコネクタ42の最上面から最下面まで貫通し、かつ各上記のZIFコネクタ42底部に対をなす電気端子を設けてあり(表示されていない)、上記のプローブ基板41の第1電気接点(表示されていない)に対応して接触するために用いる複数のZIFコネクタ42を提供し、またプローブ基板41とZIFコネクタ42との間に隙間があり(表示されていない)、複数の取り外し調節可能な螺合アセンブリ43を介してプローブ基板41とZIFコネクタ42との間の接触力を調整することができる。
(3)該第1スルーホール413と第2スルーホール421とを貫通し、ZIFコネクタ42を上記のプローブ基板41の第1表面411に螺着する複数の取り外し調節可能な螺合アセンブリ43を提供する。
(1)テストするウェハ54を提供する。
(2)テストするウェハ54を載せるウェハテストプローバー50を提供してウェハテストの実施を準備し、このウェハテストプローバー50は、プローブカード40と、可動台55と、プローブカード挟み機構(表示されていない)とを少なくとも含む。プローブカード40は前記のプローブカード挟み機構に挟んで固定され、可動台55は、テストするウェハ54を載せX−Y−Z三軸の移動を行うために用いられ、テストするウェハ54は、可動台55の移動により、テストするウェハ54とプローブカード40下方のプローブ触手56とを接触させ、電気機能テストを実施する。そのうち、プローブカード40の技術的特徴と関連構造は、第1実施例の説明のとおりである。
(3)ZIFコネクタソケットを有し、該プローブ基板41の複数のZIFコネクタ42に対応して接続するために用いるテストヘッド62を提供し、テストヘッド62は制御信号をウェハテストプローバー50に発し、ウェハテストプローバー50が返すテスト信号を受信する。
(4)テストヘッド62からのテスト信号を演算統計してテストするウェハ54のテスト結果を得る制御・演算装置68を提供する。
(5)制御・演算装置68が計算を完了したテスト結果を出力する表示装置69を提供する。
(1)テスト基板71を提供し、このテスト基板71の構造と特徴は第6実施例の説明のとおりである。
(2)複数のZIFコネクタ72を提供し、このZIFコネクタの構造と特徴は第6実施例の説明のとおりである。
(3)複数の取り外し調節可能な螺合アセンブリ73を提供し、この螺合アセンブリ73の構造と特徴は第6実施例の説明のとおりである。
(1)テスト基板71を提供し、このテスト基板71の構造と特徴は第6実施例の説明のとおりである。
(2)少なくとも1つのテストプローバー76を提供し、このテストプローバー76の構造と特徴は第7実施例の説明のとおりである。
(3)このテスト基板71の第2表面712に設置し、上記テストプローバーの探針に電気接触し、かつこのテスト基板71の第1表面711の第1電気接点に電気導通する複数の第2電気接点(表示されていない)を提供する。
(4)複数のZIFコネクタ72を提供し、このZIFコネクタ72の構造と特徴は第6実施例の説明のとおりである。
(5)複数の取り外し調節可能な螺合アセンブリ73を提供し、この螺合アセンブリ73の構造と特徴係は第6実施例の説明のとおりである。
(1)テストする集積回路素子85を提供する。
(2)上記集積回路素子85を載せ最終テスト(final test)を実施するテストボード81を提供し、このテストボード81の構造と特徴は第6実施例の説明のとおりである。
(3)複数のカートリッジを含む分類装置82を提供し、カートリッジ内のテストする集積回路素子85を上記テストボード81に搬送し、集積回路素子85の最終テストを実施し、かつこの集積回路素子85のテスト結果に基づき、分類または等級分けを実施する。
(4)ZIFコネクタソケットを有し、該複数のZIFコネクタ813に対応して接続し、集積回路素子85のテスト結果を分類装置82に返すテストヘッド83を提供する。
(5)上記テストヘッド83が送信したテスト信号を受信し、このテスト信号を演算処理した後、この処理済のテスト結果を出力するコントローラ84を提供する。
11 ケーブル(先行技術)
12 テストヘッド(先行技術)
15 マザーボード(先行技術)
17 ZIFコネクタソケット(先行技術)
18 ZIFコネクタ(先行技術)
19 プローブカード(先行技術)
20 プローブ触手(先行技術)
21 テストするウェハ(先行技術)
22 可動台(先行技術)
201 リベット(先行技術)
202 ゴールデンフィンガー(先行技術)
1251 固定ピン(先行技術)
1251 固定ピン(先行技術)
40 プローブカード
41 プローブ基板
411 プローブ基板第1表面
412 プローブ基板第2表面
413 第1スルーホール
42 ZIFコネクタ
421 第2スルーホール
43 螺合アセンブリ
431 ボルト
432 ナット
433 螺合ワッシャ
44 第1押え板
441 第3スルーホール
45 第2押え板
451 第4スルーホール
46 窪み部
50 ウェハテストプローバー
54 テストするウェハ
55 可動台
56 プローブ触手
60 ウェハテストシステム
62 テストヘッド
68 制御・演算装置
69 表示装置
70 テストボード
71 テスト基板
711 テスト基板第1表面
712 テスト基板第2表面
713 第1スルーホール
72 ZIFコネクタ
721 第2スルーホール
73 螺合アセンブリ
731 ボルト
732 ナット
733 螺合ワッシャ
74 第1押え板
741 第3スルーホール
751 第4スルーホール
75 第2押え板
76 テストプローバー
77 集積回路素子
78 探針
80 集積回路素子テストシステム
81 テストボード
811 テスト基板
812 テストプローバー
813 ZIFコネクタ
82 分類装置
83 テストヘッド
84 コントローラ
85 集積回路素子
Claims (5)
- 円盤板状を呈するプローブ基板であって、第1表面と、第2表面と、該第2表面に設けた窪み部と、前記第1表面及び窪み部を垂直に貫通し且つ該プローブ基板の中心に対して環状に配列してなる第1スルーホールと、前記第1表面側の第1スルーホールの両側に対をなして配列した第1電気接点と、を設けてあるプローブ基板と、
前記プローブ基板の第2表面に突出するように設けてある複数のプローブ端子と、
前記プローブ基板と接触するZIFコネクタであって、前記第1スルーホールと対応するように該ZIFコネクタを貫通してなる第2スルーホールと、前記第1電気接点に接触するように対をなして配列した電気端子と、を設けてある、複数のZIFコネクタと、
前記第1スルーホールと第2スルーホールとを貫通し、前記ZIFコネクタを、前記プローブ基板の第1表面と接するように該プローブ基板から脱着自在、且つ該プローブ基板との接触力を調整自在に構成した、螺合アセンブリとを含み、
各ZIFコネクタに対し、前記螺合アセンブリを複数螺着するよう構成し、
前記螺合アセンブリの一端が、前記窪み部内に収納されることを特徴とする、
ZIFコネクタを有するプローブカード(Probe card)。 - 可動台と、プローブカード挟み機構と、プローブカードとを少なくとも有し、該可動台はX−Y−Z三軸の移動を提供しテストするウェハを載せるために用いるプローブカードのウェハテストプローバー(prober)において、
前記プローブカードは、
円盤板状を呈するプローブ基板であって、第1表面と、第2表面と、該第2表面に設けた窪み部と、前記第1表面及び窪み部を垂直に貫通し且つ該プローブ基板の中心に対して環状に配列してなる第1スルーホールと、前記第1表面側の第1スルーホールの両側に対をなして配列した第1電気接点と、を設けてあるプローブ基板と、
前記プローブ基板の第2表面に突出するように設けてあり、テスト実施のためテストするウェハの接触に用いる複数のプローブ端子と、
前記プローブ基板と接触するZIFコネクタであって、前記第1スルーホールと対応するように該ZIFコネクタを貫通してなる第2スルーホールと、前記第1電気接点に接触するように対をなして配列した電気端子と、を設けてある、複数のZIFコネクタと、
前記第1スルーホールと第2スルーホールとを貫通し、前記ZIFコネクタを、前記プローブ基板の第1表面と接するように該プローブ基板から脱着自在、且つ該プローブ基板との接触力を調整自在に構成した、螺合アセンブリとを含み、
各ZIFコネクタに対し、前記螺合アセンブリを複数螺着するよう構成し、
前記螺合アセンブリの一端が、前記窪み部内に収納されることを特徴とする、
プローブカードのウェハテストプローバー(prober)。 - 可動台と、プローブカード挟み機構と、プローブカードとを少なくとも有し、該可動台はX−Y−Z三軸の移動を提供しテストするウェハを載せるために用い、該プローブカードは前記プローブカード挟み機構に挟んで固定されるプローバー(prober)を含むウェハテストシステムにおいて、
前記プローバー(prober)は、
円盤板状を呈するプローブ基板であって、第1表面と、第2表面と、該第2表面に設けた窪み部と、前記第1表面及び窪み部を垂直に貫通し且つ該プローブ基板の中心に対して環状に配列してなる第1スルーホールと、前記第1表面側の第1スルーホールの両側に対をなして配列した第1電気接点と、を設けてあるプローブ基板と、
前記プローブ基板の第2表面に突出するように設けてあり、テスト実施のためテストするウェハの接触に用いる複数のプローブ端子と、
前記プローブ基板と接触するZIFコネクタであって、前記第1スルーホールと対応するように該ZIFコネクタを貫通してなる第2スルーホールと、前記第1電気接点に接触するように対をなして配列した電気端子と、を設けてある、複数のZIFコネクタと、
前記プローブ基板の第1表面と接するように該プローブ基板から脱着自在、且つ該プローブ基板との接触力を調整自在に構成した、螺合アセンブリと、
前記ZIFコネクタが対応して接続する複数のZIFコネクタソケットを有するテストヘッド(tester)と、
前記テストヘッド(tester)のテスト信号を受信し、演算統計してウェハのテスト結果とする制御・演算装置と、
ウェハのテスト結果を出力する表示装置とを含み、
各ZIFコネクタに対し、前記螺合アセンブリを複数螺着するよう構成し、
前記螺合アセンブリの一端が、前記窪み部内に収納されることを特徴とする、
ウェハテストシステム。 - テスト基板であって、第1表面と、第2表面と、該第2表面に設けた窪み部と、前記第1表面及び窪み部を垂直に貫通した第1スルーホールと、前記第1表面側の第1スルーホールの両側に対をなして配列した第1電気接点と、を設けてあるテスト基板と、
前記テスト基板の第2表面に固装し、テストする集積回路素子を収納し、複数の垂直に貫通するテストプローバーの探針(pogo pin)を設置してある少なくとも1つのテストプローバー(socket)と、
前記テスト基板の第2表面に設置し、前記テストプローバーの探針に電気接触し、前記第1電気接点に電気導通する、複数の第2電気接点と、
前記テスト基板と接触するZIFコネクタであって、前記第1スルーホールと対応するように該ZIFコネクタを貫通してなる第2スルーホールと、前記第1電気接点に接触するように対をなして配列した電気端子と、を設けてある、複数のZIFコネクタと、
前記第1スルーホールと第2スルーホールとを貫通し、前記ZIFコネクタを、前記テスト基板の第1表面と接するように該プローブ基板から脱着自在、且つ該テスト基板との接触力を調整自在に構成した、螺合アセンブリとを含み、
各ZIFコネクタに対し、前記螺合アセンブリを複数螺着するよう構成し、
前記螺合アセンブリの一端が、前記窪み部内に収納されることを特徴とする、
ZIFコネクタを有するテストボード(Test board)。 - テストボードを含む集積回路素子テストシステムにおいて、
前記テストボードは、
テスト基板であって、第1表面と、第2表面と、該第2表面に設けた窪み部と、前記第1表面及び窪み部を垂直に貫通した第1スルーホールと、前記第1表面側の第1スルーホールの両側に対をなして配列した第1電気接点と、を設けてあるテスト基板と、
前記テスト基板の第2表面に固装し、テストする集積回路素子を収納し、複数の垂直に貫通するテストプローバーの探針(pogo pin)を設置してある少なくとも1つのテストプローバー(socket)と、
前記テスト基板の第2表面に設置し、前記テストプローバーの探針に電気接触し、前記第1電気接点に電気導通する複数の第2電気接点と、
前記テスト基板と接触するZIFコネクタであって、前記第1スルーホールと対応するように該ZIFコネクタを貫通してなる第2スルーホールと、前記第1電気接点に接触するように対をなして配列した電気端子と、を設けてある、複数のZIFコネクタと、
前記第1スルーホールと第2スルーホールとを貫通し、前記ZIFコネクタを、前記テスト基板の第1表面と接するように該テスト基板から脱着自在、且つ該テスト基板との接触力を調整自在に構成した、螺合アセンブリと、
複数のカートリッジを含み、カートリッジ内のテストする集積回路素子を上記テストボードに搬送してテストを実施し、かつ該テストする集積回路のテスト結果に基づき分類または等級分けを実施する分類装置と、
ZIFコネクタソケットを有し、該複数のZIFコネクタに対応して接続するために用いるテストヘッドと、
該テストヘッドのテスト信号を発信、受信、処理するコントローラとを有し、
各ZIFコネクタに対し、前記螺合アセンブリを複数螺着するよう構成し、
前記螺合アセンブリの一端が、前記窪み部内に収納されることを特徴とする、
集積回路素子テストシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096118656 | 2007-05-25 | ||
TW096118656A TW200846688A (en) | 2007-05-25 | 2007-05-25 | A testboard with ZIF connectors, method of assembling, integrated circuit testing system and testing method introduced by the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008292442A JP2008292442A (ja) | 2008-12-04 |
JP4783760B2 true JP4783760B2 (ja) | 2011-09-28 |
Family
ID=40071808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007205530A Expired - Fee Related JP4783760B2 (ja) | 2007-05-25 | 2007-08-07 | Zifコネクタを有するプローブカードとそのウェハテストシステム、テストボードおよびそのテストシステム |
Country Status (3)
Country | Link |
---|---|
US (1) | US20080290883A1 (ja) |
JP (1) | JP4783760B2 (ja) |
TW (1) | TW200846688A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104979720B (zh) * | 2014-04-08 | 2017-07-28 | 神讯电脑(昆山)有限公司 | 连接器结构 |
US11112448B2 (en) * | 2017-04-12 | 2021-09-07 | Kemitec Inc | Low insertion force connector assembly and semiconductor component test apparatus |
CN110568338A (zh) * | 2019-10-18 | 2019-12-13 | 厦门芯泰达集成电路有限公司 | 一种用于高分子聚合物正系数温度元件的测试装置 |
CN113406364A (zh) * | 2021-06-07 | 2021-09-17 | 一汽解放汽车有限公司 | 接线系统 |
KR102388161B1 (ko) * | 2021-07-26 | 2022-05-17 | 주식회사 디케이티 | 기판 검사장치 및 검사방법 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3552257A (en) * | 1969-04-11 | 1971-01-05 | Atsushi Tanabe | Fastener adapted for wire cage |
US3950058A (en) * | 1973-11-05 | 1976-04-13 | Lockheed Aircraft Corporation | Programmable wiring system and junction box for use therein |
US4266839A (en) * | 1979-07-06 | 1981-05-12 | E. I. Du Pont De Nemours And Company | Zero insertion force toggle link connector |
US4500836A (en) * | 1980-10-31 | 1985-02-19 | Pacific Western Systems, Inc. | Automatic wafer prober with programmable tester interface |
US4591217A (en) * | 1983-08-29 | 1986-05-27 | Gte Communication Systems Corporation | Low insertion force connection arrangement |
US4684194A (en) * | 1984-07-16 | 1987-08-04 | Trw Inc. | Zero insertion force connector |
JP2929948B2 (ja) * | 1994-09-20 | 1999-08-03 | 三菱電機株式会社 | プローブ式テストハンドラー及びそれを用いたicのテスト方法 |
JP3382059B2 (ja) * | 1995-04-28 | 2003-03-04 | 株式会社アドバンテスト | 半導体試験装置 |
DE19931337A1 (de) * | 1998-07-09 | 2000-01-27 | Advantest Corp | Befestigungsvorrichtung für Halbleiter-Bauelemente |
US6478596B2 (en) * | 1998-07-09 | 2002-11-12 | Advantest Corporation | Semiconductor component mounting apparatus |
JP2001013208A (ja) * | 1999-06-30 | 2001-01-19 | Mitsubishi Electric Corp | 半導体テスト治工具 |
US7396236B2 (en) * | 2001-03-16 | 2008-07-08 | Formfactor, Inc. | Wafer level interposer |
JP4689070B2 (ja) * | 2001-04-12 | 2011-05-25 | ルネサスエレクトロニクス株式会社 | 半導体素子試験装置およびこれを用いた半導体素子試験方法 |
KR20020096094A (ko) * | 2001-06-16 | 2002-12-31 | 삼성전자 주식회사 | 테스터 헤드용 프로브 카드 |
JP4118223B2 (ja) * | 2003-10-27 | 2008-07-16 | 日本圧着端子製造株式会社 | Zifコネクタ及びこれを用いた半導体試験装置 |
US8581610B2 (en) * | 2004-04-21 | 2013-11-12 | Charles A Miller | Method of designing an application specific probe card test system |
JP3875254B2 (ja) * | 2005-05-30 | 2007-01-31 | 株式会社アドバンテスト | 半導体試験装置及びインターフェースプレート |
JP2007227899A (ja) * | 2006-01-13 | 2007-09-06 | King Yuan Electronics Co Ltd | Zifコネクタつきプローブカード、その組立方法、ウェハテストシステム、及びそれを導入したウェハテスト方法 |
-
2007
- 2007-05-25 TW TW096118656A patent/TW200846688A/zh unknown
- 2007-08-07 JP JP2007205530A patent/JP4783760B2/ja not_active Expired - Fee Related
- 2007-08-13 US US11/889,397 patent/US20080290883A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
TW200846688A (en) | 2008-12-01 |
US20080290883A1 (en) | 2008-11-27 |
JP2008292442A (ja) | 2008-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7479794B2 (en) | Spring loaded probe pin assembly | |
JP4783760B2 (ja) | Zifコネクタを有するプローブカードとそのウェハテストシステム、テストボードおよびそのテストシステム | |
JP6525831B2 (ja) | コンタクトユニット及び検査治具 | |
JP5232382B2 (ja) | プローブチップ及びプローブカード | |
JP5991823B2 (ja) | 電気的接続装置及びその組立方法 | |
US8106672B2 (en) | Substrate inspection apparatus | |
US7639028B2 (en) | Probe card assembly with ZIF connectors | |
JP2008034173A (ja) | 検査用ソケット | |
US10295566B2 (en) | Method of providing a high density test contact solution | |
US20100026330A1 (en) | Testboard with zif connectors, method of assembling, integrated circuit test system and test method introduced by the same | |
US10712383B2 (en) | Inspection jig | |
CN101576576B (zh) | 探针卡组件以及使用于探针卡组件的中介装置 | |
JP2004342466A (ja) | 半導体装置用ソケットの組立方法 | |
TWI401437B (zh) | Probe card | |
KR20180046645A (ko) | 반도체 테스트 소켓 | |
JP4380373B2 (ja) | 電気抵抗測定用コネクター、電気抵抗測定用コネクター装置およびその製造方法並びに回路基板の電気抵抗測定装置および測定方法 | |
CN101329363A (zh) | 一种测试载板、集成电路元件测试系统与测试方法 | |
US6509752B1 (en) | Testing apparatus with mechanism for preventing damage to unit under test | |
US6685498B1 (en) | Logic analyzer testing method and configuration and interface assembly for use therewith | |
JP3722321B2 (ja) | 検査治具 | |
JP2000188162A (ja) | 接触子ユニット | |
KR101412114B1 (ko) | 검사 장치 | |
CN101329367A (zh) | 一种具有zif连接器之针测卡与其装配方法、晶片测试系统及测试方法 | |
TW200716994A (en) | Circuit board inspecting apparatus and circuit board inspecting method | |
US9933479B2 (en) | Multi-die interface for semiconductor testing and method of manufacturing same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100714 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110711 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |