JP2001013208A - 半導体テスト治工具 - Google Patents
半導体テスト治工具Info
- Publication number
- JP2001013208A JP2001013208A JP11185167A JP18516799A JP2001013208A JP 2001013208 A JP2001013208 A JP 2001013208A JP 11185167 A JP11185167 A JP 11185167A JP 18516799 A JP18516799 A JP 18516799A JP 2001013208 A JP2001013208 A JP 2001013208A
- Authority
- JP
- Japan
- Prior art keywords
- contact pin
- contact
- semiconductor test
- test jig
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 部品点数を削減することにより安価に構成す
ると共に、高周波テストに対応できる半導体テスト治工
具を提供する。 【解決手段】 引き出し内線８が埋設された多層基板３
にスルーホール３ａをあけ、このスルーホール内に半田
ボールと直接接触するコンタクトピン６を挿入し、更に
多層基板３の裏面側にはコンタクトピン６の高さ方向の
バラツキを吸収するシリコンゴム５を設ける。
ると共に、高周波テストに対応できる半導体テスト治工
具を提供する。 【解決手段】 引き出し内線８が埋設された多層基板３
にスルーホール３ａをあけ、このスルーホール内に半田
ボールと直接接触するコンタクトピン６を挿入し、更に
多層基板３の裏面側にはコンタクトピン６の高さ方向の
バラツキを吸収するシリコンゴム５を設ける。
Description
【０００１】
【発明の属する技術分野】この発明は半導体製造の最終
選別工程に使用される半導体テスト治工具に関するもの
である。
選別工程に使用される半導体テスト治工具に関するもの
である。
【０００２】
【従来の技術】ＢＧＡ，ＣＳＰのような半田ボールを接
触子とするデバイスは最終選別工程にて、ポゴピン方
式、挟み込み方式、板ばね方式の各種コンタクタを使用
し接触させている。図７はポゴピン方式による半導体テ
スト治工具を示す断面図であり、図において、１１はデ
バイス、１２はポゴピン、１３はソケット、１４は多層
基板、１５はケーブル、１６はスルーホールである。
触子とするデバイスは最終選別工程にて、ポゴピン方
式、挟み込み方式、板ばね方式の各種コンタクタを使用
し接触させている。図７はポゴピン方式による半導体テ
スト治工具を示す断面図であり、図において、１１はデ
バイス、１２はポゴピン、１３はソケット、１４は多層
基板、１５はケーブル、１６はスルーホールである。
【０００３】図８は板ばね方式による半導体テスト治工
具を示す断面図であり、図において、１７はデバイス、
１８は板ばね、１９はソケット、２０は多層基板、２１
はケーブル、２２はスルーホールである。図９は挟み込
み方式による半導体テスト治工具を示す断面図であり、
図において、２３はデバイス、２４は挟み込み部材、２
５はソケット、２６は多層基板、２７はケーブル、２８
はスルーホールである。
具を示す断面図であり、図において、１７はデバイス、
１８は板ばね、１９はソケット、２０は多層基板、２１
はケーブル、２２はスルーホールである。図９は挟み込
み方式による半導体テスト治工具を示す断面図であり、
図において、２３はデバイス、２４は挟み込み部材、２
５はソケット、２６は多層基板、２７はケーブル、２８
はスルーホールである。
【０００４】
【発明が解決しようとする課題】従来の半導体テスト治
工具は以上のように構成されているので、高周波でテス
トを行うデバイスの場合、コンタクトピンの線長がテス
トの質に大きく影響してくることになるが、上記挟み込
み方式、板ばね方式は安価であるが、十分な弾性を持た
せるため、線長を短くすることはできず、高速のテスト
は不可能である。又、ポゴピン方式は構造を変更するこ
とによって線長を短くすることは可能であるが、価格が
高いためテストコストに大きく影響してしまう。更にこ
れらコンタクタを取りつけたソケットはコンタクトの取
りつけ、保持機構のため部品点数も多く、ソケットコス
トを引き上げる要因となっている。
工具は以上のように構成されているので、高周波でテス
トを行うデバイスの場合、コンタクトピンの線長がテス
トの質に大きく影響してくることになるが、上記挟み込
み方式、板ばね方式は安価であるが、十分な弾性を持た
せるため、線長を短くすることはできず、高速のテスト
は不可能である。又、ポゴピン方式は構造を変更するこ
とによって線長を短くすることは可能であるが、価格が
高いためテストコストに大きく影響してしまう。更にこ
れらコンタクタを取りつけたソケットはコンタクトの取
りつけ、保持機構のため部品点数も多く、ソケットコス
トを引き上げる要因となっている。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、多層基板内に設置したコンタク
トピンを採用することにより、部品点数を削減し、安価
に構成できるとともに、高周波テストに対応できる半導
体テスト治工具を提供することを目的とする。
ためになされたもので、多層基板内に設置したコンタク
トピンを採用することにより、部品点数を削減し、安価
に構成できるとともに、高周波テストに対応できる半導
体テスト治工具を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明の請求項１に係
る半導体テスト治工具は、引き出し内線が埋設された多
層基板と、この多層基板にあけられたスルーホールの内
壁に接触して挿入されるコンタクトピンと、多層基板の
下部に設けられると共にコンタクトピンと接触端子（半
田ボール）の高さのバラツキを吸収する弾性材とを備え
たものである。
る半導体テスト治工具は、引き出し内線が埋設された多
層基板と、この多層基板にあけられたスルーホールの内
壁に接触して挿入されるコンタクトピンと、多層基板の
下部に設けられると共にコンタクトピンと接触端子（半
田ボール）の高さのバラツキを吸収する弾性材とを備え
たものである。
【０００７】この発明の請求項２に係る半導体テスト治
工具は、コンタクトピンの片側を斜めに切り落として構
成したものである。
工具は、コンタクトピンの片側を斜めに切り落として構
成したものである。
【０００８】この発明の請求項３に係る半導体テスト治
工具は、コンタクトピンの形状を大径部分と小径部分と
を有する２段構造で構成したものである。
工具は、コンタクトピンの形状を大径部分と小径部分と
を有する２段構造で構成したものである。
【０００９】この発明の請求項４に係る半導体テスト治
工具は、引き出し内線が埋設された多層基板と、この多
層基板にあけられたスルーホールに挿入されるばねとを
備えたものである。
工具は、引き出し内線が埋設された多層基板と、この多
層基板にあけられたスルーホールに挿入されるばねとを
備えたものである。
【００１０】この発明の請求項５に係る半導体テスト治
工具は、ばねの形状を大径部分と小径部分とを有する２
段構造で構成したものである。
工具は、ばねの形状を大径部分と小径部分とを有する２
段構造で構成したものである。
【００１１】
【発明の実施の形態】実施の形態１．以下、この発明の
実施形態を図について説明する。図１はこの発明の実施
の形態１による半導体テスト治工具を示す断面図、図２
は図１におけるＡ部拡大図である。図において、１はソ
ケット外形、２はデバイス、３は多層基板、４はケーブ
ル、５はシリコンゴムである。又、６はコンタクトピン
であり、接触が繰り返し確実に行なえるように表面が金
メッキ処理されている。７はコンタクトピン６と多層基
板３との間に設けられた金メッキ、８は多層基板３内に
埋め込まれた引き出し内線である。
実施形態を図について説明する。図１はこの発明の実施
の形態１による半導体テスト治工具を示す断面図、図２
は図１におけるＡ部拡大図である。図において、１はソ
ケット外形、２はデバイス、３は多層基板、４はケーブ
ル、５はシリコンゴムである。又、６はコンタクトピン
であり、接触が繰り返し確実に行なえるように表面が金
メッキ処理されている。７はコンタクトピン６と多層基
板３との間に設けられた金メッキ、８は多層基板３内に
埋め込まれた引き出し内線である。
【００１２】本実施形態においては、配線の引き回しは
多層基板３を使用し、この多層基板３には各層間へ配線
を引き回す為にスルーホールと呼ばれる貫通穴があけら
れており、このスルーホール３ａを使用し、デバイス２
から多層基板３までの距離を短くするよう構成する。ス
ルーホール３ａ内には半田ボールと直接接触するコンタ
クトピン６をその内壁に接触して挿入する。そしてこの
コンタクトピン６に弾性をもたせる為、多層基板３の裏
面には弾性材となるシリコンゴム５を敷き、コンタクト
ピン６の高さのバラツキ及び半田ボールの高さのバラツ
キを吸収するようにする。テスト信号はコンタクトピン
６から直接多層基板３を通る為、最短の経路となり、高
速テストが可能となる。又、コンタクトピン６は部品点
数が１点となり、安価に製造が可能である。
多層基板３を使用し、この多層基板３には各層間へ配線
を引き回す為にスルーホールと呼ばれる貫通穴があけら
れており、このスルーホール３ａを使用し、デバイス２
から多層基板３までの距離を短くするよう構成する。ス
ルーホール３ａ内には半田ボールと直接接触するコンタ
クトピン６をその内壁に接触して挿入する。そしてこの
コンタクトピン６に弾性をもたせる為、多層基板３の裏
面には弾性材となるシリコンゴム５を敷き、コンタクト
ピン６の高さのバラツキ及び半田ボールの高さのバラツ
キを吸収するようにする。テスト信号はコンタクトピン
６から直接多層基板３を通る為、最短の経路となり、高
速テストが可能となる。又、コンタクトピン６は部品点
数が１点となり、安価に製造が可能である。
【００１３】実施の形態２．本実施形態においては、コ
ンタクトピン６の形状を図３に示すように変更すること
によって、接触安定性を大きくするものである。即ち、
コンタクトピン６の下部片側を斜めに切りおとして傾斜
部６ａを形成することにより、コンタクトピン６とスル
ーホール３ａとの接触がより上方でなされることとな
り、電気的導通路が短くなる。また、コンタクトピン６
がスルーホール３ａの壁に２ヶ所ａ，ｂの側面部で確実
に接触するため、より安定した電気経路が得られる。更
に、実施の形態１の場合と同様、部品点数も削減でき
る。
ンタクトピン６の形状を図３に示すように変更すること
によって、接触安定性を大きくするものである。即ち、
コンタクトピン６の下部片側を斜めに切りおとして傾斜
部６ａを形成することにより、コンタクトピン６とスル
ーホール３ａとの接触がより上方でなされることとな
り、電気的導通路が短くなる。また、コンタクトピン６
がスルーホール３ａの壁に２ヶ所ａ，ｂの側面部で確実
に接触するため、より安定した電気経路が得られる。更
に、実施の形態１の場合と同様、部品点数も削減でき
る。
【００１４】実施の形態３．上記実施形態におけるコン
タクトピン６は、コンタクトピン自体に弾性がなく、シ
リコンゴム５が必要である。そこで図４に示すように、
コンタクトピンとして、表面が金メッキ処理されたばね
９を用いることによって、コンタクトと弾性との両方の
機能を兼ねそなえたものとすることができる。即ち、ば
ね９はスルーホール３ａの径よりも例えば＋０.０５ｍ
ｍ大きな径とし、これをスルーホール３ａ内に圧入する
ことにより、ばね９とスルーホール３ａの内壁との接触
を確実に行ない、安定した電気経路を確保することがで
きる。これによりシリコンゴムは不必要となり、部品点
数の削減となる。又、コンタクト部材がばねである為、
接触点も多くなり、安定した電気経路が得られる。
タクトピン６は、コンタクトピン自体に弾性がなく、シ
リコンゴム５が必要である。そこで図４に示すように、
コンタクトピンとして、表面が金メッキ処理されたばね
９を用いることによって、コンタクトと弾性との両方の
機能を兼ねそなえたものとすることができる。即ち、ば
ね９はスルーホール３ａの径よりも例えば＋０.０５ｍ
ｍ大きな径とし、これをスルーホール３ａ内に圧入する
ことにより、ばね９とスルーホール３ａの内壁との接触
を確実に行ない、安定した電気経路を確保することがで
きる。これによりシリコンゴムは不必要となり、部品点
数の削減となる。又、コンタクト部材がばねである為、
接触点も多くなり、安定した電気経路が得られる。
【００１５】実施の形態４．本実施形態においては、図
５に示すように、コンタクトピン６の形状を大径部分６
ｂと小径部分６ｃとを有する２段構造に形成したもので
ある。そして大径部分６ｂを多層基板３とシリコンゴム
５とで挟み込んで押さえ付けることにより、コンタクト
ピン６と多層基板３との接触性を向上させることができ
る。又、図６に示すように、ばね９の形状を同様に大径
部６ｂと小径部６ｃの２段構造とすることもでき、上記
と同様の効果を奏することができる。
５に示すように、コンタクトピン６の形状を大径部分６
ｂと小径部分６ｃとを有する２段構造に形成したもので
ある。そして大径部分６ｂを多層基板３とシリコンゴム
５とで挟み込んで押さえ付けることにより、コンタクト
ピン６と多層基板３との接触性を向上させることができ
る。又、図６に示すように、ばね９の形状を同様に大径
部６ｂと小径部６ｃの２段構造とすることもでき、上記
と同様の効果を奏することができる。
【００１６】
【発明の効果】この発明の請求項１に係る半導体テスト
治工具によれば、引き出し内線が埋設された多層基板
と、この多層基板にあけられたスルーホールの内壁に接
触して挿入されるコンタクトピンと、多層基板の下部に
設けられると共にコンタクトピンと接触してその高さの
バラツキを吸収する弾性材とを設けたので、高速テスト
が可能になると共に、部品点数が減るため安価に製造す
ることができる。
治工具によれば、引き出し内線が埋設された多層基板
と、この多層基板にあけられたスルーホールの内壁に接
触して挿入されるコンタクトピンと、多層基板の下部に
設けられると共にコンタクトピンと接触してその高さの
バラツキを吸収する弾性材とを設けたので、高速テスト
が可能になると共に、部品点数が減るため安価に製造す
ることができる。
【００１７】この発明の請求項２に係る半導体テスト治
工具によれば、コンタクトピンの片側を斜めに切り落と
して構成したので、接触安定性を向上させることができ
る。
工具によれば、コンタクトピンの片側を斜めに切り落と
して構成したので、接触安定性を向上させることができ
る。
【００１８】この発明の請求項３に係る半導体テスト治
工具によれば、コンタクトピンの形状を大径部分と小径
部分とを有する２段構造で構成したので、コンタクトピ
ンと多層基板との接触性を向上させることができる。
工具によれば、コンタクトピンの形状を大径部分と小径
部分とを有する２段構造で構成したので、コンタクトピ
ンと多層基板との接触性を向上させることができる。
【００１９】この発明の請求項４に係る半導体テスト治
工具によれば、引き出し内線が埋設された多層基板と、
この多層基板にあけられたスルーホールに挿入されるば
ねとを設けたので、部品点数を削減することができると
共に安定した電気経路を得ることができる。
工具によれば、引き出し内線が埋設された多層基板と、
この多層基板にあけられたスルーホールに挿入されるば
ねとを設けたので、部品点数を削減することができると
共に安定した電気経路を得ることができる。
【００２０】この発明の請求項５に係る半導体テスト治
工具によれば、ばねの形状を大径部分と小径部分とを有
する２段構造で構成したので、ばねと多層基板との接触
性を向上させることができる。
工具によれば、ばねの形状を大径部分と小径部分とを有
する２段構造で構成したので、ばねと多層基板との接触
性を向上させることができる。
【図１】 この発明の実施の形態１による半導体テスト
治工具を示す断面図である。
治工具を示す断面図である。
【図２】 図１におけるＡ部拡大図である。
【図３】 この発明の実施の形態２による半導体テスト
治工具を示す断面図である。
治工具を示す断面図である。
【図４】 この発明の実施の形態３による半導体テスト
治工具を示す断面図である。
治工具を示す断面図である。
【図５】 この発明の実施の形態４による半導体テスト
治工具を示す断面図である。
治工具を示す断面図である。
【図６】 この発明の実施の形態４による半導体テスト
治工具を示す断面図である。
治工具を示す断面図である。
【図７】 従来の半導体テスト治工具を示す断面図であ
る。
る。
【図８】 従来の半導体テスト治工具を示す断面図であ
る。
る。
【図９】 従来の半導体テスト治工具を示す断面図であ
る。
る。
３ 多層基板、３ａ スルーホール、５ 弾性材、６
コンタクトピン、６ａ傾斜部、８ 引き出し内線、９
ばね。
コンタクトピン、６ａ傾斜部、８ 引き出し内線、９
ばね。
Claims (5)
- 【請求項１】 引き出し内線が埋設された多層基板と、
この多層基板にあけられたスルーホールの内壁に接触し
て挿入されるコンタクトピンと、上記多層基板の下部に
設けられると共に上記コンタクトピンの高さのバラツキ
を吸収する弾性材を備えたことを特徴とする半導体テス
ト治工具。 - 【請求項２】 コンタクトピンの片側を斜めに切り落と
して構成したことを特徴とする請求項１記載の半導体テ
スト治工具。 - 【請求項３】 コンタクトピンの形状を大径部分と小径
部分とを有する２段構造で構成したことを特徴とする請
求項１記載の半導体テスト治工具。 - 【請求項４】 引き出し内線が埋設された多層基板と、
この多層基板にあけられたスルーホールに挿入されるば
ねとを備えたことを特徴とする半導体テスト治工具。 - 【請求項５】 ばねの形状を大径部分と小径部分とを有
する２段構造で構成したことを特徴とする請求項４記載
の半導体テスト治工具。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11185167A JP2001013208A (ja) | 1999-06-30 | 1999-06-30 | 半導体テスト治工具 |
| US09/568,537 US20020075025A1 (en) | 1999-06-30 | 2000-05-11 | Semiconductor testing tool |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11185167A JP2001013208A (ja) | 1999-06-30 | 1999-06-30 | 半導体テスト治工具 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001013208A true JP2001013208A (ja) | 2001-01-19 |
Family
ID=16166014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11185167A Pending JP2001013208A (ja) | 1999-06-30 | 1999-06-30 | 半導体テスト治工具 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020075025A1 (ja) |
| JP (1) | JP2001013208A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8043103B2 (en) | 2008-03-19 | 2011-10-25 | Fujitsu Limited | Electronic component connecting apparatus, electronic unit and electronic apparatus |
| WO2017060946A1 (ja) * | 2015-10-05 | 2017-04-13 | ユニテクノ株式会社 | 検査用基板 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7045889B2 (en) * | 2001-08-21 | 2006-05-16 | Micron Technology, Inc. | Device for establishing non-permanent electrical connection between an integrated circuit device lead element and a substrate |
| US7049693B2 (en) * | 2001-08-29 | 2006-05-23 | Micron Technology, Inc. | Electrical contact array for substrate assemblies |
| US6867608B2 (en) * | 2002-07-16 | 2005-03-15 | Aehr Test Systems | Assembly for electrically connecting a test component to a testing machine for testing electrical circuits on the test component |
| EP1523685A2 (en) * | 2002-07-16 | 2005-04-20 | AEHR Test Systems | Assembly for connecting a test device to an object to be tested |
| TW200846688A (en) * | 2007-05-25 | 2008-12-01 | King Yuan Electronics Co Ltd | A testboard with ZIF connectors, method of assembling, integrated circuit testing system and testing method introduced by the same |
| US20100026330A1 (en) * | 2007-08-13 | 2010-02-04 | Yuan-Chi Lin | Testboard with zif connectors, method of assembling, integrated circuit test system and test method introduced by the same |
| US8550840B2 (en) | 2011-11-16 | 2013-10-08 | International Business Machines Corporation | Plug and receptacle arrangement with connection sensor |
| US11561243B2 (en) | 2019-09-12 | 2023-01-24 | International Business Machines Corporation | Compliant organic substrate assembly for rigid probes |
| US11322473B2 (en) | 2019-09-12 | 2022-05-03 | International Business Machines Corporation | Interconnect and tuning thereof |
-
1999
- 1999-06-30 JP JP11185167A patent/JP2001013208A/ja active Pending
-
2000
- 2000-05-11 US US09/568,537 patent/US20020075025A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8043103B2 (en) | 2008-03-19 | 2011-10-25 | Fujitsu Limited | Electronic component connecting apparatus, electronic unit and electronic apparatus |
| WO2017060946A1 (ja) * | 2015-10-05 | 2017-04-13 | ユニテクノ株式会社 | 検査用基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020075025A1 (en) | 2002-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7681309B2 (en) | Method for interconnecting an integrated circuit multiple die assembly | |
| KR100502119B1 (ko) | 접촉 구조물 및 그 조립 기구 | |
| KR100454546B1 (ko) | 실리콘 핑거 콘택터를 구비한 콘택트 구조물과 이를이용한 토탈 스택-업 구조물 | |
| TW200831907A (en) | Contact probe and socket for testing semiconductor chips | |
| KR20040089244A (ko) | 프로브 카드의 니들 어셈블리 | |
| JP2001013208A (ja) | 半導体テスト治工具 | |
| KR101641276B1 (ko) | 반도체 패키지 검사용 소켓 및 그 제조 방법 | |
| JP2001255340A (ja) | コンタクトプローブ及び該コンタクトプローブを設けたｉｃパッケージ検査用ソケット | |
| US7474113B2 (en) | Flexible head probe for sort interface units | |
| KR200316878Y1 (ko) | 볼 그리드 어레이(ｂｇａ) 패키지용 테스트 소켓 | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| JP2004085260A (ja) | プローブピン及びコンタクタ | |
| JP2002333453A (ja) | プローブコンタクタ | |
| KR200311472Y1 (ko) | 반도체 패키지 테스트용 기판 커넥터 | |
| JP2003084040A (ja) | 半導体検査装置の製造方法および半導体検査装置 | |
| KR200328984Y1 (ko) | 고주파수용 테스트소켓 | |
| TW201730565A (zh) | 測試探針單元組 | |
| KR200287947Y1 (ko) | 반도체장치 테스트용 다용도 소켓 | |
| JP2002243795A (ja) | ベアチップキャリア、及び半導体装置の製造方法 | |
| JPH0555316A (ja) | プローブカード | |
| KR20230060778A (ko) | 테스트 장치 | |
| JPH08136579A (ja) | コンタクトプローブ | |
| JP2001052824A (ja) | インターコネクタ | |
| KR100271630B1 (ko) | 와이어리드 패키지의 번인 검사 장치 | |
| KR20000050570A (ko) | 칩의 검사를 위해 임시로 사용되는 캐리어 패키지 |