JP4778275B2 - エレクトロルミネセンスディスプレイの製造方法 - Google Patents

Description

本発明は、ＥＬ（エレクトロルミネセンス）ディスプレイの製造方法に関し、さらに詳細にはＥＬディスプレイの画素領域の製造方法に関するものである。

近年、フラットパネルディスプレイ技術が急速に進歩し続けている。
この技術向上の要因の一つは、ガラス等の基板上に薄膜トランジスタ（ＴＦＴ）を製造する技術が成熟してきたからである。

一方で、バックライトが必要な液晶ディスプレイ（ＬＣＤ）の液晶材料とは別に、有機発光ダイオード（ＯＬＥＤ）等の自発光性のＥＬディスプレイが重点的に研究されている。このような自発光性のＥＬディスプレイは、自ら発光可能であるため、それ自体が輝度を有し、バックライトを備えた液晶ディスプレイ（ＬＣＤ）より明るい画像を呈しうる。

図１は、従来のＥＬディスプレイ１０の断面図を示す。

以下、図１を参照してＥＬディスプレイ１０の構成を説明する。

ＥＬディスプレイ１０は、薄膜トランジスタ（ＴＦＴ）領域１１０と、画素領域１２０と、を有する。

さらに、上記薄膜トランジスタ領域１１０には、基板１３０、窒化シリコンバッファ層１３２、酸化シリコンバッファ層１３４、ゲート酸化層１３６、及び中間誘電（ＩＬＤ）層１３８が備えられている。

また、上記薄膜トランジスタ領域１１０には、基板１３０、窒化シリコンバッファ層１３２、酸化シリコンバッファ層１３４、インジウムスズ酸化物（ＩＴＯ）層１４０、有機発光層１４２、及び陰極層１４４が備えられている。
特開平１０−２８９７８５号公報

しかし、当該ＥＬディスプレイ１０の形成過程で、画素領域１２０に当初より蒸着されているゲートたる酸化層（以下「ゲート酸化層」という。）１３６及びＩＬＤ層１３８がＥＬディスプレイ１０の発光強度を低下させうるため、ゲート酸化層１３６及びＩＬＤ層１３８を除去することが必要とされる。
当該除去には、フォトリソグラフィ技術が適用され、画素領域１２０のゲート酸化層１３６及びＩＬＤ層１３８を露光するためのウインドウ部が画定され、当該露光処理が行われる。その後この露光部分がエッチングにより除去され、その下の酸化シリコンバッファ層１３４を露出する。その後、ＩＴＯ層１４０及び有機発光層１４２を、その上に順に蒸着することにより図１に示される構造が形成される。

しかし、このような従来の方法は非平坦表面を生成してしまう（元来平坦にすべき当該デバイス内の表面を非均一にしてしまう）欠点を持つ。

すなわち、ゲート酸化層１３６と、その下の酸化シリコンバッファ層１３４の、各層に対して選択的なエッチングが困難である（すなわち各層に対するエッチング選択性（ＥＴＣＨ ＳＥＬＥＣＴＩＶＩＴＹ）が低い。以下同様。）ことから、各層を選択的エッチングする際のエッチング工程の完了時（エンドポイント）を適切に制御することが難しい。

そのため、画素領域１２０中の酸化シリコンバッファ層１３４に図１に示されているような凹凸部を有する非平坦表面１５０が形成され、その後に形成するＩＴＯ層１４０及び有機発光層１４２に、当該非平坦表面１５０の凹凸が反映された非平坦表面１５２、１５４が順々に形成されてしまい、もってこの非平坦表面１５０を介した画像に乱れが生じ、ＥＬディスプレイ１０の画像表示性能（発光能力）が大幅に減少させられるという問題が生じていた。

したがって、以上のような従来の問題点を解決するようなＥＬディスプレイの製造方法、すなわち画素領域の材料層の非平坦面を改善する製造方法が望まれているのである。もって、本発明の目的は、上述の非平坦表面が形成されないようなＥＬディスプレイの画素領域の製造方法を提供することにある。

上記課題を解決するための手段を以下述べることとする。

本発明は、ＥＬディスプレイの少なくとも一つの画素領域を製造する方法を提供する。該ＥＬディスプレイの少なくとも一つの画素領域を製造する方法は、基板上に、少なくとも一つのバッファ層を形成する工程と、前記バッファ層上に、エッチング停止層を形成する工程と、前記エッチング停止層上に、少なくとも一つの中間層を形成する工程と、前記エッチング停止層に対し選択的にエッチング可能な前記中間層を、該中間層のエッチング速度は前記エッチング停止層のエッチング速度より速いエッチング速度でエッチングし、前記エッチング停止層を露出する工程と、前記バッファ層に対し選択的にエッチング可能な前記エッチング停止層を、該エッチング停止層のエッチングレート速度は前記バッファ層のエッチング速度の２０倍以上のエッチング速度でエッチングし、前記バッファ層を露出する工程と、前記露出したエッチング停止層の一部、または中間層の一部の上に、ＴＦＴのソース／ドレインと接続する導電層を形成する工程と、前記露出したバッファ層の上に、前記導電層と接続する画素電極層を形成する工程とを備えることを特徴とする。

ここで、「選択エッチングレート」とは、少なくとも２つの層についてそれぞれ選択的にエッチ（ＥＴＣＨ）可能なエッチング速度を変えエッチ比をもたらすようにすることで、各層を順々に別個にエッチングするためのパラメータをいう。すなわち、「選択エッチングレート」にいう「レート」とは英語では”ＲＡＴＥ”に相当するものであるが、この”ＲＡＴＥ”には一般に「比」、「速度」等の意味を持つが本願では前者の「比」の意味で使われている（本願のすべての箇所について同様）。

本発明は、前記エッチング停止層を露出する工程において、前記中間層のエッチング速度が前記エッチング停止層のエッチング速度の２０倍以上であることを特徴とする上記のＥＬディスプレイの少なくとも一つの画素領域の製造方法を提供する。
そのために前記中間層がエッチングされているときに、前記エッチング停止層がエッチングされず、もって、エッチング選択性（ＥＴＣＨＩＮＧ ＳＥＬＥＣＴＩＶＩＴＹ）が前記中間層と前記エッチング停止層に適用されるのである。

本発明は、前記バッファ層を露出する工程において、前記エッチング停止層のエッチング速度が前記バッファ層のエッチング速度の２０倍以上であることを特徴とする上記のＥＬディスプレイの少なくとも一つの画素領域の製造方法を提供する。

そのために前記エッチング停止層がエッチングされているときに、前記バッファ層がエッチングされず、もって、エッチング選択性（ＥＴＣＨＩＮＧ ＳＥＬＥＣＴＩＶＩＴＹ）が前記エッチング停止層と前記バッファ層に適用されるのである。

本発明は、前記バッファ層が酸化シリコン層であることを特徴とする上記のＥＬディスプレイの少なくとも一つの画素領域の製造方法を提供する。

本発明は、前記エッチング停止層がポリシリコン層であることを特徴とする上記のＥＬディスプレイの少なくとも一つの画素領域の製造方法を提供する。

本発明は、前記中間層が酸化シリコン層であることを特徴とする上記のＥＬディスプレイの少なくとも一つの画素領域の製造方法を提供する。

本発明は、前記中間層がオーバーエッチングされることを特徴とする上記のＥＬディスプレイの少なくとも一つの画素領域の製造方法を提供する。

本発明は、前記エッチング停止層がオーバーエッチングされることを特徴とする上記のＥＬディスプレイの少なくとも一つの画素領域の製造方法を提供する。

本発明は、ＥＬディスプレイの少なくとも一つの画素領域を製造する方法であって、基板上に、第１バッファ層を形成する工程と、前記第１バッファ層上に、第２バッファ層を形成する工程と、前記第２バッファ層上に、エッチング停止層を形成する工程と、前記エッチング停止層上に、第１中間層を形成する工程と、前記第１中間層上に、第２中間層を形成する工程と、前記第１中間層及び前記第２中間層は前記エッチング停止層に対して選択的にエッチング可能であり、前記第1中間層及び前記第２中間層を、該第1及び第２中間層のエッチング速度は前記エッチング停止層のエッチング速度より速いエッチング速度でエッチングして、前記エッチング停止層を露出する工程と、前記エッチング停止層は、前記第２バッファ層に対し、選択的にエッチング可能であり、前記エッチング停止層を、該エッチング停止層のエッチング速度は前記第２バッファ層のエッチング速度の２０倍以上のエッチング速度でエッチングして、前記第２バッファ層を露出する工程と、前記露出したエッチング停止層の一部、または第２中間層の一部の上に、ＴＦＴのソース／ドレインと接続する導電層を形成する工程と、前記露出した第２バッファ層の上に、前記導電層と接続する画素電極層を形成する工程とを備えることを特徴とするＥＬディスプレイの少なくとも一つの画素領域の製造方法を提供する。

本発明は、前記エッチング停止層を露出する工程において、前記第１中間層及び前記第２中間層のエッチング速度が前記エッチング停止層のエッチング速度の２０倍以上であることを特徴とする上記のＥＬディスプレイの少なくとも一つの画素領域の製造方法を提供する。

そのために前記第１中間層がエッチングされているときに、前記エッチング停止層がエッチングされず、もって、エッチング選択性が前記第１中間層と前記エッチング停止層に適用されるのである。

本発明は、前記第２バッファ層を露出する工程において、前記エッチング停止層のエッチング速度が前記第２バッファ層のエッチング速度の２０倍以上であることを特徴とする上記のＥＬディスプレイの少なくとも一つの画素領域の製造方法を提供する。

そのために前記エッチング停止層がエッチングされているときに、前記第２バッファ層がエッチングされず、もって、エッチング選択性が前記エッチング停止層と前記第２バッファ層に適用されるのである。

本発明は、前記第２バッファ層が酸化シリコン層であることを特徴とする上記のＥＬディスプレイの少なくとも一つの画素領域の製造方法を提供する。

本発明は、前記エッチング停止層がポリシリコン層であることを特徴とする上記のＥＬディスプレイの少なくとも一つの画素領域の製造方法を提供する。

本発明は、前記第１中間層が酸化シリコン層であることを特徴とする上記のＥＬディスプレイの少なくとも一つの画素領域の製造方法を提供する。

本発明は、バッファ酸化物エッチング液（ＢＯＥ液）により前記第１中間層をエッチングすることを特徴とする上記のＥＬディスプレイの少なくとも一つの画素領域の製造方法を提供する。

本発明は、塩素プラズマにより前記エッチング停止層をエッチングすることを特徴とする上記のＥＬディスプレイの少なくとも一つの画素領域の製造方法を提供する。

本発明は、ＥＬディスプレイの少なくとも一つの画素領域を製造する方法であって、基板上に、少なくとも一つの酸化シリコンからなるバッファ層を形成する工程と、前記バッファ層上に、ポリシリコンからなるエッチング停止層を形成する工程と、前記エッチング停止層上に、少なくとも一つの酸化シリコンからなる中間層を形成する工程と、前記中間層は前記エッチング停止層に対して選択的にエッチング可能であり、前記中間層を、該中間層のエッチング速度は前記エッチング停止層のエッチング速度の２０倍以上のエッチング速度でエッチングし、前記エッチング停止層を露出する工程と、前記エッチング停止層は前記バッファ層に対して選択的にエッチング可能であり、前記エッチング停止層を、該エッチング停止層のエッチング速度は前記バッファ層のエッチング速度の２０倍以上のエッチング速度でエッチングして前記バッファ層を露出し、もって当該露出されたバッファ層の表面平坦度を向上する工程と、前記露出したバッファ層の上に、ＴＦＴのソース／ドレインと接続する導電層を形成する工程と、前記露出したバッファ層の上に、前記導電層と接続する画素電極層を形成する工程とを備えることを特徴とするＥＬディスプレイの少なくとも一つの画素領域の製造方法を提供する。

本発明は、ＥＬディスプレイの少なくとも一つの画素領域の製造方法を開示し、画素領域中に形成される材料層表面の平坦度を向上し、エッチング停止層並びに第１バッファ層及び第２バッファ層のそれぞれにエッチング選択性が付与されている。そしてエッチング停止層の存在により、第１バッファ層のエッチングが容易に制御でき、且つ、エッチング時にその下のゲート酸化層に対し何ら影響を与えず、続いて、エッチング停止層を除去するが、この際、第２バッファ層は略平坦な表面を維持することができ、ＥＬディスプレイの全体画像表示性能（発光能力）を改善する。

本発明を実施するための最良の形態について、実施例を通じて説明する。

図２から図９は、本発明の実施例１によるＥＬディスプレイ中の画素領域２００の製造工程を示す図である。

以下、図２から図９を参照して第１実施例を説明する。

まず、図２を参照して説明すると、化学気相蒸着（ＣＶＤ）、減圧化学気相蒸着（ＬＰＣＶＤ）、又はプラズマ化学気相成長法（ＰＥＣＶＤ）等の製造工程により、基板２１０上に、第１バッファ層２２０が形成される。この第１バッファ層２２０は、窒化シリコン等の誘電材料からなり、基板２１０は、ガラス、石英、ポリマー等の材料により構成される。しかし基板２１０の構成材料これらに限定されない。

次に、図３を参照して説明すると、ＣＶＤ、ＬＰＣＶＤ、ＰＥＣＶＤ等の工程により、
第１バッファ層２２０上に第２バッファ層２３０が形成される。この第２バッファ層２３０は、酸化シリコン（ＳｉＯｘ）層により構成される。これらの第１バッファ層２２０及び第２バッファ層２３０は、ＴＦＴ領域（図示しない）へと延在するようにすることもできる。

次に、図４を参照して説明すると、第２バッファ層２３０上にエッチング停止層２４０を形成する。この第２バッファ層２３０は厚さ５００Åのポリシリコンから構成される。

そして、さらに以下の２つの工程が提供される。

１つは、ポリシリコンを画素領域２００とＴＦＴ領域（図示しない）中に堆積する工程である。もう一つは、ポリシリコンに対しエッチバックを施し、ＴＦＴ領域（図示しない）中にソース及びドレインを形成し、画素領域２００中にエッチング停止層２４０を形成する工程である。エッチング停止層２４０並びにソース及びドレインは、どれも、同様のポリシリコンにより構成されるので、別途にマスクを追加する必要がなく製造コストが抑制される。

また、エッチング停止層２４０は、その材料が第１バッファ層２２０及び第２バッファ層２３０とのエッチング選択性を有するものであればいかなるものでもよい。

次に、図５を参照して説明すると、エッチング停止層２４０上に第１中間層２５０が形 成される。第１中間層は厚さ約１０００Åの酸化シリコン層である。そして、この酸化シリコン層がＴＦＴ領域（図示しない）まで延在するようにしてもよい。本実施例中のＴＦＴ領域中の第１中間層２５０はゲート酸化層である。

次に、図６を参照して説明すると、第１中間層２５０上に第２中間層２６０が形成される。第２中間層２６０は厚さ約２５００Åの酸化シリコン層である。そして、この酸化シリコン層がＴＦＴ領域（図示しない）まで延在するようにしてもよい。本実施例中のＴＦＴ領域中の第２中間層２６０はＩＬＤ層である。

次に、図７を参照して説明すると、ウェットエッチング、ドライエッチング等のエッチング法を適用することにより、第１バッファ層２２０及び第２バッファ層２３０に対しエッチバックを施す。この際使用するエッチング剤は、第１中間層２５０、第２中間層２６０、及びエッチング停止層２４０に対し、一定のエッチング選択比を有するものである（すなわちそれぞれの層を一定の比率かつ互いに異なるエッチング速度で選択的にエッチングするものである。）。

例えば、ＢＯＥ（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｔｃｈ）を利用し、酸化シリコンが主要材料である第１中間層２５０及び第２中間層２６０を、エッチングするエッチング方法が考えられる。このＢＯＥは、フッ化水素ＨＦとフッ化アンモニウムＮＨ_４Ｆとの混合物で、かつ、ポリシリコンよりも酸化シリコンに対し高いエッチング選択性を提供する。もって、エッチング停止層２４０の表面平坦度に影響を与えずに、第１中間層２５０及び第２中間層２６０を除去することができるのである。

ここで「表面一致度」なる以下の計算式に基づくパラメータを導入する。
「表面一致度」＝［（最大厚さ−最小厚さ）／（最大厚さ＋最小厚さ）］
×１００％

つまり、第１中間層２５０は、オーバーエッチングされる。この例において、酸化シリコンとポリシリコンとのエッチング速度の比が２０以上であるため、エンドポイントにおけるエッチング量は、反応する反応物、及び／又は、生成物の濃度を検出することにより、簡単に測定できる。

次に、図８を参照して説明すると、エッチング停止層２４０とその下の第２バッファ層２３０に対し、高選択性を有するエッチング液を利用し、エッチング停止層２４０に対しエッチバックを実行する。

例えば、塩素プラズマにより、ポリシリコンを備えるエッチング停止層２４０をエッチングし、酸化シリコンに対して塩素プラズマは、ポリシリコンにとって高いエッチング選択比を有するので、第２バッファ層２３０に表面平坦度に影響を与えずにエッチング停止層２４０を除去することができる。つまり、エッチング停止層２４０がオーバーエッチングされるのである。この例では、ポリシリコンと酸化シリコンとのエッチング速度の比が２０以上であるので、第２バッファ層２３０の表面平坦度を劣化させることなくことなく、もって表面平坦度を向上することができる。

第２バッファ層の一致度の実験結果を以下の表１に示した。この結果は、走査型電子顕微鏡（ＳＥＭ）により断面観察を行い、約５００Åの第１バッファ層の３２０ｍｍ×４００ｍｍ角の基板において２００ｍｍ×２００ｍｍの範囲内で同一行及び同一列において点間距離を１００ｍｍとして９点について厚さを測定した。

さらに、図９を参照して説明すると、導電層２７０を形成し、ＴＦＴ領域中のソースとドレインをそれぞれ電気的に接続する。
最後に、図１０を参照して説明すると、ＩＴＯ層等の画素電極層２８０が、第２バッファ層２３０と第２中間層２６０上に形成され、かつ平坦な表面を有するので、ＥＬディスプレイの全体の画像表示を性能を向上することができる。

図１１から図１４は、本発明の第２実施例によるＥＬディスプレイ中の画素領域３００の製造工程を示す図である。

まず、図１１を参照して説明すると、図２から図７で示されるのと同様の工程により、画素領域３００中に、図１１のような構造を形成する。この構造は、基板３１０、第１バッファ層３２０、第２バッファ層３３０、エッチング停止層３４０、第１中間層３５０、及び第２中間層３６０を備える。

次に、図１２を参照して説明すると、導電層３７０が、第１中間層３５０及び第２中間層３６０の一部とエッチング停止層３４０上に形成される。

次に、図１３を参照して説明すると、導電層３７０に被覆されないエッチング停止層３４０が除去され、かつ高いエッチング選択比を有するので、当該エッチングがその下の第１中間層３５０の表面平坦度に悪影響を与えないのである。

さらに、図１４を参照して説明すると、露出した第２バッファ層３３０と第２中間層３６０上に画素電極層３８０が形成される。

本願では好ましい実施例を前述の通り示したが、上記実施例は決して本発明の技術的範囲を限定するものではない。すなわち、当業者により本発明の技術的思想の範囲内で各種の変形例を採用することができることに留意されたい。

本発明はＥＬディスプレイの発光能力を向上させることができる。

公知のＥＬディスプレイの断面図である。 本発明に係る実施例１によるＥＬディスプレイ中の画素領域の製造工程を示す。 本発明に係る実施例１によるＥＬディスプレイ中の画素領域の製造工程を示す。 本発明に係る実施例１によるＥＬディスプレイ中の画素領域の製造工程を示す。 本発明に係る実施例１によるＥＬディスプレイ中の画素領域の製造工程を示す。 本発明に係る実施例１によるＥＬディスプレイ中の画素領域の製造工程を示す。 本発明に係る実施例１によるＥＬディスプレイ中の画素領域の製造工程を示す。 本発明に係る実施例１によるＥＬディスプレイ中の画素領域の製造工程を示す。 本発明に係る実施例１によるＥＬディスプレイ中の画素領域の製造工程を示す。 本発明に係る実施例１によるＥＬディスプレイ中の画素領域の製造工程を示す。 本発明に係る実施例２によるＥＬディスプレイ中の画素領域の製造工程を示す。 本発明に係る実施例２によるＥＬディスプレイ中の画素領域の製造工程を示す。 本発明に係る実施例２によるＥＬディスプレイ中の画素領域の製造工程を示す。 本発明に係る実施例２によるＥＬディスプレイ中の画素領域の製造工程を示す。

１０ ＥＬディスプレイ
１１０ 薄膜トランジスタ（ＴＦＴ）領域
１２０、２００、３００ 画素領域
１３０、２１０、３１０ 基板
１３２ 窒化シリコンバッファ層
１３４ 酸化シリコンバッファ層
１３６ ゲート酸化層
１３８ 中間誘電（ＩＬＤ）層
１４０ ＩＴＯ層
１４２ 有機発光層
１４４ 陰極層
２２０、３２０ 第１バッファ層
２３０、３３０ 第２バッファ層
２４０、３４０ エッチング停止層
２５０、３５０ 第１中間層
２６０、３６０ 第２中間層
２７０、３７０ 導電層
２８０、３８０ 画素電極層

Claims (15)

1. ＥＬディスプレイの少なくとも一つの画素領域を製造する方法であって、
   基板上に、少なくとも一つのバッファ層を形成する工程と、
   前記バッファ層上に、エッチング停止層を形成する工程と、
   前記エッチング停止層上に、少なくとも一つの中間層を形成する工程と、
   前記エッチング停止層に対し選択的にエッチング可能な前記中間層を、該中間層のエッチング速度は前記エッチング停止層のエッチング速度より速いエッチング速度でエッチングし、前記エッチング停止層を露出する工程と、
   前記バッファ層に対し選択的にエッチング可能な前記エッチング停止層を、該エッチング停止層のエッチング速度は前記バッファ層のエッチング速度の２０倍以上のエッチング速度でエッチングし、前記バッファ層を露出する工程と、
   前記露出したエッチング停止層の一部、または中間層の一部の上に、ＴＦＴのソース／ドレインと接続する導電層を形成する工程と、
   前記露出したバッファ層の上に、前記導電層と接続する画素電極層を形成する工程と、
   を備えることを特徴とするＥＬディスプレイの少なくとも一つの画素領域の製造方法。
2. 前記エッチング停止層を露出する工程において、前記中間層のエッチング速度は前記エッチング停止層のエッチング速度の２０倍以上であることを特徴とする請求項１に記載のＥＬディスプレイの少なくとも一つの画素領域の製造方法。
3. 前記バッファ層が酸化シリコン層であることを特徴とする請求項１に記載のＥＬディスプレイの少なくとも一つの画素領域の製造方法。
4. 前記エッチング停止層がポリシリコン層であることを特徴とする請求項１に記載のＥＬディスプレイの少なくとも一つの画素領域の製造方法。
5. 前記中間層が酸化シリコン層であることを特徴とする請求項１に記載のＥＬディスプレイの少なくとも一つの画素領域の製造方法。
6. 前記中間層がオーバーエッチングされることを特徴とする請求項１に記載のＥＬディスプレイの少なくとも一つの画素領域の製造方法。
7. 前記エッチング停止層がオーバーエッチングされることを特徴とする請求項１に記載のＥＬディスプレイの少なくとも一つの画素領域の製造方法。
8. ＥＬディスプレイの少なくとも一つの画素領域を製造する方法であって、
   基板上に、第１バッファ層を形成する工程と、
   前記第１バッファ層上に、第２バッファ層を形成する工程と、
   前記第２バッファ層上に、エッチング停止層を形成する工程と、
   前記エッチング停止層上に、第１中間層を形成する工程と、
   前記第１中間層上に、第２中間層を形成する工程と、
   前記第１中間層及び前記第２中間層は前記エッチング停止層に対して選択的にエッチング可能であり、前記第１中間層及び前記第２中間層を、該第１及び第２中間層のエッチング速度は前記エッチング停止層のエッチング速度より速いエッチング速度でエッチングして、前記エッチング停止層を露出する工程と、
   前記エッチング停止層は、前記第２バッファ層に対し、選択的にエッチング可能であり、前記エッチング停止層を、該エッチング停止層のエッチング速度は前記第２バッファ層のエッチング速度の２０倍以上のエッチング速度でエッチングして、前記第２バッファ層を露出する工程と、
   前記露出したエッチング停止層の一部、または第２中間層の一部の上に、ＴＦＴのソース／ドレインと接続する導電層を形成する工程と、
   前記露出した第２バッファ層の上に、前記導電層と接続する画素電極層を形成する工程と、
   を備えることを特徴とするＥＬディスプレイの少なくとも一つの画素領域の製造方法。
9. 前記エッチング停止層を露出する工程において、前記第１中間層及び前記第２中間層のエッチング速度は前記エッチング停止層のエッチング速度の２０倍以上であることを特徴とする請求項８に記載のＥＬディスプレイの少なくとも一つの画素領域の製造方法。
10. 前記第２バッファ層が酸化シリコン層であることを特徴とする請求項８に記載のＥＬディスプレイの少なくとも一つの画素領域の製造方法。
11. 前記エッチング停止層がポリシリコン層であることを特徴とする請求項８に記載のＥＬディスプレイの少なくとも一つの画素領域の製造方法。
12. 前記第１中間層が酸化シリコン層であることを特徴とする請求項８に記載のＥＬディスプレイの少なくとも一つの画素領域の製造方法。
13. バッファ酸化物エッチング液（ＢＯＥ液）により、前記第１中間層をエッチングすることを特徴とする請求項８に記載のＥＬディスプレイの少なくとも一つの画素領域の製造方法。
14. 塩素プラズマにより、前記エッチング停止層をエッチングすることを特徴とする請求項８に記載のＥＬディスプレイの少なくとも一つの画素領域の製造方法。
15. ＥＬディスプレイの少なくとも一つの画素領域を製造する方法であって、
    基板上に、少なくとも一つの酸化シリコンからなるバッファ層を形成する工程と、
    前記バッファ層上に、ポリシリコンからなるエッチング停止層を形成する工程と、
    前記エッチング停止層上に、少なくとも一つの酸化シリコンからなる中間層を形成する工程と、
    前記中間層は前記エッチング停止層に対して選択的にエッチング可能であり、前記中間層を、該中間層のエッチング速度は前記エッチング停止層のエッチング速度の２０倍以上のエッチング速度でエッチングし、前記エッチング停止層を露出する工程と、
    前記エッチング停止層は前記バッファ層に対して選択的にエッチング可能であり、前記エッチング停止層を、該エッチング停止層のエッチング速度は前記バッファ層のエッチング速度の２０倍以上のエッチング速度でエッチングして前記バッファ層を露出し、もって当該露出されたバッファ層の表面平坦度を向上する工程と、
    前記露出したバッファ層の上に、ＴＦＴのソース／ドレインと接続する導電層を形成する工程と、
    前記露出したバッファ層の上に、前記導電層と接続する画素電極層を形成する工程と、
    を備えることを特徴とするＥＬディスプレイの少なくとも一つの画素領域の製造方法。

Images