JP4764752B2 - ヒステリシスインバータ回路 - Google Patents
ヒステリシスインバータ回路 Download PDFInfo
- Publication number
- JP4764752B2 JP4764752B2 JP2006081518A JP2006081518A JP4764752B2 JP 4764752 B2 JP4764752 B2 JP 4764752B2 JP 2006081518 A JP2006081518 A JP 2006081518A JP 2006081518 A JP2006081518 A JP 2006081518A JP 4764752 B2 JP4764752 B2 JP 4764752B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- inverter circuit
- hysteresis
- output
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Description
このとき、トランジスタM30のゲートにはHレベルの電圧が印加されてオフの状態からにオンの状態へ切り換わり、トランジスタM31のゲートにはLレベルが印加されてオンの状態からオフの状態へ切り換わる。
21、22、23、24 インバータ回路
M21〜M31 トランジスタ
Claims (2)
- PチャネルトランジスタとNチャネルトランジスタとが直接接続されて構成されるインバータ回路と、
前記インバータ回路を構成する一方のトランジスタと電源側又は接地側に直列に接続された低閾値トランジスタと、
前記一方のトランジスタと前記低閾値トランジスタの切り換え制御を行う切り換え手段とを有し、
前記切り換え手段は前記インバータ回路の出力により制御されることを特徴とするヒステリシスインバータ回路。 - 前記切り換え手段は、前記Pチャネルトランジスタと前記Nチャネルトランジスタとの接続点と電源側または接地間に直列に接続された第一のトランジスタと第二のトランジスタであって、
前記第一のトランジスタと前記第二のトランジスタとの接続点が、前記一方のトランジスタと前記低閾値トランジスタとの接続点に接続されていることを特徴とする請求項1に記載のヒステリシスインバータ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006081518A JP4764752B2 (ja) | 2006-03-23 | 2006-03-23 | ヒステリシスインバータ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006081518A JP4764752B2 (ja) | 2006-03-23 | 2006-03-23 | ヒステリシスインバータ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007259130A JP2007259130A (ja) | 2007-10-04 |
JP4764752B2 true JP4764752B2 (ja) | 2011-09-07 |
Family
ID=38632900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006081518A Expired - Fee Related JP4764752B2 (ja) | 2006-03-23 | 2006-03-23 | ヒステリシスインバータ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4764752B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2192105A (en) * | 1986-06-25 | 1987-12-31 | Philips Nv | Cmos-input circuit |
US4791323A (en) * | 1986-10-23 | 1988-12-13 | Silicon Systems, Inc. | Level translation circuit |
JPH03280616A (ja) * | 1990-03-29 | 1991-12-11 | Fujitsu Ltd | ヒステリシス回路 |
JPH0720165A (ja) * | 1993-07-05 | 1995-01-24 | Nec Ic Microcomput Syst Ltd | 電圧検出回路 |
JP2000349620A (ja) * | 1999-06-01 | 2000-12-15 | Seiko Instruments Inc | ヒステリシス付きインバータ |
JP2002272001A (ja) * | 2001-03-15 | 2002-09-20 | Mitsumi Electric Co Ltd | 二次電池の保護方法、保護回路、および短絡検出回路 |
-
2006
- 2006-03-23 JP JP2006081518A patent/JP4764752B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007259130A (ja) | 2007-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8044950B2 (en) | Driver circuit usable for display panel | |
JP2007281876A (ja) | 比較回路及びその増幅回路 | |
TWI672883B (zh) | 短路保護電路、半導體裝置及電子機器 | |
JP4008459B2 (ja) | 制御信号供給回路及び信号出力回路 | |
JPWO2013038583A1 (ja) | 半導体装置およびそれを備えた電源システム | |
JP2007096731A (ja) | ミュート回路 | |
JP2022107053A (ja) | レベルシフト回路 | |
KR101423484B1 (ko) | 디코더 회로 | |
JPWO2018055666A1 (ja) | インターフェース回路 | |
JP2007036151A (ja) | 抵抗分圧回路を備えた半導体装置 | |
JP4764752B2 (ja) | ヒステリシスインバータ回路 | |
JP4449827B2 (ja) | 信号駆動回路 | |
JP4397697B2 (ja) | 出力回路 | |
JP2007180796A (ja) | 差動増幅回路 | |
JP2009171414A (ja) | 駆動回路 | |
JP3209967B2 (ja) | 電流セル及びこれを用いたディジタル/アナログ変換器 | |
JP4594064B2 (ja) | サージ電流抑制回路及び直流電源装置 | |
JP4082355B2 (ja) | 電流制限回路 | |
JP4887111B2 (ja) | シュミット回路 | |
JP2006108778A (ja) | 出力回路 | |
JP2014026390A (ja) | 半導体集積回路装置 | |
JP2008258966A (ja) | Vthシフト回路及びD/A変換器 | |
JP5369472B2 (ja) | 半導体装置 | |
JP2015002507A (ja) | スイッチ回路 | |
JP6616953B2 (ja) | 信号出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110415 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110613 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |