JP4722103B2 - Ｘ線検出素子搭載用配線基板およびｘ線検出装置 - Google Patents

Ｘ線検出素子搭載用配線基板およびｘ線検出装置 Download PDF

Info

Publication number
JP4722103B2
JP4722103B2 JP2007244924A JP2007244924A JP4722103B2 JP 4722103 B2 JP4722103 B2 JP 4722103B2 JP 2007244924 A JP2007244924 A JP 2007244924A JP 2007244924 A JP2007244924 A JP 2007244924A JP 4722103 B2 JP4722103 B2 JP 4722103B2
Authority
JP
Japan
Prior art keywords
conductor
ray detection
detection element
interlayer
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007244924A
Other languages
English (en)
Other versions
JP2009074964A (ja
Inventor
尚人 井手
定功 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2007244924A priority Critical patent/JP4722103B2/ja
Publication of JP2009074964A publication Critical patent/JP2009074964A/ja
Application granted granted Critical
Publication of JP4722103B2 publication Critical patent/JP4722103B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Measurement Of Radiation (AREA)
  • Radiation-Therapy Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、Ｘ線検出素子搭載用配線基板およびそれを用いたＸ線検出装置に関するものである。
近年の半導体技術の進歩に伴い、Ｘ線機器のデジタル化が進んでいる。また、Ｘ線画像の表示，記録や保存については、従来はフィルム等にＸ線画像を記録し保存していたのに対して、リアルタイムの画像表示や画像データの保存や転送が容易になっている。このようなＸ線機器として、例えば歯科用のＸ線カメラには、外部から照射されたＸ線を画像情報に変換するためのＸ線検出素子が搭載されている。
Ｘ線検出素子は、その上面に配列形成された多数のフォトダイオードとその上に形成されたシンチレータとで主に構成されており、Ｘ線検出素子に照射されたＸ線がシンチレータで蛍光に変換され、この光により各フォトダイオードの電圧電流特性が変化し、この変化をＸ線画像情報として取り出すものである。
このようなＸ線検出素子は、これを搭載するための酸化アルミニウム質焼結体等のセラミック基体とタングステン（Ｗ）等のメタライズ配線導体とからなるＸ線検出素子搭載用配線基板に搭載されてＸ線機器に組み込まれている。しかしながら、セラミック基体を構成する酸化アルミニウム質焼結体は、Ｘ線を透過させやすい性質を有していることから、Ｘ線検出素子を搭載してＸ線カメラの撮像部として用いた場合に、Ｘ線検出素子の上面に被写体を透してＸ線を照射すると、撮像部の後方に位置する他の部材等で反射したＸ線がセラミック基体を透ってＸ線検出素子に裏面側から侵入し、これがＸ線検出素子に被写体と異なる不要な映像を重畳させてしまい、そのため、この不要な映像までもがＸ線画像情報として変換されてしまい、その結果、正確かつ鮮明な被写体の画像が得られにくいという問題点を有していた。
このため、従来のＸ線検出素子搭載用配線基板は、例えば図９に断面図で示すように、その上面中央部にＸ線検出素子105を搭載するための実装領域105ａを有する基体101と、この基体101の実装領域105ａ周辺から下面にかけて導出する複数の内部配線104と、下面からの反射したＸ線を遮蔽するための遮蔽用メタライズ層106から構成されていた。このＸ線検出素子搭載用配線基板にＸ線検出素子105を搭載してＸ線検出素子105の端子電極と接続パッド102とをボンディングワイヤ107を介して電気的に接続し、端子電極103と外部の電気回路に接続される外部接続用ケーブル109とを接続するとともに、これらを密閉容器内に密閉することにより、Ｘ線カメラの撮像部としていた。これによれば、遮蔽用メタライズ層106により反射したＸ線がＸ線検出素子105の下面から侵入するのを遮蔽することができるので明瞭なＸ線画像を得ることができるというものであった（例えば、特許文献１を参照）。
特開2001−94139号公報
近年のＸ線機器に求められる高解像度化に対応するために、Ｘ線検出素子は端子数が増加してフリップチップ実装されるようになり、これに対応するＸ線検出素子搭載用配線基板は、増加する外部の電気回路に接続するための接続端子の数を増やすために基板の下面全体に縦横の並びにアレイ状に接続端子を形成することが必要となっている。また、従来の静止画像のみならず、動画の撮影を行なうことでより情報量を増やし、診断の精度を上げることも要求されている。
しかしながら、従来のＸ線検出素子搭載用配線基板は、基体101の実装領域105ａの下にＸ線を遮蔽するためだけの遮蔽用メタライズ層106を形成しているため、この遮蔽用メタライズ層106を避けて内部配線102を展開して形成しなければならなくなり、設計が複雑になり層数を増やす必要が出るので小型化・薄型化が困難になるとともに、内部配線104の配線長が長くなることにより高解像度のＸ線での動画撮影に要求される高速動作も困難となってしまうという問題点があった。
また、遮蔽用メタライズ層106を避けずに内部配線104を展開するには、内部配線104の貫通導体が遮蔽用メタライズ層106と絶縁されて遮蔽用メタライズ層106を貫通するように、貫通導体と遮蔽用メタライズ層106との間に絶縁領域（隙間）を設ければよい。しかしながら、絶縁層101を垂直に（絶縁層101の積層方向に平行に）貫通する通常の貫通導体を形成して絶縁領域を設けると、上下に位置する複数の絶縁領域が上面視で重なるので、この部分ではＸ線検出素子搭載用配線基板の下面から上面にかけて遮蔽用メタライズ層106が存在しなくなってしまい、反射したＸ線がここを通過してＸ線検出素子に侵入してしまうという問題点があった。
本発明はかかる従来の問題点に鑑み案出されたものであり、その目的は、Ｘ線検出素子の上面に被写体を透してＸ線を照射した際に、Ｘ線検出素子搭載用配線基板の下方に位置する他の部材等でＸ線が反射したとしても、反射したＸ線がＸ線検出素子に裏面側から侵入することがなく、小型かつ薄型であり、高解像度で高速な動作が可能なＸ線検出素子搭載用配線基板、およびこれを用いたＸ線検出装置を提供することにある。
本発明のＸ線検出素子搭載用配線基板は、複数の絶縁層が積層されてなる基体と、該基体の上面のＸ線検出素子の実装領域に形成された前記Ｘ線検出素子をフリップチップ実装するための複数の接続パッドと、前記基体の外面に形成された複数の端子電極と、前記基体の内部に形成され、前記実装領域の下方に配置された複数の貫通導体を含む、前記複数の接続パッドと前記複数の端子電極とを接続する複数の内部配線とを有するＸ線検出素子搭載用配線基板であって、前記複数の貫通導体に対応する開口を有する複数層の層間導体層が、前記基体の前記上面への投影領域に前記実装領域が含まれるように前記絶縁層間に形成され、前記複数の貫通導体は、前記開口内で前記層間導体層との間に絶縁領域を設けて前記層間導体層を貫通するとともに、前記層間導体層に接する前記絶縁層のうち少なくとも１層において、その絶縁層とその上下の絶縁層との層間よりも上または下に位置する層間の前記層間導体層の前記開口より横断面が大きいことを特徴とするものである。
また、本発明のＸ線検出素子搭載用配線基板は、上記構成において、前記貫通導体は、前記貫通導体の横断面より大きい層間接続導体を間に介して接続されていることを特徴とするものである。
また、本発明のＸ線検出素子搭載用配線基板は、上記構成において、前記開口より横断面が大きい前記貫通導体は、その上下で横断面の大きさが異なることを特徴とするものである。
また、本発明のＸ線検出素子搭載用配線基板は、上記構成において、前記開口より横断面が大きい前記貫通導体の上下に位置する前記層間接続導体は、上下で横断面の大きさが異なることを特徴とするものである。
また、本発明のＸ線検出装置は、上記いずれかのＸ線検出素子搭載用配線基板にＸ線検出素子がフリップチップ実装されていることを特徴とするものである。
本発明のＸ線検出素子搭載用配線基板によれば、複数の貫通導体に対応する開口を有する複数層の層間導体層が、基体の上面への投影領域に実装領域が含まれるように絶縁層間に形成され、複数の貫通導体は、開口内で層間導体層との間に絶縁領域を設けて層間導体層を貫通するとともに、層間導体層に接する絶縁層のうち少なくとも１層において、その絶縁層とその上下の絶縁層との層間よりも上または下に位置する層間の層間導体層の開口より横断面が大きいことから、上下に位置する複数の絶縁領域のうち少なくとも１つの絶縁領域は上面視で他の絶縁領域と重なることがないので配線基板の裏面から侵入してくるＸ線のほとんどを遮蔽することができるとともに、Ｘ線を遮蔽するための層間導体層を避けて内部配線を形成しないので、Ｘ線画像の高解像度化に対応するためにＸ線検出素子の端子数が増えたとしても内部配線の展開が容易となり、配線長を長くする必要がないので、小型かつ薄型であり、高解像度でＸ線検出素子をより高速で動作させることが可能なＸ線検出素子搭載用配線基板となる。
また、本発明のＸ線検出素子搭載用配線基板によれば、上記構成において、貫通導体が貫通導体の横断面より大きい層間接続導体を間に介して接続されている場合には、層間の位置ずれが発生したとしても上下の貫通導体の接続が容易となるとともに、小さい絶縁領域をより容易に形成することができるので、よりＸ線の遮蔽効果の高いものとなる。
また、本発明のＸ線検出素子搭載用配線基板によれば、上記構成において、開口より横断面が大きい貫通導体がその上下で横断面の大きさが異なる場合には、開口より横断面が大きい貫通導体が形成された絶縁層の上下に位置する層間に形成された層間導体層の開口内の絶縁領域が、上面視で互いに完全に重なることがないので、よりＸ線の遮蔽効果の高いものとなる。
また、本発明のＸ線検出素子搭載用配線基板によれば、上記構成において、開口より横断面が大きい貫通導体の上下に位置する層間接続導体が上下で横断面の大きさが異なる場合には、横断面が上下で同じで、開口より大きい貫通導体が絶縁層に対して略垂直に形成されていても、層間導体層を取り囲むように外側に設けられている絶縁領域は上面視で互いに完全に重なることがないので、よりＸ線の遮蔽効果の高いものとなる。
本発明のＸ線検出装置によれば、Ｘ線検出素子搭載用配線基板にＸ線検出素子がフリップチップ実装されていることから、小型薄型のＸ線検出素子搭載用配線基板であっても、反射した不要なＸ線を十分に遮蔽できるので、小型化かつ薄型化が可能で高画質のＸ線検出装置となる。
次に、本発明のＸ線検出素子搭載用配線基板を添付の図面を参照しつつ詳細に説明する。
図１（ａ）は、本発明のＸ線検出素子搭載用基板の実施の形態の一例を示す断面図であり、図１（ｂ）は図１（ａ）のＡ部を拡大して上面視した断面図である。
図１において、１ａ〜１ｆは絶縁層、１は複数の絶縁層１ａ〜１ｆが積層されてなる基体、２は接続パッド、３は端子電極、４は内部配線、４ａ，４ｂ，４ｃは貫通導体、４ｄは内部配線層、５はＸ線検出素子、５ａはＸ線検出素子の実装領域、６は層間導体層、６ａ〜６ｄは貫通導体４ａ，４ｂと層間導体層６との間に設けられた絶縁領域、７は接合材である。
図１に示す例では、基体１の上面のＸ線検出素子５の実装領域５ａに形成された複数の接続パッド２に、Ｘ線検出素子５が接合材７を介してフリップチップ実装されており、これによりＸ線検出装置が構成されている。層間導体層６に接する絶縁層１ａ〜１ｅに設けられた貫通導体４ａ，４ｂと、内部配線層４ｄと、内部配線層４ｄと端子電極３とを接続する貫通導体４ｃとから内部配線４は構成されている。層間導体層６は、内部配線４とは絶縁されており、Ｘ線を遮蔽する機能を有する。絶縁層１ａの上にさらに絶縁層を設けてその絶縁層と絶縁層１ａとの層間および絶縁層内に内部配線層４ｄおよびこの内部配線層４ｄと接続パッド２とを接続する貫通導体４ｃを設けてもよい。
本発明のＸ線検出素子搭載用配線基板は、複数の絶縁層１ａ〜１ｆが積層されてなる基体１と、基体１の上面のＸ線検出素子５の実装領域５ａに形成されたＸ線検出素子５をフリップチップ実装するための複数の接続パッド２と、基体１の外面に形成された複数の端子電極３と、基体１の内部に形成され、実装領域５ａの下方に配置された複数の貫通導体４ａ，４ｂ，４ｃを含む、複数の接続パッド２と複数の端子電極３とを接続する複数の内部配線４とを有するＸ線検出素子搭載用配線基板であって、複数の貫通導体１ａ，１ｂに対応する開口を有する複数層の層間導体層６が、基体１の上面への投影領域に実装領域５ａが含まれるように絶縁層１ａ・１ｂ，１ｂ・１ｃ，１ｃ・１ｄ，１ｄ・１ｅ間に形成され、複数の貫通導体４ａ，４ｂは、開口内で層間導体層６との間に絶縁領域６ａ〜６ｄを設けて層間導体層６を貫通するとともに、層間導体層６，６，６，６に接する絶縁層１ｂ〜１ｄのうち少なくとも１層１ｄにおいて、その絶縁層１ｄとその上下の絶縁層１ｃ，１ｅとの層間よりも上または下に位置する層間の層間導体層６，６の開口より横断面が大きいことを特徴とするものである。
このことから、上下に位置する複数の絶縁領域６ａ〜６ｄのうち少なくとも１つの絶縁領域６ａ，６ｃは上面視で他の絶縁領域６ｄ，６ｅと完全に重なることがないので配線基板の裏面から侵入してくるＸ線のほとんどを遮蔽することができるとともに、Ｘ線を遮蔽するための層間導体層６を避けて内部配線４を形成しないので、Ｘ線画像の高解像度化に対応するためにＸ線検出素子５の端子数が増えたとしても、内部配線４の展開が容易となり、配線長を長くする必要がないので、小型かつ薄型であり、Ｘ線検出素子５をより高速で動作させることが可能なＸ線検出素子搭載用配線基板となる。
ここで実装領域５ａとは、Ｘ線検出素子５をＸ線検出素子搭載用配線基板にフリップチップ実装した状態での、Ｘ線検出素子５の基体１の上面への投影領域のことである。図１（ｂ）においては、実装領域５ａはＸ線検出素子５の外形と同じ形状および寸法で１点鎖線で示してある。Ｘ線検出素子５の受光部がＸ線検出素子５の外形に対して小さい場合は、Ｘ線検出素子５の受光部の基体１の上面への投影領域であればよいが、不要なＸ線を確実に遮蔽するためにはＸ線検出素子５の基体１の上面への投影領域とするのがよい。
図１に示す例では、４層の層間導体層６，６，６，６が形成され、上下に接続された貫通導体４ａ・４ｂが層間導体層６，６，６，６を貫通している。層間導体層６・６・６・６は貫通導体４ａ・４ｂ（の平面方向の配置）に対応した開口を有しており、貫通導体４ａ・４ｂは開口内で層間導体層６，６，６，６との間に絶縁領域６ａ〜６ｄを設けて層間導体層６，６，６，６を貫通している。貫通導体４ｂの径は、層間導体層６・６の間に位置する絶縁層１ｂ，１ｃ，１ｄのうち最下層の絶縁層１ｄにおいて、この絶縁層１ｄより上の絶縁層間１ａ・１ｂ，１ｂ・１ｃ，１ｃ・１ｄ間の層間導体層６，６の開口（絶縁領域６ａ，６ｂ）の径より大きい。この例の場合は、上２層の層間導体層６，６に設けられた絶縁領域６ａ，６ｂの大きさが同じで、層間導体層６・６に設けられた絶縁領域６ｃ，６ｄの大きさが同じなので、上面視で下２層の絶縁領域６ｃ，６ｄは上２層の層間導体層６ａ，６ｂと完全に重なり、上２層の絶縁領域６ａ，６ｂは最下層の絶縁層１ｄの貫通導体４ｂと完全に重なる。これにより配線基板の下面で反射したＸ線は、平面視した貫通導体４ａ，４ｂの周辺では、最下層の絶縁層１ｄの貫通導体４ｂまたは上２層の層間導体層６，６により遮蔽されることとなる。貫通導体４ｂの厚みは層間導体層６に比べて通常５倍以上の厚みであるので、１層であってもＸ線を十分に遮蔽することができる。
図２は本発明のＸ線検出素子搭載用基板の実施の形態の一例を示す断面図であり、図２において８は層間接続導体を示す。
図２に示す例のように、上記構成において、上下に位置する貫通導体４ａ，４ｂ，４ｃは、貫通導体４ａ，４ｂ，４ｃの横断面より大きい層間接続導体８を間に介して互いに接続されていることが好ましい。これにより、Ｘ線検出素子搭載用配線基板を作製する際に絶縁層１ａ・１ｂ，１ｂ・１ｃ，１ｃ・１ｄ，１ｄ・１ｅ間の位置ずれが発生したとしても上下の貫通導体４ａ，４ｂ，４ｃの接続が容易となるとともに、小さい絶縁領域６ａ，６ｂ，６ｃ，６ｄをより容易に形成することができるので、よりＸ線の遮蔽効果の高いものとなる。層間接続導体８を形成しない場合は、貫通導体４ａと層間導体層６との間の絶縁領域６ａ，６ｂ，６ｃ，６ｄの大きさは、絶縁性を確保するのに必要な寸法に貫通導体４ａと層間導体層６との位置ずれ量を加えた大きさとしなければならないのに対して、間に層間接続導体８を形成する場合は、層間導体層６と層間接続導体８とを導体ペーストの印刷により同時に形成することで絶縁性を確保するのに必要な寸法だけにすることができる。また、貫通導体４ａ，４ｂ，４ｃの上に層間接続導体８があることで、貫通導体４ａ，４ｂ，４ｃの上面とその周囲に形成された層間導体層６の上面との高さの差がなくなるので、セラミックグリーンシートを積層して作製する際に上下層の貫通導体４ａ・４ａ，４ａ・４ｂ，４ｂ・４ｃ同士の接続が容易となるとともに、複数の絶縁層１ａ〜１ｆを積層した際にこの高さの差が累積されて配線基板の上面の平坦性が低下することがないので、Ｘ線検出素子の実装信頼性も向上する。
また、図３に図１（ａ）と同様の断面図で示すように、上記構成において、開口より横断面が大きい貫通導体４ｂは、その上下で横断面の大きさが異なることが好ましい。これにより、開口より横断面が大きい貫通導体４ｂが形成された絶縁層１ｄの上下に位置する層間に形成された層間導体層６，６の開口内の絶縁領域６ｃ，６ｄが、上面視で互いに完全に重なることがないので、よりＸ線の遮蔽効果の高いものとなる。
図３に示す例では、開口より横断面が大きい貫通導体４ｂの下側の横断面は、上側の横断面より大きく、また、貫通導体４ｂが形成された絶縁層１ｄとその上の絶縁層１ｃとの層間に形成された層間導体層６の開口よりも大きい。これにより配線基板の下面で反射したＸ線は、平面視した貫通導体４ａ，４ｂの周辺では、最下層の絶縁層１ｄの貫通導体４ｂにより、または上２層の層間導体層６，６と最下層の絶縁層１ｄの貫通導体４ｂとにより、あるいは上３層の層間導体層６，６，６により遮蔽されることとなる。図１や図２に示す例と比較すると、少なくとも３層の層間導体層６，６，６かそれ以上の厚みの最下層の絶縁層１ｄの貫通導体４ｂによりＸ線を遮蔽するので、より遮蔽効果の高いものとなる。上下で横断面の大きさが異なる貫通導体４ｂは、図３に示す例とは逆に、上側の横断面を下側の横断面より大きくしてもよい。また、図３に示す例では貫通導体４ｂの上側の横断面の大きさはその上の貫通導体４ａの横断面の大きさより大きいが、この貫通導体４ｂの上側の横断面の大きさを上の貫通導体４ａの横断面の大きさ以下にしてもよい。このようにすると、貫通導体４ｂの下側の横断面の大きさがそれより上の開口より大きければ同様の効果が得られるとともに、層間導体層６を形成する際に用いるマスクの、開口径の違いによる種類を少なくすることができる。
また、図４に図１（ａ）と同様の断面図で示すように、上記構成において、開口より横断面が大きい貫通導体４ｂの上下に位置する層間接続導体８・８は、上下で横断面の大きさが異なることが好ましい。これにより、横断面の大きさが上下で同じで、開口より大きい貫通導体４ｂが絶縁層１ｄに対して略垂直に形成されていても、層間導体層６を取り囲むように外側に設けられている絶縁領域６ａ，６ｂ，６ｃ，６ｄは、上面視で互いに完全に重なることがないので、よりＸ線の遮蔽効果の高いものとなる。
図４に示す例では、開口より横断面が大きい貫通導体４ｂの下側に接続された層間接続導体８の横断面は、上側の層間接続導体８の横断面、および上側の層間接続導体８の周囲の開口（貫通導体４ｂが形成された絶縁層１ｄとその上の絶縁層１ｃとの層間に形成された層間導体層６の開口）よりも大きい。これにより配線基板の下面で反射したＸ線は、平面視した貫通導体４ａ，４ｂの周辺では、最下層の絶縁層１ｄの貫通導体４ｂとその上下の層間接続導体８・８により、または上２層の層間導体層６，６，最下層の絶縁層１ｄの貫通導体４ｂおよびその上下の層間接続導体８・８により、または上２層の層間導体層６ａ，６ｂおよび最下層の絶縁層１ｄの貫通導体４ｂの上下の層間接続導体８・８により、あるいは上３層の層間導体層６，６，６により、遮蔽されることとなる。図１や図２に示す例と比較すると、少なくとも３層の層間導体層６，６，６によりＸ線を遮蔽するので、より遮蔽効果の高いものとなる。
層間接続導体８は、絶縁層１ｃ・１ｄ，１ｄ・１ｅ間の位置ずれによる接続不良という観点からは横断面の大きい貫通導体４ｂの上下では必要でない場合がある。この場合でも、図５に図４と同様の断面図で示す例ように、横断面の大きい貫通導体４ｂの下側だけに層間接続導体８を設け、その横断面の大きさを横断面の大きい貫通導体４ｂの上の層間に形成された層間導体層６の開口（絶縁領域６ｃ）よりも大きくすると、上２層の層間導体層６，６と層間接続導体８または上３層の層間導体層６，６，６の少なくとも３層によりＸ線を遮蔽することができるので好ましい。この場合は、横断面の大きい貫通導体４ｂの上側だけに層間接続導体８を設け、その横断面の大きさを横断面の大きい貫通導体４ｂの下の層間に形成された層間導体層６の開口（絶縁領域６ｃ）よりも大きくしてもよい。上述したように小さい絶縁領域をより容易に形成するという観点からは、図２に示す例のように、また図６に図３と同様に示す例のように、横断面の大きい貫通導体４ｂの上下にも層間接続導体８を設けるのが好ましい。
また、横断面の大きい貫通導体４ｂは、図１〜図６に示す例のように１つの絶縁層１ｄに形成する必要はなく、図７に図１と同様の断面図で示す例のように、２つの絶縁層１ｂ，１ｄあるいはそれ以上の複数の絶縁層１ａ〜１ｅに分けて配置してもよい。１層の絶縁層１ａ，１ｂ，１ｃ，１ｄ，１ｅ内に横断面の大きい貫通導体４ｂを平面視で縦横に高密度に配置した場合には、Ｘ線検出素子搭載用配線基板を作製する際に、セラミックグリーンシートに貫通導体４ｂ用の貫通孔を形成すると、貫通孔間のセラミックグリーンシートの幅が小さく、セラミックグリーンシートの面積に対する貫通孔の面積の割合が大きくなるので、セラミックグリーンシートが変形し易く、また貫通孔間にクラックが発生しやすくなり、その後の取り扱いが困難となり、また貫通導体４ｂ・４ｂ間の絶縁性が低下する場合がある。図７に示す例のように、横断面の大きい貫通導体４ｂを、複数の絶縁層１ａ〜１ｅに分けて１層の絶縁層１ｂ，１ｄ内で縦横に隣り合わないように配置すると、このようなことを防止することができる。この場合は、図７に示す例のように、１層の絶縁層１ｂ、１ｄ内での横断面の大きい貫通導体４ｂの配置が平面視で偏りがないようにするのが好ましい。
また、１つの絶縁層１ａ，１ｂ，１ｃ，１ｄ，１ｅ内で横断面の大きい貫通導体４ｂ・４ｂ同士が隣り合わないように配置すると、貫通導体を小さい間隔で高密度に配置することができ、Ｘ線検出素子搭載用配線基板を小型のものにすることができる。図７に示す例のように、横断面の大きい貫通導体４ｂを配置した２つの絶縁層１ｂ・１ｄの間に１層以上の絶縁層１ｃを設けるようにすると、貫通導体４ａ・４ｂ間の間隔を小さくしても横断面の大きい貫通導体４ｂ・４ｂ同士が接続されることがないので、より高密度に配置することができる。さらに、図８に図１と同様の断面図で示す例のように、横断面の大きい貫通導体４ｂを配置した２つの絶縁層１ａ・１ｄの間に２層以上の絶縁層１ｂ・１ｃを設けるようにすると、隣り合う貫通導体４ａ・４ｂ間の間隔を近付けることにより、上下に位置する横断面の大きい貫通導体４ｂ・４ｂの周囲の絶縁領域６ａ・６ｄ同士が重なっても、間に設けた２つの絶縁層１ｂ・１ｃの層間に形成された層間導体層６によりＸ線を遮蔽することができるのでより好ましい。
また、横断面が大きく厚みの厚い貫通導体４ｂが、上下に積層された複数の絶縁層１ａ〜１ｆのうちの上方あるいは下方の１層だけに偏って存在すると、セラミックグリーンシートと貫通導体となる導体ペーストとでは焼成収縮率が異なるので、焼成後にＸ線検出素子搭載用配線基板が反って変形してしまう場合がある。このようなことから、１つの絶縁層内だけに横断面の大きい貫通導体４ｂを配置する場合は、基体１の厚み方向の中心に近い絶縁層１ｃ・１ｄに形成するのが好ましい。そして、横断面の大きい貫通導体４ｂ・４ｂを２つの絶縁層１ａ〜１ｅに分けて配置する場合は、図８に示す例のように、基体１の厚み方向の中心から上下に同程度の位置にそれぞれ配置するのがよい。
基体１は、複数のセラミックスから成る絶縁層１を積層して形成してなる、略四角平板状のものである。セラミックスは、例えば酸化アルミニウム質焼結体，窒化アルミニウム焼結体，窒化珪素質焼結体，ムライト質焼結体，ガラスセラミック質焼結体というような、従来よりセラミック配線基板に用いられている絶縁性のものを用いればよい。Ｘ線検出素子５を高速で動作させるために、内部配線として電気抵抗の小さい銅（Ｃｕ）や銀（Ａｇ）等を用いる場合は、これらの金属と同時焼成可能なガラスセラミック質焼結体のような低温焼成セラミックスを用いるのが好ましい。
基体１は、絶縁層１が酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化カルシウム等の原料粉末に適当な有機バインダ・溶剤を添加混合してスラリーを作製するとともに、これをドクターブレード法等のシート形成方法によりシート状となして複数枚のセラミックグリーンシートを得て、次に、これらのセラミックグリーンシートに適当な打ち抜き加工を施すとともに上下に積層してセラミックグリーンシート積層体となし、最後にこのセラミックグリーンシート積層体を還元雰囲気中にて約1600℃の温度で焼成することによって製作される。
接続パッド２，端子電極３，内部配線４，層間導体層６，および層間接続導体８は、基体１と同時焼成により形成される、タングステン（Ｗ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、銀(Ａｇ)等の金属粉末を主成分とするメタライズ導体層から成るものである。基体１との同時焼成により形成するために、各導体層は同種の金属粉末を主成分とするのが好ましい。これらが、例えばタングステンメタライズから成る場合であれば、平均粒径が１〜５μｍ程度のタングステン粉末に適当な有機バインダ・溶剤を、また必要に応じてセラミックスやガラスの粉末を添加混合して得た金属ペーストを絶縁層１となるセラミックグリーンシートにスクリーン印刷法等により印刷塗布しておき、セラミックグリーンシートと同時焼成することにより得られる。内部配線４の内、貫通導体４ａ，４ｂ，４ｃは、スクリーン印刷法等により印刷塗布する前に、セラミックグリーンシートに金型やピンによる打ち抜き加工やレーザー加工により予め貫通孔を形成しておき、この貫通孔に金属ペーストを印刷法により充填しておけばよい。
開口より横断面が大きい貫通導体４ｂがその上下で横断面の大きさが異なる場合は、パンチの径とダイスの穴の径とのクリアランスを大きく設定した打ち抜き金型を用いてセラミックグリーンシートを打ち抜くことによって、貫通導体４ｂを形成する貫通孔を形成すればよい。このようにすることで、セラミックグリーンシートを一方の主面側から他方の主面側に向けて打ち抜く際に、セラミックグリーンシートはパンチとの接触面の縁からダイスの穴との接触面の縁に向けて剪断されて、貫通孔が一方の主面側から他方の主面側に広がるように形成される。グリーンシートの厚み等に応じてパンチの径とダイスの穴の径とのクリアランスを設定することで、グリーンシートに形成される貫通孔の広がり角度（貫通導体４ｂの上下の横断面の大きさの差）は調節される。また、通常のパンチの径とダイスの穴の径とのクリアランスの小さい打ち抜き金型による加工により上下の開口径が同程度の貫通導体用の貫通孔を形成した後に、貫通孔の内側面に型を押し当てることでも形成することはできるが、上述の方法は打ち抜き加工のみで形成できることから生産性が高く、型を押し当てた際のセラミックグリーンシートの変形等の影響が少ないので好ましい。レーザー加工によって貫通孔を形成する場合は、レーザーの出力や照射時間等の加工条件を調整することにより可能となる。上下の開口径が同程度の貫通導体４ａ，４ｃ用の貫通孔を形成する条件よりレーザーの出力を大きくしたり、レーザーの照射時間を長くしたりすればよい。または、貫通導体４ａ，４ｃ用の貫通孔を形成するレーザーよりスポット径の大きいレーザーを用いて、レーザーの出力を小さくしたり、レーザーの照射時間を長く短くしたりしてもよい。上下で開口径の異なる貫通孔に金属ペーストを充填する際は、開口径の大きいほうから充填する方が充填不足になりにくいので好ましい。
貫通孔を形成する際に１種類のピンや加工条件を用いて効率的に製造するためには、１つの絶縁層１ａ〜１ｆに形成される貫通導体４ａ〜４ｃの横断面は同じ形状で同じ大きさのものが好ましい。図７に示す例のように、１つの絶縁層１ｂ、１ｄに横断面の大きさの異なる２つの貫通導体１ａ，１ｂを形成する場合は、金型で一括して貫通孔を形成するのが効率的でよい。
貫通導体４ａ〜４ｃの横断面形状は、図１〜図８に示すような円形以外の多角形や楕円形でもよく、同一の絶縁層１内または異なる絶縁層１・１間で貫通導体４ａ〜４ｃの横断面の形状は同じでもよいし、異なっていてもよい。貫通孔を近接して多数形成すると、貫通孔間のセラミックグリーンシートにクラックが発生しやすくなるので、横断面形状が多角形の場合はクラックの発生しやすい角部の角度が大きい六角形以上の多角形が好ましく、角部を有さない円形や楕円形はクラックが発生しにくく、また金型の偏磨耗も発生しにくいのでより好ましい。
層間導体層６および層間接続導体８は、タングステン（Ｗ），モリブデン（Ｍｏ），銅（Ｃｕ），銀(Ａｇ)などの金属材料が耐熱性や導電性等の点で好適に使用される。Ｘ線の遮蔽効果は、用いる金属材料の原子量に応じて異なり、原子量が大きいほど遮蔽効果が高い。タングステン，モリブデン，銅，銀の原子量は、それぞれ、約184，約96，約64，約108である。なお、裏面からのＸ線の反射に対しては、原子量が約184のタングステンでは裏面からのＸ線の反射を遮蔽するには0.05ｍｍ厚みがあれば十分であるが、原子量が約64である銅の場合は約３倍の厚みである0.15ｍｍの厚みが必要となるので、１層当たりの層厚みを厚くしたり、層間導体層６の層数を増やす必要がある。基体１にガラスセラミックスを用いる場合は、層間導体層６等に銅よりＸ線の遮蔽効果の高い銀を用いるとＸ線検出素子搭載用配線基板を薄型にすることができるので好ましい。
層間導体層６および層間接続導体８の１層当たりの厚さは、厚くすればするほど層数を少なくすることができ、Ｘ線検出素子搭載用配線基板を薄型にすることができるので好ましいが、厚く形成するとセラミックグリーンシートとの段差が大きくなり、セラミックグリーンシートを積層した際に、層間導体層６や層間接続導体８の周囲に隙間ができて焼成時に剥がれたり、外部と連通した空隙となることで水分等が浸入して絶縁不良や内部配線４が腐食してしまったりすることがある。このため、１層の厚さは30μｍ程度とするのが好ましい。また、グリーンシート上に導体ペーストを印刷して乾燥した後に金型によるプレス加工を施して導体層をグリーンシートに埋没させたり、導体層の周辺にセラミックグリーンシートを作製するためのスラリーと同様のものを印刷することにより段差をなくしたりするとよい。あるいは、導体ペーストを印刷した樹脂フィルム等の基体上にスラリーを塗布することによりセラミックグリーンシートを成形して導体層が埋没したグリーンシートを作製してもよい。
層間導体層６は、Ｘ線を遮蔽するためのものであるので、その基体１の上面への投影領域が実装領域５ａに対応するように形成されている。図１や図２に示す例のように、実装領域５ａより一回り大きいベタパターンとすることで、Ｘ線検出素子搭載用配線基板の上面に対して斜めに侵入してくるＸ線を遮蔽することができるので好ましい。また、貫通導体４ａとの間に絶縁領域６ａ〜６ｄを設けるために貫通導体４ａや層間接続導体８より一回り大きい開口を有する。貫通導体４ａや層間接続導体８と層間導体層６との間の絶縁領域の大きさは、Ｘ線を遮蔽するためにはできるだけ小さい方がよいので、開口は貫通導体４ａや層間接続導体８の横断面形状と相似形とし、絶縁性を考慮すると貫通導体４ａや層間接続導体８の外周から約50μｍ以上の間隔を有するものとするのが好ましい。
層間接続導体８の形状は特に制限はないが、貫通導体４ａ〜４ｄの横断面形状と相似形に形成すると、どの方向に位置ずれしても同程度にカバーできるので好ましい。セラミックグリーンシートを積層する際の位置合わせ精度にもよるが、位置ずれ量を考慮すると、例えば貫通導体４ａ，４ｂの径より50μｍ程度以上大きくすればよい。
層間接続導体８は、通常、導体ペーストを印刷することにより層間導体層６と同時に形成される。これにより、層間接続導体８と層間導体層６との間に位置ずれが発生することがないので、印刷精度に応じた非常に小さい絶縁領域６ａ〜６ｄを形成することができる。
貫通導体４ａ，４ｂや層間導体層６の開口（絶縁領域６ａ〜６ｄ）の大きさは、具体的には例えば図１に示す例の場合は、絶縁層１ａ〜１ｃ，１ｅの貫通導体４ａを直径100μｍで形成し、上２層の層間導体層６の開口径を200μｍとして、絶縁層１ｄの貫通導体４ｂを位置ずれを考慮して250μｍと、下２層の層間導体層６の開口径を350μｍとすればよい。この場合、縦横に隣り合う貫通導体の中心間距離は、下２層の層間導体層６の絶縁領域６ｃ，６ｄが互いに重なる距離までは小さくすることができるので、最小で300μｍとなる。また、図２に示す例のように層間接続導体８を設ける場合は、絶縁層１ａ〜１ｃ，１ｅの貫通導体４ａを同じく直径100μｍで形成して上２層の層間接続導体８を150μｍとすると、上２層の層間導体層６の開口径、絶縁層１ｄの貫通導体４ｂの径、および下２層の層間導体層６の開口径をそれぞれ50μｍずつ大きくすればよく、縦横に隣り合う貫通導体の中心間距離は、最小で400μｍとなる。また、図８に示す例の場合は、貫通導体４ａおよび横断面の大きい貫通導体４ｂの径を上記と同様にそれぞれ100μｍおよび250μｍとして、それぞれに対応する開口径も同様に200μｍおよび350μｍとすると、縦横に隣り合う貫通導体４ａ・４ｂの中心間距離は、最小で225μｍと小さいものとすることができる。上の絶縁層１ｂに形成された横断面の大きい貫通導体４ｂと下の絶縁層１ｅに形成された横断面の大きい貫通導体４ｂとは平面視で重なることになる。また、上の絶縁層１ｂの上下に位置する層間導体層６の絶縁領域６ａ・６ｂと下の絶縁層１ｅの上に位置する層間導体層６の絶縁領域６ｄとが一部重なることになるが、この絶縁領域６ａ，６ｂ，６ｄの重なった部分と横断面の大きい貫通導体４ｂの形成されていない絶縁層１ｃ・１ｄ間に形成された層間導体層６とが平面視で重なるのでＸ線を遮蔽することができる。
なお、基体１の外面に形成された接続パッド２および端子電極３の表面には、酸化腐食を防止するとともに接続パッド２とＸ線検出素子５の電極との接合および端子電極３と外部回路との接合を容易で強固なものとするために、半田等の接合材７との濡れ性に優れた、厚みが１〜10μｍ程度のニッケルめっきおよび厚みが0.1μｍ〜３μｍ程度の金めっきを電解めっき法や無電解めっき法により順次施すとよい。
本発明のＸ線検出装置は、上記のようなＸ線検出素子搭載用配線基板にＸ線検出素子５がフリップチップ実装されていることを特徴とするものである。このことから、小型薄型のＸ線検出素子搭載用配線基板であっても、反射した不要なＸ線を十分に遮蔽できるので、小型化かつ薄型化できる高画質のＸ線検出装置となる。
Ｘ線検出素子５を実装領域５ａにフリップチップ実装するには、電極パッド２への接合を周知の方法、例えば半田や導電性樹脂等の接合材７を用いた接合や、Ｘ線検出素子５に形成した金バンプ電極を用いた超音波接合により行なえばよい。
また、Ｘ線検出素子搭載用配線基板と、Ｘ線検出素子５とを同じ大きさに形成すると、Ｘ線検出装置を縦横に隙間なく配列することで、Ｘ線検出素子５が二次元的に隙間無く配列されることとなるので、１個のＸ線検出素子５の解像度の制限を受けずに高解像度の検出ができるものとすることができる。
（ａ）は本発明のＸ線検出素子搭載用基板の実施の形態の一例を示す断面図であり、（ｂ）は（ａ）におけるＡ部を上面視した断面図である。 （ａ）は本発明のＸ線検出素子搭載用基板の実施の形態の一例を示す断面図であり、（ｂ）は（ａ）におけるＡ部を上面視した断面図である。 本発明のＸ線検出素子搭載用基板の実施の形態の一例を示す断面図である。 本発明のＸ線検出素子搭載用基板の実施の形態の一例を示す断面図である。 本発明のＸ線検出素子搭載用基板の実施の形態の一例を示す断面図である。 本発明のＸ線検出素子搭載用基板の実施の形態の一例を示す断面図である。 （ａ）は本発明のＸ線検出素子搭載用基板の実施の形態の一例を示す断面図であり、（ｂ）は（ａ）におけるＡ部を上面視した断面図である。 （ａ）は本発明のＸ線検出素子搭載用基板の実施の形態の一例を示す断面図であり、（ｂ）は（ａ）におけるＡ部を上面視した断面図である。 従来のＸ線検出素子搭載用配線基板の実施の形態の一例を示す断面図である。
符号の説明
１：基体
１ａ〜１ｆ：絶縁層
２：接続パッド
３：端子電極
４：内部配線
４ａ，４ｂ，４ｃ：貫通導体
５：Ｘ線検出素子
５ａ：実装領域
６：層間導体層
６ａ〜６ｄ：絶縁領域
７：接合材
８：層間接続導体

Claims (5)

  1. 複数の絶縁層が積層されてなる基体と、該基体の上面のＸ線検出素子の実装領域に形成された前記Ｘ線検出素子をフリップチップ実装するための複数の接続パッドと、前記基体の外面に形成された複数の端子電極と、前記基体の内部に形成され、前記実装領域の下方に配置された複数の貫通導体を含む、前記複数の接続パッドと前記複数の端子電極とを接続する複数の内部配線とを有するＸ線検出素子搭載用配線基板であって、前記複数の貫通導体に対応する開口を有する複数層の層間導体層が、前記基体の前記上面への投影領域に前記実装領域が含まれるように前記絶縁層間に形成され、前記複数の貫通導体は、前記開口内で前記層間導体層との間に絶縁領域を設けて前記層間導体層を貫通するとともに、前記層間導体層に接する前記絶縁層のうち少なくとも１層において、その絶縁層とその上下の絶縁層との層間よりも上または下に位置する層間の前記層間導体層の前記開口より横断面が大きいことを特徴とするＸ線検出素子搭載用配線基板。
  2. 前記貫通導体は、前記貫通導体の横断面より大きい層間接続導体を間に介して接続されていることを特徴とする請求項１記載のＸ線検出素子搭載用配線基板。
  3. 前記開口より横断面が大きい前記貫通導体は、その上下で横断面の大きさが異なることを特徴とする請求項１または請求項２に記載のＸ線検出素子搭載用配線基板。
  4. 前記開口より横断面が大きい前記貫通導体の上下に位置する前記層間接続導体は、上下で横断面の大きさが異なることを特徴とする請求項２または請求項３に記載のＸ線検出素子搭載用配線基板。
  5. 請求項１乃至請求項４のいずれかに記載のＸ線検出素子搭載用配線基板にＸ線検出素子がフリップチップ実装されていることを特徴とするＸ線検出装置。
JP2007244924A 2007-09-21 2007-09-21 Ｘ線検出素子搭載用配線基板およびｘ線検出装置 Expired - Fee Related JP4722103B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007244924A JP4722103B2 (ja) 2007-09-21 2007-09-21 Ｘ線検出素子搭載用配線基板およびｘ線検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007244924A JP4722103B2 (ja) 2007-09-21 2007-09-21 Ｘ線検出素子搭載用配線基板およびｘ線検出装置

Publications (2)

Publication Number Publication Date
JP2009074964A JP2009074964A (ja) 2009-04-09
JP4722103B2 true JP4722103B2 (ja) 2011-07-13

Family

ID=40610069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007244924A Expired - Fee Related JP4722103B2 (ja) 2007-09-21 2007-09-21 Ｘ線検出素子搭載用配線基板およびｘ線検出装置

Country Status (1)

Country Link
JP (1) JP4722103B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010011582B4 (de) * 2010-03-16 2011-12-01 Siemens Aktiengesellschaft Detektormodul für einen Strahlendetektor und Strahlendetektor
JP5868575B2 (ja) * 2010-04-15 2016-02-24 浜松ホトニクス株式会社 接続基板
JP5358509B2 (ja) * 2010-04-15 2013-12-04 浜松ホトニクス株式会社 放射線検出器モジュール
JP5457971B2 (ja) * 2010-07-30 2014-04-02 株式会社リガク 半導体ｘ線検出器
WO2012053585A1 (ja) * 2010-10-20 2012-04-26 株式会社 東芝 Ｄａｓ検出器及びｘ線コンピュータ断層撮影装置
US8575558B2 (en) * 2010-11-30 2013-11-05 General Electric Company Detector array with a through-via interposer
JP6060752B2 (ja) * 2013-03-18 2017-01-18 株式会社島津製作所 フラットパネル型放射線検出器とその製造方法
US10254421B2 (en) 2015-04-14 2019-04-09 Analogic Corporation Detector array for radiation system
JP6953186B2 (ja) * 2017-05-31 2021-10-27 キヤノン電子管デバイス株式会社 放射線検出器
JP7007127B2 (ja) * 2017-07-28 2022-01-24 京セラ株式会社 検出素子搭載用基板、検出装置および検出モジュール
US11740367B2 (en) 2022-01-07 2023-08-29 Analogic Corporation Radiation detectors for scanning systems, and related scanning systems

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4160702B2 (ja) * 1999-09-24 2008-10-08 京セラ株式会社 Ｘ線検出素子搭載用配線基板
JP2002214352A (ja) * 2001-01-19 2002-07-31 Canon Inc 放射線画像撮影装置
JP2004071638A (ja) * 2002-08-01 2004-03-04 Canon Inc 放射線撮像装置及びそれを用いた放射線撮像システム
EP1543351A1 (en) * 2002-09-18 2005-06-22 Koninklijke Philips Electronics N.V. X-ray detector with a plurality of detector units
JP4365108B2 (ja) * 2003-01-08 2009-11-18 浜松ホトニクス株式会社 配線基板、及びそれを用いた放射線検出器
JP2004219318A (ja) * 2003-01-16 2004-08-05 Hamamatsu Photonics Kk 放射線検出器
JP2005043330A (ja) * 2003-07-25 2005-02-17 Morita Mfg Co Ltd Ｘ線画像検出器

Also Published As

Publication number Publication date
JP2009074964A (ja) 2009-04-09

Similar Documents

Publication Publication Date Title
JP4722103B2 (ja) Ｘ線検出素子搭載用配線基板およびｘ線検出装置
JP2009032936A (ja) Ｘ線検出素子搭載用配線基板およびｘ線検出装置
JP4748161B2 (ja) 多層配線基板及びその製造方法
JP6291061B2 (ja) 電子部品収納用パッケージおよびそれを備えた電子装置
JP3266505B2 (ja) 多層回路基板
JP5004669B2 (ja) 撮像部品および撮像ユニット、ならびにこれらの製造方法
TWI284402B (en) Build-up package and method of an optoelectronic chip
JPWO2007049458A1 (ja) 積層型電子部品、電子装置および積層型電子部品の製造方法
US10573591B2 (en) Electronic component mounting board, electronic device, and electronic module
CN110622300A (zh) 电子部件搭载用基板、电子装置以及电子模块
JP5212359B2 (ja) 多層配線基板及びその製造方法
JP6151572B2 (ja) 電子素子搭載用基板および電子装置
JP4722104B2 (ja) Ｘ線検出素子搭載用配線基板およびｘ線検出装置
JP2009054668A (ja) Ｘ線検出素子搭載用配線基板およびｘ線検出装置
JP2006270082A (ja) 配線基板及びそれを用いた電子装置
JP6605973B2 (ja) 電子部品搭載用パッケージ、電子装置および電子モジュール
JP4160702B2 (ja) Ｘ線検出素子搭載用配線基板
JP6666200B2 (ja) 配線基板および電子装置
JP6813379B2 (ja) 検出素子搭載用基板、検出装置および検出モジュール
JP6791771B2 (ja) 検出素子搭載用基板、検出装置および検出モジュール
JP4057843B2 (ja) 多層回路基板
JP6483526B2 (ja) 電子装置用基板
JP7189061B2 (ja) 回路基板、プローブカードおよび検査装置
JP7007127B2 (ja) 検出素子搭載用基板、検出装置および検出モジュール
JP2015159139A (ja) 配線基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees