JP4702562B2 - 半導体部品のための配線を組立てる方法 - Google Patents

半導体部品のための配線を組立てる方法 Download PDF

Info

Publication number
JP4702562B2
JP4702562B2 JP2006554336A JP2006554336A JP4702562B2 JP 4702562 B2 JP4702562 B2 JP 4702562B2 JP 2006554336 A JP2006554336 A JP 2006554336A JP 2006554336 A JP2006554336 A JP 2006554336A JP 4702562 B2 JP4702562 B2 JP 4702562B2
Authority
JP
Japan
Prior art keywords
opening
solder
layer
metal nitride
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006554336A
Other languages
English (en)
Other versions
JP2007523498A (ja
Inventor
カービー，カイル・ケイ
メン，シュアン
ダーデリアン，ギャロ・ジェイ
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2007523498A publication Critical patent/JP2007523498A/ja
Application granted granted Critical
Publication of JP4702562B2 publication Critical patent/JP4702562B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608—Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1875—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment only one step pretreatment
    • C23C18/1879—Use of metal, e.g. activation, sensitisation with noble metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • C23C18/36—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents using hypophosphites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は半導体部品のための配線を組立てる方法に関する。
ダイ（dice）、ウェハおよびチップスケールのパッケージなどの半導体部品は、部品の外側から部品上に収容される集積回路への電気接続を行うことを可能にするために、外部コンタクトを有するように製作される。半導体のダイは例えば、ダイの面上に形成されるボンドパッドのパターンを典型的に含む。ウェハレベルにおいて、ボンドパッドはダイ上の集積回路のプローブテストのために用いられる。ダイレベルにおいて、ボンドパッドはテストのために用いられ、また実装のための電気接続（例えばワイヤボンド）を形成するためにも用いられる。典型的に、ボンドパッドは平坦なアルミニウムパッドを含み、あるいはソルダー湿潤性パッド上のソルダーバンプを含む。
しかし、上で述べた配線は、半導体部品で用いることのできる配線の一つのタイプである。多数の他のタイプの配線が知られている。例えば、チップスケールのパッケージなどの半導体パッケージは、ボールグリッドアレー（BGA）あるいはファインボールグリッドアレー（FBGA）などのデンスアレーに配列されたソルダーボールを利用することができる。
図１〜５は、配線と結合した典型的な半導体部品10を例示する。図１は部品10の断片の上面図であり、多数の導電トレース12、14、16、18、20、22、24、26、28、30、32、34および36を示す。導電トレースは、内側のリードボンドパッド38、40、42、44、46、48、50、52、54、56、58、60および62から外側のリードボンド64、66、68、70、72、74、76、78、80、82、84、86および88に達する。外側のリードボンドと内側のリードボンドの図示された相対的なサイズは、図解の目的だけのためのものである。従って、内側のリードボンドはサイズが均等であって、やはりサイズが均等である外側のリードボンドよりも大きいように示されているが、この構造物はサイズが均等ではない内側のリードボンドおよび／または外側のリードボンドを有していてもよいし、また外側のリードボンドよりも小さい内側のリードボンドを有していてもよい、と理解されるべきである。
図２と図３は、図１の断片の拡大した領域の上面図および側断面図を示す。これらの図は、トレース18が導電性材料の層100であることを示す。外側のリードボンド70は、ニッケル含有ソルダー湿潤性材料104の上のソルダーボール102を含む。内側のリードボンド44は、上に導電性材料のキャップ108を有するソルダー配線106を含む。導電性材料のキャップ108は、例えば、ニッケルおよび／またはソルダーボールを含んでいてもよい。
トレース100は再分配層と呼ぶことができる。というのは、それは、内側のリードボンド44の中心位置から外側のリードボンド70の横方向の外側の位置へ電気信号を分配するからである（逆もまた同様）。
断片10の半導体部品は半導体のダイ110を含み、これは例えば単結晶シリコンウェハに相当する。ダイ110は、これと結合した様々なレベルの集積回路構成要素（図示せず）を有する。ダイ110の周りに電気絶縁性の不活性層112が広がっていて、これがダイをソルダー材料106から絶縁する。不活性層112は二酸化ケイ素を含むことができて（あるいは本質的に二酸化ケイ素からなり、または二酸化ケイ素からなり）、典型的に約２０００Å〜約８０００Åの厚さを有するだろう。不活性層112の上に絶縁性材料114が設けられ、これは回路トレース100を支持するために利用され、また回路トレース100のパターン形成の際にも利用されうる。層114は例えばポリイミド樹脂を含みうる。
半導体のダイ110は半導体基板であるとみなすことができ、あるいは、部品10の様々な他の材料と組み合わさったダイ110が半導体基板であるとみなすことができる。特許請求の範囲の解釈を補うために、「半導性の基板（semiconductive substrate）」および「半導体基板（semiconductor substrate）」という用語は、半導性の材料を含むあらゆる構造物を意味するものと定義され、その半導性の材料としては、（限定するものではないが）半導性のウェハ（単独で、または上に他の材料を含む集成体（アセンブリー）として）および半導性の材料層（単独で、または他の材料を含む集成体として）などのバルク（塊状）半導性材料がある。「基板」という用語は、あらゆる支持構造物を指し、それには例えば（限定するものではないが）上述の半導性の基板がある。
ダイ110は二つの反対側の側部111と113を有し、これらは典型的にはそれぞれ前側および裏側と呼ばれる。部品10は、ダイ110の前側111と裏側113にそれぞれ近接している反対側の外表面115と117を有する。表面115と117は、それぞれ部品10の前側表面および裏側表面と呼ぶことができる。
ソルダー材料106は部品10を貫通して全体に延びていて、従って、部品の前側表面115から部品の裏側表面117まで延びている。ソルダー材料106は結局、裏側表面117に近接している外部のデバイスへの電気的接続のために利用することができ、そして外側のリード70のパッド102と結合する別のデバイスと前記の外部デバイスを電気的に相互に連絡するために利用することができる。
図２と図３の構造物を形成する方法を、図４と図５を参照して説明する。特に、リード44と70（図２と図３）を形成する前の構造物10が示される。孔130を、前側表面115から裏側表面117まで延びるように部品10を貫通してエッチングする。孔は、例えばレーザーエッチングによって形成することができる。孔は、前側表面115から裏側表面117まで延びる深さ132、およびこの深さと直交する幅寸法134を有する。孔は、（図示するように）上から見たとき実質的に円形とすることができ、従ってそのとき幅寸法134は円の直径に相当する。あるいは、孔は、上から見たとき多角形（例えば正方形）を有することができる。孔130の形状にかかわらず、最大の幅寸法は典型的には約１００ミクロン以下であり、約３５ミクロン以下のこともあるだろう。
孔130をソルダーで均一に充填する際に問題に遭遇する。特に、孔130の小さな寸法が、ソルダーが孔の中に流入するのを困難にする。ソルダーを孔の中に引き入れるために、孔130の周囲の側壁に沿ってソルダー湿潤剤を供給するための様々な努力がなされてきた。しかし、ソルダー湿潤剤を供給することは、比較的高温の処理（特に３００℃を超える処理）をしばしば含み、このことがダイ110に関連する回路構成に悪影響を与える可能性がある。従って、半導体部品の中に配線を形成するための新しい方法を開発することが望まれている。
一面において、本発明は半導体部品のための配線を組立てる方法を含む。半導体基板が用意され、そして基板を貫通して全体に延びる開口が形成される。約２００℃以下の温度において開口の側壁に沿って第一の材料が堆積される。次いで、開口の中および第一の材料の上に第二の材料がめっき（plate）される。
一面において、本発明は半導体部品のための配線を組立てる方法を含む。半導体基板が用意され、そして基板を貫通して全体に延びるように開口が形成される。開口の側壁に沿って金属窒化物が堆積される。金属窒化物の金属を含む第一の先駆物質および金属窒化物の窒素を含む第二の先駆物質を利用して、反応室の中で堆積が行われる。堆積は少なくとも一つのサイクルを含み、それにおいて、第一および第二の先駆物質は、異なる時間間隔および実質的に互いに相対的に重なり合わない時間間隔で反応室の中に置かれる。次いで、開口の中および金属窒化物の上に第二の材料がめっきされる。
特定の面において、本発明は、半導体部品を貫通して延びる開口の内部にソルダー（solder）を形成するための方法を含む。開口の中に薄膜を形成するために低温の堆積が用いられる。薄膜は、例えば窒化チタンなどの金属窒化物を含むことができる。薄膜の表面はソルダー湿潤材料（例えばニッケル）でめっきされる。めっき工程は表面の活性化を含んでいてもよく（例えば、ハフニウムおよび／またはパラジウムを含む溶液に薄膜を浸漬することによって行う）、次いで、活性化した表面をソルダー湿潤材料で無電解めっきする。あるいは、めっき工程は、表面上にめっきを形成するための非活性化めっきの化学作用を利用することを含んでいてもよい。非活性化めっきの化学作用は少量の安定剤含有物を利用することができ、めっきの化学反応のための電位を担うためのTiNの薄膜を利用することができる。別の例として、低温のTiNの薄膜を、別の低温化学蒸着層（例えばタングステン）のための低温の基材または付着層として用いることができる。次いで、低温化学蒸着層の上にソルダー湿潤材料をめっきすることができる。
薄膜の上にソルダー湿潤材料を形成した後、ソルダー湿潤材料を伝って開口の中にソルダーを引き入れることによって開口を充填することができる。
薄膜の低温堆積は好ましくは、その堆積の間に半導体部品の温度が２００℃を超えないように、約２００℃以下の温度において行われる。適当な堆積法には、原子層堆積法（ALD）および／または化学蒸着法（CVD）が含まれる。読者が本発明を理解するのを助けるために、最初にALD法とCVD法について多少詳しく説明する。まずALD法について言及すると、それは典型的には、連続する原子層を基板上に形成することを含む。そのような層としては例えば、エピタキシー材料、多結晶質材料および／または非晶質材料があるだろう。ALDは、原子層エピタキシー、原子層プロセスなどとも呼ぶことができる。
概略的に説明すると、ALDは、最初の部品を第一の化学種に曝し、それによって部品上へのその化学種の化学吸着を達成することを含む。理論的には、化学吸着によって、曝露された最初の部品の全体の上に均一に一原子厚さまたは一分子厚さの単層が形成される。言い換えると、飽和した単層である。実際には、後にさらに説明するように、化学吸着は部品の全ての部分の上では生じないかもしれない。しかしながら、そのような不完全な単層であっても、本明細書の文脈の中においては単層である。多くの適用において、実質的に飽和した単層は、適当なものであるにすぎないだろう。それでも、実質的に飽和した単層は、望ましい特質および／または特性を示す堆積層を生じさせるものであろう。
第一の化学種は部品の上からパージされ、次いで、第一の化学種の第一の単層の上に化学吸着させるために第二の化学種が供給される。次いで第二の化学種がパージされ、そして第一の化学種への第二の化学種の単層の曝露を伴うこれらの工程が繰り返される。ある場合には、二つの単層は同じ化学種からなるかもしれない。また、第一および第二の化学種について説明したのと同様にして、第三の化学種あるいはさらなる化学種が引き続いて化学吸着され、そしてパージされてもよい。反応室の中での圧力の飽和を加速させるために、第一、第二および第三の化学種のうちの一つまたはそれ以上を不活性ガスと混合することができることを言い添えておく。
パージ工程は様々な方法を含むことができ、そのような方法としては、限定するものではないが、部品および／または単層をキャリヤーガスと接触させること、および／または、圧力を堆積圧力よりも低くしてそれによって部品および／または化学吸着した種と接触する種の濃度を低下させるやり方がある。キャリヤーガスの例としては、N2、Ar、He、Ne、Kr、Xeなどがある。あるいは、パージ工程は、化学吸着の副生物を脱着させてそして別の種の導入に先立つ種の濃度を低下させる物質と部品および／または単層とを接触させることを含んでいてもよい。パージの適当な量は、当業者に知られたやり方で実験的に決定することができる。パージ時間は、薄膜の成長速度の増大をもたらすパージ時間まで連続的に短くすることができる。薄膜の成長速度の増大は非ALDプロセスの形態への変化の指標となるかもしれず、そしてこれはパージ時間の限度を確定するために用いることができるかもしれない。
ALDプロセスはしばしば、自己制約的な（本質的制約のある）プロセスとみなされる。というのは、部品上で第一の種が化学結合を形成するであろう部位が有限の個数存在するからである。第二の種は第一の種にのみ結合するかもしれず、従ってこれも自己制約的であろう。部品上の有限個の部位の全てが第一の種とひとたび結合すれば、第一の種は、部品とすでに結合した第一の種の他のものには結合しないことが多いであろう。しかし、そのような結合を促進してALDを自己制約的でないものにするために、ALDにおけるプロセス条件を変更することができる。従って、ALDはまた、化学種を積層することによって一度に一つの単層とは異なるものを形成してそして一原子または一分子の厚さを超える層を形成する種を含むかもしれない。ここで記述する本発明の様々な見地は、ALDにおいて所望されるであろうあらゆる状況に適用することができる。さらに、ALDの間に局部的な化学反応が起こるかもしれないということを言い添えておく（例えば、入ってくる反応体分子は、表面上に単層を形成するのではなく、現存する表面から分子を置換するかもしれない）。そのような化学反応が起こる限りにおいて、それらは一般に表面の最も上の単層の範囲内に限定される。
慣例のALDは、頻繁に用いられる温度と圧力の範囲内で、そして一度にALD層全体の一つの単層の所望の形成が達成されるような確立されたパージ基準に従って起こりうる。たとえそうでも、ALDの条件は、特定の先駆物質、層の組成、堆積装置、および当業者に知られた基準に従う他の要因に依存して、大きく変えることができる。温度、圧力およびパージの慣例の条件を維持すれば、単層の形成および得られるALD層全体の質に強い影響を与えるかもしれない望ましくない反応が最少になる。従って、慣例の温度と圧力の範囲外で操作することは、欠陥のある単層が形成される危険性を伴う。
化学蒸着法（CVD）の一般的な技術は様々な、よりいっそう具体的なプロセスを含み、これには、（限定するものではないが）プラズマCVDおよびその他のものがある。CVDは一般に、部品上に完全な堆積材料を非選択的に形成するために用いられる。CVDの一つの特徴は、堆積材料を形成するために反応する複数の種が蒸着室の中に同時に存在することである。このような条件は慣例的なALDのためのパージ基準と対照をなすものであり、ALDにおいては、部品は、部品または前に堆積した種に吸着する単一の堆積種と接触する。ALDプロセスの形態は、CVD反応ではなくALD化学吸着が起こるようなタイプの、またはそのような条件下での、同時に接触する複数の種を提供するかもしれない。共に反応するのではなく、それらの種は部品または前に堆積した種に化学吸着するかもしれず、それによって、後続の種が次に化学吸着して所望の材料の完全な層がその上に形成される表面を提供するだろう。
たいていのCVD条件下で、堆積は、下にある部品の組成または表面特性とはかなり無関係に起こる。それに対して、ALDにおける化学吸着速度は、部品または化学吸着した種の組成、結晶構造、およびその他の特性によって影響されるだろう。他のプロセス条件、例えば圧力や温度も、化学吸着速度に影響するかもしれない。従って、観察によれば、化学吸着は部品の（複数の）部分上で顕著に起こるのではなく、それはその同じ部品の他の部分上で適当な速度で起こる、ということが示されている。そのような条件は、堆積した材料の中に許容できない欠陥を導入するかもしれない。
本発明の代表的な方法を、図６〜１３を参照して説明する。まず図６を参照すると、これは予備処理工程における構造物200の断片を示す。構造物200は図１〜５を参照して前に説明した構造の幾つかのものを含み、それらの構造は、図１〜５において表示したのと同様に、構造物200においても表示する。従って、構造物200は、前側111と裏側113を有する半導体部品110を含むように示されていて、またさらに、部品110の周りに延びる不活性層112を含むように示されている。構造物200はさらに、前に説明したトレースに類似する導電性の金属トレース100を含み、またトレース100の下の厚い不活性層114を含む。厚い不活性層は、例えばポリイミド含有層とすることができる。
構造物200は、図１〜５の構造物10と比較して、構造物200が導電性材料層100の上に一対の絶縁性材料層202と204を含むという点で異なっている。絶縁性材料層202と204は、それぞれ第一および第二の絶縁性材料層と呼ぶことができる。絶縁性材料層202は例えばポリイミドを含むことができ、絶縁性材料層204は例えば低温堆積によって形成された二酸化ケイ素を含むことができる。絶縁性材料層202は、それを貫通して延びる間隙206を有するようにパターン化され、これは結局、外側のリードボンドのための位置になる。
構造物200は半導体部品とみなすことができ、この部品は、半導体のダイ110の前側の外にある前側表面208と、ダイ110の裏側113の外にある裏側表面210を含む。
開口212が半導体部品200を貫通して全体に延びていて、具体的には前側表面208から裏側表面210まで延びている。開口212は、前側表面208と裏側表面210の間の深さ214、およびこの深さ214に直交する幅216を有する。開口212は、上から見たとき、いかなる適当な形状を有していてもよく、例えば実質的に円形とすることができる。開口212が上から見て実質的に円形である場合、幅216は円の直径に相当するだろう。開口212の形状にかかわらず、開口はある最大の断面幅を有するだろう。特定の見地において、そのような最大の断面幅は約１００ミクロン未満であり、さらなる見地においては、そのような最大の断面幅は約３５ミクロン未満であろう。
開口212は側壁の外周218を有し、これは不活性材料112の表面と絶縁性材料204の表面を含む。特定の見地において、材料204と112は互いに同じ材料を含むことができて、特に二酸化ケイ素を含むことができる（あるいは本質的に二酸化ケイ素からなり、または二酸化ケイ素からなる）。従って、側壁218は、この側壁の全体に沿って二酸化ケイ素を含むことができる（あるいは本質的に二酸化ケイ素からなり、または二酸化ケイ素からなる）。
先に説明したように、構造物110は半導体のダイを含むことができ、特定の見地においては、これは、例えば単結晶シリコンウェハのような単結晶半導体材料を含むだろう。従って、本発明の幾つかの見地において、開口212は単結晶シリコンウェハを貫通して延びているとみなすことができる。
図６の開口212において材料204と112の間に境界面が示されるべきであって、従って境界面が開口の面の後ろに見えるはずである、ということに留意されたい。しかし、図面を単純化するために、そのような境界面は開口の中で示されていない。全体として、この開示の断面図において示された面の後ろにできる境界面は示されず、そのことは、そのような境界面を示すことが図面および／または明細書の明快さを高めると考えられる場合を除いて、そうである。
構造物114、100、202および204は、構造物110の前側111に近接しているとみなすことができる。具体的には、構造物114、100、202および204は、裏側113よりも前側111に近い。
図４と図５を参照して前に説明したプロセスは、導電性材料100に穴をあけて形成した孔130を示していて、従って孔130は導電性材料100を含む外周を有していた。図６の構造物200と図４と図５を参照して説明した構造物との間の違いは、孔212が導電性材料100の全体に延びている外周を有していない、ということである。構造物200は、孔212が最終的に貫通して延びるように形成されるべき間隙を導電性材料100が有するように、パターン化して導電性材料層100を最初に形成することによって、形成することができる。次いで、電気的に絶縁性の材料204で間隙を充填することができ、そして電気的に絶縁性の材料204に穴をあけて開口212を形成することができる。
構造物200は、開口212が導電性材料100と接触していないように示されているが、ここで示されたプロセスの代わりに図４と図５のプロセスを利用することができる、ということが理解されるべきである。すなわち、図４と図５に示されるような導電性パッドの材料を貫通するように開口を形成することができ、そしてその開口は、パッドの導電性材料を含む外周を有することができる。
次に図７を参照すると、部品200の側壁218に沿って開口212の中で、そしてまた裏側表面210に沿って層（これはここでは薄膜と呼ぶこともできる）220が堆積される。層220は導電性の材料を含むことができて、また特定の見地においては、金属窒化物を含むだろう（あるいは本質的に金属窒化物からなり、または金属窒化物からなるだろう）。例えば、層220は、窒化チタン、窒化タングステン、窒化タンタルおよび窒化ハフニウムのうちの１以上を含むことができる（あるいは本質的にこれらからなり、またはこれらからなる）。層220は、開口212の中で形成される後続の材料から層220を区別するために、本発明の特定の見地においては第一の材料と呼ぶことができる。
層220は裏側表面210の上に形成されるように説明されるが、層220はむしろ新しい裏側表面を規定するとみなすことができ、裏側表面210は材料112と関連づけられるというよりもむしろ層220と関連するようになる、と理解されるべきである。しかし、以下の説明で明らかになるように、構造物200の裏側と関連する層220の部分は最終的には除去され、従って、ここでの説明を簡単にするために、層220を形成した後であっても裏側表面は材料112と関連したままである、とみなす方がよい。
層220は、例えばALDおよび／またはCVDによって形成することができ、そして好ましくは約２００℃以下の温度において形成される。２００℃以下の温度を用いることにより、本明細書の「背景技術」の部分で先に説明した問題を避けることができ、特にダイ110と関連する電気回路構成（図示せず）をその回路構成に悪影響を与える可能性のある温度まで加熱することを避けることができる。
図１７は、層220を形成するために用いることのできる典型的な堆積装置1000を示す。装置1000は反応室1002を有する。入口1004が反応室の中に延びていて、入口を通る材料の流れを制御するために入口1004を横切って弁1006が設けられている。出口1008も反応室の中に延びていて、出口を通る材料の流れを制御するために弁1010が設けられている。
反応室の中に基板ホルダー1012が設けられていて、これは典型的な基板1014を支持しているように示されている。基板1014は、例えば図６と図７の半導体部品200に相当しうる。
操作において、材料は入口1004を通って反応室1002に流入し、そして出口1008を通って反応室1002から排出される。反応室に流入する材料は矢印1016によって示されていて、反応室から排出される材料は矢印1018によって示されている。反応室1002に流入する材料は適当な反応体（すなわち、１以上の先駆物質）、キャリヤーガス、パージガスなどとすることができる。
装置1000がALD型のプロセスのために用いられる場合、二つの先駆物質を、異なっていて実質的に互いに重なり合わない時間間隔で反応室に導入することができる。具体的には、第一の先駆物質を反応室の中に導入して、基板1014の露出した表面の上に第一の実質的に飽和した単層を形成することができ、それに続いて第一の先駆物質を反応室から排出することができる。次いで、第二の先駆物質を反応室の中に導入して、第一の先駆物質から形成された単層と反応させて、それによってその単層から所望の材料を形成することができる。第一および第二の先駆物質の使用はプロセスの一つのサイクルとみなすことができ、そして所望の材料を所望の厚さに形成するために複数のサイクルを用いることができる。第一および第二の先駆物質は互いに「重なり合わない時間間隔」で反応室の中に存在するものとみなされる。というのは、先駆物質の各々は他のものを導入する前に反応室の中から実質的に完全に排出されるからである。「実質的に」重なり合わない時間間隔という用語は、後続の先駆物質を反応室の中に導入したときに反応室の中に幾分かの残留した先駆物質が存在するかもしれないが、しかしそのような残留した先駆物質の濃度は、基板1014の表面における以外は先駆物質の互いの検出可能な相互作用は存在しないほど非常に低く、また典型的に低い、ということを表すために用いられる。
本発明の代表的な見地において、層220は金属窒化物を含む。そのような見地において、第一の先駆物質は金属窒化物の金属を含むことができ、そして第二の先駆物質は金属窒化物の窒素を含むことができる。層220は少なくとも一つのサイクルを使用して形成することができ、それにおいて、第一および第二の先駆物質は、異なる時間間隔および実質的に互いに相対的に重なり合わない時間間隔で反応室の中に置かれる。典型的には、各々のサイクルは第一の先駆物質の導入を含み、続いてパージが行われ、次いで第二の先駆物質の導入が行われるだろう。金属窒化物が窒化チタンである場合、窒化チタンの金属を含む典型的な先駆物質はTiCl4およびテトラキス-ジメチル-アミド-チタン（TDMAT）であり、そして金属窒化物の窒素を含む典型的な先駆物質はアンモニア（NH3）である。
窒化チタンの層220は、もしこれが四塩化チタンとアンモニアから形成される場合、約６８℃から約４００℃までの温度で形成することができるが、しかし好ましくは、約２００℃未満の温度で形成されるだろう。
層220が窒化チタンであるときの適用において、第一の先駆物質はTDMATを含み、そして第二の先駆物質はアンモニアを含み、層220の形成は複数のサイクルを用いて約１００℃から約１８０℃までの温度で達成することができ、一般的には約１３０℃から約１７０℃までの温度であり、代表的な温度は１５５℃であり、圧力は約２００ミリトルから約２トルまでであり、代表的な圧力は約８００ミリトルであり、コールドウォールの反応室、約１秒の時間での反応室へのTDMATのパルス、約１０秒の時間でのパージ、および約４秒の時間での反応室へのアンモニアの第二のパルスが用いられる。アンモニアのパルスに続いて約１０秒のパージを行うことができ、それによって個々のサイクルが完了する。パージは真空および／または適当なパージガスを用いて達成することができる。パージガスは、例えばアルゴンを含むことができて、それは好ましくは、先駆物質および基板上の全ての曝露した材料との反応に対して不活性なガスである。
金属窒化物の層を形成するための上述の温度は、代表的な温度である。しかし、層220を形成するために用いられる温度は約２００℃以下が好ましいかもしれず、より好ましくは、その温度は約１６０℃以下である。
層220は、ALD型のプロセスの複数のサイクルによっていかなる所望の厚さにも形成することができる。層220の一般的な厚さは少なくとも約１００Åであり、典型的な厚さは約１００Åから約３０００Åの範囲であろう。TDMAT/ NH3のプロセスが用いられる場合、上記のサイクルの各々によって一般的に約１０Å以下の厚さの層（典型的な層は約９Åの厚さ）が形成されるだろう。従って、層220を所望の厚さに形成するために、サイクルを少なくとも約１０回繰り返すのが望ましいかもしれない。
TDMAT/ NH3のプロセスおよびTiCl4/ NH3のプロセスについての上述の方法はALD型のものであり、というのは、これらの方法においては互いに実質的に重なり合わない時間で反応室の中に供給される二つの先駆物質を用いるからである。しかしながら、層220を形成するために用いられるプロセスは、CVD型のプロセスを含むいかなる適当なプロセスであってもよいと理解されるべきである。
TDMATから形成されたTiN薄膜は、約４００℃の後堆積アニール（post-deposition anneal）で処理しなければ、空気に曝露したときにしばしば酸化するだろう、ということに留意されたい。以下で明らかになるであろうが、本発明の金属窒化物の薄膜220は、めっき工程のための基板として用いられる。そのような適用においては、薄膜の導電性は一般に重要ではなく、従って、薄膜はある程度酸化することができる。従って、TiNのTDMAT形成で一般的に用いられる後堆積アニールは省くことができ、薄膜220は、プロセスの全体について２００℃以下（一般的には１６０℃以下、そしてしばしば１５５℃以下）に維持されるプロセスで形成することができる。
図８を参照すると、部品200の裏側表面210の上から層220が除去されたように示されている。そのような除去は、いかなる適当なエッチング方法および／または平坦化方法（例えば化学機械研磨）を用いても達成することができる。
図８はまた、層220の露出した表面の上に形成された層222を示している。層222は層220の活性化を表している。層220の活性化は、層220をハフニウムとパラジウムのうちの一つまたは両方に曝露することによって達成される。層220の表面を活性化する典型的な方法は、約０.１５グラム/リットルの塩化パラジウムと約４ミリリットル/リットルのフッ化水素酸および残部の脱イオン水を含む溶液に層を曝露することである。そのような曝露は、溶液の中に約３０秒から約６０秒の時間浸すことによって達成することができ、室温においては典型的に約３０秒が適当である。活性化によって、示されているような別の層222を形成することができ、あるいは層220の表面の組成を変えることができる。いずれにしても、活性化によって、層の上に後続の無電解堆積のための層220が用意される。特定の見地において、活性化によって、ハフニウムとパラジウムのうちの一つまたは両方を含む（あるいは本質的にこれらからなり、またはこれらからなる）示されているような独立した層222が形成される。層222は約１ミクロンから約７ミクロンの厚さを有することができ、典型的な適当な厚さは約５ミクロンである。
層220の表面の活性化は、裏側表面210の上から層220を除去する前または後に行うことができる。層220がハフニウムまたはパラジウムを含む場合、層の活性化は省くことができる。
次に図９を参照すると、活性層222の上に層224が無電解めっきされる。層224の材料は、この材料を層220の第一の材料と区別するために、第二の材料と呼ぶことができる。層224は好ましくはソルダー湿潤性材料を含み、この層は、開口の側壁をソルダー湿潤性材料で効果的に裏打ちするために、開口212の中に形成される。
層224は例えば、ニッケルを含むことができる（あるいは本質的にニッケルからなり、またはニッケルからなる）。そのような見地において、層224は、約５９℃から約６４℃の操作温度と約５分から約１０分の浸漬時間を用いて、構造物200を次リン酸ニッケル溶液の中に浸漬することによって形成することができる。次リン酸ニッケル溶液としては、ｐ-ジメチルアミノベンズアルデヒド（DMAB）とともに用いる用途のためにシップレー・コーポレーション（Shipley Corporation）によって製造されている溶液を用いることができる。次リン酸ニッケル溶液は典型的には約５〜７のpHを有し、好ましいpHは約７であろう。無電解めっき層224は約１ミクロンから約７ミクロンの厚さを有することができ、約５ミクロンが好ましい厚さである。この厚さが小さすぎると、ニッケル層の上に形成されるソルダー材料（ソルダー材料については後述する）が、開口212がソルダーで完全に充填される前に無電解めっき層を使い尽くすかもしれず、それによって、無電解めっき材料は、開口212を充填するために用いられるソルダーのための適当な湿潤性を与えるという望ましい役割を果たさない。
先に説明したように、活性化とそれに続く無電解めっきは、金属窒化物の上にソルダー湿潤性材料をめっきするために利用することのできる多くの方法のうちの一つにすぎない。他の方法としては例えば、金属窒化物の上への非活性化めっき、および金属窒化物の上への低温化学蒸着層の形成とこの低温化学蒸着層の上へのめっきがある。そのような他の方法が用いられる場合、活性層222を省くか、あるいはこれを低温化学蒸着層で置き換えることができる。あるいは、活性層を低温化学蒸着層の上に形成することができる（この低温化学蒸着層は金属窒化物の上に形成される）。
層224は裏側表面210の上から層220を除去した後に形成されるように示されているが、本発明は他の見地をも含むと理解されるべきであり、そのようなものとしては、裏側表面の上から層220を除去する前に無電解めっき材料224を設けること、および裏側表面の上から無電解めっき材料と材料220の両者を除去することがある。
図１０を参照すると、絶縁性材料層204（図９）が除去されて、それによって、外側のリードボンドが形成されるべき場所でポリイミド含有層202において開口232が残されている。また、開口212の上方の領域が拡張されて、導電性材料層100の中の間隙を横切って全体に延びる開口の領域230が形成されている。従って、開口212の拡張した領域230は、導電性材料100の露出した表面を含む外周を有する。本発明の特定の見地において、開口212は導電性材料100までは延びていない第一の開口とみなすことができ、そして拡張した領域230は導電性材料100に達するまで延びている第一の開口の一部分とみなすことができる。拡張した領域230の形成は、いかなる適当なエッチングを用いても達成することができる。拡張した領域230を形成する際に絶縁性材料204の全体が除去されるように示されているが、本発明は、拡張した領域230を形成するために材料204の一部だけが除去される、というような他の見地も含むと理解されるべきである。いずれにしても、材料204のすくなくとも幾分かが除去される。
本発明の示されている見地においては、拡張した領域230の形成は、第一の材料220を活性化した後に、そしてまた無電解めっき材料224を形成した後に行われる。しかしながら、本発明は、拡張した領域230は材料220の活性化とめっき材料224の形成のうちの一方または両方が行われる前に形成される、というような他の見地も含むと理解されるべきである。
層204を除去することによって（図９）、前側表面208の位置が変化し、従って、この時点でその表面は、層204の表面とよりも層202の表面と関連している。
図１１を参照すると、開口212の内部および拡張した領域230の内部にソルダー240が設けられている。ソルダー240は例えば、部品200の裏側からソルダーを供給するウェーブソルダー法（wave-solder methodologies）を用いることによって設けることができる。従って、ソルダーは開口212を充填するが、しかしこれは、例えば開口232を含む部品200の前側と関連する他の印刷上の特徴部分の中には及ばない。
ソルダー240はいかなる適当なソルダー組成物を含んでいてもよく、そのような組成物としては例えば、（重量で）６３％のスズと３７％の鉛、（重量で）９６.５％のスズと３.４％の銀、または（重量で）９６.５％のスズと３％の銀と０.５％の銅を含有する組成物がある。
ソルダー湿潤性材料224はソルダーが比較的低い温度で狭い開口212に流入するのを有利に助けるものであり、それと同時に、開口の中に均一で良質な充填物を供給する。開口の中にソルダーを供給するための典型的な温度は約２００℃以下である。
図１２を参照すると、前側表面208で露出した導電性材料100と240の上に導電性材料層250が形成されている。導電性材料250は例えばニッケルを含むことができて（あるいは本質的にニッケルからなり、またはニッケルからなり）、無電解めっき法を用いて形成することができる。間隙232の中の導電性材料250は、外側のリード252の一部分を形成する。導電性材料250は、ソルダー240とともに、開口212の中に延びる内側のリード254を形成する。
図１３を参照すると、ポリアミド含有材料202（図１２）が除去されて、外側のリード252の導電性材料250の上にソルダーボール260が形成されている。材料202を除去することによって、部品200の前側表面208は、トレース100、材料114、および露出した材料250と260の外側表面に移る。ソルダーボール260は外側のリード252の材料250の上に選択的に形成されるように示されていて、内側のリード254の材料250の上には形成されていないが、ソルダーボールは内側のリードの上に形成することもできると理解されるべきである。
図６〜１３のプロセスは本発明の一つの典型的な見地を示す。別の典型的な見地は図１４〜１６を参照して説明される。図１４〜１６に言及するとき、図６〜１３を説明する際に上で用いられたのと同じ符号が適切に用いられるだろう。
図１４は、図７の処理工程に続く工程での構造物300を示す。拡張した領域230は、導電性材料220を形成した後に、そして部品の裏側表面210から導電性材料220を除去する前に、形成されている。
図１５は、材料220に沿って形成された活性層222と無電解めっき層224を示す。また図１５は、裏側表面210の上から材料220が除去されていることを示す。そのような除去は、活性層222と無電解めっき層224のうちの一つまたは両方を形成する前または形成した後に行うことができる。さらに図１５は、絶縁性材料204（図１４）がポリアミド含有材料202の上から除去されて、これにより外側のリードが形成されるべき位置に露出した間隙232が残っていることを示す。開口232の中で導電性材料100の上に無電解めっき材料が形成されるのが避けられるように、材料204の除去は、活性層222と無電解めっき層224を形成した後に行われるのが好ましい。しかしながら、本発明は、無電解めっき材料224を形成するのと同時に開口232の中に無電解めっき材料を形成するのが望ましい、というような他の見地（図示せず）も含み、そのような見地においては、開口232の中の導電性材料100を、層222と224を形成するために用いられる条件におくのが望ましいかもしれない。
図１６を参照すると、開口212と拡張した領域230の中にソルダー240が設けられていて、領域230と232（領域232は図１５に示されている）の中に導電性材料のキャップ250が設けられていて、開口232の中の導電性材料250の上にソルダーボール260が設けられている。図１６の構造物は図１３の構造物に類似するが、しかしこれは、図１３の見地と比較して、本発明の他の見地に従って、ソルダーボール260を形成する間に図１６の構造物の上にポリアミド含有材料202が残されている点が異なる。
本発明の低温プロセスは多くの利点をもたらすことができる。例えばこのプロセスは、本発明で用いられる低温よりも高い温度での加熱が有害であるかあるいはただ単に不可能であるかもしれないような、いわゆる「後工程（back-end process）」において用いることができる。さらに、本発明の方法論は、温度に対して敏感なプラスチックやその他の材料の金属化で用いることができる。
図１は、先行技術の半導体部品の構造物を示す概略的な上面図である。 図２は、図１の先行技術の構造物の領域２の拡大図である。 図３は、図２の先行技術の構造物の線３−３に沿う図である。 図４は、図２の処理工程の前の処理工程における先行技術の構造物の図である。 図５は、図４の先行技術の構造物の線５−５に沿う断面図である。 図６は、本発明の代表的な方法の予備処理工程における半導体部品の概略的な断面図である。 図７は、図６の断片の図であって、図６の処理工程に続く処理工程を示す図である。 図８は、図６の断片の図であって、図７の処理工程に続く処理工程を示す図である。 図９は、図６の断片の図であって、図８の処理工程に続く処理工程を示す図である。 図１０は、図６の断片の図であって、図９の処理工程に続く処理工程を示す図である。 図１１は、図６の断片の図であって、図１０の処理工程に続く処理工程を示す図である。 図１２は、図６の断片の図であって、図１１の処理工程に続く処理工程を示す図である。 図１３は、図６の断片の図であって、図１２の処理工程に続く処理工程を示す図である。 図１４は、図６の断片の図であって、図７の処理工程に続く本発明の第二の態様に従う処理工程を示す図である。 図１５は、図１４の断片の図であって、図１４の処理工程に続く処理工程を示す図である。 図１６は、図１４の断片の図であって、図１５の処理工程に続く処理工程を示す図である。 図１７は、本発明の様々な態様において利用することのできる典型的な堆積装置の概略的な断面図である。

Claims (6)

  1. 半導体部品のための配線を組立てる方法であって、
    半導体部品を用意し、
    前記部品を貫通して全体に延びる開口を形成し、ここで前記開口は側壁を有し、
    前記開口の側壁に沿って第一の材料を堆積し、ここでこの堆積は２００℃以下の温度において行われ、前記第一の材料は、ハフニウムまたはパラジウムを含む、金属窒化物であり、
    前記開口の中および第一の材料の上にソルダー湿潤材料を無電解めっきし、ここで前記ソルダー湿潤材料は前記開口を部分的にのみ充填し、そして
    前記開口内に前記ソルダー湿潤材料に沿ってソルダーを形成し、ここで前記ソルダーは前記開口を充填する、
    工程を含む方法。
  2. 前記ソルダー湿潤材料は、５ミクロンから７ミクロンの厚さを有する、請求項１に記載の方法。
  3. 前記金属窒化物の堆積は反応室の中で行われ、
    前記堆積においては、前記金属窒化物の金属を含む第一の先駆物質と、前記金属窒化物の窒素を含む第二の先駆物質を用いて行われ、および前記第一および前記第二の先駆物質が異なる時間間隔および実質的に互いに相対的に重なり合わない時間間隔で前記反応室の中に置かれるようにする少なくとも一つのサイクルを用いる、
    請求項１または請求項２に記載の方法。
  4. 半導体部品のための配線を組立てる方法であって、
    半導体部品を用意し、ここで前記部品は一対の側部を有する単結晶半導体材料を含み、前記部品は前記単結晶半導体材料の前記側部のうちの一方である前側の外面と前記単結晶半導体材料の前記側部のうちの他方である裏側の外面を含み、前記部品は前記前側に近接している導電性材料層をさらに含み、
    前記前側から前記裏側まで延びて従って前記半導体部品を貫通して全体に延びる開口を形成し、ここで前記開口は側壁を有していてそして前記導電性材料層を貫通して延びていて、
    前記開口の前記側壁に沿って、ハフニウムまたはパラジウムを含む、金属窒化物である第一の材料を堆積することによって前記開口を狭くし、ここでこの堆積は、１サイクルにつき前記第一の材料を１０Å以下で形成しそして前記部品を２００℃以下の温度にさらすプロセスの１以上のサイクルを用い、
    前記開口の中および前記第一の材料に沿ってソルダー湿潤材料を無電解めっきし、そして
    前記ソルダー湿潤材料に沿ってソルダーを形成することによって前記開口を前記ソルダーで充填し、ここで前記開口の中の前記ソルダーは前記導電性材料層と電気的につながる、
    工程を含む方法。
  5. 前記ソルダー湿潤材料は、５ミクロンから７ミクロンの厚さを有する、請求項４に記載の方法。
  6. 前記プロセスは、反応室の中で、前記金属窒化物の金属を含む第一の先駆物質と、前記金属窒化物の窒素を含む第二の先駆物質を用いて行われ、また前記プロセスにおいて、前記第一および第二の先駆物質が異なる時間間隔および実質的に互いに相対的に重なり合わない時間間隔で前記反応室の中に供給される、請求項４または請求項５に記載の方法。
JP2006554336A 2004-02-20 2005-02-18 半導体部品のための配線を組立てる方法 Active JP4702562B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/784,074 US6943106B1 (en) 2004-02-20 2004-02-20 Methods of fabricating interconnects for semiconductor components including plating solder-wetting material and solder filling
US10/784,074 2004-02-20
PCT/US2005/006116 WO2005083778A1 (en) 2004-02-20 2005-02-18 Methods of fabricating interconnects for semiconductor components

Publications (2)

Publication Number Publication Date
JP2007523498A JP2007523498A (ja) 2007-08-16
JP4702562B2 true JP4702562B2 (ja) 2011-06-15

Family

ID=34861399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006554336A Active JP4702562B2 (ja) 2004-02-20 2005-02-18 半導体部品のための配線を組立てる方法

Country Status (9)

Country Link
US (4) US6943106B1 (ja)
EP (1) EP1719168B1 (ja)
JP (1) JP4702562B2 (ja)
KR (1) KR100821764B1 (ja)
CN (1) CN100536105C (ja)
AT (1) ATE491227T1 (ja)
DE (1) DE602005025194D1 (ja)
SG (4) SG131951A1 (ja)
WO (1) WO2005083778A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943106B1 (en) * 2004-02-20 2005-09-13 Micron Technology, Inc. Methods of fabricating interconnects for semiconductor components including plating solder-wetting material and solder filling
US7005379B2 (en) * 2004-04-08 2006-02-28 Micron Technology, Inc. Semiconductor processing methods for forming electrical contacts
US7279407B2 (en) 2004-09-02 2007-10-09 Micron Technology, Inc. Selective nickel plating of aluminum, copper, and tungsten structures
US7772115B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure
US7405146B2 (en) * 2006-01-24 2008-07-29 Kinsus Interconnect Technology Corp. Electroplating method by transmitting electric current from a ball side
EP1987535B1 (en) * 2006-02-01 2011-06-01 Silex Microsystems AB Method of making vias
US7955946B2 (en) * 2006-05-22 2011-06-07 Micron Technology, Inc. Methods of determining x-y spatial orientation of a semiconductor substrate comprising an integrated circuit, methods of positioning a semiconductor substrate comprising an integrated circuit, methods of processing a semiconductor substrate, and semiconductor devices
US7473577B2 (en) * 2006-08-11 2009-01-06 International Business Machines Corporation Integrated chip carrier with compliant interconnect
US7560371B2 (en) * 2006-08-29 2009-07-14 Micron Technology, Inc. Methods for selectively filling apertures in a substrate to form conductive vias with a liquid using a vacuum
SE530415C2 (sv) * 2006-09-04 2008-05-27 Nanospace Ab Gastrustor
US20080136038A1 (en) * 2006-12-06 2008-06-12 Sergey Savastiouk Integrated circuits with conductive features in through holes passing through other conductive features and through a semiconductor substrate
US8003517B2 (en) * 2007-05-29 2011-08-23 Freescale Semiconductor, Inc. Method for forming interconnects for 3-D applications
US8586465B2 (en) * 2007-06-07 2013-11-19 United Test And Assembly Center Ltd Through silicon via dies and packages
KR100885924B1 (ko) * 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
US8021940B2 (en) * 2007-12-31 2011-09-20 Intel Corporation Methods for fabricating PMOS metal gate structures
US7678696B2 (en) * 2008-08-08 2010-03-16 International Business Machines Corporation Method of making through wafer vias
US8035198B2 (en) * 2008-08-08 2011-10-11 International Business Machines Corporation Through wafer via and method of making same
US8299566B2 (en) 2008-08-08 2012-10-30 International Business Machines Corporation Through wafer vias and method of making same
US8138036B2 (en) * 2008-08-08 2012-03-20 International Business Machines Corporation Through silicon via and method of fabricating same
US8384224B2 (en) * 2008-08-08 2013-02-26 International Business Machines Corporation Through wafer vias and method of making same
CN102097490A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 双位快闪存储器的制作方法
US8518815B2 (en) 2010-07-07 2013-08-27 Lam Research Corporation Methods, devices, and materials for metallization
US20120049358A1 (en) * 2010-08-24 2012-03-01 Bin-Hong Cheng Semiconductor Device and Semiconductor Process for Making the Same
KR101215648B1 (ko) * 2011-02-11 2012-12-26 에스케이하이닉스 주식회사 반도체 칩 및 그 제조방법
KR101780423B1 (ko) * 2011-03-18 2017-09-22 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US8853072B2 (en) 2011-06-06 2014-10-07 Micron Technology, Inc. Methods of forming through-substrate interconnects
US8519516B1 (en) 2012-03-12 2013-08-27 Micron Technology, Inc. Semiconductor constructions
CN103377954B (zh) * 2012-04-28 2016-12-14 无锡华润上华科技有限公司 栅极焊盘和源极焊盘的形成方法
JP5862459B2 (ja) * 2012-05-28 2016-02-16 東京エレクトロン株式会社 成膜方法
JP5966618B2 (ja) * 2012-05-28 2016-08-10 東京エレクトロン株式会社 成膜方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260934A (ja) * 1999-03-05 2000-09-22 Seiko Epson Corp 半導体装置の製造方法
JP2003115548A (ja) * 2001-06-29 2003-04-18 Hynix Semiconductor Inc 半導体素子のキャパシタ形成方法
JP2003168859A (ja) * 2001-09-20 2003-06-13 Fujikura Ltd 金属充填方法及び充填金属部付き部材
JP2003536272A (ja) * 2000-06-08 2003-12-02 ジニテック インク． 薄膜形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107109A (en) 1997-12-18 2000-08-22 Micron Technology, Inc. Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
US6114240A (en) 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
US7045461B2 (en) * 2000-01-07 2006-05-16 Nikkon Materials Co., Ltd. Metal plating method, pretreatment agent, and semiconductor wafer and semiconductor device obtained using these
JP3736607B2 (ja) * 2000-01-21 2006-01-18 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6459150B1 (en) 2000-08-17 2002-10-01 Industrial Technology Research Institute Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer
CN1392510A (zh) 2001-06-20 2003-01-22 力捷电脑股份有限公司 影像扫瞄的振动补偿装置及振动补偿方法
US7242752B2 (en) 2001-07-03 2007-07-10 Apptera, Inc. Behavioral adaptation engine for discerning behavioral characteristics of callers interacting with an VXML-compliant voice application
KR100466309B1 (ko) * 2002-05-21 2005-01-13 삼성전자주식회사 반도체 장치의 금속층 형성 방법 및 장치
JP2005501413A (ja) * 2001-08-24 2005-01-13 エムシーエヌシー リサーチ アンド デベロップメント インスティテュート 貫通ビア垂直配線、貫通ビア型ヒートシンク及び関連する形成方法
US6661098B2 (en) * 2002-01-18 2003-12-09 International Business Machines Corporation High density area array solder microjoining interconnect structure and fabrication method
US6902872B2 (en) * 2002-07-29 2005-06-07 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
KR100466332B1 (ko) * 2002-12-14 2005-01-14 동부전자 주식회사 반도체 소자의 제조 방법
JP5214092B2 (ja) * 2003-01-23 2013-06-19 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 触媒を用いた無電解めっきによりパターン化された絶縁体上に金属層を形成する方法
US6903013B2 (en) * 2003-05-16 2005-06-07 Chartered Semiconductor Manufacturing Ltd. Method to fill a trench and tunnel by using ALD seed layer and electroless plating
US7081586B2 (en) 2003-07-11 2006-07-25 Rehrig Richard B Power cable assembly for water and air-cooled welding torches
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US7018917B2 (en) * 2003-11-20 2006-03-28 Asm International N.V. Multilayer metallization
US6943106B1 (en) * 2004-02-20 2005-09-13 Micron Technology, Inc. Methods of fabricating interconnects for semiconductor components including plating solder-wetting material and solder filling
US7199439B2 (en) * 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
US7294897B2 (en) * 2004-06-29 2007-11-13 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260934A (ja) * 1999-03-05 2000-09-22 Seiko Epson Corp 半導体装置の製造方法
JP2003536272A (ja) * 2000-06-08 2003-12-02 ジニテック インク． 薄膜形成方法
JP2003115548A (ja) * 2001-06-29 2003-04-18 Hynix Semiconductor Inc 半導体素子のキャパシタ形成方法
JP2003168859A (ja) * 2001-09-20 2003-06-13 Fujikura Ltd 金属充填方法及び充填金属部付き部材

Also Published As

Publication number Publication date
US20050186777A1 (en) 2005-08-25
US7410898B2 (en) 2008-08-12
DE602005025194D1 (de) 2011-01-20
SG166786A1 (en) 2010-12-29
US20050186790A1 (en) 2005-08-25
EP1719168A1 (en) 2006-11-08
KR100821764B1 (ko) 2008-04-14
SG166787A1 (en) 2010-12-29
CN100536105C (zh) 2009-09-02
JP2007523498A (ja) 2007-08-16
SG131951A1 (en) 2007-05-28
KR20060111708A (ko) 2006-10-27
US6943106B1 (en) 2005-09-13
EP1719168B1 (en) 2010-12-08
WO2005083778A1 (en) 2005-09-09
US7071098B2 (en) 2006-07-04
US20070141835A1 (en) 2007-06-21
US20050186770A1 (en) 2005-08-25
US7189642B2 (en) 2007-03-13
CN1922726A (zh) 2007-02-28
SG131950A1 (en) 2007-05-28
ATE491227T1 (de) 2010-12-15

Similar Documents

Publication Publication Date Title
JP4702562B2 (ja) 半導体部品のための配線を組立てる方法
US9379008B2 (en) Metal PVD-free conducting structures
JP4043785B2 (ja) 集積回路のメタライゼーションスキームにおけるバリア層のボトムレス堆積方法
US20100279071A1 (en) Systems and Methods Affecting Profiles of Solutions Dispensed Across Microelectronic Topographies During Electroless Plating Processes
JP2003531474A (ja) ダマシン・メタライゼーションのための正角ライニング層
JP2005513813A (ja) 基板上に半導体集積回路用銅配線を形成する方法
JP4001509B2 (ja) 半導体素子の拡散防止膜形成方法
US6951816B2 (en) Method of forming a metal layer over patterned dielectric by electroless deposition using a catalyst
KR101069630B1 (ko) 흡착억제제를 이용한 반도체 소자의 금속배선 형성방법
JP3403357B2 (ja) 配線形成方法及び配線形成装置
US20070040275A1 (en) Semiconductor device including diffusion barrier and method for manufacturing the same
JP2002329682A (ja) Ｃｕ薄膜作製方法
JP4563389B2 (ja) 無電解メッキ化学反応を用いた深いビアシードの修復
JP5604788B2 (ja) 半導体装置及びその製造方法
WO2004068576A2 (en) Method of forming a catalyst containing layer over a patterned dielectric
KR19990006021A (ko) 반도체 소자의 금속배선 형성방법
US7465652B2 (en) Method of forming a catalyst layer on the barrier layer of a conductive interconnect of a semiconductor device
KR20060011396A (ko) 반도체 소자의 다층 금속배선 형성방법
CN117199117A (zh) 具有复合接触结构的半导体元件

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070625

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100922

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100922

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110114

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110222

R150 Certificate of patent or registration of utility model

Ref document number: 4702562

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250