KR19990006021A - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR19990006021A
KR19990006021A KR1019970030243A KR19970030243A KR19990006021A KR 19990006021 A KR19990006021 A KR 19990006021A KR 1019970030243 A KR1019970030243 A KR 1019970030243A KR 19970030243 A KR19970030243 A KR 19970030243A KR 19990006021 A KR19990006021 A KR 19990006021A
Authority
KR
South Korea
Prior art keywords
semiconductor device
metal wiring
gas
forming
tin
Prior art date
Application number
KR1019970030243A
Other languages
English (en)
Other versions
KR100268804B1 (ko
Inventor
채무성
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970030243A priority Critical patent/KR100268804B1/ko
Publication of KR19990006021A publication Critical patent/KR19990006021A/ko
Application granted granted Critical
Publication of KR100268804B1 publication Critical patent/KR100268804B1/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 반도체소자의 금속배선 형성공정시 금속배선 하부에 형성되는 Ti/TiN 적층구조의 확산방지막을 알레-화학기상증착(Atomic Layer Epitaxy Chemical Vapor Deposition, 이하에서 ALE CVD라 함) 방법으로 형성하는 반도체소자의 금속배선 형성방법으로서, 소오스는 TiCl4가스로 고정하고 반응기체인 H2와 암모니아 가스를 각각 순차적으로 플로우시키며 하나의 반응로에서 인-시튜 공정으로 Ti/TiN 적층구조를 형성하고, 상기 Ti/TiN 적층구조 형성공정시 유발되는 부산물을 아르곤가스로 퍼지하는 공정으로 박막 특성이 우수한 확산방지막을 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 수율 및 생산성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 금속배선 형성방법
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 화학기상증착 방법중에서 ALE CVD 방법으로 반도체기판에 확산방지막인 Ti/TiN 금속박막을 형성하는 기술에 관한 것이다.
일반적으로, 소자간이나 소자와 외부회로 사이를 전기적으로 접속시키기 위한 반도체소자의 배선은, 배선을 위한 소정의 콘택홀 및 비아홀을 배선재료로 매립하여 배선층을 형성하고 후속공정을 거쳐 이루어지며, 낮은 저항을 필요로 하는 곳에는 금속배선을 사용한다.
상기 금속배선은 Ti/TiN 적층구조의 확산장벽층과, 알루미늄(Al)에 소량의 실리콘이나 구리가 포함되거나 실리콘과 구리가 모두 포함되어 비저항이 낮으면서 가공성이 우수한 알루미늄합금을 물리기상증착 (Physical Vapor Deposition, 이하에서 PVD라 함) 방법으로 형성하였다. 물론, 상기 Ti/TiN 적층구조는 화학기상증착 (Chemical Vapor Deposition, 이하에서 CVD 라 함) 방법으로 형성할 수도 있다.
그러나, 상기 Ti/TiN 적층구조는 각각 다른 반응기 내에서 형성되어, 생산성이나 쓰루풋(throughput) 측면에서 손실이 예상된다. 그리고, 상기 Ti 증착후 TiN 형성을 위한 공정 분위기 변화시 Ti 박막의 막질 퇴화가 예상된다.
상기한 바와같이 종래기술에 따른 반도체소자의 금속배선 형성방법은, 확산방지막인 Ti/TiN 적층구조의 형성공정시 생산성의 저하, 막질 저하 및 쓰루풋과 같은 특성의 열화가 발생할 수 있어 반도체소자의 특성 및 신뢰성을 저하시키고 반도체소자의 수율 및 생산성을 저하시키는 문제점이 있다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, ALE CVD 방법을 이용하여 하나의 반응로에서 Ti/TiN 적층구조를 용이하게 형성할 수 있도록 하는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,
반도체소자의 금속배선 형성공정시 금속배선 하부에 형성되는 Ti/TiN 적층구조의 확산방지막을 ALE CVD 방법으로 형성하는 반도체소자의 금속배선 형성방법으로서,
소오스는 TiCl4가스로 고정하고 반응기체인 H2와 암모니아 가스를 각각 순차적으로 플로우시키며 하나의 반응로에서 인-시튜 공정으로 Ti/TiN 적층구조를 형성하고,
상기 Ti/TiN 적층구조 형성공정시 유발되는 부산물을 아르곤가스로 퍼지하는 공정을 포함하는 것을 특징으로 한다.
한편, 이상의 목적을 달성하기 위한 본 발명의 원리는, Ti/TiN 증착시 전구체로서 두 경우 모두 TiCl4을 사용하고, 반응기체는 Ti 의 경우 H2가스를, TiN 의 경우는 NH3 가스나 N2/H2혼합가스를 사용하고, 퍼지 가스(purge gas)는 아르곤가스를 사용하여 ALE CVD 로 Ti/TiN 적층구조를 형성하되, 인-시튜(in-situ)로 하나의 반응기에서 순차적으로 증착함으로써 막질을 향상시키는 것이다.
참고로, 상기 ALE CVD 는 소오스가스와 퍼지 가스 그리고 반응기체를 사이클릭 펄스(cylic pulse)로 공급시켜 사이클릭-모노레이어(cyclic-monolayer)를 형성하는 방법이고, 반도체기판 표면에서 흡착(adsorption)과 탈착(desorption) 원리를 이용하여 약 10Å 정도의 매우 얇은 박막 두께까지 조절할 수 있으며, 다원계 박막의 조성을 정밀히 제어할 수 있고 박막 결함의 성장과 확산을 억제할 수 있다.
이하, 도시되지는 않았으나 본 발명을 상세히 설명하면 다음과 같다.
먼저, TiCl4소오스를 0.1∼60초간 10∼1000 sccm의 유량만큼 한정적으로 공급시켜 TiCl4를 200∼700℃ 정도의 온도인 기판 상부에 흡착시킨 다음, 연속적으로 아르곤 가스를 10∼1000 sccm 만큼 흘려주어 소오스 퍼지를 0.1∼120초간 실시한다.
그후, 0.1∼60초간 H2반응가스를 10∼1000 sccm 정도 흘려주어 반도체기판 상부에 이미 흡착된 TiCl4위에 H2를 흡착시켜 하기 제1식과 같은 반응을 유발시킴으로써 반도체기판 상부에 Ti 모노레이어(monolayer)를 형성한다.
TiCl4(g) + 2H2(g) = Ti (s) + 4HCl (g) ------ 제 1 식
이때, 상기 반응기 내의 전체압력은 0.1∼5 Torr 정도를 유지한다. 그후, 반응기체와 부산물, HCl을 퍼지시키기 위하여 아르곤 가스를 흘려준다.
상기와 같은 싸이클(cycle)을 5∼2000회 정도 반복하여 Ti 두께를 10∼500Å 정도의 두께로 형성한다.
그 다음에, 이와 같은 방법으로 TiN 박막을 상기 Ti 박막 상부에 증착하되, H2가스 대신 암모니아가스(NH3)로 교체한다. 이 경우는, 이미 형성된 Ti 박막표면 상부에 다시 TiCl4가 흡착되고, 그 상부에 흡착되는 암모니아 가스는 하기 제2식과 같이 반응하여 TiN 모노레이어를 형성한다. 그리고, 상기 TiN 박막을 10∼600Å 정도의 두께로 형성하기 위하여 상기와 같은 싸이클을 5∼2000회 반복한다.
6TiCl4(g) + 8NH3(g) = 6TiN(s) + 24HCl(g) + 8N2(g) - 제 2 식
그 다음에, 상기 제1식과 제2식의 반응으로 인하여 유발된 반응물, 즉 부산물들 HCl, N2를 퍼지시킨다.
여기서, 상기 TiN 박막 형성공정은 암모니아가스를 흘려주기 위하여 상기 Ti박막 형성공정시 사용된 가스관을 공유할 수도 있고, 별도의 가스관을 사용할 수도 있다.
상기 별도의 가스관을 사용하는 경우는, Ti 박막을 증착시 사용했던 H2가스를 계속 흘려주고 동시에 암모니아 가스 유량을 조절하여 반응가스의 조절을 더 용이하게 할 수도 있다. 이때의 반응원리는 하기 제3식과 같다.
2TiCl4(g) + 2NH3(g) + H2(g) = 2TiN(s) + 8HCl(g) - 제 3 식
한편, 소오스와 반응가스들의 반응기 내 주입방법은, 기존의 ALE CVD 에서와 같이 반도체기판이 놓여있는 방향과 평행하게 흘려준다. 이경우, 빠른 시간내에 기판 상부에 가스들의 흡착을 가능하게 하는 장점이 있지만 기판의 한쪽 방향에서만 가스들이 흘러 나오기 때문에 박막 두께가 균일하게 증착되지 않는 문제가 있으나, 박막 증착 중에 반도체기판을 10∼500rpm 정도의 속도로 회전시켜 기판의 모든 방향에서 같은 시간 동안 같은 양의 소오스와 반응가스를 기판 위에 흡착되게 한다.
이상에서 설명한 바와같이 본 발명에 따른 반도체 소자의 금속배선 형성방법은, 안정된 막질을 갖는 Ti/TiN 적층구조를 용이하게 형성하여 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (7)

  1. 반도체소자의 금속배선 형성공정시 금속배선 하부에 형성되는 Ti/TiN 적층구조의 확산방지막을 ALE CVD 방법으로 형성하는 반도체소자의 금속배선 형성방법으로서,
    소오스는 TiCl4가스로 고정하고 반응기체인 H2와 암모니아 가스를 각각 순차적으로 플로우시키며 하나의 반응로에서 인-시튜 공정으로 Ti/TiN 적층구조를 형성하고,
    상기 Ti/TiN 적층구조 형성공정시 유발되는 부산물을 아르곤 가스로 퍼지하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
  2. 청구항 1에 있어서,
    상기 Ti 박만 증착공정은 반응기 내의 압력을 0.1∼5 Torr 정도로 유지하고, 0.1∼60초간 H2반응가스를 10∼1000 sccm 정도 흘려주어 반도체기판 상부에 흡착된 TiCl4상부에 H2를 흡착시킨 다음, 반응기체와 부산물을 아르곤가스로 퍼지시키는 싸이클(cycle)을 5∼2000회 정도 반복하여 10∼500Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  3. 청구항 1에 있어서,
    상기 TiN 박막 증착공정은, 상기 Ti 박막 표면에 TiCl4를 흡착하고, 그 상부에 암모니아가스를 흡착시켜 TiN 박막을 형성하는 싸이클을 5∼2000회 반복하여 10∼600Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  4. 청구항 1 내 청구항 3에 있어서,
    상기 TiCl4가스는 전구체로서 상기 Ti 박막과 TiN 박막 형성전에 0.1∼60초간 10∼1000 sccm의 유량을 흘려주는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  5. 청구항 1에 있어서,
    상기 아르곤가스를 이용한 퍼지공정은, 10∼1000 sccm 정도의 유량을 0.1∼120초간 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  6. 청구항 1에 있어서,
    상기 ALE CVD 는 반도체기판의 온도를 200∼700℃ 정도로 하고, 반응기내의 압력을 0.5∼2 Torr 정도로 하여 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  7. 청구항 1 또는 청구항 6에 있어서,
    상기 ALE CVD는 10∼500 rpm 으로 반도체기판을 회전시키며 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
KR1019970030243A 1997-06-30 1997-06-30 반도체소자의 금속배선 형성방법 KR100268804B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970030243A KR100268804B1 (ko) 1997-06-30 1997-06-30 반도체소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970030243A KR100268804B1 (ko) 1997-06-30 1997-06-30 반도체소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR19990006021A true KR19990006021A (ko) 1999-01-25
KR100268804B1 KR100268804B1 (ko) 2000-11-01

Family

ID=19512995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030243A KR100268804B1 (ko) 1997-06-30 1997-06-30 반도체소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100268804B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000076981A (ko) * 1999-03-29 2000-12-26 가네꼬 히사시 파티클의 발생을 저감할 수 있는 티타늄막의 질화방법 및배선불량이 없는 반도체장치
KR100474972B1 (ko) * 2002-06-07 2005-03-10 주식회사 아이피에스 알루미늄 화합물을 이용한 박막증착방법
KR100728942B1 (ko) * 2001-05-31 2007-06-15 주식회사 하이닉스반도체 오믹콘택층 형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519376B1 (ko) * 2001-06-12 2005-10-07 주식회사 하이닉스반도체 반도체 소자의 확산 방지막 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000076981A (ko) * 1999-03-29 2000-12-26 가네꼬 히사시 파티클의 발생을 저감할 수 있는 티타늄막의 질화방법 및배선불량이 없는 반도체장치
KR100728942B1 (ko) * 2001-05-31 2007-06-15 주식회사 하이닉스반도체 오믹콘택층 형성방법
KR100474972B1 (ko) * 2002-06-07 2005-03-10 주식회사 아이피에스 알루미늄 화합물을 이용한 박막증착방법

Also Published As

Publication number Publication date
KR100268804B1 (ko) 2000-11-01

Similar Documents

Publication Publication Date Title
US11410851B2 (en) Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10619242B2 (en) Atomic layer deposition of rhenium containing thin films
US7410898B2 (en) Methods of fabricating interconnects for semiconductor components
US9546419B2 (en) Method of reducing tungsten film roughness and resistivity
JP4674061B2 (ja) 薄膜形成方法
KR20210027265A (ko) 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
US7338900B2 (en) Method for forming tungsten nitride film
US7358188B2 (en) Method of forming conductive metal silicides by reaction of metal with silicon
KR100753276B1 (ko) 실리콘 다이옥사이드를 포함하는 층을 형성하기 위한 원자층 증착 방법
US6849298B2 (en) Method for forming diffusion barrier film of semiconductor device
KR20160098484A (ko) 저머늄의 사이클 퇴적
US20070281476A1 (en) Methods for forming thin copper films and structures formed thereby
KR100268804B1 (ko) 반도체소자의 금속배선 형성방법
KR20030009093A (ko) 원자층 적층 방법과 이를 이용한 박막 적층 방법 및금속층 적층 방법
US11643728B2 (en) Atomic layer deposition and etching of transition metal dichalcogenide thin films
KR100304694B1 (ko) 화학기상증착법에의한금속질화막형성방법및이를이용한반도체장치의금속컨택형성방법
KR100248145B1 (ko) 반도체 소자의 금속배선 형성방법
US20240162036A1 (en) Selective deposition of material comprising silicon and nitrogen
KR100598347B1 (ko) 반도체 소자의 제조방법
KR100474972B1 (ko) 알루미늄 화합물을 이용한 박막증착방법
KR20180130918A (ko) 박막 증착 방법
KR20040058905A (ko) 반도체 소자의 확산 방지막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee