KR20180130918A - 박막 증착 방법 - Google Patents

박막 증착 방법 Download PDF

Info

Publication number
KR20180130918A
KR20180130918A KR1020170067141A KR20170067141A KR20180130918A KR 20180130918 A KR20180130918 A KR 20180130918A KR 1020170067141 A KR1020170067141 A KR 1020170067141A KR 20170067141 A KR20170067141 A KR 20170067141A KR 20180130918 A KR20180130918 A KR 20180130918A
Authority
KR
South Korea
Prior art keywords
process gas
thin film
adsorption step
gas
pattern
Prior art date
Application number
KR1020170067141A
Other languages
English (en)
Other versions
KR102269343B1 (ko
Inventor
이상진
김진호
손병국
박상준
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020170067141A priority Critical patent/KR102269343B1/ko
Publication of KR20180130918A publication Critical patent/KR20180130918A/ko
Application granted granted Critical
Publication of KR102269343B1 publication Critical patent/KR102269343B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 패턴이 형성된 기판 상에 실리콘을 포함하는 증착조절가스를 흡착시키는 제1 흡착단계; 상기 제1 흡착단계 후 상기 기판 상에 실리콘을 포함하는 제1 공정가스를 흡착시키는 제2 흡착단계; 상기 제2 흡착단계 후 상기 기판 상에 흡착된 증착조절가스 및 상기 제1 공정가스와 반응하는 제2 공정가스를 공급하여 상기 패턴에 박막을 형성하는 반응 단계;를 포함하며, 상기 제1 공정가스와 상기 제2 공정가스 간의 반응속도는 상기 증착조절가스와 상기 제2 공정가스 간의 반응속도 보다 빠른 것을 특징으로 하는 박막 증착 방법을 제공한다.

Description

박막 증착 방법{Method of depositing thin film}
본 발명은 박막 증착 방법에 관한 것으로, 더욱 상세하게는 원자층 증착법을 이용하여 박막을 증착하는 방법에 관한 것이다.
반도체는 웨이퍼 상에 형성된 수 많은 전자소자들의 조합품이라 할 수 있다. 반도체 제조 공정에서 박막 증착은 웨이퍼 상에 도전성, 절연성, 반도체 물질 등을 물리적으로 형성하는 공정을 의미한다. 박막 증착을 위한 대표적인 방법으로 원자층 증착(ALD: Atomic Layer Deposition) 방식 및 화학적 기상 증착(CVD; Chemical Vapor Deposition) 방식을 들 수 있다. CVD 방식은 두 가지 가스를 반응시켜 박막을 증착하는 방식이며 LPCVD(Low Pressure CVD), PECVD(Plasma Enhanced CVD) 등으로 세분화될 수 있다. ALD 방식은 원자를 한 층씩 증착시키는 공정으로 미세화 공정이 더욱 요구되는 곳에 이용될 수 있다. 반도체 장치의 디자인 룰은 계속해서 감소하고 있으며, 이러한 조건에서 요구되는 막 특성을 만족할 수 있는 박막 증착 방법이 계속 요구되고 있는 실정이다. 특히, 단차를 가지는 패턴에서 상부와 하부에 형성되는 박막의 도포율 차이는 해결해야 하는 과제로 대두되고 있다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 단차를 가지는 패턴에서 심(seam)이 형성되지 않으면서 갭필할 수 있는 박막 증착 방법을 제공하는 것을 목적으로 한다. 그러나, 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면 박막 증착 방법이 제공된다. 상기 박막 증착 방법은 패턴이 형성된 기판 상에 실리콘을 포함하는 증착조절가스를 흡착시키는 제1 흡착단계; 상기 제1 흡착단계 후 상기 기판 상에 실리콘을 포함하는 제1 공정가스를 흡착시키는 제2 흡착단계; 상기 제2 흡착단계 후 상기 기판 상에 흡착된 증착조절가스 및 상기 제1 공정가스와 반응하는 제2 공정가스를 공급하여 상기 패턴에 박막을 형성하는 반응 단계;를 포함하며, 상기 제1 공정가스와 상기 제2 공정가스 간의 반응속도는 상기 증착조절가스와 상기 제2 공정가스 간의 반응속도 보다 빠르다.
상기 증착조절가스는 제1 공정가스 대비 제2 공정가스와의 반응 속도에 차이가 있는 것으로, 상기 박막을 구성하는 실리콘을 포함하는 소스로서 박막 증착에 기여하도록 작용될 수 있다.
상기 박막 증착 방법에서, 상기 박막은 실리콘 산화막을 포함하며, 상기 증착조절가스는 중심원소인 실리콘(Si)에 할로겐 원소 및 카본 원소 중 어느 하나가 결합되는 실리콘 소스이며, 상기 제1 공정가스는 중심원소인 실리콘(Si)에 하나 이상의 질소 원소 및 수소 원소 중 어느 하나가 결합되는 실리콘 소스이며, 상기 제2 공정가스는 산소 원소를 포함할 수 있다.
상기 박막 증착 방법에서, 상기 증착조절가스는 MCS, DCS, TCS, HCDS, 4MS, 3MS, 2MS, 1MS, SiF3H, SiF4및 SiFCl3 중 적어도 어느 하나를 포함하고, 상기 제1 공정가스는 DIPAS, BDEAS 및 3DMAS 중 적어도 어느 하나를 포함하고, 상기 제2 공정가스는 H2O, H2O2, O2 및 O3 중 적어도 어느 하나를 포함할 수 있다.
상기 박막 증착 방법에서, 상기 박막은 실리콘 질화막을 포함하며, 상기 증착조절가스는 중심원소인 실리콘(Si)에 질소 원소, 수소 원소 및 할로겐 원소 중 어느 하나가 결합되는 실리콘 소스이며, 상기 제1 공정가스는 중심원소인 실리콘(Si)에 하나 이상의 카본 원소 및 할로겐 원소 중 어느 하나가 결합되는 실리콘 소스이며, 상기 제2 공정가스는 질소 원소를 포함할 수 있다.
상기 박막 증착 방법에서, 상기 증착조절가스는 DIPAS, BDEAS, 3DMAS 및 DCS 중 적어도 어느 하나를 포함하고, 상기 제1 공정가스는 MCS, TCS, HCDS, 4MS, 3MS, 2MS, 1MS, SiF3H, SiF4 및 SiFCl3 중 적어도 어느 하나를 포함하고, 상기 제2 공정가스는 NH3, N2H4 및 N2 중 적어도 어느 하나를 포함할 수 있다.
상기 박막 증착 방법에서, 상기 제1 흡착단계; 상기 제2 흡착단계; 및 상기 반응 단계;를 순차적으로 한번씩 포함하는 하나의 단위사이클을 반복 수행할 수 있다.
상기 박막 증착 방법에서, 복수회 반복되는 상기 제1 흡착단계; 및 복수회의 상기 제1 흡착단계 이후에 각각 일 회씩 수행되는 상기 제2 흡착단계;와 상기 반응 단계;를 순차적으로 모두 포함하는 하나의 단위사이클을 반복 수행할 수 있다.
상기 박막 증착 방법에서, 일 회 수행되는 상기 제1 흡착단계; 및 상기 제1 흡착단계 이후에 순차적으로 수행하는 상기 제2 흡착단계와 상기 반응 단계를 복수회 수행하는 단계;를 모두 포함하는 하나의 단위사이클을 반복 수행할 수 있다.
상기 박막 증착 방법에서, 복수회 반복되는 상기 제1 흡착단계; 및 복수회의 상기 제1 흡착단계 이후에 순차적으로 수행하는 상기 제2 흡착단계와 상기 반응 단계를 복수회 수행하는 단계;를 모두 포함하는 하나의 단위사이클을 반복 수행할 수 있다.
상기 박막 증착 방법은, 반복 수행하는 상기 단위사이클 중에서 하나의 단위사이클과 다른 하나의 단위사이클 사이에 박막의 불순물을 제거하는 추가 박막 처리 단계;를 더 포함할 수 있다. 상기 추가 박막 처리 단계는 가열되거나 플라즈마 상태인 H2O, H2O2, O2, O3, NH3, N2H2 및 H2 중 하나를 포함하는 가스를 상기 박막 상에 제공하는 단계를 포함할 수 있다.
상기 박막 증착 방법은, 상기 제1 흡착단계; 이전에 상기 기판 상에 실리콘을 포함하는 제1 공정가스를 흡착시키는 별도의 제2 흡착단계; 및 상기 별도의 제2 흡착단계 후 상기 기판 상에 흡착된 상기 제1 공정가스와 반응하는 제2 공정가스를 공급하여 상기 패턴에 박막을 형성하는 별도의 반응 단계;를 추가적으로 더 포함할 수 있다.
상기 박막 증착 방법에서, 상기 패턴은 단차를 가지는 패턴을 포함하며, 상기 증착조절가스는 상기 단차를 가지는 패턴의 상부에 상대적으로 더 많이 흡착되고, 상기 제1 공정가스는 상기 단차를 가지는 패턴의 하부에 상대적으로 더 많이 흡착될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 단차를 가지는 패턴에서 도포율을 개선할 수 있는 심리스(seamless) 박막 증착 방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 박막 증착 방법을 도해하는 순서도이다.
도 2는 본 발명의 일 실시예에 따른 박막 증착 방법에서 원자층 증착법의 단위사이클을 순차적으로 도해하는 도면이다.
도 3은 본 발명의 일 실시예에 대한 비교예에 따른 박막 증착 방법에서 원자층 증착법의 단위사이클을 순차적으로 도해하는 도면이다.
도 4는 본 발명의 다른 실시예에 따른 박막 증착 방법에서 원자층 증착법의 단위사이클을 순차적으로 도해하는 도면이다.
도 5는 본 발명의 다른 실시예에 대한 비교예에 따른 박막 증착 방법에서 원자층 증착법의 단위사이클을 순차적으로 도해하는 도면이다.
도 6은 본 발명의 실시예들에 따른 박막 증착 방법이 적용될 수 있는 패턴을 예시적으로 도해한 도면이다.
도 7 및 도 8은 단차를 가지는 패턴 상에 본 발명의 일 실시예에 따른 제조방법을 적용하여 박막을 증착하는 과정을 순차적으로 도해하는 도면이다.
도 9는 도 8에 도시된 각각의 영역에서 시간에 따른 박막의 증착속도를 도해하는 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 여러 실시예들을 상세히 설명하기로 한다.
명세서 전체에 걸쳐서, 막, 영역 또는 기판 등과 같은 하나의 구성요소가 다른 구성요소 "상에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 상기 다른 구성요소 "상에" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것일 수 있다. 동일한 부호는 동일한 요소를 지칭한다.
본 발명의 실시예들에서 설명하는 박막은 소소가스, 퍼지가스, 반응가스 등을 기판 상에 제공하는 원자층 증착법(ALD; Atomic Layer Deposition)에 의하여 형성된 박막으로 이해될 수 있다. 본 발명의 기술적 구성은, 소스가스, 퍼지가스 및 반응가스 등을 기판이 배치된 챔버 내에 시간에 따라 불연속적으로 공급함으로써 증착이 구현되는 시분할 방식뿐만 아니라, 소스가스, 퍼지가스 및 반응가스 등이 공간적으로 이격되면서 연속적으로 공급되는 시스템 내에 기판이 순차적으로 이동함으로써 증착이 구현되는 공간분할 방식에도 적용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 증착 방법을 도해하는 순서도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 박막 증착 방법은 패턴이 형성된 기판 상에 실리콘을 포함하는 증착조절가스를 흡착시키는 제1 흡착단계; 상기 제1 흡착단계 후 상기 기판 상에 실리콘을 포함하는 제1 공정가스를 흡착시키는 제2 흡착단계; 상기 제2 흡착단계 후 상기 기판 상에 흡착된 증착조절가스 및 상기 제1 공정가스와 반응하는 제2 공정가스를 공급하여 상기 패턴에 박막을 형성하는 반응 단계;를 포함한다. 나아가, 상기 제1 공정가스와 상기 제2 공정가스 간의 반응속도는 상기 증착조절가스와 상기 제2 공정가스 간의 반응속도 보다 빠르다.도 2는 본 발명의 일 실시예에 따른 박막 증착 방법에서 원자층 증착법의 단위사이클을 순차적으로 도해하는 도면이고, 도 3은 본 발명의 일 실시예에 대한 비교예에 따른 박막 증착 방법에서 원자층 증착법의 단위사이클을 순차적으로 도해하는 도면이다.
먼저, 도 2를 참조하면, 본 발명의 일 실시예에 따른 박막 증착 방법은 패턴이 형성된 기판 상에 실리콘을 포함하는 증착조절가스(예를 들어, HCDS)를 흡착시키는 제1 흡착단계(S1); 상기 제1 흡착단계 후 상기 기판 상에 실리콘을 포함하는 제1 공정가스(예를 들어, DIPAS)를 흡착시키는 제2 흡착단계(S3); 상기 제2 흡착단계 후 상기 기판 상에 흡착된 증착조절가스 및 상기 제1 공정가스와 반응하는 제2 공정가스(예를 들어, O3)를 공급하여 상기 패턴에 박막을 형성하는 반응 단계(S5);를 포함한다.
본 발명의 일 실시예에 따른 박막 증착 방법은, 예를 들어, 원자층 증착(ALD) 방법이며, 상기 증착조절가스와 상기 제1 공정가스는 소스가스로 이해될 수 있으며, 상기 제2 공정가스는 반응가스로 이해될 수도 있다. 특히, 상기 제1 공정가스와 상기 제2 공정가스 간의 반응속도는 상기 증착조절가스와 상기 제2 공정가스 간의 반응속도 보다 빠른 것을 특징으로 한다. 반응 단계(S5)는 플라즈마를 이용하는 방식 또는 열을 이용하는 방식을 적용할 수 있다.
이러한 박막 증착 방법을, 예를 들어, 도 6에 도시된 단차를 가지는 패턴(10)에 적용할 수 있다. 도 6은 본 발명의 실시예들에 따른 박막 증착 방법이 적용될 수 있는 패턴을 예시적으로 도해한 도면이고, 도 7 및 도 8은 단차를 가지는 패턴 상에 본 발명의 일 실시예에 따른 제조방법을 적용하여 박막(20)을 증착하는 과정을 순차적으로 도해하는 도면이다.
도 6 내지 도 8을 참조하면, 단차를 가지는 패턴의 상부(10a)는 홀(10c)을 둘러싸는 상단영역을 포함하며, 단차를 가지는 패턴의 하부(10b)는 홀(10c)의 바닥영역을 포함할 수 있다. 이 경우, 상기 박막 증착 방법을 적용함에 있어서, 상기 증착조절가스는 상기 단차를 가지는 패턴의 상부(10a)에 상대적으로 더 많이 흡착되고(도 7 참조), 상기 제1 공정가스는 상기 단차를 가지는 패턴의 하부(10b)에 상대적으로 더 많이 흡착되도록 공정 조건을 조절할 수 있다(도 8 참조). 도 7에서 화살표의 방향과 밀도는 흡착된 소스가스가 반응가스와 반응하여 박막이 성장하는 방향과 정도를 의미할 수 있다.
예를 들어, 제1 흡착단계(S1)에서 상기 증착조절가스를 공급하는 유량 및/또는 시간을 상대적으로 적게 하고, 제2 흡착단계(S3)에서 상기 제1 공정가스를 공급하는 유량 및/또는 시간을 상대적으로 많게 함으로써, 상기 증착조절가스가 단차를 가지는 패턴의 하부(10b)에 도달하기 어렵게 하면서 상기 제1 공정가스는 단차를 가지는 패턴의 하부(10b)에 상대적으로 용이하게 이르도록 할 수 있다. 즉, 상기 증착조절가스는 단차를 가지는 패턴의 하부(10b) 보다는 단차를 가지는 패턴의 상부(10a)에 상대적으로 더 많이 흡착되며, 상기 제1 공정가스는 단차를 가지는 패턴의 상부(10a) 보다는 단차를 가지는 패턴의 하부(10b)에 상대적으로 더 많이 흡착될 수 있다. 제1 공정가스를 공급하는 단계(S3)에서, 단차를 가지는 패턴의 상부(10a)에는 이미 증착조절가스가 흡착되어 있기 때문에 제1 공정가스가 단차를 가지는 패턴의 상부(10a)에 흡착되는 것은 용이하지 않을 수 있다.
한편, 증착조절가스의 흡착율을 조절하는 변수로는 공정 온도, 공정압력, 증착조절 가스의 공급량, 증착조절가스의 공급시간 등이 있다. 공정온도는 200 내지 700 ℃, 공정압력은 1 내지 16 torr, 증착조절 가스의 공급량은 10 내지 1000 sccm, 증착조절가스의 공급시간은 0.01 내지 50 sec의 범위 내에서 조절될 수 있다.
이러한 상태에서 상기 흡착된 증착조절가스 및 제1 공정가스와 반응하는 제2 공정가스를 공급하면, 상기 제1 공정가스와 상기 제2 공정가스 간의 반응속도가 상기 증착조절가스와 상기 제2 공정가스 간의 반응속도 보다 빠르기 때문에, 단차를 가지는 패턴의 하부(10b)에서의 반응속도가 단차를 가지는 패턴의 상부(10a)에서의 반응속도 보다 빠르게 되어, 심(seam)이 형성되지 않으면서 홀(10c)을 채우는 박막(20)이 형성될 수 있다.
즉, 동일한 반응가스를 사용하되 증착 속도가 서로 다른 이종의 실리콘 소스가스를 공급하여 단차를 가지는 패턴의 상부와 하부의 증착 속도를 다르게 하여 심리스 갭필(seamless gapfill)을 구현할 수 있다.
도 9는 도 8에 도시된 각각의 영역에서 시간에 따른 박막의 증착속도를 도해하는 그래프이다.
도 8 및 도 9를 참조하면, A 영역은 증착조절가스의 흡착율이 크고 박막 증착 억제가 가장 큰 영역이다. B 영역은 증착조절가스의 흡착율이 중간 정도이고 박막 증착 억제가 중간 정도인 영역이다. C 영역은 증착조절가스의 흡착율이 제일 낮고 박막 증착 억제가 가장 적은 영역이다. 이러한 증착 지연을 이용하여 패턴의 하단(bottom) 영역에서 증착속도가 더 크도록 제어할 수 있다. 증착조절가스의 효과가 과도할 경우 박막 증착이 원할하게 이루어지지 않을 수 있는 바, 이 경우에는 증착조절가스의 흡착율을 감소시키는 방법으로 박막 증착율을 개선할 수 있다.
이러한 증착 방법은 실리콘 산화막의 증착 방법에 적용될 수 있다. 이 경우, 상기 증착조절가스는 중심원소인 실리콘(Si)에 할로겐 원소 및 카본 원소 중 어느 하나가 결합되는 실리콘 소스이며, 상기 제1 공정가스는 중심원소인 실리콘(Si)에 하나 이상의 질소 원소 및 수소 원소 중 어느 하나가 결합되는 실리콘 소스이며, 상기 제2 공정가스는 산소 원소를 포함할 수 있다.
구체적인 예로서, 상기 증착조절가스는 MCS(모노클로로실란), DCS(디클로로실란), TCS(트리클로로실란), HCDS(헥사클로로디실란), 4MS(4-메틸실란), 3MS(3-메틸실란), 2MS(2-메틸실란), 1MS(1-메틸실란), SiF3H, SiF4 및 SiFCl3 중 적어도 어느 하나를 포함하고, 상기 제1 공정가스는 DIPAS(디이소프로필아미노실란), BDEAS(비스디에틸아미노실란) 및 3DMAS(트리스디메틸아미노실란) 중 적어도 어느 하나를 포함하고, 상기 제2 공정가스는 H2O, H2O2, O2 및 O3 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 일 실시예에 따른 박막 증착 방법은, 예를 들어, 원자층 증착(ALD) 방법이며, 제1 흡착단계(S1), 제2 흡착단계(S3) 및 반응 단계(S5)를 순차적으로 한번씩 포함하는 단위사이클(1 cycle)을 적어도 1 회 이상 수행하는 방법을 포함할 수 있다.
나아가, 상기 단위사이클은 제1 흡착단계(S1)와 제2 흡착단계(S3) 사이에 불활성가스(예를 들어, N2)로 퍼지하는 단계(S2), 제2 흡착단계(S3)와 반응 단계(S5) 사이에 불활성가스로 퍼지하는 단계(S4) 및/또는 반응 단계(S5) 이후에 불활성가스로 퍼지하는 단계(S6)를 더 포함할 수 있다. 상기 불활성가스는 질소(N2) 외에도 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 제논(Xe) 및 라돈(Rn) 중 적어도 어느 하나일 수 있다.
한편, 상기 불활성가스는 제1 흡착단계(S1), 제2 흡착단계(S3) 및 반응 단계(S5) 동안에도 계속 챔버 내에 공급될 수 있다. 이 경우, 상기 불활성가스는 캐리어 가스(carrier gas)의 역할도 담당할 수 있다.
본 발명의 변형된 일 실시예에 따른 박막 증착 방법에서는, 적어도 1회 이상 수행하는 단위사이클(1 cycle)을 다양한 방식으로 구성할 수 있다.
일 예로, 복수회 반복되는 상기 제1 흡착단계(S1); 및 복수회의 제1 흡착단계(S1) 이후에 각각 일 회씩 수행되는 상기 제2 흡착단계(S3);와 상기 반응 단계(S5);를 순차적으로 모두 포함하는 하나의 단위사이클을 반복 수행하여 박막을 형성할 수 있다. 예를 들어, 상기 단위사이클은 (S1, S2, S1, S2, S1, S2, S3, S4, S5, S6) 단계를 순차적으로 수행할 수 있다. 가령, 증착조절가스가 패턴(10)을 구성하는 물질에 흡착되는 것이 용이하지 않은 경우 제1 흡착단계(S1) 만을 먼저 반복하여 수행할 수 있다.
다른 예로, 일 회 수행되는 상기 제1 흡착단계(S1); 상기 제1 흡착단계(S1) 이후에 순차적으로 수행하는 상기 제2 흡착단계(S3)와 상기 반응 단계(S5)를 복수회 수행하는 단계;를 모두 포함하는 하나의 단위사이클을 반복 수행하여 박막을 형성할 수 있다. 예를 들어, 상기 단위사이클은 (S1, S2, S3, S4, S5, S6, S3, S4, S5, S6, S3, S4, S5, S6) 단계를 순차적으로 수행할 수 있다. 가령, 단차를 가지는 패턴(10)의 종횡비가 매우 높은 경우, 제1 공정가스 및 제2 공정가스가 단차를 가지는 패턴의 하부(10b)에 도달하는 것이 용이하지 않을 수 있으므로, 제2 흡착단계(S3) 및 반응 단계(S5)를 복수회 반복하여 수행할 수 있다.
또 다른 예로, 복수회 반복되는 상기 제1 흡착단계(S1); 및 복수회의 상기 제1 흡착단계(S1) 이후에 순차적으로 수행하는 상기 제2 흡착단계(S3)와 상기 반응 단계(S5)를 복수회 수행하는 단계;를 모두 포함하는 하나의 단위사이클을 반복 수행하여 박막을 형성할 수 있다. 예를 들어, 상기 단위사이클은 (S1, S2, S1, S2, S1, S2, S3, S4, S5, S6, S3, S4, S5, S6, S3, S4, S5, S6) 단계를 순차적으로 수행할 수 있다. 가령, 증착조절가스가 패턴(10)을 구성하는 물질에 흡착되는 것이 용이하지 않으며, 단차를 가지는 패턴(10)의 종횡비가 매우 높은 경우, 제1 흡착단계(S1) 만을 먼저 반복하여 수행하여 증착조절가스를 단차를 가지는 패턴의 상부에 흡착시킨 후, 제1 공정가스 및 제2 공정가스가 단차를 가지는 패턴의 하부(10b)에 도달하는 것이 용이하지 않을 수 있으므로, 제2 흡착단계(S3) 및 반응 단계(S5)를 복수회 반복하여 수행할 수 있다.
도 3은 본 발명의 일 실시예에 대한 비교예에 따른 박막 증착 방법에서 원자층 증착법의 단위사이클을 순차적으로 도해하는 도면이다.
도 3을 참조하면, 패턴이 형성된 기판 상에 실리콘을 포함하는 제1 공정가스를 흡착시키는 제2 흡착단계(S3); 및 제2 흡착단계(S3) 후 상기 기판 상에 흡착된 상기 제1 공정가스와 반응하는 제2 공정가스를 공급하여 상기 패턴에 박막을 형성하는 반응 단계(S5);를 포함하는 단위사이클을 수행할 수 있다. 종횡비가 높은 단차를 가지는 패턴에 이러한 단위사이클의 공정을 적용하는 경우, 제1 공정가스가 단차를 가지는 패턴의 하부 보다 상부에 상대적으로 더 많이 흡착되므로 갭필 과정에서 메워지는 박막의 중심에 심(seam)이 형성되기가 쉽다.
한편, 본 발명의 변형된 실시예에 따른 박막 증착 방법에서는 도 2를 참조하여 앞에서 설명한 다양한 단위사이클을 수행하기 전에 도 3에 도시된 단위사이클을 추가적으로 먼저 수행할 수도 있다. 예를 들어, 본 발명의 변형된 실시예에 따른 박막 증착 방법에서의 단위사이클은 (S3, S4, S5, S6, S1, S2, S3, S4, S5, S6) 단계를 순차적으로 수행할 수 있다.
앞에서 설명한 본 발명의 일 실시예에 따른 박막 증착 방법은 박막 증착 이후에 박막에 잔류하는 불순물을 제거하기 위해 추가 박막 처리를 수행할 수 있다. 또는 박막을 증착 하기 위하여 복수회의 단위사이클을 수행하는 중에 하나의 단위사이클과 다른 하나의 단위사이클 사이에 박막에 잔류하는 불순물을 제거하기 위해 추가 박막 처리를 수행할 수 있다. 상기 추가 박막 처리 단계 시 공급되는 가스는 H2O, H2O2, O2, O3, NH3, N2H2 및 H2 중 하나를 포함할 수 있으며, 챔버 내에 공급되는 상기 가스는 가열되거나 플라즈마 상태일 수 있다.
도 4는 본 발명의 다른 실시예에 따른 박막 증착 방법에서 원자층 증착법의 단위사이클을 순차적으로 도해하는 도면이고, 도 5는 본 발명의 다른 실시예에 대한 비교예에 따른 박막 증착 방법에서 원자층 증착법의 단위사이클을 순차적으로 도해하는 도면이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 박막 증착 방법은 패턴이 형성된 기판 상에 실리콘을 포함하는 증착조절가스(예를 들어, 3DMAS)를 흡착시키는 제1 흡착단계(S11); 상기 제1 흡착단계 후 상기 기판 상에 실리콘을 포함하는 제1 공정가스(예를 들어, HCDS)를 흡착시키는 제2 흡착단계(S13); 상기 제2 흡착단계 후 상기 기판 상에 흡착된 증착조절가스 및 상기 제1 공정가스와 반응하는 제2 공정가스(예를 들어, NH3)를 공급하여 상기 패턴에 박막을 형성하는 반응 단계(S15);를 포함한다.
본 발명의 다른 실시예에 따른 박막 증착 방법은, 예를 들어, 원자층 증착(ALD) 방법이며, 상기 증착조절가스와 상기 제1 공정가스는 소스가스로 이해될 수 있으며, 상기 제2 공정가스는 반응가스로 이해될 수도 있다. 특히, 상기 제1 공정가스와 상기 제2 공정가스 간의 반응속도는 상기 증착조절가스와 상기 제2 공정가스 간의 반응속도 보다 빠른 것을 특징으로 한다. 반응 단계(S15)는 플라즈마를 이용하는 방식 또는 열을 이용하는 방식을 적용할 수 있다.
동일한 반응가스를 사용하되 증착 속도가 서로 다른 이종의 실리콘 소스가스를 공급하여 단차를 가지는 패턴의 상부와 하부의 증착 속도를 다르게 하여 심리스 갭필(seamless gapfill)을 구현하는 구성에 대한 설명은 도 2 및 도 3을 참조하여 이미 설명한 부분으로 대체한다.
본 발명의 다른 실시예에 따른 박막 증착 방법은 실리콘 질화막의 증착 방법을 포함할 수 있다. 이 경우, 상기 증착조절가스는 중심원소인 실리콘(Si)에 질소 원소, 수소 원소 및 할로겐 원소 중 어느 하나가 결합되는 실리콘 소스이며, 상기 제1 공정가스는 중심원소인 실리콘(Si)에 하나 이상의 카본 원소 및 할로겐 원소 중 어느 하나가 결합되는 실리콘 소스이며, 상기 제2 공정가스는 질소 원소를 포함할 수 있다.
구체적인 예로서, 상기 증착조절가스는 DIPAS(디이소프로필아미노실란), BDEAS(비스디에틸아미노실란), 3DMAS(트리스디메틸아미노실란) 및 DCS(디클로로실란) 중 적어도 어느 하나를 포함하고, 상기 제1 공정가스는 MCS(모노클로로실란), TCS(트리클로로실란), HCDS(헥사클로로디실란), 4MS(4-메틸실란), 3MS(3-메틸실란), 2MS(2-메틸실란), 1MS(1-메틸실란), SiF3H, SiF4 및 SiFCl3 중 적어도 어느 하나를 포함하고, 상기 제2 공정가스는 NH3, N2H4 및 N2 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 다른 실시예에 따른 박막 증착 방법은, 예를 들어, 원자층 증착(ALD) 방법이며, 제1 흡착단계(S11), 제2 흡착단계(S13) 및 반응 단계(S15)를 순차적으로 한번씩 포함하는 단위사이클(1 cycle)을 적어도 1 회 이상 수행하는 방법을 포함할 수 있다.
상기 단위사이클은 제1 흡착단계(S11)와 제2 흡착단계(S13) 사이에 불활성가스(예를 들어, N2)로 퍼지하는 단계(S12), 제2 흡착단계(S13)와 반응 단계(S15) 사이에 불활성가스로 퍼지하는 단계(S14) 및/또는 반응 단계(S15) 이후에 불활성가스로 퍼지하는 단계(S16)를 더 포함할 수 있다.
한편, 상기 불활성가스는 제1 흡착단계(S11), 제2 흡착단계(S13) 및 반응 단계(S15) 동안에도 계속 챔버 내에 공급될 수 있다. 이 경우, 상기 불활성가스는 캐리어 가스(carrier gas)의 역할도 담당할 수 있다.
본 발명의 변형된 일 실시예에 따른 박막 증착 방법에서는, 적어도 1회 이상 수행하는 단위사이클(1 cycle)을 다양한 방식으로 구성할 수 있다.
일 예로, 복수회 반복되는 상기 제1 흡착단계(S11); 및 복수회의 제1 흡착단계(S11) 이후에 각각 일 회씩 수행되는 상기 제2 흡착단계(S13);와 상기 반응 단계(S15);를 순차적으로 모두 포함하는 하나의 단위사이클을 반복 수행하여 박막을 형성할 수 있다. 예를 들어, 상기 단위사이클은 (S11, S12, S11, S12, S11, S12, S13, S14, S15, S16) 단계를 순차적으로 수행할 수 있다. 가령, 증착조절가스가 패턴(10)을 구성하는 물질에 흡착되는 것이 용이하지 않은 경우 제1 흡착단계(S11) 만을 먼저 반복하여 수행할 수 있다.
다른 예로, 일 회 수행되는 상기 제1 흡착단계(S11); 상기 제1 흡착단계(S11) 이후에 순차적으로 수행하는 상기 제2 흡착단계(S13)와 상기 반응 단계(S15)를 복수회 수행하는 단계;를 모두 포함하는 하나의 단위사이클을 반복 수행하여 박막을 형성할 수 있다. 예를 들어, 상기 단위사이클은 (S11, S12, S13, S14, S15, S16, S13, S14, S15, S16, S13, S14, S15, S16) 단계를 순차적으로 수행할 수 있다. 가령, 단차를 가지는 패턴(10)의 종횡비가 매우 높은 경우, 제1 공정가스 및 제2 공정가스가 단차를 가지는 패턴의 하부(10b)에 도달하는 것이 용이하지 않을 수 있으므로, 제2 흡착단계(S13) 및 반응 단계(S15)를 복수회 반복하여 수행할 수 있다.
또 다른 예로, 복수회 반복되는 상기 제1 흡착단계(S11); 및 복수회의 상기 제1 흡착단계(S11) 이후에 순차적으로 수행하는 상기 제2 흡착단계(S13)와 상기 반응 단계(S15)를 복수회 수행하는 단계;를 모두 포함하는 하나의 단위사이클을 반복 수행하여 박막을 형성할 수 있다. 예를 들어, 상기 단위사이클은 (S11, S12, S11, S12, S11, S12, S13, S14, S15, S16, S13, S14, S15, S16, S13, S14, S15, S16) 단계를 순차적으로 수행할 수 있다. 가령, 증착조절가스가 패턴(10)을 구성하는 물질에 흡착되는 것이 용이하지 않으며, 단차를 가지는 패턴(10)의 종횡비가 매우 높은 경우, 제1 흡착단계(S11) 만을 먼저 반복하여 수행하여 증착조절가스를 단차를 가지는 패턴의 상부에 흡착시킨 후, 제1 공정가스 및 제2 공정가스가 단차를 가지는 패턴의 하부(10b)에 도달하는 것이 용이하지 않을 수 있으므로, 제2 흡착단계(S13) 및 반응 단계(S15)를 복수회 반복하여 수행할 수 있다.
도 5는 본 발명의 다른 실시예에 대한 비교예에 따른 박막 증착 방법에서 원자층 증착법의 단위사이클을 순차적으로 도해하는 도면이다.
도 5를 참조하면, 패턴이 형성된 기판 상에 실리콘을 포함하는 제1 공정가스를 흡착시키는 제2 흡착단계(S13); 및 제2 흡착단계(S13) 후 상기 기판 상에 흡착된 상기 제1 공정가스와 반응하는 제2 공정가스를 공급하여 상기 패턴에 박막을 형성하는 반응 단계(S15);를 포함하는 단위사이클을 수행할 수 있다. 종횡비가 높은 단차를 가지는 패턴에 이러한 단위사이클의 공정을 적용하는 경우, 제1 공정가스가 단차를 가지는 패턴의 하부 보다 상부에 상대적으로 더 많이 흡착되므로 갭필 과정에서 메워지는 박막의 중심에 심(seam)이 형성되기가 쉽다.
한편, 본 발명의 변형된 실시예에 따른 박막 증착 방법에서는 도 4를 참조하여 앞에서 설명한 다양한 단위사이클을 수행하기 전에 도 5에 도시된 단위사이클을 추가적으로 먼저 수행할 수도 있다. 예를 들어, 본 발명의 변형된 실시예에 따른 박막 증착 방법에서의 단위사이클은 (S13, S14, S15, S16, S11, S12, S13, S14, S15, S16) 단계를 순차적으로 수행할 수 있다.
앞에서 설명한 본 발명의 다른 실시예에 따른 박막 증착 방법은 박막 증착 이후에 박막에 잔류하는 불순물을 제거하기 위해 추가 박막 처리를 수행할 수 있다. 또는 박막을 증착 하기 위하여 복수회의 단위사이클을 수행하는 중에 하나의 단위사이클과 다른 하나의 단위사이클 사이에 박막에 잔류하는 불순물을 제거하기 위해 추가 박막 처리를 수행할 수 있다. 상기 추가 박막 처리 단계 시 공급되는 가스는 H2O, H2O2, O2, O3, NH3, N2H2 및 H2 중 하나를 포함할 수 있으며, 챔버 내에 공급되는 상기 가스는 가열되거나 플라즈마 상태일 수 있다. 억제제(Inhibitor) 물질인 증착조절가스가 실리콘 소스(Si source)의 흡착을 방해하고 그로 인하여 증착속도를 조절하는 것이 본 발명의 주요한 기술적 사상인 바, 실리콘 소스와 제2 공정가스 간의 반응성이 좋으면 상기 억제제의 원소가 막 내에 잔류하지 않으나, 실리콘 소스와 제2 공정가스 간의 반응성이 나쁠 경우 상기 억제제의 원소가 막 내에 잔류하게 되므로 별도의 이들 잔류하는 원소의 환원이 필요하게 되므로 이를 상기 추가 박막 처리 단계를 수행하여 제거하는 것이 바람직하다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (13)

  1. 패턴이 형성된 기판 상에 실리콘을 포함하는 증착조절가스를 흡착시키는 제1 흡착단계;
    상기 제1 흡착단계 후 상기 기판 상에 실리콘을 포함하는 제1 공정가스를 흡착시키는 제2 흡착단계; 및
    상기 제2 흡착단계 후 상기 기판 상에 흡착된 증착조절가스 및 상기 제1 공정가스와 반응하는 제2 공정가스를 공급하여 상기 패턴에 박막을 형성하는 반응 단계;를 포함하며,
    상기 제1 공정가스와 상기 제2 공정가스 간의 반응속도는 상기 증착조절가스와 상기 제2 공정가스 간의 반응속도 보다 빠른 것을 특징으로 하는 박막 증착 방법.
  2. 제 1 항에 있어서,
    상기 박막은 실리콘 산화막을 포함하며,
    상기 증착조절가스는 중심원소인 실리콘(Si)에 할로겐 원소 및 카본 원소 중 어느 하나가 결합되는 실리콘 소스이며,
    상기 제1 공정가스는 중심원소인 실리콘(Si)에 하나 이상의 질소 원소 및 수소 원소 중 어느 하나가 결합되는 실리콘 소스이며,
    상기 제2 공정가스는 산소 원소를 포함하는, 박막 증착 방법.
  3. 제 2 항에 있어서,
    상기 증착조절가스는 MCS, DCS, TCS, HCDS, 4MS, 3MS, 2MS, 1MS, SiF3H, SiF4및 SiFCl3 중 적어도 어느 하나를 포함하고,
    상기 제1 공정가스는 DIPAS, BDEAS 및 3DMAS 중 적어도 어느 하나를 포함하고,
    상기 제2 공정가스는 H2O, H2O2, O2 및 O3 중 적어도 어느 하나를 포함하는, 박막 증착 방법.
  4. 제 1 항에 있어서,
    상기 박막은 실리콘 질화막을 포함하며,
    상기 증착조절가스는 중심원소인 실리콘(Si)에 질소 원소, 수소 원소 및 할로겐 원소 중 어느 하나가 결합되는 실리콘 소스이며,
    상기 제1 공정가스는 중심원소인 실리콘(Si)에 하나 이상의 카본 원소 및 할로겐 원소 중 어느 하나가 결합되는 실리콘 소스이며,
    상기 제2 공정가스는 질소 원소를 포함하는, 박막 증착 방법.
  5. 제 4 항에 있어서,
    상기 증착조절가스는 DIPAS, BDEAS, 3DMAS 및 DCS 중 적어도 어느 하나를 포함하고,
    상기 제1 공정가스는 MCS, TCS, HCDS, 4MS, 3MS, 2MS, 1MS, SiF3H, SiF4 및 SiFCl3 중 적어도 어느 하나를 포함하고,
    상기 제2 공정가스는 NH3, N2H4 및 N2 중 적어도 어느 하나를 포함하는, 박막 증착 방법.
  6. 제 1 항에 있어서,
    상기 제1 흡착단계; 상기 제2 흡착단계; 및 상기 반응 단계;를 순차적으로 한번씩 포함하는 단위사이클을 반복 수행하는 것을 특징으로 하는, 박막 증착 방법.
  7. 제 1 항에 있어서,
    복수회 반복되는 상기 제1 흡착단계; 및 복수회의 상기 제1 흡착단계 이후에 각각 일 회씩 수행되는 상기 제2 흡착단계;와 상기 반응 단계;를 순차적으로 모두 포함하는 단위사이클을 반복 수행하는 것을 특징으로 하는, 박막 증착 방법.
  8. 제 1 항에 있어서,
    일 회 수행되는 상기 제1 흡착단계; 및 상기 제1 흡착단계 이후에 순차적으로 수행하는 상기 제2 흡착단계와 상기 반응 단계를 복수회 수행하는 단계;를 모두 포함하는 단위사이클을 반복 수행하는 것을 특징으로 하는, 박막 증착 방법.
  9. 제 1 항에 있어서,
    복수회 반복되는 상기 제1 흡착단계; 및 복수회의 상기 제1 흡착단계 이후에 순차적으로 수행하는 상기 제2 흡착단계와 상기 반응 단계를 복수회 수행하는 단계;를 모두 포함하는 단위사이클을 반복 수행하는 것을 특징으로 하는, 박막 증착 방법.
  10. 제 1 항에 있어서,
    상기 제1 흡착단계 이전에
    상기 기판 상에 실리콘을 포함하는 제1 공정가스를 흡착시키는 별도의 제2 흡착단계; 및 상기 별도의 제2 흡착단계 후 상기 기판 상에 흡착된 상기 제1 공정가스와 반응하는 제2 공정가스를 공급하여 상기 패턴에 박막을 형성하는 별도의 반응 단계;를 추가적으로 더 포함하는, 박막 증착 방법.
  11. 제 6 항 내지 제 9 항 중 어느 한 항에 있어서,
    반복 수행하는 상기 단위사이클 중에서 하나의 단위사이클과 다른 하나의 단위사이클 사이에 상기 박막의 불순물을 제거하기 위한 추가 박막 처리 단계;를 더 포함하는, 박막 증착 방법.
  12. 제 11 항에 있어서,
    상기 추가 박막 처리 단계는 가열되거나 플라즈마 상태인 H2O, H2O2, O2, O3, NH3, N2H2 및 H2 중 하나를 포함하는 가스를 상기 박막 상에 제공하는 단계를 포함하는, 박막 증착 방법.
  13. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 패턴은 단차를 가지는 패턴을 포함하며, 상기 증착조절가스는 상기 단차를 가지는 패턴의 상부에 상대적으로 더 많이 흡착되고, 상기 제1 공정가스는 상기 단차를 가지는 패턴의 하부에 상대적으로 더 많이 흡착되는 것을 특징으로 하는, 박막 증착 방법.
KR1020170067141A 2017-05-30 2017-05-30 박막 증착 방법 KR102269343B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170067141A KR102269343B1 (ko) 2017-05-30 2017-05-30 박막 증착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170067141A KR102269343B1 (ko) 2017-05-30 2017-05-30 박막 증착 방법

Publications (2)

Publication Number Publication Date
KR20180130918A true KR20180130918A (ko) 2018-12-10
KR102269343B1 KR102269343B1 (ko) 2021-06-28

Family

ID=64670777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170067141A KR102269343B1 (ko) 2017-05-30 2017-05-30 박막 증착 방법

Country Status (1)

Country Link
KR (1) KR102269343B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120092672A (ko) * 2010-04-09 2012-08-21 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
KR20130057491A (ko) * 2011-03-23 2013-05-31 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
KR20130116173A (ko) * 2012-04-12 2013-10-23 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
KR20140100895A (ko) * 2013-02-07 2014-08-18 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20160061885A (ko) * 2014-11-24 2016-06-01 램 리써치 코포레이션 실리콘-함유 막들의 원자층 증착에서의 선택적인 억제

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120092672A (ko) * 2010-04-09 2012-08-21 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
KR20130057491A (ko) * 2011-03-23 2013-05-31 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
KR20130116173A (ko) * 2012-04-12 2013-10-23 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
KR20140100895A (ko) * 2013-02-07 2014-08-18 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20160061885A (ko) * 2014-11-24 2016-06-01 램 리써치 코포레이션 실리콘-함유 막들의 원자층 증착에서의 선택적인 억제

Also Published As

Publication number Publication date
KR102269343B1 (ko) 2021-06-28

Similar Documents

Publication Publication Date Title
US10818489B2 (en) Atomic layer deposition of silicon carbon nitride based material
KR102567794B1 (ko) 쉼 또는 보이드 없이 트렌치 내에 충전된 막 형성 방법
CN110731003A (zh) 含钼的低电阻率的膜
CN108122736B (zh) 半导体装置的制造方法、基板处理装置以及存储介质
JP5651451B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
KR102661268B1 (ko) 티타늄, 규소 및 질소를 함유하는 다중-영역 확산 장벽
JP2020526923A (ja) Ｓｉ間隙充填のための周期的な共形堆積／アニーリング／エッチング
TWI638903B (zh) 氮化膜的製造方法
JP2011254063A (ja) 薄膜の形成方法及び成膜装置
US20220005693A1 (en) Silicon nitride and silicon oxide deposition methods using fluorine inhibitor
KR20210053190A (ko) SiOC 박막의 선택적 증착
KR20190061877A (ko) 박막 증착 방법
KR102179753B1 (ko) 질화막의 제조방법 및 질화막의 압축 응력 제어방법
JP6110420B2 (ja) 窒化膜の製造方法及び窒化膜の圧縮応力の制御方法
KR102146542B1 (ko) 질화막의 제조방법
KR102269343B1 (ko) 박막 증착 방법
KR101082921B1 (ko) 반도체 소자의 실리콘 산화막 형성 방법
KR102202089B1 (ko) 질화막의 제조방법
KR102225183B1 (ko) 선택적 증착에 의한 메모리 소자 결함 회복 방법
US20220319832A1 (en) Method and system for depositing silicon nitride with intermediate treatment process
JP2018019082A (ja) 単層膜が媒介する高精度の膜堆積
KR20180058123A (ko) 텅스텐 박막 증착 방법
KR20150113578A (ko) 질화막의 제조방법
KR20200145001A (ko) 텅스텐 박막 증착 방법
KR20240158866A (ko) 텅스텐 박막 증착 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant