JP4684844B2 - 電気二重層キャパシタおよびその製造方法 - Google Patents

電気二重層キャパシタおよびその製造方法 Download PDF

Info

Publication number
JP4684844B2
JP4684844B2 JP2005305434A JP2005305434A JP4684844B2 JP 4684844 B2 JP4684844 B2 JP 4684844B2 JP 2005305434 A JP2005305434 A JP 2005305434A JP 2005305434 A JP2005305434 A JP 2005305434A JP 4684844 B2 JP4684844 B2 JP 4684844B2
Authority
JP
Japan
Prior art keywords
separator
electrode
double layer
layer capacitor
electric double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005305434A
Other languages
English (en)
Other versions
JP2007115876A (ja
Inventor
憲朗 光田
良行 田熊
佳久 西山
勝 下村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005305434A priority Critical patent/JP4684844B2/ja
Publication of JP2007115876A publication Critical patent/JP2007115876A/ja
Application granted granted Critical
Publication of JP4684844B2 publication Critical patent/JP4684844B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Landscapes

  • Electric Double-Layer Capacitors Or The Like (AREA)

Description

本発明は、電気二重層キャパシタおよびその製造方法に関し、特に、製造コストを低減するための技術に関する。
電気二重層キャパシタは、下記特許文献1に開示されているように、セパレータを挟んで互いに対向する分極性電極(正電極及び負電極)を設け、電解液中において分極性電極の表面に形成される電気二重層の静電容量を利用したものである。電気二重層キャパシタは、アルミコンデンサのような一般のキャパシタに比べて極めて大きな静電容量が得られることが特徴で、電子機器のバックアップ用の用途や、家電機器やコピー機の電力貯蔵、自動車のアイドルストップ時の始動用電源、ハイブリッド自動車の電源、風力や太陽光発電のピークシェービングや平準化のための電力貯蔵用の用途まで、幅広い利用が始まっており、省エネルギーや炭酸ガスの削減に役立つキーデバイスとして期待されている。
電気二重層キャパシタは、ボタン型、積層型、巻回型などの形状の違いがあり、静電容量の大きな用途では主として積層型の電気二重層キャパシタが用いられている。積層型の電気二重層キャパシタは、正電極及び負電極と、これらの両極を隔てるセパレータとを、放出弁が設けられた外装ケース内で交互に積層して、電解液(電解質を溶液に溶かしたものや、イオン性液体など)を含浸して構成されている。
下記の特許文献1には、2つ折りのセパレータに、集電板の表裏両面にカーボン電極層を有する正電極と、集電板の表裏両面にカーボン電極層を有する負電極とを、1個ずつ交互に挟み込む積層型の電気二重層キャパシタが開示されている。2つ折りされたセパレータに挟まれた正電極と負電極とを櫛形に複数個積み重ねて、すべての正電極の電流端子(集電端子)がそれぞれ同じ側で重なり、すべての負電極の電流端子(集電端子)が正電極とは異なる側に重なるように配置されている。すべての負電極とすべての正電極とが電気的に並列に接続されている。
積層型の電気二重層キャパシタは、セパレータを2つ折りして、これに正電極もしくは負電極を挟み込む必要があり、これまで、主として手作業で組み立てが行われていた。従って、製造組み立てに時間がかかり高いコストになっていた。
下記の特許文献2〜5には、製造組み立てを自動化する方法が開示されている。まず、特許文献2には、2つ折りのセパレータを作成する大がかりな自動化機械が開示されている。次に、特許文献3には、2つ折りしたセパレータと正電極および負電極とを別々にパレットによって自動搬送する大がかりな機械が開示されている。また、特許文献4には、2つ折りしたセパレータに正電極または負電極を差し込むために開口させる大がかりな自動化機械が開示されている。さらに、特許文献5には、2つ折りしたセパレータに挟まれた正電極および負電極を交互に積み重ねていく大がかりな自動化機械が開示されている。
特開2003−124080号公報 特開2003−163141号公報 特開2003−173944号公報 特開2003−163142号公報 特開2003−163140号公報
上記の特許文献2〜5は、いずれも、これまで手作業で行っていた作業を自動化しただけのもので、自動化機械として大がかりなものを何台も製作する必要があり、人件費が節約できたとしても、莫大な設備費用がかかる恐れがあった。
すなわち、従来の電気二重層キャパシタおよびその製造方法においては、セパレータを2つ折りして、その中に正電極または負電極を差し込んで、これらを交互に積み重ねる。従って、工程が煩雑となり、製造コストが高くなってしまうという問題点があった。
本発明は以上の問題点を解決するためになされたものであり、製造コストを低減できる電気二重層キャパシタおよびその製造方法を提供することを目的とする。
本発明に係る電気二重層キャパシタの製造方法は、正電極および負電極を第1セパレータに接するように2行複数列で隙間を空け互い違いに配置する電極配置工程と、電極配置工程の後に正電極および負電極を固定するように第2セパレータおよび第1セパレータを貫通する針穴により互いに接合するセパレータ接合工程と、セパレータ接合工程の後に第1セパレータおよび第2セパレータを各行間の境界である第1境界における隙間で2つ折りに曲げる2つ折り工程と、2つ折り工程の後に第1セパレータおよび第2セパレータを各列間の境界である第2境界における各隙間で山折り/谷折りが交互となるように蛇腹に曲げる蛇腹折り曲げ工程とを備え、正電極および負電極は矩形状であり、セパレータ接合工程において、針穴による接合部は、正電極および負電極のそれぞれの4辺を取り囲む周囲部と、2つ折り工程および蛇腹折り曲げ工程の折り曲げ線に沿った折り曲げ部とに形成されることを特徴とする。
本発明に係る電気二重層キャパシタの製造方法は、正電極および負電極を第1セパレータに接するように2行複数列で隙間を空け互い違いに配置する電極配置工程と、電極配置工程の後に正電極および負電極を固定するように第2セパレータおよび第1セパレータを貫通する針穴により互いに接合するセパレータ接合工程と、セパレータ接合工程の後に第1セパレータおよび第2セパレータを各行間の境界である第1境界における隙間で2つ折りに曲げる2つ折り工程と、2つ折り工程の後に第1セパレータおよび第2セパレータを各列間の境界である第2境界における各隙間で山折り/谷折りが交互となるように蛇腹に曲げる蛇腹折り曲げ工程とを備え、正電極および負電極は矩形状であり、セパレータ接合工程において、針穴による接合部は、正電極および負電極のそれぞれの4辺を取り囲む周囲部と、2つ折り工程および蛇腹折り曲げ工程の折り曲げ線に沿った折り曲げ部とに形成されることを特徴とする。従って、セパレータを折り曲げた後に電極を差し込む従来の電気二重層キャパシタの製造方法に比べて、製造工程を簡易とすることができる。よって、製造コストを低減することができる。

<実施の形態1>
図1は、実施の形態1に係る積層型の電気二重層キャパシタの製造方法における一工程を示す上面図である。図1に示される部材1においては、セパレータ3(第1セパレータ)上に、正の電極2aおよび負の電極2bが交互に且つ隙間を空けて並べられている(以下では、電極2a,2bを総称して電極2とも呼ぶ)。なお、セパレータ3は、後述する後の工程において、製造ラインの下側に配置され、その上側から、電極2を覆うようにセパレータ7(第2セパレータ)を接合される。また、図1において、電極2の横方向の並び(左方から右方への並び)を行と呼び縦方向の並び(上方から下方への並び)を列と呼ぶこととする。
図1に示されるように、電極2は、隣接するもの同士が互いに異なる種類となるように、同じ種類の電極は、1個おきに配置される。すなわち、電極2a,2bは2行×2列を単位パターンとして交互に(互い違いに)配置され、この単位パターンが繰り返されることにより、2行×2n列(nは自然数)に構成される。
また、正の電極2aには正の集電端子4aが、負の電極2bには負の集電端子4bが、それぞれ、セパレータ3から外側へ向かって延在するように接続されている(以下では、集電端子4a,4bを総称して集電端子4とも呼ぶ)。これらの集電端子4は、電極2の中心からずれた位置から延在するように接続される。図1では、1行目においては電極2の中心から右方にずれた位置から集電端子4が上方に向けて延在し、2行目においては電極2の中心から左方にずれた位置から集電端子4が下方に向けて延在している。すなわち、任意の列において、集電端子4a,4bは、互いに点対称となるように配置されている。これにより、後の工程で部材1を第1行と第2行との境界で折り曲げたときに、集電端子4a,4bが互いに重ならないようにすることができる。
各電極2は矩形状を有しており、セパレータ3上においては、各電極2の周囲(電極2の各辺から約2mm程度離れた位置)に、セパレータ3,7を接合させるための周囲接合部5が形成される。また、セパレータ3上においては、セパレータ3を折り曲げることにより各電極2を仕切るための折り曲げ接合部6が形成される。図1において、周囲接合部5および折り曲げ接合部6は、各電極2間の隙間に形成されている。
図2は、図1に先立つ工程を示す上面図である。すなわち、セパレータ3は、折り曲げ接合部6により仕切られるとともに周囲接合部5で囲まれた各領域に各電極2が配置された後に、セパレータ3と同じ形状を有するセパレータ7が接合される。この接合は、後述するように、周囲接合部5および折り曲げ接合部6において行われる。
セパレータ3,7としては、天然パルプ、天然セルロース、溶剤紡糸セルロース、バクテリアセルロースなどのセルロース系や、ガラス繊維、非フィブリル化有機繊維を含有する不織布の他、ナイロン66、芳香族ポリアミド、全芳香族ポリアミド、芳香族ポリエステル、全芳香族ポリエステル、全芳香族ポリエステルアミド、全芳香族ポリエーテル、全芳香族ポリアゾ化合物、ポリフェニレンスルフィド(PPS)、ポリ−p−フェニレンベンゾビスチアゾール(PBZT)、ポリ−p−フェニレンベンゾビスオキサゾール(PBO)、ポリベンゾイミダゾール(PBI)、ポリエーテルエーテルケトン(PEEK)、ポリアミドイミド(PAI)、ポリイミド、ポリテトラフルオロエチレン(PTFE)などのフィブリル化フォルムあるいは多孔質フィルムが用いられる。
電極2a,2bとしては、表面を弱酸でエッチングして粗面化した厚さ数十ミクロンのアルミ箔の表裏両面に、直径数μm程度の大きさの活性炭を、PTFE(ポリテトラフルオロエチレン)などのフッ素系樹脂などをバインダーとして結着した、厚さ数十〜数百μmの層が形成されたものが用いられる。カーボン層の形成されていないアルミ箔の端部を用いて集電端子4a,4bが形成される。電極2a,2bの大きさは縦10cm、横9cm程度である。
図3は、本実施の形態に係る電気二重層キャパシタの製造ラインを示す模式断面図であり、図4は、本実施の形態に係る電気二重層キャパシタの製造ラインを示す模式上面図である。
図3に示されるように、セパレータ3は製造ラインの下側に配置されたロール16に、セパレータ7は製造ラインの上側に配置されたロール15に、それぞれ巻かれており、ベルトコンベアー(図示しない)の流れに従って繰り出される。図3において、ベルトコンベアーは、矢印に示されるように、左側(上流)から右側(下流)へ向かって移動している。
図4に示されるように、セパレータ3を挟んだ両側には、それぞれ、セパレータ3へ電極2を載置するための電極載置部8,9が設置されている。電極載置部8は、図1のセパレータ3の第1行に対応して電極2を載置するためのものであり、電極載置部9は、図1のセパレータ3の第2行に対応して電極2を載置するためのものである。また、電極載置部8は電極載置部8a,8bを、電極載置部9は電極載置部9a,9bを、それぞれ有している。
電極載置部8a,9aは、図1のセパレータ3の第1列に対応して電極2を載置するためのものであり、電極載置部8b,9bは、図1のセパレータ3の第2列に対応して電極2を載置するためのものである。すなわち、電極載置部8a,9bに載置される電極2は、互いに同じ種類であり、且つ電極載置部8b,9aに載置される電極2とは異なる種類である(図4においては、電極載置部8a,9bにより負の電極2bが、電極載置部8b,9aにより正の電極2aが、それぞれ載置される場合が示されている)。
電極載置部8a,8b,9a,9bは、それぞれ、自身が載置すべき種類の電極のみを(例えば、図4の電極載置部8aは負の電極2bのみを)、各集電端子4がセパレータ3から製造ラインの外側へ延在するような向きでストックしている。そして、2列毎に、自身がそれぞれストックする電極2を、1個ずつ(すなわち、電極載置部8a,8b,9a,9bで計4個ずつ)セパレータ3上へ載置する。
この載置における位置決めは、セパレータ3から延在する各集電端子4を、端子ガイド14が有する複数個の窪み140に嵌合させることにより行われる。これら複数個の窪み140は、端子ガイド14において、セパレータ3を挟んだ両側に、所定の間隔で形成されている。この端子ガイド14は、電流載置部8,9から下流に向かって、セパレータ3と平行に且つ同じ速度で、右方へ流れている。
図3に示されるように、セパレータ7は、ロール10により、上方から下方へ引き出され、セパレータ3上の電極2を覆うように被せられる。そして、ロール10の下流に設置された周囲接合手段11により、セパレータ3上で各電極2を囲むように周囲接合部5を形成される。これにより、周囲接合部5でセパレータ3,7が接合され一体化されるとともに、各電極2がセパレータ3,7に挟まれて固定される。すなわち、端子ガイド14で支えなくても電極2が固定された状態となる。
周囲接合手段11で周囲接合部5を形成されたセパレータ3は、周囲接合手段11の下流に設置された折り曲げ接合手段12により、周囲に周囲接合部5が形成された各電極2を仕切るように折り曲げ接合部6を形成される。これにより、セパレータ3,7は、周囲接合部5に加えて折り曲げ接合部6で接合され、さらに強固に一体化される。また、後の工程において、セパレータ3,7を2つ折りおよび蛇腹に折り曲げるときに、折り曲げ接合部6で折り曲げることにより、電極2が配置された領域を避けて(すなわち各電極2間の隙間で)折り曲げることが可能となる。
電極2を挟んで一体化されたセパレータ3,7は、所定の長さで切断されるか、大きなロール(図示しない)に巻き取られる。電気二重層キャパシタの静電容量は電気的に並列に積層する電極2の個数で定まるが、電極2の個数はセパレータ3,7の長さで調節できるので、互いに静電容量が異なる複数種類の電気二重層キャパシタを同じ製造機械(製造ライン)で製造できる。例えば、容量が比較的に小さい用途では図1に示されるように電極2a,2bをそれぞれ8個ずつ選択し容量が比較的に大きい用途では電極2a,2bをそれぞれ20個ずつ選択するというように、用途に応じた個数の電極2を選択できる。
図3に示される周囲接合手段11は、下側の金属板111と、上側の金属板112と、図5(a)に示されるような針パターン114が形成された金属板113とを有している。金属板111,112には、針パターン114に対応する針穴パターンが形成されている。周囲接合手段11は、セパレータ3,7を金属板111,112間に挟持した状態で金属板113を下ろすことにより、セパレータ3,7に針パターン114を貫通させる。このとき、セパレータ7の一部がセパレータ3の針穴にまで食い込むことにより、セパレータ3,7を接合することができる。1個の針穴では接合力はごく弱いが、小さな無数の針穴が直線状に並ぶことによって、この直線に沿って強い接合力が生じる。
同様に、図3に示される折り曲げ接合手段12は、下側の金属板121と、上側の金属板122と、図5(b)に示されるような針パターン124が形成された金属板123とを有している。金属板121,122には、針パターン124に対応する針穴パターンが形成されている。折り曲げ接合手段12は、セパレータ3,7を金属板121,122間に挟持した状態で金属板123を下ろすことにより、セパレータ3,7に針パターン124を貫通させる。このとき、セパレータ7の一部がセパレータ3の針穴にまで食い込むことにより、セパレータ3,7を接合することができる。
図6は、上述したような、周囲接合手段11や折り曲げ接合手段12におけるセパレータ接合工程を示す模式断面図である。図6(a)は、針25が金属板112の針穴26を通りセパレータ3,7を貫通する直前の様子を示しており、図6(b)は、針25がセパレータ3,7および金属板111の針穴27を貫通し、セパレータ3,7が電極2を挟んでプレスされた様子を示している。図6(b)に示されるように、セパレータ3,7には、針穴が形成される。なお、針25は、金属板113,123において、それぞれ、図5(a)に示される針パターン114および図5(b)に示される針パターン124を形成している。
図7は、図6(b)において針25が貫通したセパレータ3,7を示す上面図である。図7に示されるように、セパレータ3,7には、無数の針穴28が、直線状に並んでいる。セパレータ7の一部がセパレータ3の針穴28にまで食い込むことにより生じるセパレータ3,7の接合力の強度は、セパレータ3,7の材質や厚さによって大きく異なるが、針穴28の大きさや個数によって調節可能である。
針穴28による接合は、余分な材料を必要としないので、コストを低減することができる。また、針穴28は、部材1を電解液を含浸するときの通路となるので、電極2に電解液が浸透しやすくなるという効果も奏する。
図8は、図4において、周辺接合手段11および端子ガイド14周辺を拡大した上面図であり、図9は、図4において、折り曲げ接合手段12周辺を拡大した上面図である。図8〜9においては、説明の都合上、セパレータ3,7は省いている。
図8において、周囲接合手段11の金属板111には、針パターン114に対応する針穴パターン115が形成されている。また、端子ガイド14には、針穴は形成されていないが、上述したように、集電端子4を保持するための窪み140が形成されている。集電端子4を窪み140に嵌合し固定させることにより、端子ガイド14と同じ速度で流れているセパレータ3,7と電極2との位置関係が固定できる。これにより、各電極2の各辺から約2mm程度離れた位置に周囲接合部5を形成し、電極2をセパレータ3,7に挟み動かないように固定できる。
すなわち、端子ガイド14は、本発明に係る所定の治具として機能し、集電端子4を所定の位置に固定することにより位置決めを行う。
図9において、折り曲げ接合手段12の金属板121には、折り曲げ接合凹部31a〜31cおよび折り曲げ接合凸部32a〜32bが形成されている。折り曲げ接合凹部31および折り曲げ接合凸部32は、それぞれ、図1に示されるセパレータ3を谷折りおよび山折りに曲げるための折り目(折り曲げ接合部6)を形成するためのものである。
すなわち、折り曲げ接合凹部31aにより、図1に示される部材1の第1〜4列は、第1行と第2行との境界で谷折りに曲げられる。また、折り曲げ接合凹部31bにより、部材1の第2行は、第1列と第2列との境界で谷折りに曲げられる。また、折り曲げ接合凹部31cにより、部材1の第1行は、第2列と第3列との境界で谷折りに曲げられる。また、折り曲げ接合凸部32aにより、部材1の第1行は、第1列と第2列との境界で山折りに曲げられる。また、折り曲げ接合凸部32bにより、部材1の第2行は、第2列と第3列との境界で山折りに曲げられる。このように、折り曲げ接合部6の折り曲げ方向を山折り/谷折りが交互となるように定めて折り目をプレス加工することにより、図1に示される部材1を、以下で図10〜12を用いて説明するように折り曲げることが可能となる。
また、折り曲げ接合凹部31および折り曲げ接合凸部32には、図示しない多数の針穴が形成されており、セパレータ3,7は、折り目をプレスされるとともに、針穴を形成され接合される。また、折り曲げ接合手段12の金属板122においては、図9とは凹凸パターンが逆になるような折り曲げ接合凹部および折り曲げ接合凸部ならびに図示しない多数の針穴が形成されている。すなわち、折り曲げ接合部6においても、周囲接合部5と同様に、セパレータ7の一部がセパレータ3の針穴にまで食い込むことにより、セパレータ3,7が接合される。
図10は、図1に示される部材1の第1〜4列を、第1行と第2行との境界で谷折りに曲げた様子を示す上面図である。図10においては、集電端子4a,4bが、重なることなく交互に並んでいる。
図11は、図10に示される部材1を上から(矢印の向きに)視た様子を示す側面図である。
図12は、図11に示される部材1を折り曲げ接合凹部31b〜31cおよび折り曲げ接合凸部32a〜32bに沿って蛇腹に折り曲げる途中の様子を示す側面図である。図12においては、説明の都合上、電極2は省いている。図12に示されるように、部材1を折り曲げることにより、集電端子4a,4bは、それぞれ同じ側(図12においては、集電端子4aが上側で集電端子4bが下側)に配置される。すなわち、折り曲げ接合凹部31b〜31cおよび折り曲げ接合凸部32a〜32bに沿った折り曲げにより、4個の集電端子4aが互いに重ねられるとともに4個の集電端子4bが互いに重ねられる。
図13は、図11および図12に示される部材1を折り曲げ接合部5に沿って完全に折り曲げるとともにその両極へ部材33,34をそれぞれ配置させた様子を示す側面図である。一般的な電気二重層キャパシタにおいては、図13に示されるように、アルミ箔の表裏両面に電極2を形成させた部材1の両極へ、アルミ箔の片面のみに電極2を形成させた部材33,34がそれぞれ配置されることが多い。なお、図13においては、1個の部材1の両極へ、電極2aのみが形成された部材33および電極2bのみが形成された部材34がそれぞれ配置された例が示されているが、あるいは、部材1は、電気二重層キャパシタの容量に応じて、複数個を接続して、その両極へ部材33,34をそれぞれ配置してもよい。
図14は、両極へ正極端子38および負極端子39を接続された部材1を外装ケース36に収納して構成した電気二重層キャパシタの構造を示す正面図である。外装ケース36は、アルミ箔の表面にポリエチレンなどの樹脂が張り合わされたアルミラミネート容器から成る(図14においては、図示の都合上、外装ケース36は透明であると仮定し点線で示している)。各集電端子4a,4bは、それぞれ、超音波接合などによって、正極端子38または負極端子39に接続されている。正極端子38および負極端子39は、シール部によって電気絶縁およびシーリングされつつ、外装ケース36の外部へ引き出されている。
外装ケース36には、放出弁37が設けられている。放出弁37には小さな貫通孔が設けられており、この貫通孔は、通常は弁によって閉鎖されているが、外装ケース36の内圧が高まった場合には弁が開いて貫通孔が開通することにより、外装ケース36内のガスが外部に放出されるようになっている。
部材1は、外装ケースに収納して封止する前に、電解質を含む電解液が真空含浸される。電解液とは、以下のような電解質および溶媒を含んだ液状の電解質溶液を示している。すなわち、電解質としては、例えばカチオンとアニオンの組み合わせで、カチオンが4級アンモニウム、1,3−ジアルキルイミダゾリウム、又は1,2,3−トリアルキルイミダゾリウムで、アニオンがBF4 -、PF6 -、ClO4 -、又はCF3SO3 -の塩や、1−エチル−3−メチルイミダゾリウム(EMI)、1,2−ジメチル−3−プロピルイミダゾリウム(DMPI)のAlCl4 -やBF4 -などの塩などが用いられている。また、溶媒としては、炭酸プロピレン、炭酸エチレン、炭酸ジメチル、炭酸ジエチル、ジメトキシメタン、ジエトキシエタン、γ−ブチルラクトン、アセトニトリル、プロピオニトリルから選ばれる一種又はこれらの二種以上の混合溶媒などが用いられている。また、電解液すなわち電解質溶液としては、ゲル電解質を用いてもよく、ゲル電解質としては、4フッ化ホウ素系ゲル状電解質、高分子固体電解質、ポリエステル化合物を含む電解質、イミダゾリウム系などのイオン性液体などを用いることができる。
このように、本実施の形態に係る電気二重層キャパシタおよびその製造方法においては、2枚構成のセパレータ3,7間に電極2を互い違いに配置し挟み込んだ後に、セパレータ3,7を、第1境界および第2境界で順に折り曲げる。従って、セパレータを折り曲げた後に電極を差し込む従来の電気二重層キャパシタの製造方法に比べて、製造工程を簡易とすることができる。よって、製造コストを低減することができる。
また、セパレータ3,7を針穴28で接合することにより、余分な材料を必要とせず部品点数を低減することができるので、製造コストをより低減することができる。さらに、針穴28が電解液の通路となるので、電解液を速やかに電極2に浸透させることができる。
<実施の形態2>
実施の形態1では、セパレータ3,7において、周囲接合部5を、針穴28により接合させている。しかし、周囲接合部5は、針穴28に限らず、あるいは接着剤を用いて接合されてもよい。
図15は、実施の形態2に係る電気二重層キャパシタの製造ラインを示す模式断面図であり、図16は、実施の形態2に係る電気二重層キャパシタの製造ラインを示す模式上面図である。図15〜16は、それぞれ、図3〜4において、針穴28を用いる周囲接合形成部11に代えて、セルロース系の接着剤(セメダインC(登録商標))を塗布するための塗工手段40および塗布された接着剤を乾燥させるための乾燥手段41を設けたものである。なお、図示の都合上省略されているが、図15〜16においては、乾燥手段41のすぐ下流には、図3〜4に示される折り曲げ接合手段12が設けられている。図15〜16においては、接着剤の乾燥時間を確保するために、可能な限り、電極載置部8,9をより上流に配置するとともに、乾燥手段41を下流に配置している。図15〜16において、図3〜4と同様の要素には、それぞれ、同様の符号を付しており、ここでの詳細な説明は省略する。
図15において、塗工手段40は、スクリーン印刷機からなり、接着剤を塗布する部分(すなわち周囲接合部5に対応する領域)のみがメッシュとなっており、スキージにより接着剤が押し込まれることで、セパレータ2上の周囲接合部5に接着剤を塗布する。また、乾燥手段41は、筒状であり、その中を、接着剤を塗布されたセパレータ3がベルトコンベアーとともに通過する。そして、セパレータ3は、ロール10によりセパレータ7を被せられた後に、乾燥手段41において、120℃に加熱される。これにより、接着剤が乾燥し、周囲接合部5においてセパレータ3,7が接合される。この乾燥手段41の長さを、必要な乾燥時間およびベルトコンベアーのスピードに合わせて定めることにより、接着剤を効率よく乾燥させることが可能となる。乾燥手段41において互いに接合されたセパレータ3,7は、実施の形態1と同様に、折り曲げ接合手段12により、周囲に周囲接合部5が形成された各電極2を仕切るように折り曲げ接合部6を形成される。
このように、本実施の形態に係る電気二重層キャパシタおよびその製造方法においては、針穴28に代えて、接着剤を用いてセパレータ3,7を接合させる。従って、実施の形態1に比べて、セパレータ3,7をより強固に一体化することができるという効果を奏する。
実施の形態1に係る電気二重層キャパシタの製造方法における一工程を示す上面図である。 実施の形態1に係る電気二重層キャパシタの製造方法における一工程を示す上面図である。 実施の形態1に係る電気二重層キャパシタの製造ラインを示す模式断面図である。 実施の形態1に係る電気二重層キャパシタの製造ラインを示す模式上面図である。 実施の形態1に係る電気二重層キャパシタの製造ラインにおける金属板の針パターンを示す上面図である。 実施の形態1に係る電気二重層キャパシタの製造方法におけるセパレータ接合工程を示す断面図である。 実施の形態1に係る電気二重層キャパシタの製造方法におけるセパレータ接合工程を示す上面図である。 実施の形態1に係る電気二重層キャパシタの製造ラインにおける金属板および端子ガイドを示す拡大上面図である。 実施の形態1に係る電気二重層キャパシタの製造ラインにおける金属板を示す拡大上面図である。 実施の形態1に係る電気二重層キャパシタの製造方法における一工程を示す上面図である。 実施の形態1に係る電気二重層キャパシタの製造方法における一工程を示す側面図である。 実施の形態1に係る電気二重層キャパシタの製造方法における一工程を示す側面図である。 実施の形態1に係る電気二重層キャパシタの製造方法における一工程を示す側面図である。 実施の形態1に係る電気二重層キャパシタの構造を示す正面図である。 実施の形態2に係る電気二重層キャパシタの製造ラインを示す模式断面図である。 実施の形態2に係る電気二重層キャパシタの製造ラインを示す模式上面図である。
符号の説明
1,33,34 部材、2 電極、3,7 セパレータ、4 集電端子、5 周囲接合部、6 折り曲げ接合部、8,9 電極載置部、10,15,16 ロール、11 周囲接合手段、12 折り曲げ接合手段、14 端子ガイド、25 針、26〜28 針穴、31 折り曲げ接合凹部、32 折り曲げ接合凸部、36 外装ケース、37 安全弁、38 正極端子、39 負極端子、40 塗工手段、41 乾燥手段、111〜113,121〜123 金属板、114,124 針パターン、115 針穴パターン、140 窪み。

Claims (5)

  1. 正電極および負電極を第1セパレータに接するように2行複数列で隙間を空け互い違いに配置する電極配置工程と、
    前記電極配置工程の後に前記正電極および前記負電極を固定するように第2セパレータおよび前記第1セパレータを貫通する針穴により互いに接合するセパレータ接合工程と、
    前記セパレータ接合工程の後に前記第1セパレータおよび前記第2セパレータを各行間の境界である第1境界における前記隙間で2つ折りに曲げる2つ折り工程と、
    前記2つ折り工程の後に前記第1セパレータおよび前記第2セパレータを各列間の境界である第2境界における各前記隙間で山折り/谷折りが交互となるように蛇腹に曲げる蛇腹折り曲げ工程と
    を備え
    前記正電極および前記負電極は矩形状であり、
    前記セパレータ接合工程において、前記針穴による接合部は、前記正電極および前記負電極のそれぞれの4辺を取り囲む周囲部と、前記2つ折り工程および前記蛇腹折り曲げ工程の折り曲げ線に沿った折り曲げ部とに形成されることを特徴とする、電気二重層キャパシタの製造方法。
  2. 請求項1に記載の電気二重層キャパシタの製造方法であって、
    前記セパレータ接合工程は、前記第1セパレータおよび前記第2セパレータを前記第1境界における前記隙間および前記第2境界における前記隙間で折り曲げ方向に応じて凸型または凹型に加工する工程
    を有する電気二重層キャパシタの製造方法。
  3. 第1セパレータと、
    前記第1セパレータに接し2行複数列で隙間を空け互い違いに配置された正電極および負電極と、
    前記第1セパレータに接合され前記正電極および前記負電極を固定する第2セパレータと、
    を備え、
    前記第1セパレータおよび前記第2セパレータは、各行間の境界である第1境界における前記隙間で前記第1セパレータおよび前記第2セパレータを貫通する針穴により形成された接合部で2つ折りに曲げられるとともに各列間の境界である第2境界における前記隙間で蛇腹に折り曲げられ、
    前記正電極および前記負電極は矩形状であり、
    前記針穴は、前記正電極および前記負電極のそれぞれの4辺を取り囲む周囲部と、前記2つ折りおよび前記蛇腹に折り曲げられる折り曲げ線に沿った折り曲げ部とに形成されることを特徴とする、電気二重層キャパシタ。
  4. 請求項3に記載の電気二重層キャパシタであって、
    前記正電極および前記負電極それぞれに接続され前記第1セパレータの外側へ向かって延在し且つ互いに重なっていない正集電端子および負集電端子
    をさらに備える
    電気二重層キャパシタ。
  5. 請求項4に記載の電気二重層キャパシタの製造方法であって、
    前記正集電端子および前記負集電端子それぞれを所定の治具を用いて所定の位置に固定することにより前記正電極および前記負電極の位置決めを行う工程
    を少なくとも備える電気二重層キャパシタの製造方法。
JP2005305434A 2005-10-20 2005-10-20 電気二重層キャパシタおよびその製造方法 Expired - Fee Related JP4684844B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005305434A JP4684844B2 (ja) 2005-10-20 2005-10-20 電気二重層キャパシタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005305434A JP4684844B2 (ja) 2005-10-20 2005-10-20 電気二重層キャパシタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2007115876A JP2007115876A (ja) 2007-05-10
JP4684844B2 true JP4684844B2 (ja) 2011-05-18

Family

ID=38097803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005305434A Expired - Fee Related JP4684844B2 (ja) 2005-10-20 2005-10-20 電気二重層キャパシタおよびその製造方法

Country Status (1)

Country Link
JP (1) JP4684844B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2477255B1 (en) * 2009-09-10 2020-02-26 Envision AESC Energy Devices Ltd. Stacked battery and method for manufacturing same
CN104282948B (zh) * 2014-09-18 2016-07-06 广州中国科学院工业技术研究院 锂电池的芯体结构及装配方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5956352A (ja) * 1982-09-24 1984-03-31 Matsushita Electric Ind Co Ltd 蓄電池用セパレ−タの製造法
JPH0676809A (ja) * 1992-08-27 1994-03-18 Yuasa Corp 鉛蓄電池用袋状セパレータの製造方法
JPH0757716A (ja) * 1993-08-17 1995-03-03 Sony Corp 角型バッテリー
JPH07272761A (ja) * 1994-03-31 1995-10-20 Sony Corp 非水電解液二次電池
JPH11260673A (ja) * 1998-03-16 1999-09-24 Kansai Coke & Chem Co Ltd 電気二重層コンデンサ用電極積層体
JPH11312629A (ja) * 1998-04-30 1999-11-09 Elna Co Ltd 分極性電極体およびその製造方法と同分極性電極体を備えた電気二重層コンデンサ
JP2000182594A (ja) * 1998-12-16 2000-06-30 Mitsubishi Chemicals Corp 積層電極の製造方法
JP2001126967A (ja) * 1999-10-25 2001-05-11 Casio Comput Co Ltd 電気二重層コンデンサの製造方法
JP2001291647A (ja) * 2000-04-10 2001-10-19 Japan Gore Tex Inc 積層型電気二重層コンデンサ
JP2002110132A (ja) * 2000-10-03 2002-04-12 Nippon Petrochem Co Ltd バッテリーセパレータ用不織布

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5956352A (ja) * 1982-09-24 1984-03-31 Matsushita Electric Ind Co Ltd 蓄電池用セパレ−タの製造法
JPH0676809A (ja) * 1992-08-27 1994-03-18 Yuasa Corp 鉛蓄電池用袋状セパレータの製造方法
JPH0757716A (ja) * 1993-08-17 1995-03-03 Sony Corp 角型バッテリー
JPH07272761A (ja) * 1994-03-31 1995-10-20 Sony Corp 非水電解液二次電池
JPH11260673A (ja) * 1998-03-16 1999-09-24 Kansai Coke & Chem Co Ltd 電気二重層コンデンサ用電極積層体
JPH11312629A (ja) * 1998-04-30 1999-11-09 Elna Co Ltd 分極性電極体およびその製造方法と同分極性電極体を備えた電気二重層コンデンサ
JP2000182594A (ja) * 1998-12-16 2000-06-30 Mitsubishi Chemicals Corp 積層電極の製造方法
JP2001126967A (ja) * 1999-10-25 2001-05-11 Casio Comput Co Ltd 電気二重層コンデンサの製造方法
JP2001291647A (ja) * 2000-04-10 2001-10-19 Japan Gore Tex Inc 積層型電気二重層コンデンサ
JP2002110132A (ja) * 2000-10-03 2002-04-12 Nippon Petrochem Co Ltd バッテリーセパレータ用不織布

Also Published As

Publication number Publication date
JP2007115876A (ja) 2007-05-10

Similar Documents

Publication Publication Date Title
JP7142277B2 (ja) 蓄電デバイスの製造方法
JP4495751B2 (ja) 電気化学デバイスの製造方法
KR20120139684A (ko) 전기 화학 디바이스
JP6476420B2 (ja) 蓄電デバイスおよびその製造方法
JP6273665B2 (ja) 電気化学デバイス
TWI590272B (zh) Electrochemical device
JP2010003803A (ja) 電気化学デバイス及びその製造方法
JP4974856B2 (ja) 電力貯蔵デバイスおよびその製造方法
JP2011171704A (ja) 電気二重層キャパシタセルと電気二重層キャパシタの製造方法及び電気二重層キャパシタセルの製造装置
CN108604506B (zh) 电化学器件及其制造方法
JP4684844B2 (ja) 電気二重層キャパシタおよびその製造方法
US8369065B2 (en) Electric double layer capacitor
TWI596829B (zh) 燃料電池組件
US12106907B2 (en) Electrically insulating continuous film for an aluminum electrolytic capacitor
KR101128565B1 (ko) 전기화학 커패시터 및 이의 제조 방법
JP2019003990A (ja) 電極素子
JP2007019211A (ja) 電気二重層キャパシタおよびその製造方法
JP2009123889A (ja) 電気化学デバイス及びその製造方法
JP5954143B2 (ja) 電気化学デバイス
JP2011009637A (ja) 電気二重層キャパシタの製造方法
JP5287543B2 (ja) 電気二重層キャパシタの製造方法
JP5287545B2 (ja) 電気二重層キャパシタの製造方法
JP2011176142A (ja) 電気化学デバイス
JP2000260667A (ja) 電気二重層コンデンサおよびその製造方法
JP2014127611A (ja) 電気化学デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees