JP4679394B2 - モータ駆動装置 - Google Patents

Description

本発明は、インバータ制御装置に関し、特に多相モータにおける複数の相電流のＰＷＭ制御を行うモータ駆動装置に関する。

近年、消費電力の低減などの観点から、ブラシレスモータのような、高効率の電動機を任意の周波数で駆動するインバータなどが広く一般に使用されている。ブラシレスモータのインバータ制御においては、モータの回転子の位置を検出する必要がある。位置センサを用いて回転子の位置を検出する場合、位置センサの取り付け場所や、コストの増大といった問題があった。

この問題を解決するために、位置センサを用いずに、複数の相電流を一の電流検出器で順次検出してＡＤ変換を行い、そのＡＤ変換結果に基づいて、回転子の位置を推定する技術が提案されている（例えば、特許文献１参照）。

回転子の位置推定においては、電流検出器によって検出された電流のＡＤ変換を行う必要があるため、各相電流の通電タイミングを調整してＡＤ変換に必要な時間（ＡＤ変換時間とも称する）を確保しなければならない。図５は、従来の３相モータ駆動装置におけるキャリア信号と相電流Ｕ、Ｖ及びＷのＰＷＭ制御との関係を示す。相電流Ｕ、Ｖ及びＷを制御する信号ｕ、ｖ及びｗは、キャリア信号と相電流Ｕ、Ｖ及びＷに対応する比較値ｘ、ｙ及びｚのそれぞれとの比較結果に基づいて生成される。図５の例では、最初にＵ相を制御する信号ｕのパルスが立ち上がり、次いでＶ相、Ｗ相を制御する信号ｖ、ｗのパルスが立ち上がっている。

一の電流検出器でＵ相及びＷ相に通電される電流の大きさを順次検出するには、Ｕ相のみが通電されている期間に電流検出器で検出された電流と、Ｗ相のみが通電されている期間、すなわち、信号ｕ及びｖのパルスのみがオンとなっている期間に電流検出器で検出された電流とをそれぞれＡＤ変換する必要がある。このため、上記２つのＡＤ変換に必要な時間を確保するために、マイクロコンピュータによって信号ｖ及びｗのパルスの立ち上がり及び立ち下がりタイミングが調整される。

マイクロコンピュータは、Ｖ相及びＷ相のＰＷＭ制御のパルスの立ち上がりをずらすことにより、キャリア信号の前半周期にＵ相及びＷ相のＡＤ変換を行い、このＡＤ変換結果に基づいて回転子の位置推定演算を行う。そして、次周期の比較値ｘ、ｙ及びｚの設定及びＡＤ変換開始時間の修正を行う。また、前半周期にパルスの立ち上がりをずらした分のデューティを調整するために、キャリア信号の後半周期の最初に割り込み処理によって比較値ｘ、ｙ及びｚの再設定を行う。
特開２００３−１８９６７０号公報

回転子の位置推定により高い精度を求めると、マイクロコンピュータによるソフトウエア処理が複雑化し、キャリア信号の１周期内に、ＡＤ変換時間確保の処理、回転子の位置推定演算、次周期の比較値設定及び割り込み処理の全てを完了させることができなくなってしまう。このため、回転子の位置推定の精度はなかなか上げにくいといった問題がある。ＣＰＵの処理速度を向上させることによって、上記問題は解決されるであろうが、コストの増大につながってしまう。

上記問題に鑑み、本発明は、多相モータのＰＷＭ制御を行うモータ駆動装置について、特にＣＰＵの処理速度を向上させることなく、回転子の位置推定の精度を向上させることを課題とする。

上記課題を解決するために本発明が講じた手段は、多相モータに通電される複数の相電流を一の電流検出器で順次検出してＡＤ変換を行い、当該ＡＤ変換結果に基づいて、前記多相モータのＰＷＭ制御を行うモータ駆動装置として、キャリア信号を生成するキャリア信号生成部と、所定の相電流のパルス幅決定に係る第１の値を格納するための第１のレジスタと、前記第１の値の補正に係る第２の値を格納する第２のレジスタと、前記キャリア信号を受け、前記第１及び第２の値について、前記キャリア信号の前半周期で加算及び減算のいずれか一方を行い、後半周期で他方を行う加減算部と、前記キャリア信号と前記加減算部の出力との大小比較を行う比較部と、前記比較部の出力に基づいて、前記所定の相電流のＰＷＭ制御を行うＰＷＭ制御部とを備えたものとする。

これによると、加減算器によって、所定の相電流のパルス幅決定に係る第１の値及びこれの補正に係る第２の値について、キャリア信号の前半周期で加算及び減算のいずれか一方が行われ、後半周期で他方が行われ、この演算結果とキャリア信号との大小比較が比較部によって行われ、この比較結果に基づいて所定の相電流のＰＷＭ制御が行われる。したがって、所定の相電流のパルスの補正に係るＣＰＵの割り込み処理をなくすことができ、ＣＰＵリソースを回転子の位置推定演算に集中させることができる。

好ましくは、前記ＡＤ変換に必要な時間を示す第３の値を格納するための第３のレジスタと、前記所定の相電流の直前及び直後のいずれか一方で検出される相電流のパルス幅決定に係る第４の値を格納する第４のレジスタと、前記第１の値と前記第４の値との差分値を算出する差分算出部と、前記差分値と前記第３の値との大小比較を行い、前記差分値が前記第３の値よりも小さいとき、前記第３の値から前記差分値を引いた値を前記第２のレジスタに設定する比較演算部とを備えたものとする。

これによると、所定の相電流の直前及び直後のいずれか一方で検出される相電流のＡＤ変換に必要な時間が確保できるような値が第２のレジスタに設定される。

また、好ましくは、前記比較演算部は、前記差分値が前記第３の値以上であるとき、前記第１の値が補正されないように前記第２のレジスタに“０”を設定するとともに、所定のフラグを所定状態に設定するものであり、当該モータ駆動装置は、前記所定のフラグを監視して前記第１の値が補正されたか否かを判別し、当該補正の有無に応じた後処理を行う。

これによると、第２のレジスタに“０”を設定することにより、前記第１の値の補正が不要な場合には、これをしないようにすることができる。また、所定のフラグを参照することにより、補正の有無が判別でき、これに応じた後処理が可能となる。

好ましくは、前記比較部は、前記加減算部の出力が前記キャリア信号のとりうる値を外れるとき、前記加減算部の出力に代えて所定の値と前記キャリア信号との大小比較を行うものとする。

これによると、加減算部によって算出された値が、キャリア信号のとりうる値から外れる場合にも、キャリア信号の１周期中に所定の相電流のパルスの論理レベルを必ず変化させることができ、ＰＷＭ制御性を劣化させることがない。

より好ましくは、前記所定の相電流のＡＤ変換の開始タイミングは、前記比較演算部の出力に基づいて与えられるものとする。

以上、本発明によると、多相モータのＰＷＭ制御を行うモータ駆動装置に関して、特にＣＰＵの処理速度を向上させることなく、回転子の位置推定の精度を向上させることが可能となる。

以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。

図１は、本発明に係るモータ駆動装置を含むモータ装置の構成を示す。モータ駆動装置１０は、インバータ２の母線に配置された電流検出器１で検出された電流をＡＤ変換するＡＤ変換器４と、インバータ２を制御する制御部５とを備えている。

制御部５は、コンペアレジスタ１１ａ、１１ｂ及び１１ｃと、補正レジスタ１２ａ、１２ｂと、差分算出部１３ａ、１３ｂと、ＡＤ変換レジスタ１４と、比較演算部１５と、加減算部１６ａ、１６ｂと、キャリア信号生成部１７と、比較部１８と、ＰＷＭ制御部１９とを有している。

キャリア信号生成部１７は、キャリア信号として三角波を生成する。比較部１８は、キャリア信号と、相電流Ｕ、Ｖ及びＷのＰＷＭ制御を行う信号ｕ、ｖ及びｗのパルスを決定するための比較値ｘ、ｙ’及びｚ’との大小比較を行う。ＰＷＭ制御部１９は、比較部１８において比較結果が一致したタイミングでパルスの出力を反転させた信号ｕ、ｖ及びｗを出力する。具体的には、信号ｕはインバータ２を構成するスイッチ素子２ａを制御し、信号ｖはスイッチ素子２ｂを制御し、信号ｗはスイッチ素子２ｃを制御する。また、信号ｕ、ｖ及びｗの反転である信号／ｕ、／ｖ及び／ｗはそれぞれスイッチ素子２ｄ、２ｅ、２ｆを制御する。

比較値ｘは、Ｕ相に通電する電流のパルス幅を決定するための値であり、コンペアレジスタ１１ａに格納されている。比較値ｙは、Ｖ相に通電する電流のパルス幅を決定するための値であり、コンペアレジスタ１１ｂに格納されている。比較値ｚは、Ｗ相に通電する電流のパルス幅を決定するための値であり、コンペアレジスタ１１ｃに格納されている。

補正レジスタ１２ａは、比較値ｙを補正するための補正値αを格納する。補正レジスタ１２ｂは、比較値ｚを補正するための補正値βを格納する。また、ＡＤ変換レジスタ１４は、ＡＤ変換時間を示す設定値ｒを格納する。

加減算部１６ａは、比較値ｙ及び補正値αについて、キャリア信号の前半周期で加算を行い、後半周期で減算を行って、比較値ｙ’を算出する。加減算部１６ｂは、比較値ｚ及び補正値βについて、キャリア信号の前半周期で加算を行い、後半周期で減算を行って、比較値ｚ’を算出する。

差分算出部１３ａは、比較値ｘと、比較値ｙとの差分値ｓを算出する。差分算出部１３ｂは、比較値ｙ’と比較値ｚとの差分値ｔを算出する。

比較演算部１５は、差分値ｓと設定値ｒとを比較して、差分値ｓが設定値ｒより小さいとき、設定値ｒから差分値ｓを引いた値を補正レジスタ１２ａに格納する。一方、差分値ｓが設定値ｒより大きいとき、補正レジスタ１２ａに“０”を格納する。また、比較演算部１５は、差分値ｔと設定値ｒとを比較して、差分値ｔが設定値ｒより小さいとき、設定値ｒから差分値ｔを引いた値を補正レジスタ１２ｂに格納する。一方、差分値ｔが設定値ｒより大きいとき、補正レジスタ１２ｂに“０”を格納する。比較演算部１５は、補正値α及びβとして“０”以外の値を設定したとき、それぞれ補正がなされたことを示すフラグを立てる。フラグの立て方は、上記とは逆条件であってもよい。すなわち、補正値α及びβとして“０”が設定されたとき、それぞれフラグを立てるようにしてもよい。

なお、上述のように、比較値ｙ’は、差分算出部１３ｂにおける演算に必要となるため、加減算部１６ａの内部または外部のレジスタに保持しておくことが望ましい。もし、保持しないのであれば、再計算を行えばよい。

図２は、キャリア信号と相電流Ｕ、Ｖ及びＷのＰＷＭ制御との関係の一例を示す。差分値ｓが設定値ｒよりも小さいため、補正値αとして、設定値ｒから差分値ｓを引いた値が補正レジスタ１２ａに格納される（補正値α＝設定値ｒ−差分値ｓ）。そして、キャリア信号の前半周期では比較値ｙ’＝比較値ｙ＋補正値αが、後半周期では比較値ｙ’＝比較値ｙ−補正値αがそれぞれキャリア信号と比較される。また、差分値ｔは設定値ｒ以上であるため、補正レジスタ１２ｂに“０”が格納される（補正値β＝０）。このため、比較値ｚの補正はなされない。

キャリア信号の前半周期において、比較値ｘがキャリア信号と一致したタイミングで、信号ｕのパルスが立ち上がる。次いで、比較値ｙ’（比較値ｙ＋補正値α）がキャリア信号と一致したタイミングで、信号ｖのパルスが立ち上がる。そして、比較値ｚがキャリア信号と一致したタイミングで、信号ｗのパルスが立ち上がる。一方、後半周期において、比較値ｚがキャリア信号と一致したタイミングで、信号ｗのパルスが立ち下がり、比較値ｘがキャリア信号と一致したタイミングで、信号ｕのパルスが立ち下がる。最後に、比較値ｙ’（比較値ｙ−補正値α）がキャリア信号と一致したタイミングで、信号ｖのパルスが立ち下がる。このように、相電流Ｖはオンデューティを一定に保ったまま、キャリア信号の１周期内で補正値αに相当する時間だけ通電タイミングがずらされている。したがって、相電流Ｖにおける、キャリア信号の１周期内の通電時間は変化せず、ＰＷＭ制御に悪影響を与えることはない。

相電流Ｖの通電タイミングを遅延させたとき、Ｗ相に通電する電流のＡＤ変換の開始タイミングの変更が必要となる。これには、図３に示すように、比較部１８の出力タイミングに合わせて、ＡＤ変換を開始すればよい。例えば、比較演算部１５が、差分値ｓ、ｔ及び設定値ｒの値に基づいて、ＡＤ変換の開始タイミングを算出し、このタイミングをＡＤ変換器４に与えるようにすればよい。

ところで、補正値α、βが大きすぎると、比較値ｙ’、ｚ’がキャリア信号のとりうる値を外れる場合がある。例えば、補正値βが大きすぎるため、キャリア信号の前半周期の比較値ｚ’がキャリア信号の最大値よりも大きくなってしまう場合、比較値ｚ’としてキャリア信号の最大値をキャリア信号と比較すればよい。これにより、ＰＷＭ制御部１９から出力される信号ｗのパルスは、キャリア信号が最大値になったタイミングで立ち上がる。また、例えば、補正値αが大きすぎるため、キャリア信号の後半周期の比較値ｙ’がキャリア信号の最小値よりも小さくなってしまう場合、比較値ｙ’としてキャリア信号の最小値をキャリア信号と比較すればよい。これにより、ＰＷＭ制御部１９から出力される信号ｖのパルスは、キャリア信号が最小値になったタイミングで立ち下がる。このようにすることで、キャリア信号の１周期中に、相電流Ｖ及びＷは必ずオンまたはオフとなることができ、ＰＷＭ制御性を劣化させることがない。

キャリア信号と大小比較される比較値ｙ’、ｚ’の範囲を制限することで、出力される信号ｖ及びｗのデューティ比は、キャリア信号のある周期において狂ってしまう。そこで、比較演算部１５によってセットされた補正フラグをＣＰＵなどにより監視し、キャリア信号の次周期で信号ｖ及びｗのデューティ比を調整すればよい。例えば、オンデューティが一時的に短くなった信号については、次周期でその短くなった分を補償するようにオンデューティを長くすればよい。

以上のように、本実施形態によると、所定の相電流の通電タイミングの補正を専用のハードウエアにより行う構成とすることで、図５に示したようなキャリア信号の後半周期に発生していた割り込み処理をなくすことができ、ＣＰＵリソースを回転子の位置推定演算に集中させることができる。このため、特にＣＰＵの処理速度を向上させることなく、回転子の位置推定演算の精度を高めることが可能となる。

なお、図４に示すように、キャリア信号の後半周期にＡＤ変換時間を確保するようにしてもよい。すなわち、加減算部１６ａは、キャリア信号の前半周期では減算を行い、後半周期では加算を行なうようにしてもよい。

また、加減算部１６ａ、１６ｂは、加算及び減算のいずれか一方のみを行うように固定し、補正レジスタ１２ａ、１２ｂにそれぞれ格納された補正値α、βの符号をキャリア信号の前半周期及び後半周期で逆転するようにしてもよい。

また、差分算出部１３ａ、１３ｂは同時に動作しなくてもよいため、１つの差分算出部を、入力を切り替えて用いるようにしてもよい。

また、相電流Ｖの通電タイミングのみ調整すればよいのであれば、補正レジスタ１２ｂ、差分算出部１３ｂ及び加減算部１６ｂは備えていなくても構わない。また、本発明は、上記の実施形態に限定されるものではなく、３相モータ以外のものであってもよい。

本発明に係るモータ駆動装置は、特にＣＰＵの処理速度を向上させることなく、回転子の位置推定の精度を高めることができるため、特にブラシレスモータのような高効率の電動機の駆動装置として有用である。

本発明に係るモータ駆動装置を含むモータ装置の構成を示す図である。 キャリア信号と相電流Ｕ、Ｖ及びＷのＰＷＭ制御との関係の一例を示す図である。 ＡＤ変換開始タイミングの補正を示す図である。 キャリア信号と相電流Ｕ、Ｖ及びＷのＰＷＭ制御との関係の別例を示す図である。 従来のモータ駆動装置に係るキャリア信号と相電流Ｕ、Ｖ及びＷのＰＷＭ制御との関係を示す図である。

１０ モータ駆動装置
１１ａ コンペアレジスタ（第４のレジスタ）
１１ｂ コンペアレジスタ（第１のレジスタ）
１１ｃ コンペアレジスタ
１２ａ 補正レジスタ（第２のレジスタ）
１２ｂ 補正レジスタ
１３ａ、１３ｂ 差分算出部
１４ ＡＤ変換レジスタ（第３のレジスタ）
１５ 比較演算部
１６ａ、１６ｂ 加減算部
１７ キャリア信号生成部
１８ 比較部
１９ ＰＷＭ制御部

Claims (3)

1. 多相モータに通電される複数の相電流を一の電流検出器で順次検出してＡＤ変換を行い、当該ＡＤ変換結果に基づいて、前記多相モータのＰＷＭ制御を行うモータ駆動装置であって、
   キャリア信号を生成するキャリア信号生成部と、
   所定の相電流のパルス幅決定に係る第１の値を格納するための第１のレジスタと、
   前記第１の値の補正に係る第２の値を格納する第２のレジスタと、
   前記キャリア信号を受け、前記第１及び第２の値について、前記キャリア信号の前半周期で加算及び減算のいずれか一方を行い、後半周期で他方を行う加減算部と、
   前記キャリア信号と前記加減算部の出力との大小比較を行う比較部と、
   前記比較部の出力に基づいて、前記所定の相電流のＰＷＭ制御を行うＰＷＭ制御部と、
   前記ＡＤ変換に必要な時間を示す第３の値を格納するための第３のレジスタと、
   前記所定の相電流の直前及び直後のいずれか一方で検出される相電流のパルス幅決定に係る第４の値を格納する第４のレジスタと、
   前記第１の値と前記第４の値との差分値を算出する差分算出部と、
   前記差分値と前記第３の値との大小比較を行い、前記差分値が前記第３の値よりも小さいとき、前記第３の値から前記差分値を引いた値を前記第２のレジスタに設定する比較演算部とを備え、
   前記比較演算部は、前記差分値が前記第３の値以上であるとき、前記第１の値が補正されないように前記第２のレジスタに０を設定するとともに、所定のフラグを所定状態に設定するものであり、
   前記所定のフラグを監視して前記第１の値が補正されたか否かを判別し、当該補正の有無に応じた後処理を行う
   ことを特徴とするモータ駆動装置。
2. 請求項１に記載のモータ駆動装置において、
   前記比較部は、前記加減算部の出力が前記キャリア信号のとりうる値を外れるとき、前記加減算部の出力に代えて所定の値と前記キャリア信号との大小比較を行うものである
   ことを特徴とするモータ駆動装置。
3. 請求項１に記載のモータ駆動装置において、
   前記所定の相電流のＡＤ変換の開始タイミングは、前記比較演算部の出力に基づいて与えられる
   ことを特徴とするモータ駆動装置。

Images