JP4679243B2 - マスク作成方法および半導体装置の製造方法 - Google Patents

マスク作成方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP4679243B2
JP4679243B2 JP2005152435A JP2005152435A JP4679243B2 JP 4679243 B2 JP4679243 B2 JP 4679243B2 JP 2005152435 A JP2005152435 A JP 2005152435A JP 2005152435 A JP2005152435 A JP 2005152435A JP 4679243 B2 JP4679243 B2 JP 4679243B2
Authority
JP
Japan
Prior art keywords
pattern
mask
inspection
die
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005152435A
Other languages
English (en)
Other versions
JP2006330269A (ja
Inventor
修 池永
智裕 筒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005152435A priority Critical patent/JP4679243B2/ja
Priority to US11/439,989 priority patent/US8036446B2/en
Publication of JP2006330269A publication Critical patent/JP2006330269A/ja
Application granted granted Critical
Publication of JP4679243B2 publication Critical patent/JP4679243B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84Inspecting

Description

本発明は、半導体プロセスのリソグラフィプロセスで使用されるマスクの作成方法および半導体装置の製造方法に関する。
近年、半導体デバイスの微細化が進んでいる。その結果、マスク製造プロセスにおいては、光近接効果を補正するための補正(OPC:Optical Proximity Correction)処理が行われている。OPC処理によって設計データ上には微小なパターン段差や微小なパターン凹凸部などの微小図形が形成される。
マスクパターン形成時のマスクパターンデータ(設計データに対してOPC処理等の必要な処理を施して得られたデータ)は、微小図形に対応したデータを含んでいる。
しかし、マスク上に実際に形成されたパターン(マスクパターン)に微小図形は必ずしも忠実には反映されない。したがって、マスクパターンデータに対するマスクパターンの忠実度(パターン形成忠実度)は、微小図形に対応したマスクパターンの部分において低下する。
近年、マスクパターンは高い欠陥検出感度で検査されているので、パターン形成忠実度の低下は、検査結果を保証する上で無視できない状況となっている。
例えば、パターン形成忠実度の低下によって、Die-to-Database比較方式のマスク欠陥検査(特許文献1)においては、以下のような問題が発生する。
Die-to-Database比較方式のマスク欠陥検査では、マスクパターンとマスクパターンデータとを比較して、所望の欠陥検出感度でマスクパターンの欠陥の有無を検査する。
ここで、パターン形成忠実度の低下によって、OPC処理により形成された微小図形の部分において、マスクパターンとマスクパターンデータとの差が、最も厳しい欠陥検出感度(検出最小欠陥サイズに相当)の境界条件(欠陥とみなすかどうかのスレッショールド)を越える場合には、OPC処理により形成された微小図形の部分は欠陥と認識されてしまう。
上記欠陥は、デバイス保証の観点からは影響のない欠陥(以下、擬似欠陥という)である。擬似欠陥は修正する必要はない。そのため、検出された複数の欠陥を、擬似欠陥と真の欠陥(デバイス保証の観点から影響がある欠陥)とに分別する作業が行われている。
この分別作業は、半導体デバイスの微細化トレンドに伴い作業負荷が大きいものとなっている。上記分別作業の一部は自動化されている。しかし、この自動化された分別作業は未だ信頼性に乏しい。そのため、目視検査による分別作業を排除できる状況に至っていない。
上記のような状況下では、パターンの微細化およびOPC補正グリッド(補正単位)の微細化に伴って、1枚のマスクで発生する擬似欠陥の数は膨大なものとなっている。具体的には、欠陥検査装置内に保持(記憶)できる欠陥数の上限を超える数の擬似欠陥が発生することもある。この場合、マスク全体を検査できない状況に陥る。
擬似欠陥の検出数を低減できる検査として、Die-to-Die比較方式のマスク欠陥検査がある。これは、1枚のマスクに形成されたパターン全体の中から同じパターン群で形成された領域を選択抽出し、該抽出した領域間の検出信号を比較照合して欠陥を検出するという検査である。
しかしながら、通常、1枚のマスクのパターン形成領域は同一パターン群のみで構成されておらず、Die-to-Die比較方式の欠陥検査のみでマスクの所望領域内の全ての欠陥を検出できるとは限らない。
特開2002−23345号公報
本発明の目的は、検出される擬似欠陥の数を低減できるマスク作成方法および半導体装置の製造方法を提供することにある。
本発明に係るマスク作成方法は、複数のパターン領域を含むマスクの設計データを用意する工程であって、前記複数のパターン領域がそれぞれ同一の繰り返しパターンを含む、前記設計データを用意する工程と、前記設計データに基づいて前記マスクのマスクパターンデータを生成する工程と、前記マスクパターンデータに基づいて前記マスク上の欠陥の検査を制御するための検査制御情報を生成する工程であって、前記検査制御情報が前記複数のパターン領域の位置情報および前記繰り返しパターンの検査感度情報を含む、前記検査制御情報を生成する工程と、前記マスクパターンデータに前記検査制御情報を付与する工程と、前記検査制御情報を付与した前記マスクパターンデータに基づいて、前記マスクのマスクパターンを形成する工程と、前記検査制御情報を付与した前記マスクパターンデータに基づいて、前記マスクパターンを検査する工程であって、前記複数のパターン領域の前記位置情報に基づいて、前記マスクパターンの中から、前記複数のパターン領域内の前記繰り返しパターンに対応した部分を選択し、この選択した部分を前記検査感度情報に対応した検査感度でDie-to-Die比較方式により検査し、前記マスクパターンのうち前記複数のパターン領域と異なる部分をDie-to-Database比較方式により検査する前記工程とを含むことを特徴とする。
本発明に係る半導体装置の製造方法は、半導体基板を含む基板上にレジストを塗布する工程と、前記基板の上方に、本発明に係るマスク作成方法により作成されたマスクを配置し、前記マスクを介して前記レジストに光または荷電ビームを照射した後、前記レジストを現像してレジストパターンを形成する工程と、前記レジストパターンをマスクにして前記基板をエッチングして、パターンを形成する工程とを有することを特徴する。
本発明によれば、検出される擬似欠陥の数を低減できるマスク作成方法および半導体装置の製造方法を実現できるようになる。
以下、図面を参照しながら本発明の実施形態を説明する。
図1は、本発明の一実施形態で使用するマスク欠陥検査装置の概略構成を示すブロック図である。
図中、参照符号11はXYテーブルを示しており、このXYテーブル11上には、半導体デバイスを製造する際に使用するマスク12が載置される。XYテーブル11は、計算機13から指令を受けたステージ制御回路14により、X方向(紙面左右方向)およびY方向(紙面上下方向)に駆動されるようになっている。
XYステージ11の位置は、図示しないレーザー干渉計によりモニタされる。モニタされたXYステージ11の位置情報は、ステージ制御回路14に入力される。ステージ制御回路14は、入力された位置情報に基づいて、マスク12を載置したXYステージ11を高精度に制御する。
一方、XYステージ11の上方には光源16が配置されている。光源16から出射した光は、XYステージ11上に載置されたマスク12上を照射する。マスク12を透過した光はCCDセンサに代表される撮像装置17の受光面に結像される。撮像装置17は、例えば、一列に配置された複数の光受光センサを備えている。
マスク12上を上記光で照射しながらXYステージ11を撮像装置17のセンサの読み取り方向(X方向)と直交する方向(Y方向)へ連続移動させることにより、撮像装置17によりマスク12のマスクパターンに対応した検出信号(検出アナログ信号)SIG1が検出される。
計算機13からの指示により、検出アナログ信号SIG1は、AD変換器19により、デジタル信号(検出デジタル信号)SIG2に変換される。AD変換器19から比較回路21に検出デジタル信号SIG2が送出される。さらに、検出デジタル信号SIG2は、検査信号バッファ22内に格納される。
一方、検査対象となるマスクパターンを形成する基となるマスクパターンデータ(パターン設計データ)が計算機13に入力される。計算機13からパターン展開回路15にマスクパターンデータD1が送出される。
パターン展開回路15は、マスクパターンデータD1を展開データD2に展開する。パターン展開回路15から参照データ発生回路20に展開データD2が送出される。
参照データ発生回路20は、撮像装置17で検出した検出信号SIG1に相当する領域のマスクパターンデータを、検出デジタル信号SIG2と比較照合可能な信号形式に変換した基準デジタル信号SIG3を作成する。参照データ発生回路20から比較回路21に基準デジタル信号SIG3が送出される。
比較回路21は、計算機13からの指示により、検出デジタル信号SIG2と基準デジタル信号SIG3とを適切なアルゴリズムに従って比較し、一致しない場合には、パターン欠陥ありと判定し、欠陥データを出力する。
上記一連の欠陥検査を繰り返し行うことにより、つまり、撮像装置17の読み取りスキャンおよびマスク12を載置したXYステージ11の連続移動動作を繰り返し行い、マスク12上の所望領域における検出デジタル信号SIG2と基準デジタル信号SIG3とを比較照合することにより、マスク12の検査は行われる。
上記の説明は、検査信号バッファ22に格納された検出デジタル信号SIG2を用いない欠陥検査、つまり、Die-to-Database比較方式の欠陥検査に対応する。
次に、図1に示したマスク欠陥検査装置を用いたDie-to-Die比較方式の欠陥検査について説明する。Die-to-Die比較方式の場合、検査信号バッファ22に格納された検出デジタル信号SIG2を利用する。
まず、マスク12上に、図2(a)に示される同一パターン群がX方向に繰り返し配置されている場合について説明する。
図2(a)において、参照符号33a−33dは検査領域であるマスク12上の第1−第4のパターン領域(複数のパターン領域)を示している。第1−第4のパターン領域33a−33dはそれぞれ同一の繰り返しパターンを含んでいる。
検査基準位置X1,X2および繰り返し位置X3,X4を計算機13内に予め記憶する。
上述した手順と同様に、マスク12が載置されたXYステージ11をX方向(紙面左右方向)に連続移動しながら、撮像装置17の光受光センサ群をXYステージ11の移動方向と相反するY方向(紙面上下方向)にスキャンすることにより、マスク12上に形成された第1のパターン領域33aの部分領域31に相当する検出アナログ信号SIG1(以下、第1の検出アナログ信号SIG1という。)を得て、さらに、第1の検出アナログ信号SIG1をAD変換器19によりデジタル信号SIG2(以下、第1の検出デジタル信号SIG2という。)に変換する。
第1の検出デジタル信号SIG2は、比較回路21に送出されるとともに、検査信号バッファ22内に格納される。
このとき、計算機13からステージ制御回路14にステージ位置取得信号SIG4が送出され、ステージ制御回路14によりXYステージ11の位置情報が取得される。取得された位置情報を含むステージ位置信号SIG5は、検査信号バッファ22に送出される。その結果、検査信号バッファ22内には、検査基準位置X1から検査基準位置X2までの範囲の部分領域31に対応した第1の検出デジタル信号SIG2が格納される。
次に、XYステージ11を上記手順同様に連続移動してマスク12上に形成された第2のパターン領域33bの部分領域32に相当する検出アナログ信号SIG1(以下、第2の検出アナログ信号SIG1という。)を得て、さらに、第2の検出アナログ信号SIG1をAD変換器19によりデジタル信号SIG2(以下、第2の検出デジタル信号SIG2という。)に変換する。
比較回路21は、計算機13からの制御信号SIG6(指示)に基づいて、第2の検出デジタル信号SIG2を取り込むとともに、検査信号バッファ22に格納された第1の検出デジタル信号SIG2を読み出して、第1の検出デジタル信号SIG2と第2の検出デジタル信号SIG2との比較照合を行って、二つの部分領域33a,33bの差異を検査する。
その結果、差異がある場合には、比較回路21はパターン欠陥ありと判定し、欠陥データを出力する。一方、差異がない場合には、比較回路21はパターン欠陥なしと判定し、欠陥なしデータを出力する。
その後、XYステージ11を連続移動方向Xと相反する方向Yへ撮像装置17で検出するスキャン幅分だけステップ移動する工程と、上述した欠陥検査動作を行う工程とからなる一連の工程を繰り返して、マスク12上の第1のパターン領域33aおよび第2のパターン領域33bの全体の欠陥検査を行う。
次に、マスク12上の第3のパターン領域33cの検査開始位置へXYステージ11を移動して、第1のパターン領域33aおよび第2のパターン領域33bの場合と同様に、マスク12上の第3のパターン領域33cおよび第4のパターン領域33dの欠陥検査を行う。
また、図2(b)に示すように、検査対象となるマスク12上の第1−第4のパターン領域34a−34d(複数のパターン領域)がアレイ状に配置されていない場合には以下のような検査を行う。
まず、検査基準となるパターン領域34aの検査開始位置へXYステージ11を移動して上述した手順と同様にXYステージ11をX方向に連続移動させながら撮像装置17で検出可能な単位領域の検出アナログ信号SIG1をAD変換器19により検出デジタル信号SIG2に変換し、該検出デジタル信号SIG2を検査信号バッファ22内に格納する。
その後、XYステージ11を連続移動方向Xと相反する方向Yへ撮像装置17で検出するスキャン幅分だけステップ移動する工程と、パターン領域34aの残領域の検出デジタル信号SIG2を検出信号バッファ22へ追加格納する工程とからなる一連の工程を繰り返して、パターン領域34aの全体に相当する検出デジタル信号SIG2(以下、第1の検出デジタル信号SIG2という。)を検出信号バッファ22内に格納する。
次に、XYステージ11をパターン領域34bの検査開始位置へXYステージ11を移動して上述した手順と同様にXYステージ11をX方向に連続移動させながら撮像装置17で検出可能な単位領域の検出アナログ信号SIG1をAD変換器19により検出デジタル信号SIG2(以下、第2の検出デジタル信号SIG2という。)に変換し、該第2の検出デジタル信号SIG2を比較回路21に送出し、計算機13からの制御信号SIG6(指示)により、第2の検出デジタル信号SIG2と検出信号バッファ22に格納された第1の検出デジタル信号とを比較照合して、マスク12上に形成されたパターン領域34a,34bの欠陥有無を検査する。
以下、同様にして、パターン領域34a,34cの欠陥有無の検査、パターン領域34a,34sの欠陥有無の検査を行うことにより、マスク12上に形成された同一の繰り返しパターンを含む第1−第4のパターン領域34a−34dの欠陥検査を行うことができる。
そして、図2(a)に示したパターン領域33a−33d以外および図2(b)に示したパターン領域34a−34d以外のマスク12上の同一パターン群が存在しない領域パターン領域、つまり、繰り返しパターンを含まないパターン領域については、前述したDie-to-Database比較方式の欠陥検査を行う。このようにして、マスク12上に形成された所望領域全体の欠陥検査を行うことができる。
図3に、上述した欠陥検査装置を使用したマスク12上の欠陥有無を検査する際に使用するマスクパターンデータの作成手順を示す。
パターンデザインツール(以下CADと呼ぶ)により生成された設計データを基に所望のマスクパターンを形成するためにOPC処理と呼ばれる光近接効果補正を行う。
OPC処理は、上記設計データで表現されている半導体デバイスパターンをマスクから半導体ウェハに光露光手段により縮小投影する際に生じるパターン歪を補正するための処理である。半導体デバイスの微細化により、OPC処理により生じるパターンの微小段差や微小凹凸等の微細図形が益々激化し、図形数の増大およびそれに伴うデータ量増大は飛躍的に伸長している状況にある。
また、OPC処理と共に設計データで表現されたパターンデータをマスクパターンデータに変換するのがMDP処理とフォーマット処理である。
MDP処理は、設計データ上複数の層データの組み合わせで表現されたパターンデータに対してマスクパターンデータで必要となる1層データとするために、層間データの図形演算(and/or/xor等)やリサイズ処理(図形の細め/太め処理)および白黒反転演算処理を行って所望のマスクパターン体系に図形加工する処理である。
フォーマット処理は、上記マスクパターンデータを基に所望パターンをマスクに描画する描画装置または所望パターンが形成されたマスクのパターン正当性を検査するためのマスク欠陥検査装置で規定されている所定ルールのデータ表現とするための処理である。
このようにして、描画データおよび検査データを含むマスクパターンデータが作成される。
上記マスクパターンデータの作成手順は、設計データから描画データおよび検査データを作成する手順であるが、設計データから描画データのみを作成した後、該描画データから検査データを作成するという手順もある。
次に、このような作成手順により作成されたマスクパターンデータに対して付与される検査制御情報について説明する。検査制御情報は、マスクパターンデータ中の検査データに付与される。
図4は、マスクパターンデータに付与される検査制御情報を示している。
図中、Repeat-area1は、同一の繰り返しパターンで構成されたパターン領域を記述している。
Repeat-area1=X1,Y1,2,2,Xp,Ypは、単位領域Fのパターン繰返し構造を表現する表現形式であって、座標(X1,Y1)で規定される矩形の単位領域Fが、X方向にピッチXpでもって二つ配置され、Y方向にピッチYpでもって二つ配置されていることを表現している。
別の表現形式として、Repeat-area1=X1,Y1,X2,Y2ないしRepeat-area1=X3,Y3,X4,Y4で表現することも可能である。Repeat-area1=X1,Y1,X2,Y2は、矩形の合い対向する二つの頂点の座標(X1,Y1)および(X2,Y2)により、左下の単位領域Fを表現している。同様に、Repeat-area1=X3,Y1,X4,Y2は右下の単位領域F、Repeat-area1=X1,Y3,X2,Y4は左上の単位領域F、Repeat-area1=X3,Y3,X4,Y2は右上の単位領域Fを表現している。
上述した表現形式Repeat-areai(i=1,2,…)において、インデックスiはパターン領域内の繰り返しパターンを識別するためのものである。インデックスの数字が同じパターン領域は同一の繰り返しパターンを含む。インデックスの数字が異なるパターン領域は繰り返しパターンの基準となるパターンが異なっている。
図4において、参照符号41−44はトライトーン領域を示している。各トライトーン領域41−44は、そぞれぞれ、光透過部に相当する透明部(ガラス部)、半透明膜からなるハーフトーンパターン部および光を遮光する遮光膜からなる遮光膜部の少なくとも3種類以上の部材で構成されたパターンを備えている。透明部(ガラス部)は、遮光膜等の膜で覆われていないガラス基板(透明基板)の部分である。
トライトーン領域41−44の合い対向する二つの頂点の座標を(Xa,Ya)および(Xd,Yd)とする。これらの対向する二つの頂点は、トライトーン領域41−44の外周上の座標である。トライトーン領域41−44の他の合い対向する二つの頂点の座標を(Xb,Yc)および(Xc,Yb)とする。これらの他の合い対向する二つの頂点は、トライトーン領域41−44の内周上の座標である。
Xa,Xb,Xc,Xd、Ya,Yb,Yc,Ydを用いることにより、トライトーン領域41−44は以下の表現形式で記述できる。
トライトーン領域41:Tri-tone=Xa,Ya,Xc,Yb
トライトーン領域42:Tri-tone=Xa,Yb,Xb,Yc
トライトーン領域43:Tri-tone=Xc,Yb,Xd,Yc
トライトーン領域44:Tri-tone=Xa,Yc,Xd,Yd
次に、このような検査制御情報が付与されたマスクパターンデータおよび図1に示したマスク欠陥検査装置を用いたマスク検査工程を含むマスク作成方法について説明する。
図5に、実施形態のマスク作成方法のフローチャートを示す。
まず、マスクの設計データを用意する(ステップS1)。
上記マスクは、複数のパターン領域を含む。これらの複数のパターン領域はそれぞれ同一の繰り返しパターンを含む。
次に、図3で説明したように、設計データに対してOPC処理等の処理を施してマスクパターンデータを生成する(ステップS2)。
次に、マスクパターンデータに基づいて上述した検査制御情報を生成する(ステップS3)。
次に、マスクパターンデータに検査制御情報を付与する(ステップS4)。以下、検査制御情報が付与されたマスクパターンデータを描画・検査用データという。検査制御情報は、後述するように、上記複数のパターン領域の位置情報および上記繰り返しパターンの検査感度情報を含む
次に、描画・検査用データに基づいて、ガラス基板等の透明基板上に遮光パターンおよび半透明パターンを含むマスクパターンを作成する(ステップS5)。
次に、描画・検査用データに基づいて、上記マスクパターンを検査する(ステップS6)。ステップS6は後で詳説する。
このとき、上記複数のパターン領域の位置情報に基づいて、マスクパターンの中から、上記複数のパターン領域の繰り返しパターンに対応した部分を選択し、この選択した部分を上記検査感度情報に対応した検査感度でDie-to-Die比較方式により検査し、マスクパターンのうち上記複数のパターン領域の前記繰り返しパターン以外の部分をDie-to-Database比較方式により検査する。
Die-to-Die比較方式およびDie-to-Database比較方式によりマスクパターンを検査する工程は、同一のマスク欠陥検査装置で行う。上記マスクパターンをDie-to-Die比較方式により検査する際の検査感度は、上記マスクパターンをDie-to-Database比較方式により検査する際の検査感度よりも高い。
検査の結果、検査に合格したマスクは製品として認定される。一方、検査に合格しなかったマスクは、修正されるか、もしくは破棄される。
以下、上述した描画・検査用データに基づいて上記パターンを検査する工程(ステップS6)、つまり、本実施形態のマスク検査方法について詳説する。
本実施形態のマスク検査方法は、die-to-die比較方式およびdie-to-database比較方式のマスク欠陥検査を1システム内で行える欠陥検査装置(図1に示したマスク欠陥検査装置)、および、die-to-die比較方式で検査するべきパターン領域(検査領域)と各パターン領域(検査領域)における適切な検査感度(検査条件)とを含む検査制御情報が付与されたマスクパタンデータを用い、その検査制御情報に基づいて、同一の繰り返しパターンを含むパターン領域については適切な検査感度(擬似欠陥が抑制される検査感度)でdie-to-die比較方式の検査を行い、その他の検査領域については適切な検査感度(擬似欠陥が抑制される検査感度)でdie-to-database比較方式の行うというものである。
検査対象のマスクは、図6に示されたパターン領域(検査領域)51,52,61,62,71a−71f,72a−72cを含む。
最初に、上述した”Repeat-areai”で定義された繰返し情報を基に、パターン領域51,52を前述したdie-to-die比較方式にて検査する。
この際、設定する検査感度は、検査するパターンの形状から決定される所望の検査感度である。ただし、マスク欠陥検査装置の検査感度が上記所望の検査感度に満たない場合には、マスク欠陥検査装置に固有の最高感度にて検査領域51,52を検査する。
次に、パターン領域51,52の場合と同様に、パターン領域61,62をdie-to-die比較方式にて検査する。
次に、パターン領域71a−71fをdie-to-database比較方式にて検査する。
この際、設定する検査感度は、パターン領域71a−71f毎にそれに包含されるパターン群の中で最も厳しい検査感度が要求される所望の検査感度である。ただし、マスク欠陥検査装置の検査感度が上記所望の検査感度に満たない場合には、マスク欠陥検査装置に固有の最高感度にて検査する。
パターン領域71a−71fの外側に位置するパターン領域72a−72dはトライトーン領域である。
通常、トライトーン領域は、上述したdie-to-die比較方式の検査対象であるパターン領域51,52,61,62およびdie-to-database比較方式の検査対象であるパターン領域71a−71fに比較して、それに包含されるパターンカテゴリーから決定される検査感度が緩い場合が多い。
したがって、検査領域72a−72dは検査感度を適正化して(検査感度を緩めて)die-to-database比較方式により検査する。これにより、検査領域72a−72d上での擬似欠陥の検出を抑制することができる。
従来のdie-to-database比較方式の検査の場合、所望領域全体を同一の検査感度で検査する。したがって、従来の場合、検査感度を検査領域71a−71fに合わせると、検査領域72a−72d上で多数の擬似欠陥が検出される可能性がある。
このような一連の検査手順により、マスクに形成された所望パターン全体を適正な検査感度および検査方式にて欠陥検査を行うことができる。所望パターン全体を適正な検査感度および検査方式にて欠陥検査を行えることにより、マスク上に多くの擬似欠陥が検出されることを抑制することができる。これにより、擬似欠陥と真の欠陥とを分別するための作業者の目視によるレビュー検査は軽減される。その結果、作業者にかかる負荷および装置占有時間は減少する。
次に、本実施形態の半導体装置の製造方法について説明する。
まず、半導体基板を含む基板上にレジストが塗布される。半導体基板は、例えば、シリコン基板や、SOI基板である。
次に、上記基板の上方に実施形態の作成方法にて得られたマスクが配置され、該マスクを介して上記レジストに光または荷電ビームが照射され、その後、現像が行われ、レジストパターンが作成される。
次に、上記レジストパターンをマスクにして上記基板がエッチングされ、微細パターンが形成される。
ここで、上記レジストの下地(基板の最上層)がポリシリコン膜や金属膜の場合、微細な電極パターンや配線パターンなどが形成される。上記レジストの下地(基板の最上層)が絶縁膜の場合、微細なコンタクトホールパターンやゲート絶縁膜などが形成される。上記レジストの下地が上記半導体基板の場合、微細な素子分離溝(STI)などが形成される。
本実施形態によれば、検査スループットの向上が図れる作成方法で作成されたマスクが用いられるので、高集積化・微細化の半導体装置を短い期間で容易に製造できるようになる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
本発明の一実施形態で使用するマスク欠陥検査装置の概略構成を示すブロック図。 マスク上の同一の繰り返しパターンを含む複数のパターン領域の具体例を示す平面図。 実施形態のマスクパターンデータの作成手順を示す図。 マスクパターンデータに付与される検査制御情報を示す図。 実施形態のマスク作成方法を示すフローチャート。 マスク上のパターン領域(検査領域)を示す平面図。
符号の説明
11…XYテーブル、12…マスク、13…計算機、14…ステージ制御回路、15…パターン展開回路、16…光源、17…撮像装置、19…AD変換器、20…参照データ発生回路、21…比較回路、S1…マスクの設計データを用意する工程、S2…マスクパターンデータを作成する工程、S3…検査制御情報を生成する工程、S4…マスクパターンデータに検査制御情報を付与する工程、S5…マスクパターンを作成する工程、S6…マスクパターンを検査する工程。

Claims (5)

  1. 複数のパターン領域を含むマスクの設計データを用意する工程であって、前記複数のパターン領域がそれぞれ同一の繰り返しパターンを含む、前記設計データを用意する工程と、
    前記設計データに基づいて前記マスクのマスクパターンデータを生成する工程と、
    前記マスクパターンデータに基づいて前記マスク上の欠陥の検査を制御するための検査制御情報を生成する工程であって、前記検査制御情報が前記複数のパターン領域の位置情報および前記繰り返しパターンの検査感度情報を含む、前記検査制御情報を生成する工程と、
    前記マスクパターンデータに前記検査制御情報を付与する工程と、
    前記検査制御情報を付与した前記マスクパターンデータに基づいて、前記マスクのマスクパターンを形成する工程と、
    前記検査制御情報を付与した前記マスクパターンデータに基づいて、前記マスクパターンを検査する工程であって、前記複数のパターン領域の前記位置情報に基づいて、前記マスクパターンの中から、前記複数のパターン領域内の前記繰り返しパターンに対応した部分を選択し、この選択した部分を前記検査感度情報に対応した検査感度でDie-to-Die比較方式により検査し、前記マスクパターンのうち前記複数のパターン領域と異なる部分をDie-to-Database比較方式により検査する前記工程と
    を含むことを特徴とするマスク作成方法。
  2. 前記Die-to-Die比較方式および前記Die-to-Database比較方式により前記マスクパターンを検査する工程は、同一のマスク欠陥検査装置により行うことを特徴とする請求項1に記載のマスク作成方法。
  3. 前記マスクパターンを前記Die-to-Die比較方式により検査する際の検査感度は、前記マスクパターンを前記Die-to-Database比較方式により検査する際の検査感度よりも高いことを特徴とする請求項1または2に記載のマスク作成方法。
  4. 前記マスクは、光を透過する透明基板、該透明基板上に設けられ、前記光を遮光する遮光パターン、および、該遮光パターンの一部分を含む領域上に設けられ、前記光の一部を透過する半透明パターンを備え、
    前記検査制御情報は、前記マスクパターンデータに基づいて、前記透明基板と前記遮光パターンと前記半透明パターンとが積層されてなる積層構造部を含む領域の位置情報および前記積層構造部をDie-to-Database比較方式により検査する際の検査感度情報を含むことを特徴とする請求項1ないしのいずれか1項に記載のマスク作成方法。
  5. 半導体基板を含む基板上にレジストを塗布する工程と、
    前記基板の上方に、請求項1ないし4のいずれか1項に記載のマスク作成方法により作成されたマスクを配置し、前記マスクを介して前記レジストに光または荷電ビームを照射した後、前記レジストを現像してレジストパターンを形成する工程と、
    前記レジストパターンをマスクにして前記基板をエッチングして、パターンを形成する工程と
    を有することを特徴する半導体装置の製造方法。
JP2005152435A 2005-05-25 2005-05-25 マスク作成方法および半導体装置の製造方法 Active JP4679243B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005152435A JP4679243B2 (ja) 2005-05-25 2005-05-25 マスク作成方法および半導体装置の製造方法
US11/439,989 US8036446B2 (en) 2005-05-25 2006-05-25 Semiconductor mask inspection using die-to-die and die-to-database comparisons

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005152435A JP4679243B2 (ja) 2005-05-25 2005-05-25 マスク作成方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006330269A JP2006330269A (ja) 2006-12-07
JP4679243B2 true JP4679243B2 (ja) 2011-04-27

Family

ID=37463942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005152435A Active JP4679243B2 (ja) 2005-05-25 2005-05-25 マスク作成方法および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8036446B2 (ja)
JP (1) JP4679243B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007233164A (ja) * 2006-03-02 2007-09-13 Toshiba Corp フォトマスクの作成方法
US8611637B2 (en) 2007-01-11 2013-12-17 Kla-Tencor Corporation Wafer plane detection of lithographically significant contamination photomask defects
US8103086B2 (en) 2007-01-11 2012-01-24 Kla-Tencor Corporation Reticle defect inspection with model-based thin line approaches
US7873204B2 (en) * 2007-01-11 2011-01-18 Kla-Tencor Corporation Method for detecting lithographically significant defects on reticles
JP4914296B2 (ja) * 2007-06-26 2012-04-11 大日本スクリーン製造株式会社 露光パターンデータ検査装置、方法およびプログラム
JP4862031B2 (ja) * 2008-10-20 2012-01-25 株式会社ニューフレアテクノロジー マスク欠陥レビュー方法及びマスク欠陥レビュー装置
JP5182641B2 (ja) * 2008-12-01 2013-04-17 凸版印刷株式会社 フォトマスクのパターンデータ生成方法、フォトマスクのパターンデータ生成装置、およびプログラム
JP5543872B2 (ja) 2010-07-27 2014-07-09 株式会社東芝 パターン検査方法およびパターン検査装置
CN102403246B (zh) * 2010-09-17 2013-12-11 中芯国际集成电路制造(上海)有限公司 检测掩模板污染的方法
JP5278783B1 (ja) * 2012-05-30 2013-09-04 レーザーテック株式会社 欠陥検査装置、欠陥検査方法、及び欠陥検査プログラム
JP5517179B1 (ja) * 2013-05-13 2014-06-11 レーザーテック株式会社 検査方法及び検査装置
CN112559443B (zh) * 2019-09-10 2021-12-14 南通深南电路有限公司 层压数据的存储方法、电路板的层压方法及相关装置
US11263741B2 (en) 2020-01-24 2022-03-01 Applied Materials Israel Ltd. System and methods of generating comparable regions of a lithographic mask

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0313945A (ja) * 1989-06-12 1991-01-22 Toshiba Corp 半導体装置製造用マスクとその製造方法、さらにその検査装置と検査方法
JPH06265480A (ja) * 1993-03-12 1994-09-22 Toshiba Corp パターン欠陥検査方法および検査装置
JPH08272078A (ja) * 1995-03-31 1996-10-18 Seiko Epson Corp パターンの検査方法及び検査装置
JP2002244275A (ja) * 2001-02-15 2002-08-30 Toshiba Corp フォトマスクの欠陥検査方法、フォトマスクの欠陥検査装置及び記録媒体
JP2005049611A (ja) * 2003-07-29 2005-02-24 Sony Corp マスク欠陥検査装置およびマスク欠陥検査プログラム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0915833A (ja) * 1995-06-30 1997-01-17 Sony Corp 露光用マスク作製装置における走査用データ作成装置及び走査用データの作成方法
US6529621B1 (en) * 1998-12-17 2003-03-04 Kla-Tencor Mechanisms for making and inspecting reticles
JP2002023345A (ja) 2000-07-12 2002-01-23 Fujitsu Ltd プレートパターン形成方法及びその検査方法
US6836560B2 (en) * 2000-11-13 2004-12-28 Kla - Tencor Technologies Corporation Advanced phase shift inspection method
US7027635B1 (en) * 2001-12-10 2006-04-11 Kla-Tencor Technologies Corporation Multiple design database layer inspection
US7231628B2 (en) * 2002-07-12 2007-06-12 Cadence Design Systems, Inc. Method and system for context-specific mask inspection
JP3668215B2 (ja) * 2002-08-21 2005-07-06 株式会社東芝 パターン検査装置
US7043071B2 (en) * 2002-09-13 2006-05-09 Synopsys, Inc. Soft defect printability simulation and analysis for masks
JP2005003996A (ja) * 2003-06-12 2005-01-06 Toshiba Corp フォトマスクとフォトマスクの製造方法及びマスクデータ生成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0313945A (ja) * 1989-06-12 1991-01-22 Toshiba Corp 半導体装置製造用マスクとその製造方法、さらにその検査装置と検査方法
JPH06265480A (ja) * 1993-03-12 1994-09-22 Toshiba Corp パターン欠陥検査方法および検査装置
JPH08272078A (ja) * 1995-03-31 1996-10-18 Seiko Epson Corp パターンの検査方法及び検査装置
JP2002244275A (ja) * 2001-02-15 2002-08-30 Toshiba Corp フォトマスクの欠陥検査方法、フォトマスクの欠陥検査装置及び記録媒体
JP2005049611A (ja) * 2003-07-29 2005-02-24 Sony Corp マスク欠陥検査装置およびマスク欠陥検査プログラム

Also Published As

Publication number Publication date
JP2006330269A (ja) 2006-12-07
US8036446B2 (en) 2011-10-11
US20060270072A1 (en) 2006-11-30

Similar Documents

Publication Publication Date Title
JP4679243B2 (ja) マスク作成方法および半導体装置の製造方法
JP4139323B2 (ja) 走査電子顕微鏡におけるプロセス効果および画像化効果をモデリングする装置および方法
JP3965189B2 (ja) 画像補正方法
JP4323475B2 (ja) 試料検査装置、試料検査方法及びプログラム
JP6637375B2 (ja) パターン検査方法及びパターン検査装置
US7735055B2 (en) Method of creating photo mask data, method of photo mask manufacturing, and method of manufacturing semiconductor device
JP4970569B2 (ja) パターン検査装置およびパターン検査方法
JP2017216392A (ja) パターン検査装置及びパターン検査方法
JP2015508513A (ja) データベース支援再適格性レチクル検査の方法および装置
JP4860294B2 (ja) 電子顕微鏡
KR102599657B1 (ko) 반도체 웨이퍼 검사 방법 및 시스템, 및 이를 이용한 반도체 소자의 제조 방법
JP2010060904A (ja) フォトマスクの検査方法、半導体デバイスの検査方法及びパターン検査装置
JP2011085536A (ja) レビュー装置および検査装置システム
JP4281314B2 (ja) レチクル製造方法
JP2011169743A (ja) 検査装置および検査方法
JP4334183B2 (ja) マスクの欠陥修正方法、マスクの欠陥修正装置、および半導体装置の製造方法
JP4629086B2 (ja) 画像欠陥検査方法および画像欠陥検査装置
JP4074624B2 (ja) パターン検査方法
JP2017058190A (ja) 参照画像作成用の基準データ作成方法及びパターン検査装置
JP2019135464A (ja) パターン検査方法およびパターン検査装置
US9410899B2 (en) Illumination apparatus and pattern inspection apparatus
JP2000047369A (ja) 欠陥検査方法及びその装置
JP7144262B2 (ja) パターン検査装置及び参照画像の作成方法
JP4922381B2 (ja) パターン検査装置及びパターン検査方法
JP6255191B2 (ja) 検査装置および検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110201

R151 Written notification of patent or utility model registration

Ref document number: 4679243

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350