JP2017216392A - パターン検査装置及びパターン検査方法 - Google Patents

Abstract

【課題】疑似欠陥を無くせるパターン検査装置を提供する。【解決手段】パターンの画像を取得する測定画像取得部１５０と、第１の設計パターンが定義された第１の設計パターンデータと、第１の設計パターンに補助パターンが追加された第２の設計パターンが定義された第２の設計パターンデータとを記憶する記憶装置１０９と、第１の設計パターン及び第２の設計パターンを画像展開して画素データによる第１の設計パターン画像及び第２の設計パターン画像を作成する設計パターン画像作成部１１１と、第１と第２の設計パターン画像のうち、予め設定された一方の設計パターン画像をメイン参照画像として、メイン参照画像と測定画像とを比較して、欠陥候補を検出する比較部１０８と、第１と第２の設計パターン画像のうち、予め設定された他方の設計パターン画像をサブ参照画像として得られる判定条件を用いて、欠陥候補が欠陥か否か判定する判定回路１４０と、を備る。【選択図】図１

Description

本発明は、パターン検査装置及びパターン検査方法に関する。例えば、マスクパターンが形成されたマスク基板或いは当該マスク基板からマスクパターンが転写された半導体基板に形成されたパターンを検査する検査装置に関する。

近年、大規模集積回路（ＬＳＩ）の高集積化及び大容量化に伴い、半導体素子に要求される回路線幅はますます狭くなってきている。これらの半導体素子は、回路パターンが形成された原画パターン（マスク或いはレチクルともいう。以下、マスク基板と総称する）を用いて、いわゆるステッパと呼ばれる縮小投影露光装置で半導体基板（ウェハ）上にパターンを露光転写して回路形成することにより製造される。

マスク基板に形成されたマスクパターンを半導体基板上に露光転写しても、露光条件や近接効果等の影響により転写されたパターンはマスクパターンからずれてしまう。そのため、半導体基板上に転写したいパターンレイアウト（設計パターン）に、予めずれ分を考慮した、ＯＰＣ（Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ）パターンや解像限界未満のサイズで形成されるＳＲＡＦ（ｓｕｂ ｒｅｓｏｌｕｔｉｏｎ ａｓｓｉｓｔ ｆｅａｔｕｒｅｓ）といった補助パターンを追加配置したパターンをマスク基板に形成することが広く行われている。

一方、多大な製造コストのかかるＬＳＩの製造にとって、歩留まりの向上は欠かせない。しかし、ＬＳＩを構成するパターンは、サブミクロンからナノメータのオーダーになろうとしている。よって、マスク基板に形成されたマスクパターンの欠陥を検査するパターン検査装置の高精度化が必要とされている。また、同様に、転写後の半導体基板に形成されたパターンの欠陥を検査するパターン検査装置の高精度化が必要とされている。

検査手法としては、拡大光学系を用いてリソグラフィマスクやウェハ等の基板上に形成されているパターンを所定の倍率で撮像した光学画像と、かかる光学画像の元になる設計データから得られる設計画像を比較することにより検査を行う方法が知られている（ｄｉｅ ｔｏ ｄａｔａｂａｓｅ（ダイ−データベース）検査）。かかる検査装置における検査方法では、画像同士の位置合わせの後、画像同士を適切なアルゴリズムに従って比較し、一致しない場合には、パターン欠陥有りと判定する。

上述したパターン検査装置では、レーザ光を基板に照射して、その透過像或いは反射像を撮像することにより、光学画像を取得する。これに対して、１本の電子ビーム或いは複数本の電子ビームによるマルチビームを基板に照射して、基板から放出される各ビームに対応する２次電子を検出して、パターン像を取得する検査装置の開発も進んでいる（例えば、特許文献１参照）。例えばマルチビームを用いたパターン検査装置では、マルチビーム全体で得られた２次電子画像を参照画像と比較することになる。

ここで、マスク基板には上述した補助パターンも含めた設計パターンを基にマスクパターンが形成されている。よって、マスク基板を検査する場合には、かかる補助パターンも含めた設計パターンを基に検査することが有効と思われる。しかし、かかる補助パターンはあくまで最終的に半導体基板上に本来の設計パターン通りのパターンを形成するために補助するものであって、補助パターン自体の形状が多少ずれていたとしてもマスク基板をそのまま使用できる場合もある。しかし、検査装置では、補助パターンも含めた設計パターンを基に参照画像を作成し、高精度に形状比較を行うので、かかる欠陥としなくても済むはずの部分も欠陥として検出してしまうといった問題があった。逆に、マスク基板を補助パターンが無い本来の設計パターンを基に検査すると、補助パターンが形成された部分で当然のごとく欠陥でない部分についても欠陥として判定されてしまう。かかる問題は、マスク基板上のパターンにレーザ光を照射してその透過像或いは反射像を撮像する場合、及び電子ビームを照射して２次電子像を撮像する場合の両方で共通する問題となる。

一方、半導体基板には、補助パターンが無い本来の設計パターンに近いパターンが形成されているはずである。よって、半導体基板を検査する場合には、かかる補助パターンが追加されていない元々の設計パターンを基に検査することが有効と思われる。なお、半導体基板を検査する場合であって、検査光となるレーザ光の解像限界未満のサイズのパターンを高精度に検査する場合には電子ビームが用いられる。しかし、実際には、多数の補助パターンが配置されたマスクパターンが半導体基板上に露光転写されるので、半導体基板上に形成された露光パターンの形状が本来の設計パターンからずれてしまう。しかし、断線やショート等の不良を引き起こしていなければ、回路設計上、そのまま半導体基板を使用できる場合もある。しかし、検査装置では、補助パターンが追加されていない元々の設計パターンを基に参照画像を作成し、高精度に形状比較を行うので、かかる欠陥としなくても済むはずの部分も欠陥として検出してしまうといった問題があった。逆に、半導体基板を補助パターンも含めた設計パターンを基に検査すると、補助パターンが定義された部分で当然のごとく欠陥でないのに欠陥として判定されてしまう。かかる問題は、半導体基板上のパターンにレーザ光を照射してその反射像を撮像する場合、及び電子ビームを照射して２次電子像を撮像する場合の両方で共通する問題となる。

特開２０１１−１５５１１９号公報

そこで、本発明の一態様は、欠陥としなくても済むはずの部分を欠陥として検出してしまうことを低減可能なパターン検査装置及び方法を提供する。

本発明の一態様のパターン検査装置は、
被検査基板に形成されたパターンの測定画像を取得する測定画像取得部と、
第１の設計パターンが定義された第１の設計パターンデータと、第１の設計パターンを補助する補助パターンが第１の設計パターンにさらに追加された第２の設計パターンが定義された第２の設計パターンデータと、を記憶する記憶装置と、
第１の設計パターンを画像展開して画素データによって定義される第１の設計パターン画像を作成すると共に、第２の設計パターンを画像展開して画素データによって定義される第２の設計パターン画像を作成する設計パターン画像作成部と、
第１と第２の設計パターン画像のうち、予め設定された一方の設計パターン画像をメイン参照画像として用いて、メイン参照画像と測定画像とを画素毎に比較して、欠陥候補を検出する比較部と、
第１と第２の設計パターン画像のうち、予め設定された他方の設計パターン画像をサブ参照画像として用いて得られる判定条件を用いて、欠陥候補が欠陥かどうかを判定する判定部と、
を備えたことを特徴とする。

また、被検査基板として、第２の設計パターンに基づいてパターンが形成されたマスク基板を用いる場合に、第２の設計パターン画像をメイン参照画像として用いると好適である。

また、被検査基板として、第２の設計パターンに基づいてマスク基板に形成されたマスクパターンが転写された基板を用いる場合に、第１の設計パターン画像をメイン参照画像として用いると好適である。

また、判定部は、欠陥候補の画素値がメイン参照画像の画素値とサブ参照画像の画素値との間から外れる値である場合に欠陥候補を欠陥と判定すると好適である。

或いは、画素毎に第２の設計パターン画像の値から第１の設計パターン画像の値を差し引いた差分値によって定義される差分画像を作成する差分画像作成部をさらに備え、
比較部は、第１の判定閾値を用いてメイン参照画像と前記測定画像とを比較し、
判定部は、欠陥候補となった画素が差分画像に画像が残る画素の場合に、第１の判定閾値よりも緩めた第２の判定閾値を用いて、欠陥候補となった画素についてメイン参照画像と測定画像とを再比較することによって当該欠陥候補が欠陥かどうかを判定すると好適である。

或いは、比較部は、第１の判定閾値を用いてメイン参照画像と測定画像とを比較し、
第２の設計パターン画像を用いて得られるパターン寸法から第１の設計パターン画像を用いて得られるパターン寸法を差し引いた差分値を第１の設計パターン画像を用いて得られるパターン寸法で割った比を用いて第１の判定閾値を補正した第２の判定閾値を演算する閾値演算部をさらに備え、
判定部は、第２の判定閾値を用いて、欠陥候補となった画素についてメイン参照画像と測定画像とを再比較することによって当該欠陥候補が欠陥かどうかを判定すると好適である。

本発明の一態様のパターン検査方法は、
被検査基板に形成されたパターンの測定画像を取得する工程と、
第１の設計パターンが定義された第１の設計パターンデータと、第１の設計パターンを補助する補助パターンが第１の設計パターンにさらに追加された第２の設計パターンが定義された第２の設計パターンデータと、記憶装置に記憶する工程と、
第１の設計パターンを画像展開して画素データによって定義される第１の設計パターン画像を作成する工程と、
第２の設計パターンを画像展開して画素データによって定義される第２の設計パターン画像を作成する工程と、
第１と第２の設計パターン画像のうち、予め設定された一方の設計パターン画像をメイン参照画像として用いて、メイン参照画像と測定画像とを画素毎に比較して、欠陥候補を検出する工程と、
第１と第２の設計パターン画像のうち、予め設定された他方の設計パターン画像をサブ参照画像として用いて得られる判定条件を用いて、欠陥候補が欠陥かどうかを判定する工程と、
を備えたことを特徴とする。

本発明の一態様によれば、欠陥としなくても済むはずの部分を欠陥として検出してしまうことを低減できる。

実施の形態１におけるパターン検査装置の構成を示す構成図である。 実施の形態１における成形アパーチャアレイ基板の構成を示す概念図である。 実施の形態１におけるブランキングアパーチャアレイ機構の一部を示す上面概念図である。 実施の形態１におけるマスク基板の検査領域と検査動作を説明するための図である。 実施の形態１におけるマルチビームの照射領域と測定用画素との一例を示す図である。 実施の形態１におけるスキャン動作の細部の一例を説明するための概念図である。 実施の形態１における半導体基板に形成される複数のチップ領域の一例を示す図である。 実施の形態１におけるパターン検査方法の要部工程を示すフローチャート図である。 実施の形態１における比較回路の内部構成を示す図である。 実施の形態１における判定回路の内部構成を示す図である。 実施の形態１における補助無設計パターンと補助有設計パターンと測定画像から得られる測定パターンとの一例を示す図である。 実施の形態２における判定回路の内部構成を示す図である。 実施の形態２における補助無設計パターンと補助有設計パターンと差分画像パターンとの一例を示す図である。 実施の形態３における判定回路の内部構成を示す図である。 実施の形態３における補助無設計パターンと補助有設計パターンと測定パターンとの一例を示す図である。

以下、実施の形態において、被検査基板上に形成されたパターンを撮像する（測定画像を取得する）手法の一例として、電子ビームによるマルチビームを被検査基板に照射して２次電子像を撮像する場合について説明する。但し、これに限るものではない。被検査基板上に形成されたパターンを撮像する手法として、例えば、１本の電子ビームによるシングルビームを被検査基板に照射して２次電子像を撮像する（測定画像を取得する）場合であってもよい。或いは、レーザ光を被検査基板に照射して、その透過像或いは反射像を撮像する場合であってもよい。

実施の形態１．
図１は、実施の形態１におけるパターン検査装置の構成を示す構成図である。図１において、基板に形成されたパターンを検査する検査装置１００は、マルチ電子ビーム検査装置及びパターン検査装置の一例である。検査装置１００は、測定画像取得部１５０、及び制御系回路１６０（制御部）を備えている。測定画像取得部１５０は、電子ビームカラム１０２（電子鏡筒）、検査室１０３、検出回路１０６、ストライプパターンメモリ１２３、及びレーザ測長システム１２２を備えている。電子ビームカラム１０２内には、電子銃２０１、照明レンズ２０２、成形アパーチャアレイ基板２０３、ブランキングアパーチャアレイ機構２０４、縮小レンズ２０５、制限アパーチャ基板２０６、対物レンズ２０７、偏向器２０８、及び検出器２２２が配置されている。

検査室１０３内には、少なくともＸＹ方向に移動可能なＸＹステージ１０５が配置される。ＸＹステージ１０５上には、検査対象となる複数の図形パターンが形成された基板１０１が配置される。基板１０１には、上述したように、露光用マスク基板やシリコンウェハ等の半導体基板が含まれる。基板１０１は、例えば、パターン形成面を上側に向けてＸＹステージ１０５に配置される。また、ＸＹステージ１０５上には、検査室１０３の外部に配置されたレーザ測長システム１２２から照射されるレーザ測長用のレーザ光を反射するミラー２１６が配置されている。検出器２２２は、電子ビームカラム１０２の外部で検出回路１０６に接続される。検出回路１０６は、ストライプパターンメモリ１２３に接続される。

制御系回路１６０では、コンピュータとなる制御計算機１１０が、バス１２０を介して、位置回路１０７、比較回路１０８、展開回路１１１、参照回路１１２、ステージ制御回路１１４、レンズ制御回路１２４、ブランキング制御回路１２６、偏向制御回路１２８、判定回路１４０、磁気ディスク装置等の記憶装置１０９、モニタ１１７、メモリ１１８、及びプリンタ１１９に接続されている。また、ストライプパターンメモリ１２３は、比較回路１０８に接続されている。また、ＸＹステージ１０５は、制御計算機１１０の制御の下にステージ制御回路１１４により駆動される。Ｘ方向、Ｙ方向、θ方向に駆動する３軸（Ｘ−Ｙ−θ）モータの様な駆動系によって移動可能となっている。これらの、図示しないＸモータ、Ｙモータ、θモータは、例えばステップモータを用いることができる。ＸＹステージ１０５は、ＸＹθ各軸のモータによって水平方向及び回転方向に移動可能である。そして、ＸＹステージ１０５の移動位置はレーザ測長システム１２２により測定され、位置回路１０７に供給される。レーザ測長システム１２２は、ミラー２１６からの反射光を受光することによって、レーザ干渉法の原理でＸＹステージ１０５の位置を測長する。

電子銃２０１には、図示しない高圧電源回路が接続され、電子銃２０１内の図示しないカソードとアノード間への高圧電源回路からの加速電圧の印加と共に、所定のバイアス電圧の印加と所定の温度のカソードの加熱によって、カソードから放出された電子群が加速させられ、電子ビームとなって放出される。照明レンズ２０２、縮小レンズ２０５、及び対物レンズ２０７は、例えば電子レンズが用いられ、共にレンズ制御回路１２４によって制御される。ブランキングアパーチャアレイ機構２０４には、後述するように複数の個別ブランキング機構が配置され、各個別ブランキング機構への制御信号は、ブランキング制御回路１２６から出力される。偏向器２０８は、少なくとも４極の電極群により構成され、偏向制御回路１２８によって制御される。

基板１０１が露光用マスク基板の場合には、半導体基板上に転写したい複数の図形パターンから構成されるレイアウトパターン（第１の設計パターン：補助無設計パターン：Ｐｒｅ−ＯＰＣパターン）に、予めずれ分を考慮した、ＯＰＣ（Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ）パターンや解像限界未満のサイズで形成されるＳＲＡＦ（ｓｕｂ ｒｅｓｏｌｕｔｉｏｎ ａｓｓｉｓｔ ｆｅａｔｕｒｅｓ）といった補助パターンを追加配置したパターン（第２の設計パターン：補助有設計パターン：Ｐｏｓｔ−ＯＰＣパターン）が電子ビーム描画装置等の図示しない描画装置によってレジストが塗布された基板１０１に描画され、現像、アッシング、及びエッチング等の各工程を経て形成される。よって、マスク基板には、補助パターンも含めた設計パターン（第２の設計パターン：補助有設計パターン）に近いパターンが形成されることになる。

一方、基板１０１が半導体基板の場合には、補助有設計パターンに基づいてマスク基板に形成されたマスクパターンが図示しない露光装置（ステッパ）によってレジストが塗布された基板１０１に転写され、現像、アッシング、及びエッチング等の各工程を経て形成される。よって、近接効果等の影響によって、半導体基板には、補助パターンが無い本来のレイアウトパターン（第１の設計パターン：補助無設計パターン）に近いパターンが形成されることになる。

実施の形態１では、補助パターンが無い本来のレイアウトパターン（第１の設計パターン：補助無設計パターン）が定義された補助無設計パターンデータ（第１の設計パターンデータ）と、補助無設計パターンを補助する上述する補助パターンが補助無設計パターンにさらに追加された補助有設計パターンが定義された補助有設計パターンデータ（第２の設計パターンデータ）と、が検査装置１００の外部から入力され、記憶装置１０９に格納される。補助無設計パターンデータ及び補助有設計パターンデータは、共に、画素データ（各画素の階調値）ではなく、例えばベクトルデータで定義される。例えば、複数の図形パターンの図形毎に、その図形の図形コード、座標（ｘ，ｙ）、及びサイズ等で定義される。

ここで、図１では、実施の形態１を説明する上で必要な構成を記載している。検査装置１００にとって、通常、必要なその他の構成を備えていても構わない。

図２は、実施の形態１における成形アパーチャアレイ基板の構成を示す概念図である。図２において、成形アパーチャアレイ基板２０３には、２次元状の横（ｘ方向）ｎ_３列×縦（ｙ方向）ｍ_３列（ｎ_３，ｍ_３は一方が１以上の整数、他方が２以上の整数）の穴（開口部）２２が所定の配列ピッチでマトリクス状に形成されている。図２では、例えば、横縦（ｘ，ｙ方向）に５１２×５１２列の穴２２が形成される。各穴２２は、共に同じ寸法形状の矩形で形成される。或いは、同じ外径の円形であっても構わない。これらの複数の穴２２を電子ビーム２００の一部がそれぞれ通過することで、マルチビーム２０が形成されることになる。ここでは、横縦（ｘ，ｙ方向）が共に２列以上の穴２２が配置された例を示したが、これに限るものではない。例えば、横縦（ｘ，ｙ方向）どちらか一方が複数列で他方は１列だけであっても構わない。また、穴２２の配列の仕方は、図２のように、横縦が格子状に配置される場合に限るものではない。例えば、縦方向（ｙ方向）ｋ段目の列と、ｋ＋１段目の列の穴同士が、横方向（ｘ方向）に寸法ａだけずれて配置されてもよい。同様に、縦方向（ｙ方向）ｋ＋１段目の列と、ｋ＋２段目の列の穴同士が、横方向（ｘ方向）に寸法ｂだけずれて配置されてもよい。

図３は、実施の形態１におけるブランキングアパーチャアレイ機構の一部を示す上面概念図である。なお、図３において、電極２４，２６と制御回路４１の位置関係は一致させて記載していない。ブランキングアパーチャアレイ機構２０４の基板には、図３に示すように、図２に示した成形アパーチャアレイ基板２０３の各穴２２に対応する位置にマルチビームのそれぞれのビームの通過用の通過孔２５（開口部）が開口される。そして、ブランキングアパーチャアレイ機構２０４の基板上、各通過孔２５の近傍位置に、該当する通過孔２５を挟んでブランキング偏向用の電極２４，２６の組（ブランカー：ブランキング偏向器）がそれぞれ配置される。また、各通過孔２５の近傍には、各通過孔２５用の例えば電極２４に偏向電圧を印加する制御回路４１（ロジック回路）がブランキングアパーチャアレイ機構２０４の基板内に埋め込まれるようにして配置される。各ビーム用の２つの電極２４，２６の他方（例えば、電極２６）は、グランド接続される。また、各制御回路４１は、制御信号用の例えば１０ビットの配線が接続される。各制御回路４１は、ｎビット（例えば１０ビット）の配線の他、クロック信号線および電源用の配線等が接続される。マルチビームを構成するそれぞれのビーム毎に、電極２４，２６と制御回路４１とによる個別ブランキング機構４７が構成される。ブランキング制御回路１２６から各制御回路４１用の制御信号が出力される。各制御回路４１内には、図示しないシフトレジストが配置され、例えば、ｎ_３×ｍ_３本のマルチビームの１列分の制御回路内のシフトレジスタが直列に接続される。そして、例えば、ｎ_３×ｍ_３本のマルチビームの１列分の制御信号がシリーズで送信され、例えば、ｎ_３回のクロック信号によって各ビームの制御信号が対応する制御回路４１に格納される。

各通過孔を通過する電子ビーム２０は、それぞれ独立に対となる２つの電極２４，２６に印加される電圧によって偏向される。かかる偏向によってブランキング制御される。マルチビームのうちの対応ビームをそれぞれブランキング偏向する。このように、複数のブランカーが、成形アパーチャアレイ基板２０３の複数の穴２２（開口部）を通過したマルチビームのうち、それぞれ対応するビームのブランキング偏向を行う。

次に検査装置１００における測定画像取得部１５０の動作について説明する。電子銃２０１（放出部）から放出された電子ビーム２００は、照明レンズ２０２によりほぼ垂直に成形アパーチャアレイ基板２０３全体を照明する。成形アパーチャアレイ基板２０３には、矩形の複数の穴（開口部）が形成され、電子ビーム２００は、すべての複数の穴が含まれる領域を照明する。複数の穴の位置に照射された電子ビーム２００の各一部が、かかる成形アパーチャアレイ基板２０３の複数の穴２２をそれぞれ通過することによって、例えば矩形形状の複数の電子ビーム（マルチビーム）２０ａ〜ｅが形成される。かかるマルチビーム２０ａ〜ｅは、ブランキングアパーチャアレイ機構２０４のそれぞれ対応するブランカー（第１の偏向器：個別ブランキング機構）内を通過する。かかるブランカーは、それぞれ、個別に通過する電子ビーム２０を偏向する（ブランキング偏向を行う）。

ブランキングアパーチャアレイ機構２０４を通過したマルチビーム２０ａ〜ｅは、縮小レンズ２０５によって、縮小され、制限アパーチャ基板２０６に形成された中心の穴に向かって進む。ここで、ブランキングアパーチャアレイ機構２０４のブランカーによって偏向された電子ビーム２０は、制限アパーチャ基板２０６の中心の穴から位置がはずれ、制限アパーチャ基板２０６によって遮蔽される。一方、ブランキングアパーチャアレイ機構２０４のブランカーによって偏向されなかった電子ビーム２０は、図１に示すように制限アパーチャ基板２０６の中心の穴を通過する。かかる個別ブランキング機構のＯＮ／ＯＦＦによって、ブランキング制御が行われ、ビームのＯＮ／ＯＦＦが制御される。このように、制限アパーチャ基板２０６は、個別ブランキング機構によってビームＯＦＦの状態になるように偏向された各ビームを遮蔽する。そして、ビーム毎に、ビームＯＮになってからビームＯＦＦになるまでに形成された、制限アパーチャ基板２０６を通過したビームにより、１回分のショットのビームが形成される。制限アパーチャ基板２０６を通過したマルチビーム２０は、対物レンズ２０７により焦点が合わされ、所望の縮小率のパターン像となり、偏向器２０８によって、制限アパーチャ基板２０６を通過した各ビーム（マルチビーム２０全体）が同方向に一括して偏向され、各ビームの基板１０１上のそれぞれの照射位置に照射される。一度に照射されるマルチビーム２０は、理想的には成形アパーチャアレイ基板２０３の複数の穴の配列ピッチに上述した所望の縮小率を乗じたピッチで並ぶことになる。このように、電子ビームカラム１０２は、一度に２次元状のｎ_３×ｍ_３本のマルチビーム２０を基板１０１に照射する。基板１０１の所望する位置にマルチビーム２０が照射されたことに起因して基板１０１から放出される、マルチビーム２０の各ビームに対応する反射電子を含む２次電子３００は、検出器２２２に入射することによって検出される。

図４は、実施の形態１におけるマスク基板の検査領域と検査動作を説明するための図である。図４では、被検査基板１０１がマスク基板である場合について示している。図４において、基板１０１の検査領域３０は、例えば、ｙ方向に向かって所定の幅で短冊状の複数のストライプ領域３２に仮想分割される。例えば、一回のマルチビーム２０全体の照射で照射可能な照射領域３４の幅の自然数倍と同じ幅で短冊状の複数のストライプ領域３２に仮想分割される。図４の例では、照射領域３４の幅と同じ幅で短冊状の複数のストライプ領域３２に仮想分割される場合を示している。

図５は、実施の形態１におけるマルチビームの照射領域と測定用画素との一例を示す図である。図５において、各ストライプ領域３２は、例えば、マルチビームのビームサイズでメッシュ状の複数のメッシュ領域に分割される。かかる各メッシュ領域が、測定用画素３６（単位照射領域）となる。図５の例では、８×８列のマルチビームの場合を示している。そして、照射領域３４内に、１回のマルチビーム２０の照射で照射可能な複数の測定用画素２８（１ショット時のビームの照射位置）が示されている。言い換えれば、隣り合う測定用画素２８間のピッチがマルチビームの各ビーム間のピッチとなる。図５の例では、隣り合う４つの測定用画素２８で囲まれると共に、４つの測定用画素２８のうちの１つの測定用画素２８を含む正方形の領域で１つのグリッド２９を構成する。図５の例では、各グリッド２９は、４×４画素で構成される場合を示している。

図６は、実施の形態１におけるスキャン動作の細部の一例を説明するための概念図である。各ストライプ領域３２は、例えば、照射領域３４と同じサイズの単位検査領域３３毎にスキャン（走査）される。図６では、ある１つの単位検査領域３３を走査する場合の一例を示している。１つの照射領域３４内には、ｘ，ｙ方向に（２次元状に）ｎ_１×ｍ_１個のグリッド２９が配列されることになる。ｎ×ｍ個のマルチビーム２０がすべて使用される場合には、ｎ_１×ｍ_１個のグリッド２９は、ｎ×ｍ個のグリッド２９になる。１つの単位検査領域３３にマルチビーム２０が照射可能な位置にＸＹステージ１０５を移動させたら、その位置でＸＹステージ１０５を停止させ、当該単位検査領域３３を照射領域３４として当該単位検査領域３３内を走査（スキャン動作）する。マルチビーム２０を構成する各ビームは、互いに異なるいずれかのグリッド２９を担当することになる。そして、各ショット時に、各ビームは、担当グリッド２９内の同じ位置に相当する１つの測定用画素２８を照射することになる。図６の例では、各ビームは、１ショット目に担当グリッド２９内の最下段の右から１番目の測定用画素３６を照射する。そして、偏向器２０８によってマルチビーム２０全体を一括してｙ方向に１測定用画素３６分だけビーム偏向位置をシフトさせ、２ショット目に担当グリッド２９内の下から２段目の右から１番目の測定用画素３６を照射する。同様に、３ショット目に担当グリッド２９内の下から３段目の右から１番目の測定用画素３６を照射する。４ショット目に担当グリッド２９内の下から４段目の右から１番目の測定用画素３６を照射する。次に、偏向器２０８によってマルチビーム２０全体を一括して最下段の右から２番目の測定用画素３６の位置にビーム偏向位置をシフトさせ、同様に、ｙ方向に向かって、測定用画素３６を順に照射していく。かかる動作を繰り返し、１つのビームで１つのグリッド２９内のすべての測定用画素３６を順に照射していく。１回のショットでは、成形アパーチャアレイ基板２０３の各穴２２を通過することによって形成されたマルチビームによって、最大で各穴２２と同数の複数のショットに応じた２次電子３００が一度に検出される。

以上のように、マルチビーム２０全体では、単位検査領域３３を照射領域３４として走査（スキャン）することになるが、各ビームは、それぞれ対応する１つのグリッド２９を走査することになる。そして、ＸＹステージ１０５が停止した状態で、１つの単位検査領域３３の走査（スキャン）が終了すると、隣接する次の単位検査領域３３にステップ動作をして、ＸＹステージ１０５が停止した状態で、かかる隣接する次の単位検査領域３３の走査（スキャン）を行う。かかるステップアンドリピート動作を繰り返し、各ストライプ領域３２の走査を進めていく。マルチビーム２０のショットにより、その都度、照射された測定用画素３６から２次電子３００が放出され、検出器２２２にて検出される。実施の形態１では、検出器２２２の単位検出領域サイズは、各測定用画素３６から上方に放出された２次電子３００を測定用画素３６毎（或いはグリッド２９毎）に検出する。

以上のようにマルチビーム２０を用いて走査することで、シングルビームで走査する場合よりも高速にスキャン動作（測定）ができる。なお、上述した例では、ステップアンドリピート動作で各単位検査領域３３のスキャンを行う場合について説明したが、これに限るものではない。ＸＹステージ１０５を連続移動させながら各単位検査領域３３のスキャンを行う場合であってもよい。

図７は、実施の形態１における半導体基板に形成される複数のチップ領域の一例を示す図である。図７では、被検査基板１０１が半導体基板である場合について示している。図７において、基板１０１の検査領域３３０には、複数のチップ（ダイ）３３２が２次元のアレイ状に形成されている。各チップ３３２には、上述したマスク基板に形成された１層分のマスクパターンが図示しない露光装置（ステッパ）によって例えば１／４に縮小されて転写されている。各チップ３３２内は、例えば、照射領域３４と同じサイズの縦横ｎ_２×ｍ_２個の複数の単位検査領域３３に分割される。そして、単位検査領域３３毎にスキャン（走査）される。スキャンの仕方は、図５及び図６で説明した内容と同様で構わない。図７の例では、同じマスクパターンの複数のチップ（ダイ）３３２がアレイ状に形成された半導体基板を被検査基板１０１とする場合を示したがこれに限るものではない。１つのチップ（ダイ）３３２が形成された半導体基板を被検査基板１０１とする場合であってもよい。例えば、マスク基板に形成されたマスクパターンが使用可能なパターンかどうかを検査するために、あえてかかるマスクパターンを１チップ分だけ露光転写した後、露光パターンを形成した半導体基板を被検査基板１０１とする場合が挙げられる。

ここで、マスク基板には上述した補助パターンも含めた補助有設計パターンに近いパターンが形成されているはずであるので、被検査基板１０１として、マスク基板を検査する場合には、かかる補助パターンも含めた補助有設計パターンを基に検査することが有効である。しかし、上述したように、補助パターン自体の形状が多少ずれていたとしてもそのまま使用できる場合もある。しかし、検査装置１００では、補助パターンも含めた補助有設計パターンを基に参照画像を作成した場合、高精度に形状比較を行うので、かかる欠陥としなくても済むはずの部分も欠陥として検出してしまう。逆に、マスク基板を補助パターンが無い本来の補助無設計パターンを基に検査すると、補助パターンが形成された部分で当然のごとく欠陥でない部分についても欠陥として判定されてしまう。そこで、実施の形態１では、被検査基板１０１として、マスク基板を検査する場合には、補助有設計パターンのデータと補助無設計パターンのデータとの両方を入力し、それぞれ参照画像を作成する。そして、補助有設計パターンの参照画像をメイン参照画像、補助無設計パターンのサブ参照画像として用いて、高精度にマスク基板を検査する。

一方、半導体基板には、補助パターンが無い本来の設計パターンに近いパターンが形成されているはずであるので、被検査基板１０１として、半導体基板を検査する場合には、かかる補助パターンが追加されていない元々の補助無設計パターンを基に検査することが有効である。しかし、上述したように、実際には、多数の補助パターンが配置されたマスクパターンが半導体基板上に露光転写されるので、半導体基板上に形成された露光パターンの形状が本来の設計パターンからずれてしまう。しかし、断線やショート等の不良を引き起こしていなければ、回路設計上、そのまま使用できる場合もある。しかし、検査装置１００では、補助パターンが追加されていない元々の補助無設計パターンを基に参照画像を作成した場合、高精度に形状比較を行うので、かかる欠陥としなくても済むはずの部分も欠陥として判定されてしまう。そこで、実施の形態１では、被検査基板１０１として、半導体基板を検査する場合には、補助有設計パターンのデータと補助無設計パターンのデータとの両方を入力し、それぞれ参照画像を作成する。そして、補助無設計パターンの参照画像をメイン参照画像、補助有設計パターンのサブ参照画像として用いて、高精度に半導体基板を検査する。

図８は、実施の形態１におけるパターン検査方法の要部工程を示すフローチャート図である。図８において、実施の形態１におけるパターン検査方法は、補助無設計パターンデータ入力工程（Ｓ１０２）と、補助有設計パターンデータ入力工程（Ｓ１０４）と、メイン参照画像選択工程（Ｓ１０６）と、メイン参照画像作成工程（Ｓ１０８）と、サブ参照画像作成工程（Ｓ１１０）と、スキャン画像取得工程（Ｓ１２２）と、フレーム分割工程（Ｓ１２４）と、比較工程（Ｓ１３０）と、判定工程（Ｓ１３２）と、いう一連の工程を実施する。なお、補助無設計パターンデータ入力工程（Ｓ１０２）と補助有設計パターンデータ入力工程（Ｓ１０４）とは、順序が逆でも良いし、同時に実施してもよい。メイン参照画像選択工程（Ｓ１０６）とメイン参照画像作成工程（Ｓ１０８）とは、順序が逆でも良い。また、補助無設計パターンデータ入力工程（Ｓ１０２）からサブ参照画像作成工程（Ｓ１１０）までの工程と、スキャン画像取得工程（Ｓ１２２）からフレーム分割工程（Ｓ１２４）までの工程とが、同時期に並列して実施されても良い。なお、ＸＹステージ１０５を連続移動させながらスキャンせずにステップアンドリピート動作でスキャンする場合には、フレーム分割工程（Ｓ１２４）を実施しなくても構わない。

補助無設計パターンデータ入力工程（Ｓ１０２）として、補助無設計パターンが定義された補助無設計パターンデータ（第１の設計パターンデータ）が検査装置１００の外部から入力され、記憶装置１０９に格納される。

補助有設計パターンデータ入力工程（Ｓ１０４）として、補助無設計パターンを補助する上述した補助パターンが補助無設計パターンにさらに追加された補助有設計パターンが定義された補助有設計パターンデータ（第２の設計パターンデータ）が検査装置１００の外部から入力され、記憶装置１０９に格納される。

メイン参照画像選択工程（Ｓ１０６）として、制御計算機１１０は、補助有設計パターンに基づく設計パターン画像（補助有設計パターン画像）と補助無設計パターンに基づく設計パターン画像（補助無設計パターン画像）とのうち、予め設定された一方の設計パターン画像をメイン参照画像として選択する。被検査基板１０１として、補助有設計パターンに基づいてマスクパターンが形成されたマスク基板を用いる場合に、補助有設計パターン画像をメイン参照画像として選択する。かかる場合、補助無設計パターン画像がサブ参照画像となる。或いは、被検査基板１０１として、補助有設計パターンに基づいてマスク基板に形成されたマスクパターンが転写された半導体基板を用いる場合に、補助無設計パターン画像をメイン参照画像として選択する。かかる場合、補助無設計パターン画像がサブ参照画像となる。

メイン参照画像作成工程（Ｓ１０８）として、展開回路１１１及び参照回路１１２といった設計パターン画像作成部は、選択されたメイン参照画像に対応する設計パターンデータに基づいて、単位検査領域３３毎に、複数のメイン参照画像を作成する。具体的には、以下のように動作する。まず、展開回路１１１は、記憶装置１０９から制御計算機１１０を通して選択されたメイン参照画像に対応する設計パターンデータ（例えば、ここでは補助有設計パターンデータとする）を読み出し、読み出された補助有設計パターンデータに定義された各単位検査領域３３内の各図形パターンを２値ないしは多値のイメージデータに変換して、このイメージデータが参照回路１１２に送られる。

ここで、補助有設計パターンデータに定義される図形は、例えば長方形や三角形を基本図形としたもので、例えば、図形の基準位置における座標（ｘ、ｙ）、辺の長さ、長方形や三角形等の図形種を区別する識別子となる図形コードといった情報で各パターン図形の形、大きさ、位置等を定義した図形データが格納されている。

かかる図形データとなる補助有設計パターンデータが展開回路１１１に入力されると図形ごとのデータにまで展開し、その図形データの図形形状を示す図形コード、図形寸法などを解釈する。そして、所定の量子化寸法のグリッドを単位とするマス目内に配置されるパターンとして２値ないしは多値の設計パターン画像データに展開し、出力する。言い換えれば、設計データを読み込み、検査領域を所定の寸法を単位とするマス目として仮想分割してできたマス目毎に設計パターンにおける図形が占める占有率を演算し、ｎビットの占有率データを出力する。例えば、１つのマス目を１画素として設定すると好適である。そして、１画素に１／２^８（＝１／２５６）の分解能を持たせるとすると、画素内に配置されている図形の領域分だけ１／２５６の小領域を割り付けて画素内の占有率を演算する。そして、８ビットの占有率データとして参照回路１１２に出力する。かかるマス目（検査画素）は、測定データに合わせて、測定用画素３６（或いはグリッド２９）と同サイズにすればよい。

次に、参照回路１１２は、送られてきた図形のイメージデータである補助有設計パターンの設計画像データに適切なフィルタ処理を施す。検出回路１０６から得られる測定画像としての測定データは、電子光学系によってフィルタが作用した状態、言い換えれば連続変化するアナログ状態にあるため、画像強度（濃淡値）がデジタル値の設計側のイメージデータである設計画像データにもフィルタ処理を施すことにより、測定データに合わせることができる。このようにして単位検査領域３３の測定画像（２次電子画像）と比較可能なメイン参照画像を作成する。作成されたメイン参照画像の画像データは比較回路１４０及び判定回路１４０に出力され、比較回路１４０及び判定回路１４０内に出力されたメイン参照画像は、それぞれ後述するメモリに格納される。

サブ参照画像作成工程（Ｓ１１０）として、展開回路１１１及び参照回路１１２といった設計パターン画像作成部は、メイン参照画像に選択されなかったサブ参照画像に対応する設計パターンデータに基づいて、単位検査領域３３毎に、複数のサブ参照画像を作成する。具体的には、以下のように動作する。まず、展開回路１１１は、記憶装置１０９から制御計算機１１０を通して、サブ参照画像に対応する設計パターンデータ（例えば、ここでは補助無設計パターンデータとする）を読み出し、読み出された補助無設計パターンデータに定義された各単位検査領域３３内の各図形パターンを２値ないしは多値のイメージデータに変換して、このイメージデータが参照回路１１２に送られる。

補助無設計パターンデータに定義される図形は、補助有設計パターンデータと同様、例えば長方形や三角形を基本図形としたもので、例えば、図形の基準位置における座標（ｘ、ｙ）、辺の長さ、長方形や三角形等の図形種を区別する識別子となる図形コードといった情報で各パターン図形の形、大きさ、位置等を定義した図形データが格納されている。よって、展開回路１１１によって補助無設計パターンデータの処理と同様の処理が実行される。

次に、参照回路１１２は、送られてきた図形のイメージデータである補助無設計パターンの設計画像データに適切なフィルタ処理を施す。補助有設計パターンデータの処理と同様のフィルタ関数で処理すればよい。このようにして単位検査領域３３の測定画像（２次電子画像）と比較可能なサブ参照画像を作成する。作成されたサブ参照画像の画像データは記憶装置１０９及び判定回路１４０に出力され、判定回路１４０内に出力された参照画像は、後述するメモリに格納される。

以上のように、展開回路１１１（及び参照回路１１２）といった設計パターン画像作成部は、補助無設計パターン（第１の設計パターン）を画像展開して画素データによって定義される補助有設計パターン画像（第１の設計パターン画像）を作成すると共に、補助有設計パターン（第２の設計パターン）を画像展開して画素データによって定義される補助有設計パターン画像（第２の設計パターン画像）を作成する。

スキャン画像取得工程（Ｓ１２２）として、測定画像取得部１５０は、被検査基板１０１に形成されたパターンの測定画像を取得する。具体的には、測定画像取得部１５０は、複数の電子ビームにより構成されるマルチビーム２０を用いて、基板１０１上を走査する。スキャン動作の内容は、図４〜図７で説明した通りである。かかる動作により、単位検査領域３３毎に、測定画像（測定データ）を取得する。取得された測定画像（測定データ）は、比較回路１０８に出力される。

なお、測定画像取得部１５０は、測定画像（測定データ）を単位検査領域３３毎に取得する場合に限るものではなく、ストライプ領域３２毎に、測定画像（測定データ）を取得してもよい。例えば、ＸＹステージ１０５を連続移動させながらスキャン動作を行う場合に、ストライプ領域３２毎に、測定画像（測定データ）を取得すると好適である。かかる場合には得られるデータがストライプ領域３２単位のストライプデータとなるので、次のフレーム分割工程（Ｓ１２４）を実施する。単位検査領域３３毎に測定データを取得する場合、次のフレーム分割工程（Ｓ１２４）は省略すればよい。

図９は、実施の形態１における比較回路の内部構成を示す図である。図９において、比較回路内には、磁気ディスク装置等の記憶装置５０，５２，５５，５９、フレーム分割部５４、位置合わせ部５６、及び比較部５８が配置される。フレーム分割部５４、位置合わせ部５６、及び比較部５８といった各「〜部」は、処理回路を含み、その処理回路には、電気回路、コンピュータ、プロセッサ、回路基板、量子回路、或いは、半導体装置等が含まれる。また、各「〜部」は、共通する処理回路（同じ処理回路）を用いてもよい。或いは、異なる処理回路（別々の処理回路）を用いても良い。フレーム分割部５４、位置合わせ部５６、及び比較部５８に必要な入力データ或いは演算された結果はその都度メモリ１１８或いは比較回路１０８内の図示しないメモリに記憶される。なお、測定画像取得部１５０がステップアンドリピート動作でスキャン動作を行う場合には、記憶装置５０及びフレーム分割部５４は省略しても構わない。

測定画像取得部１５０がステップアンドリピート動作でスキャン動作を行う場合等、単位検査領域３３単位の比較回路１０８に出力された測定データは、記憶装置５５に格納される。また、メイン参照画像のデータは、記憶装置５２に格納される。測定画像取得部１５０がＸＹステージ１０５を連続移動させながらスキャン動作を行う場合等、ストライプ領域３２単位の比較回路１０８に出力された測定データ（ストライプデータ）は、記憶装置５０に格納される。

フレーム分割工程（Ｓ１２４）として、フレーム分割部５４は、ストライプデータを単位検査領域３３のサイズで、複数のフレーム画像に分割する。各フレーム画像は記憶装置５５に格納される。かかる処理により、ストライプ領域３２単位の画像データを単位検査領域３３単位の画像データに加工できる。

比較工程（Ｓ１３０）として、比較回路１０８は、補助無設計パターン画像（第１の設計パターン画像）と補助有設計パターン画像（第２の設計パターン画像）のうち、予め設定された一方の設計パターン画像をメイン参照画像として用いて、メイン参照画像と測定画像（２次電子画像）とを検査画素毎に比較して、欠陥候補を検出する。比較回路１０８は、被検査基板１０１として、補助有設計パターン（第２の設計パターン）に基づいてマスクパターンが形成されたマスク基板を用いる場合に、補助有設計パターン画像（第２の設計パターン画像）をメイン参照画像として用いる。比較回路１０８は、被検査基板１０１として、補助有設計パターン（第２の設計パターン）に基づいてマスク基板に形成されたマスクパターンが転写された半導体基板を用いる場合に、補助無設計パターン画像（第１の設計パターン画像）をメイン参照画像として用いる。具体的には以下のように動作する。まず、位置合わせ部５６は、単位検査領域３３毎に、当該単位検査領域３３の測定画像を構成する測定データと、対応するメイン参照画像の画像データとを読み出し、当該単位検査領域３３の測定画像と、対応するメイン参照画像との位置合わせを行う。位置合わせは、検査画素となる測定用画素３６（或いはグリッド２９）よりも小さいサブ画素単位で行うと良い。例えば、最小二乗法を用いて位置合わせする。

そして、比較部５８は、位置合わせされた当該測定画像（２次電子画像）とメイン参照画像とを検査画素となる測定用画素３６（或いはグリッド２９）毎に比較する。比較部５８は、所定の判定閾値（第１の判定閾値）を用いて所定の判定条件に従って検査画素となる測定用画素３６（或いはグリッド２９）毎に両者を比較し、例えば形状欠陥といった欠陥の有無を判定する。例えば、検査画素となる測定用画素３６（或いはグリッド２９）毎の階調値差が判定閾値Ｔｈ（第１の判定閾値）よりも大きければ欠陥候補と判定する。そして、比較結果が出力される。比較結果は、判定回路１４０に出力されると共に記憶装置１０９に出力されればよい。

図１０は、実施の形態１における判定回路の内部構成を示す図である。図１０において、判定回路１４０内には、磁気ディスク装置等の記憶装置６０，６１，６２，６３、判定部６８が配置される。判定部６８は、処理回路を含み、その処理回路には、電気回路、コンピュータ、プロセッサ、回路基板、量子回路、或いは、半導体装置等が含まれる。判定部６８に必要な入力データ或いは演算された結果はその都度メモリ１１８或いは判定回路１４０内の図示しないメモリに記憶される。

作成されたサブ参照画像の画像データは記憶装置６０に格納される。メイン参照画像の画像データは記憶装置６１に格納される。測定データは記憶装置６２に格納される。比較回路１０８の比較結果は記憶装置６３に格納される。

判定工程（Ｓ１３２）として、判定部６８は、補助無設計パターン画像（第１の設計パターン画像）と補助有設計パターン画像（第２の設計パターン画像）とのうち、予め設定された他方の設計パターン画像をサブ参照画像として用いて得られる判定条件を用いて、欠陥候補が欠陥かどうかを判定する。具体的には、以下のように動作する。判定部６８は、記憶装置６３から欠陥候補となった検査画素の位置を読み出す。そして、判定部６８は、記憶装置６０に格納されたサブ参照画像から欠陥候補となった検査画素の画素値（階調値）を読み出す。同様に、判定部６８は、記憶装置６１に格納されたメイン参照画像から欠陥候補となった検査画素の画素値（階調値）を読み出す。同様に、判定部６８は、記憶装置６２に格納された測定画像から欠陥候補となった検査画素の画素値（階調値）を読み出す。そして、判定部６８は、欠陥候補の画素（検査画素）毎に、測定画像の欠陥候補の画素値がメイン参照画像の画素値とサブ参照画像の画素値との間から外れる値である場合に欠陥候補を欠陥と判定する。かかる場合以外は、欠陥候補を欠陥とはみなさない。

図１１は、実施の形態１における補助無設計パターンと補助有設計パターンと測定画像から得られる測定パターンとの一例を示す図である。図１１（ａ）に示す矩形状の補助無設計パターン１０（元々の設計パターン）の４隅の角部に図１１（ｂ）に示すＯＰＣ用の補助パターン１１を配置することで、図１１（ｂ）に示すように補助有設計パターン１２が形成される。かかる補助有設計パターン１２を形成したマスク基板から取得された測定画像、或いは補助有設計パターン１２が形成されたマスク基板を使ってマスクパターンを露光転写した半導体基板から取得された測定画像から得られる測定パターン１４を図１１（ｃ）に示す。図１１（ｃ）に示すように、測定パターン１４の４隅の形状は、設計パターン１０よりも出っ張るが、補助パターン１１よりは出っ張り部分が小さい場合（Ａ）、補助パターン１１よりも出っ張り部分が大きい場合（Ｂ）、或いは、設計パターン１０より角部が丸まって小さくなる場合（Ｃ）が挙げられる。

ここで、実施の形態１では、被検査基板１０１がマスク基板の場合でも半導体基板の場合でも、測定パターン１４の４隅の部分１３の形状が、設計パターン１０よりも出っ張るが、補助パターン１１よりは出っ張り部分が小さい場合（Ａ）になればよいとする。言い換えれば、測定パターン１４の４隅の部分１３の形状の端部が、設計パターン１０の４隅の端部と補助パターン１１の端部と一致或いはそれらの間になっていれば被検査基板１０１を使用可能と判定する。測定画像の欠陥候補が測定パターン１４の４隅付近に生じた場合、かかるＡの状態の場合には、測定画像の欠陥候補の画素値がメイン参照画像の画素値とサブ参照画像の画素値との間になる。言い換えれば、補助無設計パターン画像の画素値と補助有設計パターン画像の画素値とを含んだこれらの画像の間の画素値になる。一方、測定パターン１４の４隅の部分１３の形状が、補助パターン１１よりも出っ張り部分が大きい場合（Ｂ）には、測定画像の欠陥候補の画素値がメイン参照画像の画素値とサブ参照画像の画素値とのいずれよりも大きい値となる。言い換えれば、補助無設計パターン画像の画素値と補助有設計パターン画像の画素値とのいずれよりも大きな値となる。測定パターン１４の４隅の部分１３の形状が、設計パターン１０より角部が丸まって小さくなる場合（Ｃ）には、測定画像の欠陥候補の画素値がメイン参照画像の画素値とサブ参照画像の画素値とのいずれよりも小さい値となる。

なお、測定画像の欠陥候補が測定パターン１４の４隅付近（補助パターン１１が形成された位置付近）とは無関係な画素に生じた場合、通常、補助無設計パターン画像の画素値と補助有設計パターン画像の画素値とが同じ値になるので、測定パターン１４の端部よりも凸になれば、欠陥候補の画素値は補助無設計パターン画像の画素値と補助有設計パターン画像の画素値とのいずれよりも大きな値となる。逆に測定パターン１４の端部よりも凹になれば、欠陥候補の画素値は補助無設計パターン画像の画素値と補助有設計パターン画像の画素値とのいずれよりも小さい値となる。よって、測定パターン１４の４隅の形状の判定基準を用いて同様に判定しても何ら支障はない結果となる。判定結果は、記憶装置１０９、モニタ１１７、メモリ１１８、或いはプリンタ１１９より出力されればよい。

以上のように、実施の形態１によれば、補助パターンに起因した欠陥としなくても済むはずの部分を欠陥として検出してしまうことを低減できる。

実施の形態２．
実施の形態１では、測定パターン１４の４隅の形状の端部が、設計パターン１０の４隅の端部と補助パターン１１の端部と一致或いはそれらの間にあれば欠陥ではないと判定する場合を説明した。但し、判定の仕方はこれに限るものではない。実施の形態２では、比較する場合の判定閾値を可変にする場合について説明する。実施の形態２における検査装置１００の構成は、図１と同様である。また、実施の形態２におけるパターン検査方法のフローチャートは図８と同様である。以下、特に説明する点以外の内容は実施の形態１と同様である。

補助無設計パターンデータ入力工程（Ｓ１０２）から比較工程（Ｓ１３０）までの各工程の内容は実施の形態１と同様である。

図１２は、実施の形態２における判定回路の内部構成を示す図である。図１２において、判定回路１４０内には、磁気ディスク装置等の記憶装置６０，６１，６２，６３，６７、差分画像作成部６６、及び判定部６８が配置される。差分画像作成部６６、及び判定部６８といった各「〜部」は、処理回路を含み、その処理回路には、電気回路、コンピュータ、プロセッサ、回路基板、量子回路、或いは、半導体装置等が含まれる。また、各「〜部」は、共通する処理回路（同じ処理回路）を用いてもよい。或いは、異なる処理回路（別々の処理回路）を用いても良い。差分画像作成部６６、及び判定部６８に必要な入力データ或いは演算された結果はその都度メモリ１１８或いは判定回路１４０内の図示しないメモリに記憶される。

判定工程（Ｓ１３２）として、まず、差分画像作成部６６は、画素毎に補助有設計パターン画像（第２の設計パターン画像）の値から補助無設計パターン画像（第１の設計パターン画像）の値を差し引いた差分値によって定義される差分画像を作成する。差分画像は、記憶装置６７に格納される。

図１３は、実施の形態２における補助無設計パターンと補助有設計パターンと差分画像パターンとの一例を示す図である。図１３（ａ）に示す矩形状の補助無設計パターン１０（元々の設計パターン）の４隅の角部に図１３（ｂ）に示すＯＰＣ用の補助パターン１１を配置することで、図１３（ｂ）に示すように補助有設計パターン１２が形成される。補助有設計パターン１２の画像から補助無設計パターン１０の画像を差し引くと、図１３（ｃ）に示すように補助パターンとして追加された部分１５が差分画像として残る。実施の形態２では、測定パターン１４の４隅の部分１３がかかる差分画像として残る部分１５内にある（部分１５と重なる）場合に判定閾値を緩める。

次に、判定部６８は、欠陥候補となった画素が差分画像に画像が残る画素かどうか、言い換えれば、有限値の画素値が定義される画素かどうかを判定する。そして、判定部６８は、欠陥候補となった画素が差分画像に画像が残る画素の場合に、比較回路１０８で使用した判定閾値Ｔｈ（第１の判定閾値）よりも緩めた判定閾値Ｔｈ’（第２の判定閾値）を用いて、欠陥候補となった画素についてメイン参照画像と測定画像（２次電子画像）とを再比較することによって当該欠陥候補が欠陥かどうかを判定する。例えば、比較回路１０８で使用した判定閾値の８０％まで緩めた判定閾値（第２の判定閾値）を用いると好適である。判定閾値を緩めてもなお許容範囲から外れる場合には欠陥と判定する。なお、そもそも差分画像として残る部分１５から外れる欠陥候補については、そのまま欠陥とすればよい。判定結果は、記憶装置１０９、モニタ１１７、メモリ１１８、或いはプリンタ１１９より出力されればよい。

以上のように、実施の形態２によれば、差分画像として残る部分１５については、判定閾値を緩めることで、補助パターンに起因した欠陥としなくても済むはずの部分を欠陥として検出してしまうことを低減できる。

実施の形態３．
実施の形態２では、差分画像内の領域（画素）について、元々の設計パターンのサイズと付加する補助パターンのサイズとに関わりなく判定閾値を一律に緩める場合について説明した。但し、これに限るものではない。実施の形態３では、元々の設計パターンのサイズと付加する補助パターンのサイズに応じて閾値を可変にする場合について説明する。実施の形態３における検査装置１００の構成は、図１と同様である。また、実施の形態３におけるパターン検査方法のフローチャートは図８と同様である。以下、特に説明する点以外の内容は実施の形態１と同様である。

補助無設計パターンデータ入力工程（Ｓ１０２）から比較工程（Ｓ１３０）までの各工程の内容は実施の形態１と同様である。

但し、実施の形態３では、メイン参照画像作成工程（Ｓ１０８）において、展開回路１１１によって２値ないしは多値のイメージデータに変換されたイメージデータ（メイン参照画像（フィルタ前））を参照回路１１２に出力すると共に、判定回路１４０に出力する。同様に、サブ参照画像作成工程（Ｓ１１０）において、展開回路１１１によって２値ないしは多値のイメージデータに変換されたイメージデータ（サブ参照画像（フィルタ前））を参照回路１１２に出力すると共に、判定回路１４０に出力する。

図１４は、実施の形態３における判定回路の内部構成を示す図である。図１４において、判定回路１４０内に、磁気ディスク装置等の記憶装置７０，７２、寸法演算部７４、寸法比演算部７６、及び閾値演算部７８を追加した点以外は、図１２と同様である。差分画像作成部６６、判定部６８、寸法演算部７４、寸法比演算部７６、及び閾値演算部７８といった各「〜部」は、処理回路を含み、その処理回路には、電気回路、コンピュータ、プロセッサ、回路基板、量子回路、或いは、半導体装置等が含まれる。また、各「〜部」は、共通する処理回路（同じ処理回路）を用いてもよい。或いは、異なる処理回路（別々の処理回路）を用いても良い。差分画像作成部６６、判定部６８、寸法演算部７４、寸法比演算部７６、及び閾値演算部７８に必要な入力データ或いは演算された結果はその都度メモリ１１８或いは判定回路１４０内の図示しないメモリに記憶される。

判定回路１４０に入力されたサブ参照画像（フィルタ前）は、記憶装置７０に格納される。メイン参照画像（フィルタ前）は、記憶装置７２に格納される。

判定工程（Ｓ１３２）として、差分画像作成部６６によって、差分画像が作成され、差分画像が記憶装置６７に格納される点は実施の形態２と同様である。

実施の形態３における判定工程（Ｓ１３２）では、さらに、寸法演算部７４が記憶装置７０からサブ参照画像（フィルタ前）を読み出し、サブ参照画像（フィルタ前）内の各図形パターンの寸法を演算する。同様に、記憶装置７２からメイン参照画像（フィルタ前）を読み出し、メイン参照画像（フィルタ前）内の各図形パターンの寸法を演算する。参照回路１１２でフィルタ処理を行う前の画像を用いることで設計寸法に近い寸法を演算できる。

図１５は、実施の形態３における補助無設計パターンと補助有設計パターンと測定パターンとの一例を示す図である。図１５（ａ）に示す矩形状の補助無設計パターン１０（元々の設計パターン）の４隅の角部に図１５（ｂ）に示すＯＰＣ用の補助パターン１１を配置することで、図１５（ｂ）に示すように補助有設計パターン１２が形成される。かかる補助無設計パターン１０を展開回路１１１で画像展開することで、参照回路１１２によるフィルタ処理前であれば、補助無設計パターン画像は、補助無設計パターン１０と同様の形状になる。同様に、補助有設計パターン１２を展開回路１１１で画像展開することで、参照回路１１２によるフィルタ処理前であれば、補助有設計パターン画像は、補助有設計パターン１２と同様の形状になる。メイン参照画像（フィルタ前）とサブ参照画像（フィルタ前）との一方は、補助無設計パターン画像であり、他方は補助有設計パターン画像である。寸法演算部７４は、無設計パターン画像（元々の設計パターン）の寸法を演算することで、図１５（ｃ）に示すように、補助無設計パターン画像（元々の設計パターン）のｘ方向寸法（Ｘ２）及びｙ方向寸法（Ｙ２）が演算できる。さらに、補助有設計パターン画像のｘ方向寸法及びｙ方向寸法を演算し、補助有設計パターン画像のｘ方向寸法から補助無設計パターン画像（元々の設計パターン）のｘ方向寸法を差し引くことで図１５（ｃ）に示すように、補助有設計パターン画像のうちの補助パターン１１部分のｘ方向寸法（Ｘ１）を演算できる。同様に、補助有設計パターン画像のｙ方向寸法から補助無設計パターン画像（元々の設計パターン）のｙ方向寸法を差し引くことで図１５（ｃ）に示すように、補助有設計パターン画像のうちの補助パターン１１部分のｙ方向寸法（Ｙ１）を演算できる。

次に、寸法比演算部７６は、補助パターン１１部分に対する元々の補助無設計パターン画像のｘ方向寸法の寸法比Ｘ１／Ｘ２とｙ方向寸法の寸法比Ｙ１／Ｙ２とを演算する。

次に、閾値演算部７８は、補助有設計パターン画像（第２の設計パターン画像）（メイン参照画像（フィルタ前）とサブ参照画像（フィルタ前）との一方）を用いて得られるパターン寸法から補助無設計パターン画像（第１の設計パターン画像）（メイン参照画像（フィルタ前）とサブ参照画像（フィルタ前）との他方）を用いて得られるパターン寸法を差し引いた差分値（Ｘ１，Ｙ１）を、補助無設計パターン画像を用いて得られるパターン寸法（Ｘ２，Ｙ２）で割った比（Ｘ１／Ｘ２，Ｙ１／Ｙ２）を用いて比較回路１０８で使用する判定閾値Ｔｈ（第１の判定閾値）を補正した判定閾値Ｔｈ”（第２の判定閾値）を演算する。

そこで、閾値演算部７８は、Ｘ１／Ｘ２に定数１を加算した値に比較回路１０８で使用する判定閾値Ｔｈ（第１の判定閾値）を乗じた値をｘ方向の判定閾値Ｔｈ”（＝（Ｘ１／Ｘ２＋１）・Ｔｈ）（式（１−１））として演算する。同様に、Ｙ１／Ｙ２に定数１を加算した値に比較回路１０８で使用する判定閾値Ｔｈ（第１の判定閾値）を乗じた値をｙ方向の判定閾値Ｔｈ”（＝（Ｙ１／Ｙ２＋１）・Ｔｈ）（式（１−２））として演算する。これにより、元々の設計パターンのサイズと付加する補助パターンのサイズに応じて可変する、比較回路１０８で使用する判定閾値Ｔｈよりも緩い判定閾値Ｔｈ”（第２の判定閾値）を得ることができる。

次に、判定部６８は、欠陥候補となった画素が差分画像に画像が残る画素かどうか、言い換えれば、有限値の画素値が定義される画素かどうかを判定する。そして、判定部６８は、欠陥候補となった画素が差分画像に画像が残る画素の場合に、比較回路１０８で使用した判定閾値Ｔｈ（第１の判定閾値）よりも緩めた判定閾値Ｔｈ”（第２の判定閾値）を用いて、欠陥候補となった画素についてメイン参照画像と測定画像（２次電子画像）とを再比較することによって当該欠陥候補が欠陥かどうかを判定する。実施の形態３では、比較回路１０８で使用した判定閾値Ｔｈを補助パターンに対する設計パターンの寸法比に応じて緩めた判定閾値Ｔｈ”（第２の判定閾値）を用いる。判定閾値を緩めてもなお許容範囲から外れる場合には欠陥と判定する。なお、図１５（ｃ）に示すように、そもそも差分画像として残る部分１５から外れる欠陥候補については、そのまま欠陥（ＮＧ）とすればよい。さらに、実施の形態３では、あえて、ｘ方向の判定閾値Ｔｈ”とｙ方向の判定閾値Ｔｈ”とを別々に演算することで、ｘ，ｙ方向の一方で判定ＯＫになった場合も他方で判定ＮＧになれば、欠陥を排除できる。判定結果は、記憶装置１０９、モニタ１１７、メモリ１１８、或いはプリンタ１１９より出力されればよい。

以上のように、実施の形態３によれば、差分画像として残る部分１５については、補助パターンに対する設計パターンの寸法比に応じて判定閾値を緩めることで、補助パターンに起因した欠陥としなくても済むはずの部分を欠陥として検出してしまうことを高精度に低減できる。

以上の説明において、一連の「〜回路」は、処理回路を含み、その処理回路には、電気回路、コンピュータ、プロセッサ、回路基板、量子回路、或いは、半導体装置等が含まれる。また、各「〜回路」は、共通する処理回路（同じ処理回路）を用いてもよい。或いは、異なる処理回路（別々の処理回路）を用いても良い。プロセッサ等を実行させるプログラムは、磁気ディスク装置、磁気テープ装置、ＦＤ、或いはＲＯＭ（リードオンリメモリ）等の記録媒体に記録されればよい。例えば、位置回路１０７、比較回路１０８、展開回路１１１、参照回路１１２、判定回路１４０等は、上述した少なくとも１つの処理回路で構成されても良い。

以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、上述した実施の形態１では、サブ参照画像について、欠陥候補となった画素以外の領域についても作成する場合を説明したが、これに限るものではない。サブ参照画像については、欠陥候補（或いはその周辺画素を含む）となった画素について作成し、その他については作成せずに省略してもよい。また、上述した実施の形態１では、実施の形態２において説明した差分画像を作成していないが、作成しても良い。そして、欠陥候補が差分画像で有限値の画素値を有する画素かどうかを判定し、差分画像の有限値の画素値を有する画素で生じた場合に、判定条件に沿って欠陥かどうかを判定し、欠陥候補が差分画像の有限値の画素値を有する画素ではない場合、通常通り、欠陥と判定するように構成しても良い。差分画像を作成することで、欠陥候補が差分画像の有限値の画素値から外れる場合に演算処理を省略できるので、差分画像を作成しない場合よりも演算時間を短縮できる。

また、検査装置１００は、マスク基板を被検査基板１０１とする専用機であっても良い。或いは、検査装置１００は、半導体基板を被検査基板１０１とする専用機であっても良い。いずれにしても、補助パターンの有無を別にする両設計パターンを入力し、画像展開する点、及び一方の設計画像をメイン参照画像に他方をサブ参照画像にする点は同様である。或いは、検査装置１００は、被検査基板１０１として、マスク基板と半導体基板との両方に対応可能であっても良い。半導体基板に形成されるパターンは、マスク基板に形成されるマスクパターンを縮小露光するためサイズが小さくなるが、パターン検査する場合には、被検査基板１０１にどちらの基板を用いるかに応じて、測定画像の測定倍率を調整すればよい。例えば、検査画素のサイズを調整すればよい。検査画素のサイズを測定画素３６よりも大きくする場合には、検査画素内の複数の測定画素３６の画素値の統計値（例えば平均値）を当該検査画素の画素値とすればよい。或いは検出器２２２とは異なる解像度の検出器を別途配置して、被検査基板１０１の種別に応じて使い分けても良い。

また、装置構成や制御手法等、本発明の説明に直接必要しない部分等については記載を省略したが、必要とされる装置構成や制御手法を適宜選択して用いることができる。

その他、本発明の要素を具備し、当業者が適宜設計変更しうる全てのパターン検査方法及びパターン検査装置は、本発明の範囲に包含される。

１０ 補助無設計パターン
１１ 補助パターン
１２ 補助有設計パターン
１３，１５ 部分
１４ 測定パターン
２０ マルチビーム
２２ 穴
２４，２６ 電極
２５ 通過孔
２８ 画素
２９ グリッド
３０ 検査領域
３２ ストライプ領域
３３ 単位検査領域
３４ 照射領域
３６ 画素
４１ 制御回路
４７ 個別ブランキング機構
５０，５２，５５，５９ 記憶装置
５４ フレーム分割部
５６ 位置合わせ部
５８ 比較部
６０，６１，６２，６３，６７ 記憶装置
６６ 差分画像作成部
６８ 判定部
７０，７２ 記憶装置
７４ 寸法演算部
７６ 寸法比演算部
７８ 閾値演算部
１００ 検査装置
１０１ 基板
１０２ 電子ビームカラム
１０３ 検査室
１０６ 検出回路
１０７ 位置回路
１０８ 比較回路
１０９ 記憶装置
１１０ 制御計算機
１１１ 展開回路
１１２ 参照回路
１１４ ステージ制御回路
１１７ モニタ
１１８ メモリ
１１９ プリンタ
１２０ バス
１２２ レーザ測長システム
１２３ ストライプパターンメモリ
１２４ レンズ制御回路
１２６ ブランキング制御回路
１２８ 偏向制御回路
１４０ 判定回路
１５０ 測定画像取得部
１６０ 制御系回路
２００ 電子ビーム
２０１ 電子銃
２０２ 照明レンズ
２０３ 成形アパーチャアレイ基板
２０４ ブランキングアパーチャアレイ機構
２０５ 縮小レンズ
２０６ 制限アパーチャ部材
２０７ 対物レンズ
２０８ 偏向器
２１６ ミラー
２２２ 検出器
３００ ２次電子
３３０ 検査領域
３３２ チップ

Claims (7)

1. 被検査基板に形成されたパターンの測定画像を取得する測定画像取得部と、
   第１の設計パターンが定義された第１の設計パターンデータと、前記第１の設計パターンを補助する補助パターンが前記第１の設計パターンにさらに追加された第２の設計パターンが定義された第２の設計パターンデータと、を記憶する記憶装置と、
   前記第１の設計パターンを画像展開して画素データによって定義される第１の設計パターン画像を作成すると共に、前記第２の設計パターンを画像展開して画素データによって定義される第２の設計パターン画像を作成する設計パターン画像作成部と、
   前記第１と第２の設計パターン画像のうち、予め設定された一方の設計パターン画像をメイン参照画像として用いて、前記メイン参照画像と前記測定画像とを画素毎に比較して、欠陥候補を検出する比較部と、
   前記第１と第２の設計パターン画像のうち、予め設定された他方の設計パターン画像をサブ参照画像として用いて得られる判定条件を用いて、前記欠陥候補が欠陥かどうかを判定する判定部と、
   を備えたことを特徴とするパターン検査装置。
2. 前記被検査基板として、前記第２の設計パターンに基づいて前記パターンが形成されたマスク基板を用いる場合に、前記第２の設計パターン画像を前記メイン参照画像として用いることを特徴とする請求項１記載のパターン検査装置。
3. 前記被検査基板として、前記第２の設計パターンに基づいてマスク基板に形成されたマスクパターンが転写された基板を用いる場合に、前記第１の設計パターン画像を前記メイン参照画像として用いることを特徴とする請求項１記載のパターン検査装置。
4. 前記判定部は、前記欠陥候補の画素値が前記メイン参照画像の画素値と前記サブ参照画像の画素値との間から外れる値である場合に前記欠陥候補を欠陥と判定することを特徴とする請求項１〜３いずれか記載のパターン検査装置。
5. 画素毎に前記第２の設計パターン画像の値から前記第１の設計パターン画像の値を差し引いた差分値によって定義される差分画像を作成する差分画像作成部をさらに備え、
   前記比較部は、第１の判定閾値を用いて前記メイン参照画像と前記測定画像とを比較し、
   前記判定部は、前記欠陥候補となった画素が前記差分画像に画像が残る画素の場合に、前記第１の判定閾値よりも緩めた第２の判定閾値を用いて、前記欠陥候補となった画素について前記メイン参照画像と前記測定画像とを再比較することによって当該欠陥候補が欠陥かどうかを判定することを特徴とする請求項１〜３いずれか記載のパターン検査装置。
6. 前記比較部は、第１の判定閾値を用いて前記メイン参照画像と前記測定画像とを比較し、
   前記第２の設計パターン画像を用いて得られるパターン寸法から前記第１の設計パターン画像を用いて得られるパターン寸法を差し引いた差分値を前記第１の設計パターン画像を用いて得られるパターン寸法で割った比を用いて前記第１の判定閾値を補正した第２の判定閾値を演算する補正部をさらに備え、
   前記判定部は、前記第２の判定閾値を用いて、前記欠陥候補となった画素について前記メイン参照画像と前記測定画像とを再比較することによって当該欠陥候補が欠陥かどうかを判定することを特徴とする請求項１〜３いずれか記載のパターン検査装置。
7. 被検査基板に形成されたパターンの測定画像を取得する工程と、
   第１の設計パターンが定義された第１の設計パターンデータと、前記第１の設計パターンを補助する補助パターンが前記第１の設計パターンにさらに追加された第２の設計パターンが定義された第２の設計パターンデータと、記憶装置に記憶する工程と、
   前記第１の設計パターンを画像展開して画素データによって定義される第１の設計パターン画像を作成する工程と、
   前記第２の設計パターンを画像展開して画素データによって定義される第２の設計パターン画像を作成する工程と、
   前記第１と第２の設計パターン画像のうち、予め設定された一方の設計パターン画像をメイン参照画像として用いて、前記メイン参照画像と前記測定画像とを画素毎に比較して、欠陥候補を検出する工程と、
   前記第１と第２の設計パターン画像のうち、予め設定された他方の設計パターン画像をサブ参照画像として用いて得られる判定条件を用いて、前記欠陥候補が欠陥かどうかを判定する工程と、
   を備えたことを特徴とするパターン検査方法。

Images