JP4671426B2 - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP4671426B2
JP4671426B2 JP2006051336A JP2006051336A JP4671426B2 JP 4671426 B2 JP4671426 B2 JP 4671426B2 JP 2006051336 A JP2006051336 A JP 2006051336A JP 2006051336 A JP2006051336 A JP 2006051336A JP 4671426 B2 JP4671426 B2 JP 4671426B2
Authority
JP
Japan
Prior art keywords
land
electronic circuit
circuit board
solder
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006051336A
Other languages
English (en)
Other versions
JP2007234680A (ja
Inventor
淳一 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006051336A priority Critical patent/JP4671426B2/ja
Publication of JP2007234680A publication Critical patent/JP2007234680A/ja
Application granted granted Critical
Publication of JP4671426B2 publication Critical patent/JP4671426B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、リード線を有する電子部品等が実装される電子回路基板、及びこのような電子回路基板を備える電子機器に関するものである。
従来において、スルーホールの開口部の周縁に形成される円環部分と、この円環部分の外周上の一ヶ所から半径外方に伸びるよう形成された延伸部とによって構成されるランドを有している電子回路基板があった(例えば、特許文献1参照)。
上記特許文献1に係る電子回路基板上に実装される電子部品のリード線は、電子回路基板における上記ランドが設けられた面とは反対の面の側から、スルーホール内に挿入される。そして、スルーホールを通り抜けて、ランド側の面上に突出した電子部品のリード線の先端部は、ランドの延伸部の伸びる方向に折曲げられ、延伸部に沿って半田付けされる。これにより、上記特許文献1に係る電子回路基板は、電子部品のリード線とランドとの間の接合強度が向上するようになっていた。
また、上記特許文献1に係るランドとは異なる他の電子回路基板として、この電子回路基板に設けられたランドの形状が、スルーホールの開口部の周縁に形成される円環部分と、この円環部分の外周から半径外方に伸びるように形成される複数の延伸部により、構成されているものがあった(例えば、特許文献2参照)。
上記特許文献2に係る電子回路基板において、スルーホールを通って上記ランド側の面から突出する電子部品のリード線は、折り曲げない状態のままで半田付けされる。ランド上において固化した半田は、リード線のランド上から突出する長さ部分を軸として略円錐形状に形成されると共に、その傾斜面上に、前記延伸部の伸びる方向と同じ方向に伸びる複数本のリブが形成されるようになる。これにより、上記特許文献2に係る電子回路基板は、電子部品のリード線とランドとの間の接合強度が向上するようになっていた。
特開2001−135923号公報 特開2004−63864号公報
しかしながら、前記特許文献1及び2に係るランドのそれぞれは、これらのランドに半田付けされる電子部品のリード線各個との間で、互いの接合強度が向上するようにはなっていたが、複数のリード線を有する1つの電子部品全体に対しては、接合強度を効果的に向上させることはできないという問題があった。
そこで本発明は、上記問題点に鑑みて、複数のリード線を有する電子部品を実装したときに、この電子部品全体との半田接合の強度を効果的に向上させることができるランドを有する電子回路基板、及びこのような電子回路基板を備える電子機器を提供することを課題とするものである。
上記課題を解決するために本発明は、
第1ランド、及び当該第1ランドと電気的に独立すると共に、それぞれがスルーホールを備えた複数の第2ランドを備え前記複数の第2ランドは、それぞれが前記第1ランドの周囲に配置されると共に、前記第1ランドにつながることなく前記それぞれのスルーホールから前記第1ランドに向けて延在される延在部を有して形成されている電子回路基板と、
前記第1ランドにて半田により接続される第1端子、及び前記複数の第2ランドのそれぞれに半田により接続される複数の第2端子を有するプラグ部品と、を備え、
前記複数の第2端子は、それぞれ第1端子から離間するよう形成される基端部と、当該基端部から延在された先端部とを有し、
前記第2ランドの延在部と前記複数の第2端子の前記基端部とが、半田にて接続されると共に、前記第2ランドのスルーホールと前記複数の第2端子の前記先端部とが、半田にて接続されることを特徴とするものである。
また、本発明による電子機器は、前記第1ランドが、前記複数の第2ランドを結んで形成される領域の内側に配されていることを特徴とするものである。
また、本発明による電子機器は、前記延在部が、前記第2ランドの各位置間の中心
位置に向けて延在されることを特徴とするものである。
また、本発明による電子機器は、
前記電子回路基板は、信号ライン及び基準電位ラインを有し、
前記第1ランドは前記信号ラインに回路接続され、前記第2ランドは前記基準電位ラインに回路接続されていることを特徴とするものである。
また、本発明による電子機器は、前記プラグ部品が、シールドケーブルの接続されるコネクタが連結されるプラグであることを特徴とするものである。
このような本発明の電子回路基板及び電子機器によれば、複数のリード線を有する電子部品を当該電子回路基板に実装したときに、この電子部品全体と電子回路基板との半田接合の強度を効果的に向上させることができる。
以下、本発明に係る電子回路基板及び電子機器の実施の形態について、図面に基づいて具体的に説明する。
図1ないし図7は、本発明の第1の実施の形態に係る電子回路基板2、及びこのような電子回路基板2を備える電子機器1について説明するために参照する図である。
本発明の第1の実施の形態に係る電子機器1は、図1に示すような電子回路基板2を備えている。この電子回路基板2上には、内部空間を有する蓋上のシールドケース3、プラグ部品4(電子部品に相当)、及び外部電源からの給電および外部との信号送受など行なうパラレルケーブル用コネクタ5、並びに不図示の電子部品等が実装されている。
また、電子回路基板2上におけるシールドケース3内には、CPUのような中央演算処理を行なう集積回路等が実装されており、シールドケース3外からのノイズの影響を受けないようになっている。また、図示しないが、電子回路基板2上には、信号ラインや基準電位等の複数の配線パターンが印刷されており、不図示の外部電源から電力供給を受けており、基準電位ラインを有する。
図2は、本発明の第1の実施の形態に係る電子回路基板2の一部領域を示す平面図であり、プラグ部品4が実装される領域を示すものである。この電子回路基板2上には、第1ランド6、及びこの第1ランド6を中心として周囲に配置されると共に、第1ランド6に向けて延在される延在部8aを有するように形成された4つの第2ランド8が形成されている。
第1ランド6は、互いに隣合う第2ランド8同士を仮想線(不図示)で結んで形成される領域の内側に配されている。
このような第1ランド6、及び第2ランド8は、図3に示すように、電子回路基板2中における絶縁基板10の一方の面である、第1面10a上に形成されたものである。また、この絶縁基板10における第1面10aとは反対側の第2面10b上であって、第1面10a側の第1ランド6に対応する位置には、第3ランド12が形成されており、また、第1面10a側の4つの第2ランド8のそれぞれに対応する位置には、第4ランド14が形成されている。
第2面10b側の第3ランド12及び第4ランド14の平面形状は、図示しないが、一般的な丸型又は角型の形状で形成されている。また、第3ランド12は、第2面10b上に形成された不図示の集積回路等につながる信号ラインの配線パターンに接続されており、第4ランド14は不図示の基準電位の配線パターンに接続されている。
また、第1面10a側の第1ランド6と第2面10b側の第3ランド12は、この第1ランド6と第3ランド12の両方の領域内を通って絶縁基板10を貫通すると共にその内壁にめっきを施した、スルーホール16を介して互いに導通接続されている。また、第1面10a側の第2ランド8と第2面10b側の第4ランド14も、スルーホール16と同様のスルーホール18を介して互いに導通接続されている。
また、電子回路基板2は、絶縁基板10の第1面10a上における、第1ランド6及び第2ランド8並びに図示しない他のランド等を除く、所定の領域が、耐熱性及び絶縁性を有し、半田が付かないようにするソルダレジスト20で覆われている。また、絶縁基板10の第2面10b上における、第3ランド12及び第4ランド並びに図示しない他のランド等を除く、所定の領域が、ソルダレジスト20と同様のソルダレジスト22で覆われている。
次に、図4は、電子回路基板2に取付けるプラグ部品4を示す側面図であり、図5はその下面図である。これら図4及び図5に示すように、プラグ部品4は、略円柱形状の本体部24、1本の第1リード線26(第1端子に相当)、及び4本の第2リード線28(第2端子に相当)を備えている。
第1リード線26は、図6,7に示すように、筒状の本体部24の内側に、絶縁体25を介して、本体部24の中心軸線上に真直ぐ伸びて、電子回路基板2側に突き出すように設けられている。第2リード線28のそれぞれは、図4,5に示すように、本体部24における第1リード線26が突き出す側の周縁部の4箇所から、その先端部が第1リード線26と平行方向に伸びるように設けられている。
すなわち、第2リード線28のそれぞれは、本体部24の長さ方向と直角に伸びる基端部28aと、この基端部28aと略直角方向に折曲げられて本体部24から離れる方向に伸びる先端部28bを有している。すなわち、第1リード線26から離間するよう形成された脚部を有する。
プラグ部品4は、その4本の第2リード線28が互いに導通しており、第1リード線26は、4本の第2リード線28とは絶縁されている(図6参照)。このプラグ部品4は、電子回路基板2に実装された後において、その本体部24に、図示しないシールドケーブル(基準電位の筒状部材の内側軸線部に制御電位が流れる心線が設けられた同軸ケーブル)の先端のコネクタが連結されることにより、そのシールドケーブルと電子回路基板2の導通部同士を回路接続するために用いられるものである。これにより、電子回路基板2には、この不図示のシールドケーブル、及びプラグ部品4を介して外部から信号入力されるようになっている。
電子回路基板2に対するプラグ部品4の半田付けは、この電子回路基板2上に取付けられる図示しない他の電子部品と一緒に、クリーム半田を用いるリフロー方式により、一括して行なわれる。クリーム半田は、図示しないが、絶縁基板10の第1面10a側の第1ランド6及び第2ランド8上に塗布される。
そして、プラグ部品4は、図6に示すように、絶縁基板10の第1面10a側から、第1リード線26が電子回路基板2のスルーホール16に挿入され、第2リード線28の先端部28bがスルーホール18に挿入されて取付けられる。
第1ランド6上に塗布した不図示のクリーム半田は、リフロー炉内において溶融し、毛管現象により、プラグ部品4の第1リード線26とスルーホール16の内面との間の隙間を通って、第2面10b上の第3ランド12まで回り込んでいく。
これにより、電子回路基板2がリフロー炉内から取出されて冷却されると、図7に示すように、プラグ部品4の第1リード線26は、第1ランド6、スルーホール16の内面、及び第3ランド12に対して、この第1ランド6上からスルーホール16内を通って第3ランド12上まで回り込んで一体的に固化した半田30を介して、半田接合されるようになる。
また、第2ランド8上に塗布した不図示のクリーム半田は、リフロー炉内で溶融し、毛管現象により、この第2ランド8の延在部8aと、プラグ部品4の第2リード線28における基端部28aとの間の隙間を伝って第2ランド8内を広がっていくと共に、第2リード線28の先端部28bとスルーホール18の内面との間の隙間を通って、第2面10b上の第4ランド14まで回り込んでいく。
これにより、プラグ部品4の第2リード線28は、延在部8aを含む第2ランド8、スルーホール18の内面、及び第4ランド14に対して、延在部8aを含む第2ランド8内で広がり、この第2ランド8上からスルーホール18内を通って、第4ランド14まで回り込んで一体的に固化した半田32を介して、半田接合されるようになる。
このような本実施の形態に係る電子回路基板2、及びこのような電子回路基板2を備える電子機器1によれば、プラグ部品4(電子部品)を当該電子回路基板2に実装したときに、このプラグ部品4の第2リード線28が、第2ランド8内におけるスルーホール18の開口部の円形の周縁部分だけでなく、第1ランド6に向かって長く延在する延在部8aの長さ方向においても半田接合されるため、個々の第2リード線28と電子回路基板2との間の接合強度を向上させると共に、このプラグ部品4全体と電子回路基板2との半田接合の強度をも効果的に向上させることができる。
例えば、プラグ部品4に連結される前記シールドケーブルが曲がるように撓んだ場合には、プラグ部品4にそれを傾けようとするモーメント荷重が加わることになるが、電子回路基板2は、第2ランド8がその延在部8aにおいても、プラグ部品4の第2リード線28と半田接合されているため、このようなモーメント荷重に対する電子回路基板2のプラグ部品4との接合強度が向上している。
次に、図8に基づいて、本発明の第2の実施の形態に係る電子回路基板40、及びこのような電子回路基板40を備える電子機器について説明する。図8に示す電子回路基板40は、前記第1の実施の形態に係る電子回路基板2と同様の部分には同じ符号を付して説明し、同様の構成についての重複する説明は省略するものとする。
本実施の形態に係る電子回路基板40は、第2ランド38の延在部38aが、第1ランド6側において、第1ランド6を囲む環状の配線パターン42に接続している。これにより、リフロー炉内で溶融した不図示のクリーム半田は、前記第1の実施の形態と同様に、第2ランド38からスルーホール18を通って図中裏側の第4ランド(不図示)まで回り込むようになると共に、第2ランド38内において延在部38a上を広がっていく半田が、この延在部38aから、さらに環状の配線パターン42の上にも回り込んでいくようになる。
このため、図示しないが、電子回路基板40に取付けられた図4,5に示すプラグ部品4は、図8に示す環状の配線パターン42と対向する本体部24の周縁部が、環状の配線パターン42の上に回り込んだ半田と接合するようになる。
このような本実施の形態に係る電子回路基板40、及びこのような電子回路基板40を備える電子機器によれば、前記第1の実施の形態と同様に、プラグ部品4(電子部品)を当該電子回路基板40に実装したときに、このプラグ部品4の第2リード線28が、第2ランド38内におけるスルーホール18の開口部の周縁部分だけでなく、延在部38aや配線パターン42においても半田接合されるため、個々の第2リード線28と電子回路基板40との間の接合強度を向上させると共に、このプラグ部品4全体と電子回路基板40との半田接合の強度を効果的に向上させることができる。
また、プラグ部品4における本体部24の第2リード線28側の周縁部が、環状の配線パターン42に対して半田接合されるため、プラグ部品4全体と電子回路基板40との半田接合の強度をさらに向上させることができる。
なお、前記第1の実施の形態に係る電子回路基板2において、第2ランド8の延在部8aは、第1ランド6に向かって伸びる方向と直角方向の幅寸法が、第1ランド6側に近付くにしたがって小さくなっていくような先細りの形状になっていたが、第2ランド8の延在部8aの形状は、このような形状に制限されない。例えば、第2ランド8の延在部8aは、その幅寸法がほぼ一定であるように形成されていてもよい。
また、前記第1の実施の形態に係る電子回路基板2において、第2ランド8の延在部8aは、第1ランド6に向かって伸びる長さ方向の中間位置に、幅寸法が小さくなるようなくびれが設けられていてもよい。延在部8aに、このようなくびれを設ける場合には、このくびれの大きさ等を調節することにより、リフロー炉内において、このくびれから第1ランド6側の部分に流れていく半田の量を調節することができる。
さらに、前記第1の実施の形態に係る電子回路基板2においては、延在部8aと第2ランド8の特にスルーホール18との間に、わずかであればレジストを残して障壁を設けても良い。この場合、第2ランド8は、延在部8a側の部分と、スルーホール18側の部分とが、レジストの障壁により表面上連続しなくなるが、リフロー炉中で溶解したクリーム半田は、第2リード線28の基端部28aと、電子回路基板2の第1面10a側の面との間の空隙において生じる毛管現象により、このようなレジストの障壁を乗越えて繋がるようになる。
このようなレジストの障壁により、このレジストの障壁を乗越えて、第2ランド8のスルーホール18側の部分から延在部8a側の部分に流れ込むクリーム半田の量(クリーム半田がスルーホール18側の部分に塗布されていた場合)、又は延在部8a側の部分からスルーホール18側の部分に流れ込むクリーム半田の量(クリーム半田が延在部8a側の部分に塗布されていた場合)を調節することができる。なお、レジストの障壁下にて、第2ランド8は、延在部8aとスルーホール18側の部分とが繋がっていることが、強度上、導電性上好ましい。
また、前記第1及び第2の実施の形態に係る電子回路基板2,40において、第2ランド8,38は、各々が4つずつ設けられていたが、2つずつ若しくは3つずつ設けられていてもよく、また、5つ以上ずつ設けられていてもよい。
また、前記第1及び第2の実施の形態に係る電子回路基板2,40においては、第1ランド6が設けられるようになっていたが、例えば、非シールドケーブルを電子回路基板2,40上の第2ランド8,38とアース接続するだけであるような場合には、プラグ部品4の代わりに、このプラグ部品4における第1リード線26が設けられていないようなプラグ部品を用いると共に、電子回路基板2,40に第1ランド6を設けないようにしてもよい。
また、プラグ部品4における第2リード線28の先端部28bの長さを短く構成することにより、これを電子回路基板2,40に取付けたときに、先端部28bが、第4ランド14側に通り抜けないようにして、スルーホール18の中ほどに収まるようにしても良い。この場合、リフロー炉中で溶解したクリーム半田は、第2リード線28の先端部28bとスルーホール18内面との間における毛管現象によりスルーホール18内に入り込む際に、スルーホール18の中までで止まり、第4ランド14側に出てこない。
第2ランド8は、延在部8aが設けられていることにより、このような延在部8aが設けられていない通常のランドに比べて、十分な半田接合の強度が得られるため、上記のようにプラグ部品4における第2リード線28の先端部28bの長さを短く構成することにより、電子回路基板2,40が両面実装基板の場合において、第2面10b側の面においても別途、リフローを利用した部品の実装を施すことができるようにすることができる。
また、前記第1及び第2の実施の形態に係る電子回路基板2,40は、クリーム半田を用いるリフロー方式により半田付けが行なわれるようになっていたが、他の方式により半田付けを行なうようになっていてもよい。例えば、槽内で溶融した半田を上方に噴流させたところに、電子回路基板2,40の第2面10bを浸すフロー方式により、半田付けが行なわれるようになっていてもよい。また、半田ごてを用いて、手作業により半田付けが行なわれてもよい。
本発明の第1の実施の形態に係る電子回路基板2、シールドケース3、プラグ部品4、及びパラレルケーブル用コネクタ5を示す斜視図である。 本発明の第1の実施の形態に係る電子回路基板2の要部領域を示す平面図である。 図2に示す電子回路基板2のA―A線矢視の断面図である。 本発明の第1及び第2の実施の形態に係る電子回路基板2,40に取付けられるプラグ部品4の側面図である。 図4に示すプラグ部品4をその下方から見た下面図である。 図2に示す電子回路基板2のA―A線矢視の断面図であって、この電子回路基板2にプラグ部品4を取付けるための半田付けが行なわれる前の状態を示す図である。 図6に示す電子回路基板2に取付けられるプラグ部品4が半田付けされた状態を示す図である。 本発明の第2の実施の形態に係る電子回路基板40の要部領域を示す平面図である。
符号の説明
1 電子機器
2 電子回路基板
3 シールドケース
4 プラグ部品
5 パラレルケーブル用コネクタ
6 第1ランド
8 第2ランド
8a 延在部
10 絶縁基板
10a 第1面
10b 第2面
12 第3ランド
14 第4ランド
16,18 スルーホール
20,22 ソルダレジスト
24 本体部
25 絶縁体
26 第1リード線
28 第2リード線
28a 基端部
28b 先端部
30,32 半田
38 第2ランド
38a 延在部
40 電子回路基板
42 配線パターン

Claims (5)

  1. 第1ランド、及び当該第1ランドと電気的に独立すると共に、それぞれがスルーホールを備えた複数の第2ランドを備え前記複数の第2ランドは、それぞれが前記第1ランドの周囲に配置されると共に、前記第1ランドにつながることなく前記それぞれのスルーホールから前記第1ランドに向けて延在される延在部を有して形成されている電子回路基板と、
    前記第1ランドにて半田により接続される第1端子、及び前記複数の第2ランドのそれぞれに半田により接続される複数の第2端子を有するプラグ部品と、を備え、
    前記複数の第2端子は、それぞれ第1端子から離間するよう形成される基端部と、当該基端部から延在された先端部とを有し、
    前記第2ランドの延在部と前記複数の第2端子の前記基端部とが、半田にて接続されると共に、前記第2ランドのスルーホールと前記複数の第2端子の前記先端部とが、半田にて接続されることを特徴とする電子機器。
  2. 前記第1ランドは、前記複数の第2ランドを結んで形成される領域の内側に配されていることを特徴とする請求項1に記載の電子機器
  3. 前記延在部は、前記第2ランドの各位置間の中心位置に向けて延在されることを特徴とする請求項2に記載の電子機器
  4. 前記電子回路基板は、信号ライン及び基準電位ラインを有し、
    前記第1ランドは前記信号ラインに回路接続され、前記第2ランドは前記基準電位ラインに回路接続されていることを特徴とする請求項1ないし3のいずれかに記載の電子機器。
  5. 前記プラグ部品は、シールドケーブルの接続されるコネクタが連結されるプラグであることを特徴とする請求項4に記載の電子機器。
JP2006051336A 2006-02-27 2006-02-27 電子機器 Expired - Fee Related JP4671426B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006051336A JP4671426B2 (ja) 2006-02-27 2006-02-27 電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006051336A JP4671426B2 (ja) 2006-02-27 2006-02-27 電子機器

Publications (2)

Publication Number Publication Date
JP2007234680A JP2007234680A (ja) 2007-09-13
JP4671426B2 true JP4671426B2 (ja) 2011-04-20

Family

ID=38554996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006051336A Expired - Fee Related JP4671426B2 (ja) 2006-02-27 2006-02-27 電子機器

Country Status (1)

Country Link
JP (1) JP4671426B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0343741U (ja) * 1989-09-05 1991-04-24
JPH0577865U (ja) * 1992-03-23 1993-10-22 第一電子工業株式会社 同軸ケーブル端子
JPH06295757A (ja) * 1993-03-06 1994-10-21 Robert Bosch Gmbh 自動車の電子的な制御装置のための差込条片
JPH09321398A (ja) * 1996-05-31 1997-12-12 Oki Electric Ind Co Ltd プリント配線板及びプリント配線板特性測定方法
JPH11317265A (ja) * 1998-04-30 1999-11-16 Smk Corp プリント配線板実装構造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0343741U (ja) * 1989-09-05 1991-04-24
JPH0577865U (ja) * 1992-03-23 1993-10-22 第一電子工業株式会社 同軸ケーブル端子
JPH06295757A (ja) * 1993-03-06 1994-10-21 Robert Bosch Gmbh 自動車の電子的な制御装置のための差込条片
JPH09321398A (ja) * 1996-05-31 1997-12-12 Oki Electric Ind Co Ltd プリント配線板及びプリント配線板特性測定方法
JPH11317265A (ja) * 1998-04-30 1999-11-16 Smk Corp プリント配線板実装構造

Also Published As

Publication number Publication date
JP2007234680A (ja) 2007-09-13

Similar Documents

Publication Publication Date Title
JP4527646B2 (ja) 電子装置
JP4433058B2 (ja) 電子装置及びその製造方法
US20070080465A1 (en) Printed board, electronic board and electronic device
JP3826054B2 (ja) 基板側コネクタとシールドケーブル側コネクタとの接続構造
KR102024990B1 (ko) Smt-기반 구조물 및 dip-기반 구조물 모두를 포함하는 땜납 패드의 2개의 행을 가지는 pcb
JP2007234258A (ja) プリント基板ユニット
JP2009176893A (ja) プリント配線板
JP4671426B2 (ja) 電子機器
JP2008166471A (ja) 配線用基板
JP2009158586A (ja) 高周波回路ユニット
JP2007266178A (ja) プリント配線基板
JP2007194240A (ja) プリント基板および電子機器
JP2009141133A (ja) フレキシブル基板
JPH09153664A (ja) 大電流用基板
JP2008047605A (ja) プリント基板
WO2017211402A1 (en) An improved printed circuit board surface mount hole connection structure
JP6780781B2 (ja) 半導体装置
JP3906563B2 (ja) 表面実装モジュール
JP2513561Y2 (ja) 半田付け用ランド
JP5821085B2 (ja) 配線基板モジュールの製造方法
JP2007266110A (ja) プリント基板及び電子装置
JP6108102B2 (ja) 同軸コネクタ装置
JP3092973U (ja) 面実装型電子回路ユニット
JP2007059569A (ja) 電子制御装置
JP2019153553A (ja) 電子回路モジュール及び電子回路モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101022

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110117

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees