JP4662176B2 - Ｒｆ・パルスバイアスティー - Google Patents

Ｒｆ・パルスバイアスティー Download PDF

Info

Publication number
JP4662176B2
JP4662176B2 JP2006325792A JP2006325792A JP4662176B2 JP 4662176 B2 JP4662176 B2 JP 4662176B2 JP 2006325792 A JP2006325792 A JP 2006325792A JP 2006325792 A JP2006325792 A JP 2006325792A JP 4662176 B2 JP4662176 B2 JP 4662176B2
Authority
JP
Japan
Prior art keywords
pulse
smu
terminal
bias tee
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006325792A
Other languages
English (en)
Other versions
JP2007225594A (ja
Inventor
エヌ プロニン アレキサアンダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keithley Instruments LLC
Original Assignee
Keithley Instruments LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keithley Instruments LLC filed Critical Keithley Instruments LLC
Publication of JP2007225594A publication Critical patent/JP2007225594A/ja
Application granted granted Critical
Publication of JP4662176B2 publication Critical patent/JP4662176B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals

Description

本発明は、電子構成部分の試験に関し、特に、ＤＣ、ＲＦ及びパルス系の構成部分の試験に関するものである。
幾つかの必要な測定において、採用されるＤＣ及び／又はＲＦ信号の連続的な適用に耐えることができない装置がある。他の場合には、最低でも、信号が連続的にかけられると、試験中のデバイス（ＤＵＴ）の発熱を生じ、その結果、測定誤差が生ずる。この制限を克服するために、平均印加電力が許容範囲であるように信号をパルス化することが知られている。
ＤＵＴの同じノードでＲＦとＤＣの測定を行なう典型的な従来技術の解決方法においては、ＲＦとＤＣの試験測定を回路の内外に適当に切り替えるスイッチが試験回路に含まれている。高精度の測定では、これは、誤差及び／又は校正の困難性を生ずる。このことは、パルス化測定の場合には、更にひどくなる。
高精度DC試験信号は、典型的には、ソース測定ユニット（ＳＭＵ）と共に適用され／測定される。ＳＭＵは、電流又は電圧を非常に正確にソースすることができる。
本発明によるソース測定ユニット(ＳＭＵ)と共に用いられるＲＦ・パルスバイアスティーは、ＳＭＵソース端子と、ＳＭＵ測定端子と、出力端子と、ＳＭＵ測定端子と出力端子との間のＳＭＵ測定端子パルス／ＲＦ周波ブロックと、２つの端部ノードと中間ノードとを有し端部ノードがＳＭＵソース端子と出力端子との間に接続されているＳＭＵソース端子高周波ブロックと、ＲＦ入力端と、このＲＦ入力端と出力端子との間のパルス／ＤＣブロックと、パルス入力端と、パルス入力端と中間ノードとの間のＤＣブロックとを含んでいる。
図１を参照すると、パルス制御器１と、ＳＭＵ２と、ＲＦ機器３とがデバイスをテストするために備えられている。パルス制御器１は、所望のパルス繰返し速度と他のパルス特性とに相応して、ＲＦ・パルスバイアスティーのパルス入力端にパルスを供給する。ＳＭＵ２は、バイアスティー１０のソース端子と測定端子とにそれぞれ接続されたソース端子と測定端子とを有する。ＲＦ機器３は、バイアスティー１０のＲＦ入力端に接続されたＲＦ出力端を有する。バイアスティー１０は、ＤＵＴ９０に接続された出力端を有する。
このバイアスティー１０は、ＳＭＵ２からのＤＣをＲＦ機器３とパルス制御器１とから遮断する。バイアスティー１０は、ＲＦ機器３からのＲＦをＳＭＵ２とパルス制御器１とから遮断する。また、バイアスティー１０は、パルス制御器１からのパルス列をＳＭＵ２及びＲＦ機器３から遮断する。一方、バイアスティー１０は、入力信号のいずれをもＤＵＴ９０に印加するのを許す。試験制御器１１は、パルス制御器１とＳＭＵ２とＲＦ機器３との動作を制御する。
図２を参照すると、バイアスティー１０は、パルス化信号が通過する間、ＤＣがＳＭＵ端子３０、２４から入るのを阻止するＤＣブロック１２をパルス入力端１４に有する。バイアスティー１０は、また、出力端２０にＲＦ信号が通過する間、ＤＣがＳＭＵ端子から入るのを阻止し、パルスがパルス入力端１４から入るのを阻止するパルス／ＤＣブロック１６をＲＦ入力端１８に有する。
ＲＦ入力端１８からのＲＦとパルス入力端１４からのパルス列周波数コンテンツとの両方をブロックするのに好適なパルス／ＲＦブロック２２がＳＭＵ測定端子２４と出力端子２０との間に接続されている。
ＲＦ入力端１８からのＲＦとパルス入力端１４からのパルス列周波数コンテンツとの両方をブロックする高周波ブロック２８がＳＭＵソース端子３０と出力端子２０との間に接続されている。更に、この高周波ブロック２８は、信号間の位相の同期を維持しつつパルス周波数がＳＭＵソース端子３０からブロックするＤＣブロック１２に接続された中間ノード３２を有する。純粋な効果は、所望の位置への信号の隔離だけではなく、重要な高調波抹消にもあり、性能を更に改善している。
図３を参照すると、バイアスティー１０の特定の例が示され、この例において、Ｃ１＝１０ｐＦ、Ｃ２＝１００ｎＦ、Ｃ３＝１０ｐＦ、Ｃ４＝１００ｎＦ、Ｃ５＝１００ｎＦ、Ｌ１＝６０ｎＨ、Ｌ２＝０．１ｍＨ、Ｌ３＝０．１ｍＨ、Ｌ４＝５μＨ、Ｒ１＝５０オームである。Ｒ１とＣ３の組み合わせは、パルス５０オームの終端を形成してパルス性能を改善し、また反射や、回路のＤＣ及びＲＦ部分へのパルスの漏れを回避している。この例は、同じ試験ピンを用いてパルスＩ−Ｖ及びＲＦ性能測定を行うのに適している。
この開示は、例示的であり、この開示に含まれている教示の公正な範囲から逸脱せずに細部を付加し、改変し或いは除去することによって種々の変更をなし得ることは明らかである。従って、本発明は、請求項が必然的に限定されるという範囲を除いて、本発明は、この開示の特定の詳細な事項に限定されるものではない。
試験回路における本発明によるＲＦ・パルスバイアスティーの一例のブロック図である。 本発明によるＲＦ・パルスバイアスティーのブロック図である。 本発明によるＲＦ・パルスバイアスティーの一例の系統図である。
符号の説明
１ パルス制御器
２ ＳＭＵ
３ ＲＦ機器
１０ バイアスティー
１１ 試験制御器
１４ パルス入力端
１６ パルス／Ｄｃブロック
１８ ＲＦ入力端
２０ 出力端
２２ パルス／ＲＦブロック
２４ 測定端子
２８ 高周波ブロック
３０ ソース端子
３２ 中間ノード

Claims (5)

  1. ソース測定ユニット(ＳＭＵ)と共に用いられるＲＦ・パルスバイアスティーにおいて、ＳＭＵソース端子と、ＳＭＵ測定端子と、出力端子と、前記ＳＭＵ測定端子と前記出力端子との間のＳＭＵ測定端子パルス／ＲＦ周波ブロックと、２つの端部ノードと中間ノードとを有し前記端部ノードが前記ＳＭＵソース端子と前記出力端子との間に接続されているＳＭＵソース端子高周波ブロックと、ＲＦ入力端と、前記ＲＦ入力端と前記出力端子との間のパルス／ＤＣブロックと、パルス入力端と、前記パルス入力端と前記中間接続点との間のＤＣブロックとを含むＲＦ・パルスバイアスティー。
  2. 請求項１に記載のバイアスティーであって、前記ＤＣブロックは、直列キャパシタンスを含むバイアスティー。
  3. 請求項１に記載のバイアスティーであって、前記パルス／ＤＣブロックは、直列キャパシタンスを含むバイアスティー。
  4. 請求項１に記載のバイアスティーであって、前記ＳＭＵ測定端子パルス／ＲＦブロックは、直列キャパシタンスを含むバイアスティー。
  5. 請求項４に記載のバイアスティーであって、前記ＳＭＵ測定端子パルス／ＲＦブロックは、インダクターキャパシタネットワークを含むバイアスティー。
JP2006325792A 2006-02-21 2006-12-01 Ｒｆ・パルスバイアスティー Expired - Fee Related JP4662176B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/358,592 US7224160B1 (en) 2006-02-21 2006-02-21 RF and pulse bias tee

Publications (2)

Publication Number Publication Date
JP2007225594A JP2007225594A (ja) 2007-09-06
JP4662176B2 true JP4662176B2 (ja) 2011-03-30

Family

ID=38056763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006325792A Expired - Fee Related JP4662176B2 (ja) 2006-02-21 2006-12-01 Ｒｆ・パルスバイアスティー

Country Status (2)

Country Link
US (1) US7224160B1 (ja)
JP (1) JP4662176B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7724017B2 (en) * 2006-08-31 2010-05-25 Keithley Instruments, Inc. Multi-channel pulse tester

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11202021A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体評価装置、半導体評価方法、および半導体評価プログラムを記録したコンピュータ読み取り可能な記録媒体
JP2003194873A (ja) * 2001-09-24 2003-07-09 Agilent Technol Inc Ｒｆ入力及び出力を収集し、被測定装置の信号データにバイアスをかけるための方法及び装置
JP2003194861A (ja) * 2001-09-25 2003-07-09 Agilent Technol Inc 様々な負荷条件でｄｕｔの信号ポートにおける測定データを収集する装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816767A (en) 1984-01-09 1989-03-28 Hewlett-Packard Company Vector network analyzer with integral processor
JP2000312122A (ja) * 1999-04-27 2000-11-07 Fujitsu Quantum Devices Ltd 高周波入力整合回路装置及び高周波出力整合回路装置及び、半導体集積回路
US6396298B1 (en) * 2000-04-14 2002-05-28 The Aerospace Corporation Active feedback pulsed measurement method
US7342401B2 (en) * 2005-07-08 2008-03-11 Keithley Instruments, Inc. Measurement bias tee

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11202021A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体評価装置、半導体評価方法、および半導体評価プログラムを記録したコンピュータ読み取り可能な記録媒体
JP2003194873A (ja) * 2001-09-24 2003-07-09 Agilent Technol Inc Ｒｆ入力及び出力を収集し、被測定装置の信号データにバイアスをかけるための方法及び装置
JP2003194861A (ja) * 2001-09-25 2003-07-09 Agilent Technol Inc 様々な負荷条件でｄｕｔの信号ポートにおける測定データを収集する装置

Also Published As

Publication number Publication date
US7224160B1 (en) 2007-05-29
JP2007225594A (ja) 2007-09-06

Similar Documents

Publication Publication Date Title
KR101138296B1 (ko) 시험 장치, 드라이버 컴퍼레이터 칩, 응답 측정 장치, 교정 방법 및 교정 장치
CN101283282A (zh) 电流测量电路和诊断电流测量电路中的故障的方法
JP4352062B2 (ja) 測定用バイアスティー
CN113644899A (zh) 一种脉冲电流波形的补偿方法以及补偿电路
DE50212641D1 (de) Verfahren zur fehlerortung insbesondere an verzweigten nieder- und mittelspannungsnetzen und hierfür verwendete auswerteschaltung
US20060223440A1 (en) Low frequency noise source and method of calibration thereof
JP4662176B2 (ja) Ｒｆ・パルスバイアスティー
US20020099513A1 (en) Systems and methods for testing multi-gigahertz digital systems and components
DK1416287T3 (da) Fremgangsmåde til fremstilling af et fejlsignal, som angiver en jordkortslutning
US20050099219A1 (en) Setting multiple chip parameters using one IC terminal
US7868664B2 (en) Generating a trigger from a differential signal
JP2007327791A (ja) Ｆｅｔ特性測定装置
WO2020155068A1 (zh) 一种用于测量电流的装置、方法及设备
CN103267899B (zh) 一种汽车继电器线圈吸合电感测试方法
JP2006189352A (ja) インピーダンス変換回路、入出力回路及び半導体試験装置
JP2012013446A (ja) ピンエレクトロニクス回路およびそれを用いた試験装置
CN107769773B (zh) 一种时钟分配电路
JP2007218779A (ja) 半導体テスター用テストボード
JP2007198836A (ja) Ｆｅｔの特性を測定する方法および装置
JP2007040849A (ja) 測定装置、及び試験装置
CN107430017B (zh) 用于流量计的可逆收发器电路
JP6053066B2 (ja) 電源スイッチ動作時の過渡電流測定回路及び測定方法
CN202772855U (zh) 一种tdr中阶跃脉冲产生器
JP2007192657A (ja) テストシステム
JP4714067B2 (ja) キャリブレーション回路、キャリブレーション方法、及び試験装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091113

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091214

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100112

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101222

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees