JPH11202021A

JPH11202021A - 半導体評価装置、半導体評価方法、および半導体評価プログラムを記録したコンピュータ読み取り可能な記録媒体

Info

Publication number: JPH11202021A
Application number: JP10004608A
Authority: JP
Inventors: Hiroto Matsubayashi; 弘人松林
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1998-01-13
Filing date: 1998-01-13
Publication date: 1999-07-30

Abstract

(57)【要約】【課題】大規模な評価データの蓄積やトレンド管理な
どに対応できるようにＦＥＴなどの半導体素子から小信
号等価回路パラメータを効率よく抽出する。【解決手段】高周波測定用プローバを用いて１台の装
置でＦＥＴに対しＲＦ測定とＤＣ測定を行い、コールド
モデルを用いてＦＥＴの小信号等価回路パラメータを抽
出する。すなわち、ＲＦ測定として動作点のＳパラメー
タとともにピンチオフ時および順方向バイアス時のＳパ
ラメータを測定し（Ｓ２０、Ｓ２２、Ｓ２４）、ＤＣ測
定により閾値電圧Ｖth、ｎ値、内蔵電圧Фbを求め（Ｓ
２６）、更に、Ｓパラメータの測定値をＺパラメータに
変換して得られる出力インピーダンスからドレイン抵抗
とソース抵抗の和Ｒd＋Ｒsを求める（Ｓ２８）。これら
より小信号等価回路パラメータのうち外部パラメータを
求め（Ｓ３２、Ｓ３４）、次にそれらを用いて動作点で
の真性パラメータを求める（Ｓ３４）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電界効果トランジ
スタやバイポーラトランジスタなどの半導体素子の電気
的特性を測定し、この測定結果から半導体素子の小信号
等価回路モデルにおけるパラメータを抽出する半導体評
価装置および半導体評価方法等に関する。

【０００２】

【従来の技術】電界効果トランジスタ（以下「ＦＥＴ」
と略記する）などの半導体素子の小信号等価回路モデル
を構成するパラメータ（小信号等価回路パラメータ）に
は、直流パラメータ（ＤＣパラメータ）と高周波パラメ
ータ（ＲＦパラメータ）が含まれており、小信号等価回
路パラメータを求めるには、直流測定（ＤＣ測定）と高
周波測定（ＲＦ測定）の双方において高精度な測定が必
要とされる。このため、同一の半導体評価装置により、
ＤＣ測定とＲＦ測定の双方を行うことは困難であった。
特に、ＤＣパラメータの中には測定精度を確保するため
に測定の際に４端子接続を必要とするものがある反面、
高周波パラメータであるＳパラメータの測定をオンウェ
ハで行うためには高周波用のプローブヘッド（以下「Ｒ
Ｆプローブヘッド」という）を使用する必要があり４端
子測定ができないという問題があった。

【０００３】したがって、小信号等価回路パラメータを
抽出する際には、従来は、ＤＣパラメータとＲＦパラメ
ータを別個の装置で測定してそれぞれの測定結果である
パラメータを併合しなければならなかった。このため、
その作業の煩雑さから、従来の半導体測定評価装置で
は、ウェハロット当たりの大規模なデータ蓄積やトレン
ド管理などに対応できなかった。

【０００４】

【発明が解決しようとする課題】そこで本発明では、ウ
ェハロット当たりの大規模なデータ蓄積やトレンド管理
などに対応できるように、ＦＥＴなどの半導体素子から
小信号等価回路パラメータを効率よく抽出することがで
きる半導体評価装置や半導体評価方法などを提供するこ
とを目的とする。

【０００５】

【課題を解決するための手段】上記課題を解決するため
に成された本発明に係る第１の半導体評価装置は、半導
体素子の電気的特性を示すパラメータの測定を行い、該
測定結果から前記半導体素子の小信号等価回路パラメー
タを抽出する半導体評価装置であって、前記半導体素子
の直流特性を示すパラメータであるＤＣパラメータを測
定する直流測定手段と、前記半導体素子の高周波特性を
示すパラメータであるＲＦパラメータを測定する高周波
測定手段と、前記ＤＣパラメータおよび前記ＲＦパラメ
ータから前記小信号等価回路パラメータを算出する演算
手段と、を備えた構成としている。

【０００６】本発明に係る第２の半導体評価装置は、上
記第１の半導体評価装置において、前記半導体素子は電
界効果トランジスタであり、前記電界効果トランジスタ
のバイアスを制御するバイアス制御手段を備え、前記電
界効果トランジスタのドレイン抵抗とソース抵抗の和を
求める抵抗抽出手段を備え、前記バイアス制御手段によ
って前記電界効果トランジスタをピンチオフ状態に設定
してピンチオフ時における前記電界効果トランジスタの
Ｓパラメータを前記高周波測定手段に測定させ、前記バ
イアス制御手段によって前記電界効果トランジスタを順
方向バイアス状態に設定して順方向バイアス時における
前記電界効果トランジスタのＳパラメータを前記高周波
測定手段に測定させ、前記バイアス制御手段によって前
記電界効果トランジスタを所定の動作点に設定して該動
作点における前記電界効果トランジスタのＳパラメータ
を前記高周波測定手段に測定させる主制御手段を備え、
前記演算手段は、前記動作点におけるＳパラメータ、前
記ピンチオフ時のＳパラメータ、前記順方向バイアス時
のＳパラメータ、および前記ドレイン抵抗とソース抵抗
の和から、コールドモデルを用いて前記動作点における
前記電界効果トランジスタの小信号等価回路パラメータ
を算出する、ことを特徴としている。

【０００７】本発明に係る第３の半導体評価装置は、上
記第２の半導体評価装置において、前記抵抗抽出手段
は、前記バイアス制御手段によって前記電界効果トラン
ジスタを順方向バイアス状態に設定しつつゲート電圧を
各種の値に設定し、ゲート電圧の各種の値に対する前記
電界効果トランジスタのＳパラメータを前記高周波測定
手段に測定させる高周波測定制御手段と、高周波測定制
御手段により得られる前記ＳパラメータをＺパラメータ
に変換することによりゲート電圧の各種の値に対する前
記電界効果トランジスタの出力インピーダンスの実部の
値を算出する出力インピーダンス算出手段と、前記ゲー
ト電圧の各種の値と該値に対する前記出力インピーダン
スの実部の値とから成るデータを順方向バイアス状態に
おける前記電界効果トランジスタの出力インピーダンス
の実部のゲート電圧依存性を示すデータとして使用して
回帰分析を行うことにより回帰直線を求める回帰分析手
段と、前記回帰直線から前記電界効果トランジスタのド
レイン抵抗とソース抵抗の和を算出する和抵抗算出手段
と、を備えることを特徴としている。

【０００８】本発明に係る第４の半導体評価装置は、上
記第２の半導体評価装置において、前記直流測定手段
は、前記高周波測定手段で使用される高周波測定用プロ
ーブを用いて前記ＤＣパラメータを測定し、前記抵抗抽
出手段は、前記高周波測定用プローブにおける接触抵抗
および寄生抵抗を測定することにより校正データを生成
する校正データ生成手段と、前記バイアス制御手段によ
って前記電界効果トランジスタに印加されるゲート電圧
を各種の値に設定し、ゲート電圧の各種の値に対する前
記電界効果トランジスタのオン抵抗を前記直流測定手段
に測定させる直流測定制御手段と、直流測定制御手段に
より得られる前記オン抵抗に対し前記校正データにより
校正を行う校正手段と、前記ゲート電圧の各種の値と該
値に対する前記オン抵抗の前記校正後の値とから成るデ
ータを前記オン抵抗のゲート電圧依存性を示すデータと
して使用して回帰分析を行うことにより回帰直線を求め
る回帰分析手段と、前記回帰直線から前記電界効果トラ
ンジスタのドレイン抵抗とソース抵抗の和を算出する和
抵抗算出手段と、を有していることを特徴としている。

【０００９】本発明に係る第５の半導体評価装置は、上
記第２の半導体評価装置において、前記主制御手段は、
前記バイアス制御手段によって前記電界効果トランジス
タを複数の動作点のそれぞれに順次設定し、設定した各
動作点における前記電界効果トランジスタのＳパラメー
タを前記高周波測定手段に測定させ、前記演算手段は、
前記各動作点におけるＳパラメータ、前記ピンチオフ時
のＳパラメータ、前記順方向バイアス時のＳパラメー
タ、および前記ドレイン抵抗とソース抵抗の和とから、
前記各動作点における前記電界効果トランジスタの小信
号等価回路パラメータを算出する、ことを特徴としてい
る。

【００１０】本発明に係る第６の半導体評価装置は、上
記第１の半導体評価装置において、前記直流測定手段
は、前記高周波測定手段で使用される高周波測定用プロ
ーブを用いて前記ＤＣパラメータを測定し、前記高周波
測定用プローブにおける接触抵抗および寄生抵抗を測定
することにより校正データを生成する校正データ生成手
段と、前記直流測定手段で測定された前記ＤＣパラメー
タに対し前記校正データにより校正を行う校正手段とを
備えることを特徴としている。

【００１１】本発明に係る第１の半導体評価方法は、半
導体素子の電気的特性を示すパラメータの測定を行い、
該測定結果から前記半導体素子の小信号等価回路パラメ
ータを抽出する半導体評価方法であって、前記半導体素
子の直流特性を示すパラメータであるＤＣパラメータを
測定するステップと、前記半導体素子の高周波特性を示
すパラメータであるＲＦパラメータを測定するステップ
と、前記ＤＣパラメータおよび前記ＲＦパラメータから
前記小信号等価回路パラメータを算出するステップと、
を有する構成としている。

【００１２】本発明に係る第２の半導体評価方法は、上
記第１の半導体評価方法において、前記半導体素子は電
界効果トランジスタであり、前記電界効果トランジスタ
のドレイン抵抗とソース抵抗の和を求めるステップと、
前記電界効果トランジスタをピンチオフ状態に設定して
ピンチオフ時における前記電界効果トランジスタのＳパ
ラメータを測定するステップと、前記電界効果トランジ
スタを順方向バイアス状態に設定して順方向バイアス時
における前記電界効果トランジスタのＳパラメータを測
定するステップと、前記電界効果トランジスタを所定の
動作点に設定して該動作点における前記電界効果トラン
ジスタのＳパラメータを測定するステップと、前記動作
点におけるＳパラメータ、前記ピンチオフ時のＳパラメ
ータ、前記順方向バイアス時のＳパラメータ、および前
記ドレイン抵抗とソース抵抗の和から、前記動作点にお
ける前記電界効果トランジスタの小信号等価回路パラメ
ータを算出するステップと、を有することを特徴として
いる。

【００１３】本発明に係る第３の半導体評価方法は、上
記第２の半導体評価方法において、前記電界効果トラン
ジスタを複数の動作点のそれぞれに順次設定し、設定し
た各動作点における前記電界効果トランジスタのＳパラ
メータを測定するステップと、前記各動作点におけるＳ
パラメータ、前記ピンチオフ時のＳパラメータ、前記順
方向バイアス時のＳパラメータ、および前記ドレイン抵
抗とソース抵抗の和とから、前記各動作点における前記
電界効果トランジスタの小信号等価回路パラメータを算
出するステップと、を有することを特徴としている。

【００１４】本発明に係る第１の抵抗算出方法は、電界
効果トランジスタのドレイン抵抗とソース抵抗との和を
求める抵抗算出方法であって、前記電界効果トランジス
タを順方向バイアス状態に設定しつつゲート電圧の各種
の値に対する前記電界効果トランジスタのＳパラメータ
を測定するステップと、前記ＳパラメータをＺパラメー
タに変換することにより、前記ゲート電圧の各種の値に
対する前記電界効果トランジスタの出力インピーダンス
の実部の値を算出するステップと、前記ゲート電圧の各
種の値と該値に対する前記出力インピーダンスの実部の
値とから成るデータを順方向バイアス状態における前記
電界効果トランジスタの出力インピーダンスの実部のゲ
ート電圧依存性を示すデータとして使用して回帰分析を
行うことにより回帰直線を求めるステップと、前記回帰
直線から前記電界効果トランジスタのドレイン抵抗とソ
ース抵抗の和を算出するステップと、を有する構成とし
ている。

【００１５】本発明に係る第２の抵抗算出方法は、電界
効果トランジスタのドレイン抵抗とソース抵抗との和を
求める抵抗算出方法であって、高周波測定用プローブに
おける接触抵抗および寄生抵抗を測定することにより校
正データを作成するステップと、前記高周波測定用プロ
ーブを用いた直流測定により、前記電界効果トランジス
タのゲート電圧の各種の値に対する前記電界効果トラン
ジスタのオン抵抗を測定するステップと、前記直流測定
で得られたオン抵抗の値を前記校正データにより校正を
行うステップと、前記ゲート電圧の各種の値と該値に対
する前記オン抵抗の前記校正後の値とから成るデータを
前記オン抵抗のゲート電圧依存性を示すデータとして使
用して回帰分析を行うことにより回帰直線を求めるステ
ップと、前記回帰直線から前記電界効果トランジスタの
ドレイン抵抗とソース抵抗の和を算出するステップと、
を有する構成としている。

【００１６】本発明に係る、第１の半導体評価プログラ
ムを記録したコンピュータ読み取り可能な記録媒体は、
半導体素子の電気的特性を示すパラメータを測定手段に
測定させ、該測定結果から前記半導体素子の小信号等価
回路パラメータを抽出するための半導体評価プログラム
を記録したコンピュータ読み取り可能な記録媒体であっ
て、前記半導体素子の直流特性を示すパラメータである
ＤＣパラメータを前記測定手段に測定させる機能と、前
記半導体素子の高周波特性を示すパラメータであるＲＦ
パラメータを前記測定手段に測定させる機能と、前記Ｄ
Ｃパラメータおよび前記ＲＦパラメータから前記小信号
等価回路パラメータを算出する機能と、を実現させるた
めのプログラムを記録したことを特徴としている。

【００１７】本発明に係る、第２の半導体評価プログラ
ムを記録したコンピュータ読み取り可能な記録媒体は、
上記第１の半導体評価プログラムを記録した記録媒体に
おいて、前記半導体素子は電界効果トランジスタであ
り、前記半導体評価プログラムは、前記電界効果トラン
ジスタのバイアスを制御する機能と、前記電界効果トラ
ンジスタのドレイン抵抗とソース抵抗の和を求める機能
と、前記バイアスを制御する機能により前記電界効果ト
ランジスタをピンチオフ状態に設定してピンチオフ時に
おける前記電界効果トランジスタのＳパラメータを前記
測定手段に測定させる機能と、前記バイアスを制御する
機能により前記電界効果トランジスタを順方向バイアス
状態に設定して順方向バイアス時における前記電界効果
トランジスタのＳパラメータを前記測定手段に測定させ
る機能と、前記バイアスを制御する機能により前記電界
効果トランジスタを所定の動作点に設定して該動作点に
おける前記電界効果トランジスタのＳパラメータを前記
測定手段に測定させる機能と、前記動作点におけるＳパ
ラメータ、前記ピンチオフ時のＳパラメータ、前記順方
向バイアス時のＳパラメータ、および前記ドレイン抵抗
とソース抵抗の和から、前記動作点における前記電界効
果トランジスタの小信号等価回路パラメータを算出する
機能と、を実現させることを特徴としている。

【００１８】本発明に係る、第３の半導体評価プログラ
ムを記録したコンピュータ読み取り可能な記録媒体は、
上記第２の半導体評価プログラムを記録した記録媒体に
おいて、前記半導体評価プログラムは、前記バイアスを
制御する機能により前記電界効果トランジスタを複数の
動作点のそれぞれに順次設定し、設定した各動作点にお
ける前記電界効果トランジスタのＳパラメータを前記測
定手段に測定させる機能と、前記各動作点におけるＳパ
ラメータ、前記ピンチオフ時のＳパラメータ、前記順方
向バイアス時のＳパラメータ、および前記ドレイン抵抗
とソース抵抗の和とから、前記各動作点における前記電
界効果トランジスタの小信号等価回路パラメータを算出
する機能と、を実現させることを特徴としている。

【００１９】本発明に係る、第１の抵抗算出プログラム
を記録したコンピュータ読み取り可能な記録媒体は、電
界効果トランジスタの電気的特性を示すパラメータを測
定手段に測定させ、該測定結果から前記電界効果トラン
ジスタのドレイン抵抗とソース抵抗との和を求めるため
の抵抗算出プログラムを記録したコンピュータ読み取り
可能な記録媒体であって、前記電界効果トランジスタの
バイアスを制御する機能と、前記バイアスを制御して前
記電界効果トランジスタを順方向バイアス状態に設定し
つつゲート電圧の各種の値に対する前記電界効果トラン
ジスタのＳパラメータを前記測定手段に測定させる機能
と、前記ＳパラメータをＺパラメータに変換することに
より、前記ゲート電圧の各種の値に対する前記電界効果
トランジスタの出力インピーダンスの実部の値を算出す
る機能と、前記ゲート電圧の各種の値と該値に対する前
記出力インピーダンスの実部の値とから成るデータを順
方向バイアス状態における前記電界効果トランジスタの
出力インピーダンスの実部のゲート電圧依存性を示すデ
ータとして使用して回帰分析を行うことにより回帰直線
を求める機能と、前記回帰直線から前記電界効果トラン
ジスタのドレイン抵抗とソース抵抗の和を算出する機能
と、を実現させるためのプログラムを記録したことを特
徴としている。

【００２０】本発明に係る、第２の抵抗算出プログラム
を記録したコンピュータ読み取り可能な記録媒体は、電
界効果トランジスタの電気的特性を示すパラメータを測
定手段に測定させ、該測定結果から前記電界効果トラン
ジスタのドレイン抵抗とソース抵抗との和を求めるため
の抵抗算出プログラムを記録したコンピュータ読み取り
可能な記録媒体であって、高周波測定用プローブにおけ
る接触抵抗および寄生抵抗を前記測定手段に測定させる
ことにより校正データを作成する機能と、前記高周波測
定用プローブを用いた直流測定により、前記電界効果ト
ランジスタのゲート電圧の各種の値に対する前記電界効
果トランジスタのオン抵抗を前記測定手段に測定させる
機能と、前記直流測定で得られたオン抵抗の値を前記校
正データにより校正を行う機能と、前記ゲート電圧の各
種の値と該値に対する前記オン抵抗の前記校正後の値と
から成るデータを前記オン抵抗のゲート電圧依存性を示
すデータとして使用して回帰分析を行うことにより回帰
直線を求める機能と、前記回帰直線から前記電界効果ト
ランジスタのドレイン抵抗とソース抵抗の和を算出する
機能と、を実現させるためのプログラムを記録したこと
を特徴としている。

【００２１】

【発明の実施の形態】実施の形態１．＜半導体評価装置の構成＞図１は、本発明の実施の形態
１である半導体評価装置の構成を示すブロック図であ
る。この半導体評価装置はＧａＡｓウェハに形成された
各チップのＦＥＴ１００を対象とする。評価対象のＦＥ
Ｔ１００を装置に電気的に接続するプローバ１４の周囲
の回路構成は図２に示す通りである。この半導体評価装
置は、ネットワークアナライザ１０と直流電源１２とプ
ローバ１４とコントローラ１６をＧＰＩＢ(General Pur
pose Interface Bus)１８で接続した構成となってい
る。プローバ１４は、高周波測定用のプローバであっ
て、ウェハ上の各チップを、順次、この半導体評価装置
に電気的に接続する。直流電源１２は、バイアスティー
２１内のコイルＬ１およびバイアスティー２２内のコイ
ルＬ２を介してプローバ１４から所定チップのＦＥＴ１
００に直流電圧Ｅ１、Ｅ２を印加し（これはＦＥＴ１０
０の動作点（バイアス）を設定することにもなる）、Ｆ
ＥＴ１００のドレイン電流等を測定する。ネットワーク
アナライザ１０は、バイアスティー２１のコンデンサＣ
１およびバイアスティー２２のコンデンサ２２を介して
プローバ１４からＦＥＴ１００に高周波信号を印加して
Ｓパラメータを測定する。コントローラ１６は、ＣＰ
Ｕ、メモリ、外部記憶装置、入力操作装置および表示装
置などから成るコンピュータであって、オペレーティン
グシステムとしてＵＮＩＸを使用している。このコント
ローラ１６内のメモリに格納された所定のプログラムを
ＣＰＵが実行することにより、コントローラ１６は、ネ
ットワークアナライザ１０、直流電源１２およびプロー
バ１４を制御してＦＥＴ１００に対し高周波測定（ＲＦ
測定）および直流測定（ＤＣ測定）を行なうとともに、
ネットワークアナライザ１０および直流電源１２から測
定値を取り込んでＳパラメータおよびＤＣパラメータを
獲得し、これらを用いてＦＥＴ１００の小信号等価回路
パラメータを算出する。

【００２２】＜小信号等価回路パラメータの抽出手順の
概略＞図３は、この半導体評価装置によるＦＥＴ１００
の小信号等価回路パラメータの抽出手順の概略を示すフ
ローチャートである。ＦＥＴ１００の小信号等価回路パ
ラメータを抽出する際には、まず、各測定条件を設定し
（ステップＳ１００）、その後、ネットワークアナライ
ザ１０を用いて高周波測定を行い（ＦＥＴ１００へのバ
イアス印加は直流電源１２により行う）、ＦＥＴ１００
のＳパラメータを獲得する（ステップＳ１０２）。次
に、直流電源１２を用いて直流測定を行い、ＤＣパラメ
ータを得る（ステップＳ１０４）。ここで、Ｓパラメー
タの測定（ステップＳ１０２）とＤＣパラメータの測定
（ステップＳ１０４）の順序は入れ替わってもよい。

【００２３】上記の両測定が終了すると、コントローラ
１６は、ＦＥＴ１００について得られたＳパラメータと
ＤＣパラメータを用いてＦＥＴ１００の小信号等価回路
パラメータを算出する。図４は、ＦＥＴ１００の小信号
等価回路を示しており、符号Ｄ、Ｓ、Ｇは、それぞれド
レイン、ソース、ゲートを表している。この図４におい
て点線で囲まれた領域２００は真性領域であり、この真
性領域２００に対応する等価回路パラメータ（以下「真
性パラメータ(Intrinsic Parameter)」という）として
は、ゲート・ソース間容量Ｃgs、ゲート・ドレイン間容
量Ｃgd、ドレイン・ソース間容量Ｃds、チャネル抵抗
（真性領域の抵抗）Ｒi、相互コンダクタンスＧm（直流
に対する値）、相互コンダクタンスｇm＝Ｇm・ｅ^-jωτ
の周波数特性を示す値τ、ドレイン・ソース間抵抗Ｒds
がある。真性領域２００以外の領域（寄生部分）に対応
する等価回路パラメータ（以下「外部パラメータ(Extri
nsicParameter)」という）としては、ゲート抵抗Ｒg、
ソース抵抗Ｒs、ドレイン抵抗Ｒd、ゲートインダクタン
スＬg、ソースインダクタンスＬs、ドレインインダクタ
ンスＬd、ゲート側寄生容量Ｃpg、ドレイン側寄生容量
Ｃpdがある。ステップＳ１０６で算出されるこれらの小
信号等価回路パラメータは、コントローラ１６内に保存
される（ステップＳ１０８）。

【００２４】このようにして一つのチップのＦＥＴ１０
０の小信号等価回路パラメータが抽出されると、プロー
バ１４を動作させて次のチップのＦＥＴを装置に電気的
に接続し、同様の手順（ステップＳ１００〜Ｓ１０８）
で小信号等価回路パラメータの抽出が行われる。

【００２５】＜コールドモデルを用いた小信号等価回路
パラメータの抽出手順＞図５は、図３に示した小信号等
価回路パラメータの抽出手順の詳細を示すフローチャー
トであり、ここではコールドモデル(Cold Model)を用い
てＦＥＴの小信号等価回路パラメータを抽出している。
すなわち、ピンチオフ時および順方向バイアス時の２条
件で測定したＳパラメータより小信号等価回路モデルに
おける外部パラメータを求め、その外部パラメータを動
作点で測定したＳパラメータから取り除いて真性パラメ
ータを求めている。このような抽出手順を図５を参照し
つつ以下に説明する。

【００２６】図５に示した抽出手順では、コントローラ
１６であるコンピュータの処理の都合から、まず、共有
メモリとメッセージＩＤの取得（ステップＳ１０）と測
定器のＩ／Ｏオープンおよびタイムアウト値の設定（ス
テップＳ１２）を行う。その後、整数パラメータの引き
渡し（ステップＳ１４）、実数パラメータの引き渡し
（ステップＳ１６）および周波数パラメータの引き渡し
（ステップＳ１８）を行う。これらのステップＳ１４〜
Ｓ１８は測定条件の設定に相当するものである。ここで
引き渡される整数パラメータは、（１）ドレインのピン
番号、（２）ゲートのピン番号、（３）閾値電圧Ｖthを
計算するときのデータ数、（４）ショットキー特性を表
すｎ値や内蔵電圧Фbを計算するときのデータ数、
（５）ドレイン抵抗とソース抵抗の和Ｒd＋Ｒsを計算す
るときのデータ数（回帰データ数）である。また、ここ
で引き渡される実数パラメータは、（１）閾値電圧Ｖth
を測定するときのドレイン電圧、（２）ピンチオフ時に
Ｖthに加えるオフセット、（３）ドレイン電流リミッ
ト、（４）ゲート電流リミット、（５）順方向バイアス
時のゲート電流、（６）ゲート電圧の上限、（７）待ち
時間、（８）ゲートの断面積、（９）温度、（１０）Ｖ
thを測定するときのスタート電圧、ストップ電圧および
ステップ電圧、（１１）ｎ、Фbを測定するときのスタ
ート電圧、ストップ電圧、およびステップ電圧、（１
２）Ｒd＋Ｒsを測定するときのスタート電圧、ストップ
電圧およびステップ電圧、（１３）Ｒd＋Ｒsを測定する
ときの周波数である。

【００２７】上記の測定条件が設定されると、コントロ
ーラ１６が、直流電源１２によってＦＥＴ１００に印加
されるバイアス電圧を制御することにより、ＦＥＴ１０
０を所定の動作点、ピンチオフ状態、順方向バイアス状
態に順次設定し、これら３条件におけるＳパラメータを
ネットワークアナライザ１０により測定する（ステップ
Ｓ２０、Ｓ２２、Ｓ２４）。ここで、ピンチオフ状態に
設定するためのバイアス条件は、ドレイン電圧Ｖds＝
０、ゲート電圧Ｖgs＝Ｖth＋（オフセット値）であり、
このオフセット値をＶgs＜Ｖpとなるように設定する
（Ｖpはピンチオフ電圧）。また、順方向バイアス状態
に設定するためのバイアス条件は、ドレイン電圧Ｖds＝
０、ゲート電流Ｉgs＝（所定値）であり、この所定値は
Ｖgs＞Φbとなるように設定される。なお、ピンチオフ
時および順方向バイアス時にはＶds＝０に設定されるこ
とから、このときの等価回路モデルは「コールドモデル
(Cold Model)」と呼ばれる。

【００２８】上記３条件でのＳパラメータが測定される
と、次に、直流電源１２によって所定の電圧をＦＥＴ１
００に印加して電流を測定することにより、ＤＣパラメ
ータである閾値電圧Ｖth、ｎ値および内蔵電圧Φbを求
める（直流測定：ステップＳ２６）。

【００２９】前述のように本抽出手順では、ピンチオフ
時および順方向バイアス時のＳパラメータから小信号等
価回路パラメータのうちの外部パラメータを求めるが、
このために解くべき方程式における変数の数が式の数よ
りも多い。そこで、その方程式より外部パラメータを算
出できるようにするために、上記の測定とは独立にＦＥ
Ｔ１００からドレイン抵抗とソース抵抗の和Ｒd＋Ｒsを
抽出する（ステップＳ２８）。このときのＲd＋Ｒsの抽
出手順の詳細については後述する。

【００３０】外部パラメータの抽出はコントローラ１６
内で行われる。まず、順方向バイアス時のＳパラメー
タ、Ｒd＋Ｒsおよびｎ値を用いて、抵抗とインダクタン
スに関する外部パラメータ、すなわちソース抵抗Ｒs、
ドレイン抵抗Ｒd、ゲート抵抗Ｒg、ソースインダクタン
スＬs、ドレインインダクタンスＬdおよびゲートインダ
クタンスＬgを算出する（ステップＳ３０）。次に、ピ
ンチオフ時のＳパラメータから、容量に関する外部パラ
メータ、すなわちドレイン側寄生容量Ｃpdおよびゲート
側寄生容量Ｃpgを算出する（ステップＳ３２）。

【００３１】このようにして各外部パラメータが得られ
ると、これらを用いて真性パラメータを抽出する（ステ
ップＳ３４）。ステップＳ２０で得られた動作点でのＳ
パラメータから上記の外部パラメータを取り除くことに
より、ＦＥＴ１００の真性領域２００のみについてのＳ
パラメータを得、このＳパラメータから真性パラメータ
を算出する。これにより、真性パラメータとして、ゲー
ト・ソース間容量Ｃgs、ゲート・ドレイン間容量Ｃgd、
ドレイン・ソース間容量Ｃds、チャネル抵抗（真性領域
の抵抗）Ｒi、相互コンダクタンスＧm（直流に対する
値）、相互コンダクタンスｇm＝Ｇm・ｅ^-jωτの周波数
特性を示す値τ、ドレイン・ソース間抵抗Ｒds、ゲート
・ドレイン間抵抗Ｒgdが得られる。

【００３２】以上のようにして得られた真性パラメータ
および外部パラメータから成る小信号等価回路パラメー
タは、出力項目としてコントローラ１６内において表示
装置に表示された後（ステップＳ３６）、外部記憶装置
に保存される（ステップＳ３８）。この後、測定器のＩ
／Ｏクローズや共有メモリの使用権の放棄が行われ（ス
テップＳ４０、Ｓ４２）、一つのチップのＦＥＴ１００
に対する測定・評価が終了する。

【００３３】図６は本実施の形態の半導体評価装置にお
いて上記抽出手順により得られた小信号等価回路パラメ
ータの一例を示すものであり、図６（ａ）は１０ＧＨｚ
の周波数で抽出した相互コンダクタンスｇmの閾値電圧
Ｖth依存性を示し、図６（ｂ）は１０ＧＨｚの周波数で
抽出したゲート・ソース間容量Ｃgsの閾値電圧Ｖth依存
性を示している。

【００３４】＜実施の形態１におけるＲd＋Ｒsの抽出方
法＞図７は、コールドモデルを用いた小信号等価回路パ
ラメータの抽出手順（図５）のステップＳ２８におけ
る、ドレイン抵抗とソース抵抗の和Ｒd＋Ｒsの抽出方法
を示すフローチャートである。この方法では、各種のゲ
ート電圧Ｖgsに対するＳパラメータの測定値を用いて順
方向バイアス状態におけるＦＥＴ１００の出力インピー
ダンスの実部のゲート電圧Ｖgs依存性を示すデータを求
め、これらのデータから回帰直線を算出してその回帰直
線からＲd＋Ｒsを算出する。以下、このようなＲd＋Ｒs
の算出方法の詳細を図７を参照しつつ説明する。

【００３５】まず、Ｒd＋Rsの抽出に必要な初期設定を
行う。すなわち、回帰データ数ｍ、Ｓパラメータの測定
のためのゲート電圧の数（測定データ数）であるＮvgs
を設定するとともに、変数ｉを０に初期化する。

【００３６】次に、直流電源１２によりＦＥＴ１００を
順方向バイアス状態に設定しつつゲート電圧ＶgsをＮvg
s個の値のうちの一つに設定し（ステップＳ５２）、こ
の状態においてネットワークアナライザ１０によりＳパ
ラメータを測定する（ステップＳ５４）。続いて、コン
トローラ１６において、このＳパラメータをＺパラメー
タに変換することにより順方向バイアス状態におけるＦ
ＥＴ１００の出力インピーダンスＺ２２の実部を求め
る。その後、変数ｉに１を加えて（ステップＳ５８）、
変数ｉがＮvgsよりも小さいか否かを判定する（ステッ
プＳ６０）。この結果、変数ｉがＮvgsよりも小さけれ
ばステップＳ５２に戻って、ゲート電圧Ｖgsを別の値に
設定する。

【００３７】以降、変数ｉがＮvgsよりも小さい間、ス
テップＳ５２→Ｓ５４→Ｓ５６→Ｓ５８→Ｓ６０を繰り
返し実行し、変数ｉがＮvgs以上となるとステップＳ６
２へ進む。この時点では、Ｎvgs個のゲート電圧Ｖgsに
対する出力インピーダンスＺ２２の実部のデータが得ら
れている。

【００３８】ステップＳ６２では変数ｉを再度０に初期
化し、次のステップＳ６４において、上記のようにして
得られたデータを、順方向バイアス状態におけるＦＥＴ
１００の出力インピーダンスＺ２２の実部のゲート電圧
Ｖgs依存性を示すデータとして回帰分析を行う。

【００３９】具体的には、ステップＳ２６で得られるＤ
Ｃパラメータである閾値電圧Ｖthおよび内蔵電圧Φbと
ゲート電圧Ｖgsとから下記の式ｘ＝１／（１−√η） η＝（Φb−Ｖgs）／（Φb−Ｖth）により得られるｘを横軸とし、前記出力インピーダンス
の実部（以下、この実部を符号ｙで表すことにする）を
縦軸として直線回帰を行うことにより、回帰直線を求め
る。より詳しくは、回帰データ数ｍ（≦Ｎvgs）と相関
係数ｒの下限を予め設定しておき、ステップＳ５２〜Ｓ
６０により得られたＮvgs個のデータの中からｍ個のデ
ータを選択し、選択したｍ個のデータを用いて例えば最
小２乗法により直線回帰を行って回帰直線を算出する
（ステップＳ６４）。このとき、その回帰直線について
の相関係数ｒも算出する。次のステップＳ６６では、変
数ｉ＝０のときは（すなわち最初にこのステップＳ６６
を実行するときのみ）、変数ｒmaxに上記相関係数ｒの
値を設定し、上記回帰直線のｙ切片（縦軸切片）の値を
Ｒd＋Ｒsの値として設定する。変数ｉ≠０のときは、す
なわちステップＳ６６の２回目以降の実行時には、上記
相関係数ｒがｒmaxよりも大きいか否か判定し、大きけ
れば、変数ｒmaxに上記相関係数ｒの値を設定するとと
もに上記回帰直線のｙ切片の値をＲd＋Ｒsの値として設
定する。その後、変数ｉに１を加えて（ステップＳ６
８）、変数ｉがＮvgs−ｍ＋１よりも小さいか否か判定
する（ステップＳ７０）。この結果、変数ｉがＮvgs−
ｍ＋１よりも小さければ、ステップＳ６４へ戻り、ステ
ップＳ５２〜Ｓ６０により得られたＮvgs個のデータの
中から次のｍ個のデータ（対応する各Ｖgsまたは各ｘの
値を一つだけずらしたｍ個のデータ）を用いて直線回帰
を行う。

【００４０】以降、変数ｉがＮvgs−ｍ＋１よりも小さ
い間、ステップＳ６４→Ｓ６６→Ｓ６８→Ｓ７０を繰り
返し実行し、変数ｉがＮvgs−ｍ＋１以上となるとステ
ップＳ７２へ進む。これにより、ステップＳ７２に進ん
だ時点では、相関係数ｒが最大となる回帰直線のｙ切片
の値がＲd＋Ｒsとして設定されており、相関係数ｒの最
大値がｒmaxに設定されている。次のステップＳ７２で
は、このｒmaxが０．９以上か否かを判定する。ここで
０．９は相関係数の下限値として選定されたものであ
り、ｒmaxが０．９よりも小さい場合は、適切な回帰直
線が存在しない（解なし）としてエラー処理を行う（ス
テップＳ９９）。ｒmaxが０．９以上の場合は、相関係
数が最大となる回帰直線のｙ切片の値すなわちＲd＋Ｒs
として設定されている値を求めるべき値（ＦＥＴ１００
のドレイン抵抗とソース抵抗の和）とする。

【００４１】ところで従来は、４端子接続によるＤＣ測
定を行うことにより、ＦＥＴのオン抵抗のゲート電圧依
存性を示すデータを得、このデータを用いて直線回帰を
行うことによりＦＥＴのＲd＋Ｒsを抽出していた。これ
に対し、本抽出方法（図７）では、順方向バイアス状態
におけるＦＥＴの出力インピーダンスの実部Ｚ２２をオ
ン抵抗とみなしてＲd＋Ｒsを抽出している。図８は、４
端子接続によるＤＣ測定により得られるＦＥＴのオン抵
抗Ｒonと本抽出方法において得られる出力インピーダン
スの実部Ｚ２２とを比較したものである。この図８よ
り、両者はよく一致しており、本抽出方法が妥当である
ことがわかる。

【００４２】＜実施の形態１における効果＞以上説明し
たように実施の形態１では、１台の装置で、ネットワー
クアナライザ１０および高周波測定用プローバ１４等を
用いてＲＦパラメータとしてのＳパラメータを測定する
とともに（ステップＳ２０〜Ｓ２４、Ｓ５４）、ＲＦ測
定で使用される高周波プローバ１４を用いてＤＣ測定も
行っている（ステップＳ２６）。ただしＦＥＴ１００の
ドレイン抵抗とソース抵抗の和Ｒd＋Ｒsを抽出するため
に高周波プローバによってオン抵抗をＤＣ測定したので
は測定誤差が大きいため、高周波測定により得られるＳ
パラメータをＺパラメータに変換することによりＦＥＴ
１００のＲd＋Ｒsを求めている（ステップＳ２８、図
７）。したがって、比較的精度の高い測定値（Ｓパラメ
ータおよびＤＣパラメータ）のみを用いて１台の装置で
ＦＥＴ１００の小信号等価回路パラメータを得ることが
できる。このため、本実施の形態によれば、別個の装置
で測定されたＳパラメータとＤＣパラメータ（オン抵抗
など）を用いて小信号等価回路パラメータを算出してい
た従来とは異なり、ＦＥＴの小信号等価回路パラメータ
を効率よく抽出することができる。その結果、ウェハロ
ット当たりの大規模なデータ蓄積やトレンド管理などに
対応できるようになる。

【００４３】実施の形態２．次に、本発明の実施の形態
２について説明する。本実施の形態は、実施の形態１と
は、ＦＥＴのドレイン抵抗とソース抵抗の和Ｒd＋Ｒsの
抽出方法が異なるのみであり、その他の点は同様であ
る。そこで、以下では、本実施の形態におけるＲd＋Ｒs
の抽出方法につき図９のフローチャートを参照しつつ説
明する。

【００４４】＜実施の形態２におけるＲd＋Ｒsの抽出方
法＞まず、実施の形態１の場合と同様（図７のステップ
Ｓ５０）、回帰データ数ｍ、測定データ数Ｎvgsを設定
するとともに、変数ｉを０に初期化する。

【００４５】次に、直流電源１２によりＦＥＴ１００を
順方向バイアス状態に設定しつつゲート電圧ＶgsをＮvg
s個の値のうちの一つに設定し（ステップＳ８２）、こ
の状態において直流電源１２の電流測定機能を用いてＦ
ＥＴ１００のオン抵抗Ｒonを測定する。

【００４６】ＦＥＴ１００のオン抵抗Ｒonの上記測定で
は高周波測定用のプローバ１４を使用する。このため、
４端子接続ができないので、次のステップＳ８４でオン
抵抗Ｒonの測定値を校正する。すなわち、プローバ１４
における接触抵抗および寄生抵抗（バイアスティー２
１、２１やケーブルの抵抗を含む）を測定値から除去す
る。このために本実施の形態では、予め、校正データフ
ァイル作成し、これをコントローラ１６における外部記
憶装置に保存しておく。校正データファイルを作成する
には、例えば、測定評価の処理（図３や図５に示す処
理）に先立ち、プローバ１４におけるＲＦプローブヘッ
ドを例えば校正用基板におけるショートパターンに接続
して、前記の接触抵抗および寄生抵抗を測定し、その測
定値を外部記憶に格納すればよい。このようにして校正
データファイルが作成されていれば、測定前に、その校
正データファイルから接触抵抗および寄生抵抗の値をメ
モリに格納しておき、これをオン抵抗Ｒonの測定時に参
照して測定値から除去することができる（ステップＳ８
６）。

【００４７】オン抵抗Ｒonの測定値の校正後は、変数ｉ
に１を加えて（ステップＳ８８）、変数ｉがＮvgsより
も小さいか否かを判定する（ステップＳ９０）。この結
果、変数ｉがＮvgsよりも小さければステップＳ８２に
戻って、ゲート電圧Ｖgsを別の値に設定する。

【００４８】以降、変数ｉがＮvgsよりも小さい間、ス
テップＳ８２→Ｓ８４→Ｓ８６→Ｓ８８→Ｓ９０を繰り
返し実行し、変数ｉがＮvgs以上となるとステップＳ９
２へ進む。この時点では、Ｎvgs個のゲート電圧Ｖgsに
対するオン抵抗Ｒonのデータが得られている。

【００４９】ステップＳ９２では変数ｉが再度０に初期
化し、次のステップＳ９４において、上記のようにして
得られたデータを、ＦＥＴ１００のオン抵抗Ｒonのゲー
ト電圧Ｖgs依存性を示すデータとして回帰分析を行う。
これ以降の処理（ステップＳ９４〜Ｓ１１２、Ｓ１９
９）については、出力インピーダンスの代わりにオン抵
抗Ｒonを用いる点を除き、実施の形態１の場合（図７の
ステップＳ６４〜Ｓ７２、Ｓ９９）と同様である。すな
わち、回帰データ数ｍ（≦Ｎvgs）と相関係数ｒの下限
を予め設定しておき、ステップＳ８２〜Ｓ９０により得
られたＮvgs個のデータの中からｍ個のデータを順次選
択し、選択したｍ個のデータをＦＥＴ１００のオン抵抗
Ｒonのゲート電圧Ｖgs依存性を示すデータとして使用
し、ステップＳ２６で得られるＤＣパラメータである閾
値電圧Ｖthおよび内蔵電圧Φbとゲート電圧Ｖgsとから
下記の式ｘ＝１／（１−√η）， η＝（Φb−Ｖgs）／（Φb−
Ｖth）により得られるｘを横軸とし、前記オン抵抗Ｒon（以
下、このオン抵抗Ｒonを符号ｙで示す）を縦軸として直
線回帰を行うことにより、回帰直線を繰り返し求める。
そして相関係数ｒが最大となる回帰直線のｙ切片の値を
Ｒd＋Ｒsとして設定し、相関係数の最大値をｒmaxに設
定する。ｒmaxが０．９以上の場合は、Ｒd＋Ｒsとして
設定された値が求めるべき値であり、ｒmaxが０．９よ
り小さい場合は、適切な回帰直線が存在しない（解な
し）としてエラー処理を行う（ステップＳ１９９）。

【００５０】＜実施の形態２における効果＞本実施の形
態によれば、１台の装置で、ＲＦ測定によりＳパラメー
タを測定するとともに（ステップＳ２０〜Ｓ２４）、Ｒ
Ｆ測定で使用される高周波測定用のプローバ１４を用い
て、ＦＥＴ１００のオン抵抗Ｒonの測定を含むＤＣ測定
を行っている。高周波測定用のプローバ１４を用いた場
合、４端子接続できないため、オン抵抗Ｒonの測定値に
含まれる誤差は相対的に大きいが、本実施の形態では、
この誤差の原因となるプローバ１４における接触抵抗お
よび寄生抵抗が測定値から除去される（Ｒonの測定値の
校正：ステップＳ８６）。したがって、比較的精度の高
い測定値（校正後の測定値）のみを用いて１台の装置で
ＦＥＴ１００の小信号等価回路パラメータを算出するこ
とができる。このため、本実施の形態によれば、実施の
形態１と同様、ＦＥＴの小信号等価回路パラメータを、
精度を低下させることなく効率よく抽出することができ
る。その結果、ウェハロット当たりの大規模なデータ蓄
積やトレンド管理などに対応できるようになる。

【００５１】実施の形態３．次に、本発明の実施の形態
３である半導体評価装置について説明する。本実施の形
態の半導体評価装置の構成は、実施の形態１と同様であ
って図１および図２に示す通りである。本実施の形態に
おける小信号等価回路パラメータの抽出手順も、コール
ドモデルを用いる点では実施の形態１と同様である。し
かし、実施の形態１では一つの動作点での小信号等価回
路パラメータを抽出していたのに対し（図５参照）、本
実施の形態では、一つの測定評価シーケンスで、異なる
複数の動作点での小信号等価回路パラメータを抽出す
る。以下では、この抽出手順につき図１０のフローチャ
ートを参照しつつ説明する。

【００５２】まず、測定条件の設定を行う（ステップＳ
１２０）。これは図５のステップＳ１４〜Ｓ１８に相当
する。なお、図５のステップＳ１０、Ｓ１２、Ｓ４０、
Ｓ４２は、コントローラ１６であるコンピュータの処理
の都合上必要となる処理にすぎないため、図１０のフロ
ーチャートではその記載が省略されている。

【００５３】測定条件が設定されると、次に、図５にお
けるステップＳ２６と同様にして、直流測定によりＤＣ
パラメータとして閾値電圧Ｖth、ｎ値および内蔵電圧Φ
bを得る（ステップＳ１２２）。その後、図５のステッ
プＳ２８と同様にして、ＦＥＴ１００からドレイン抵抗
とソース抵抗の和Ｒd＋Ｒsを抽出する。このＲd＋Ｒsの
抽出方法としては、高周波測定により各種のゲート電圧
Ｖgsに対するＳパラメータを測定し、それをＺパラメー
タに変換して得られるＦＥＴ１００の出力インピーダン
スＺ２２の実部を用いてＲd＋Ｒsを抽出するという方法
（図７参照）を用いることができる。また、直流測定に
より各種のゲート電圧ＶgsにおけるＦＥＴ１００のオン
抵抗Ｒonを測定し、その測定値からプローバ１４におけ
る接触抵抗や寄生抵抗を除去した校正後のオン抵抗Ｒon
を用いてＲd＋Ｒsを抽出するという方法（図９参照）を
用いてもよい。

【００５４】Ｒd＋Ｒsの抽出後は、図５のステップＳ２
２、Ｓ２４と同様にして、ピンチオフ時のＳパラメータ
および順方向バイアス時のＳパラメータを測定する（ス
テップＳ１２６、Ｓ１２８）。なお、ステップＳ１２２
およびＳ１２４の処理とステップＳ１２６およびＳ１２
８の処理とは順序が入れ替わってもよい。

【００５５】ＤＣパラメータＶth、ｎ、Фbや上記２条
件でのＳパラメータが測定されると、図５のＳ３０と同
様にして抵抗とインダクタンスに関する外部パラメータ
を算出し（ステップＳ１３０）、次に、図５のステップ
Ｓ３２と同様にして容量に関する外部パラメータを算出
する（ステップＳ１３２）。

【００５６】その後、本実施の形態では、予め設定され
た複数の動作点（Ｖgs，Ｖds）のそれぞれに直流電源１
２により順次設定し、設定した動作点でのＳパラメータ
をネットワークアナライザ１０やプローバ１４などを用
いて測定し、設定した動作点での真性パラメータを図５
のステップＳ３４と同様にして算出する（ステップＳ１
３４〜Ｓ１４０）。このようにして予め決められた全て
の動作点での真性パラメータが算出されると、得られた
外部パラメータおよび各動作点における真性パラメータ
から成る小信号等価回路パラメータをコントローラ１６
内の外部記憶装置に保存する（ステップＳ１４２）。こ
れにより、一つのチップのＦＥＴ１００に対する測定・
評価が終了する。

【００５７】＜実施の形態３における効果＞以上のよう
に本実施の形態によれば、異なる動作点で、Ｓパラメー
タの測定と真性パラメータの抽出のみを繰り返すことに
より（ステップＳ１３４〜Ｓ１４０）、異なる複数の動
作点での真性パラメータを効率よく抽出することができ
る。このようにして異なる各動作点毎に得られた小信号
等価回路パラメータは、ＦＥＴを用いた回路設計の最適
化などに有効に利用することができる。

【００５８】＜半導体評価プログラムなどの提供＞以上
において各実施の形態として説明した半導体評価装置の
動作は、コントローラ１６内においてメモリに格納され
た所定のプログラム（図３、図５、図１０に対応する半
導体評価プログラムや、図７、図９に対応する抵抗算出
プログラム）をＣＰＵが実行することにより実現され
る。すなわち、このようなプログラムに基づきコントロ
ーラ１６は、ネットワークアナライザ１０や直流電源１
２、プローバ１４を制御するとともに、これらにより得
られる測定データを用いてＦＥＴの小信号等価回路パラ
メータを算出する。このようなプログラムは、フロッピ
ーディスクや、磁気テープ、ＣＤ−ＲＯＭ(Compact Dis
k−Read Only Memory)などのコンピュータ読み取り可能
な記録媒体に記録されて提供される。

【００５９】

【発明の効果】本発明に係る第１の半導体評価装置によ
れば、１台の装置でＤＣ測定とＲＦ測定が行われるとと
もに、それらより得られるＤＣパラメータとＲＦパラメ
ータを用いて半導体素子の小信号等価回路パラメータが
算出されるため、小信号等価回路パラメータを効率よく
抽出することができる。その結果、ウェハロット当たり
の大規模なデータ蓄積やトレンド管理などに対応できる
ようになる。

【００６０】本発明に係る第２の半導体評価装置によれ
ば、１台の装置でＤＣ測定とＲＦ測定が行われるととも
に、ＲＦ測定としてピンチオフ時および順方向バイアス
時のＳパラメータと動作点のＳパラメータとが測定さ
れ、コールドモデルを用いてその動作点におけるＦＥＴ
の小信号等価回路パラメータが算出されるため、バイア
ス依存性を充分に考慮した正確な小信号等価回路パラメ
ータを効率よく抽出することができる。

【００６１】本発明に係る第３の半導体評価装置によれ
ば、コールドモデルを用いてＦＥＴの小信号等価回路パ
ラメータを抽出する際に必要となるドレイン抵抗とソー
ス抵抗の和Ｒd＋Ｒsを算出するために、Ｓパラメータの
測定値がＺパラメータに変換され、それによって得られ
る順方向バイアス時の出力インピーダンスが用いられ
る。このため、ＦＥＴのオン抵抗の測定を必要としない
ので、４端子接続による直流測定をしなくとも、高周波
測定用プローブを用いて１台の装置で精度よく小信号等
価回路パラメータを抽出することができる。

【００６２】本発明に係る第４の半導体評価装置によれ
ば、コールドモデルを用いてＦＥＴの小信号等価回路パ
ラメータを抽出する際に必要となるドレイン抵抗とソー
ス抵抗の和Ｒd＋Ｒsを算出するために、高周波測定用プ
ローブを用いた直流測定により電界効果トランジスタの
オン抵抗が測定される。この場合、４端子接続ができな
いが、校正手段によりオン抵抗の測定値から高周波測定
用プローブにおける接触抵抗および寄生抵抗が除去され
るため、精度のよいオン抵抗値を得ることができる。し
たがって、高周波測定用プローブを用いて１台の装置で
精度よく小信号等価回路パラメータを抽出することがで
きる。

【００６３】本発明に係る第５の半導体評価装置によれ
ば、ピンチオフ時や順方向バイアス時におけるＳパラメ
ータの測定は１回だけ行い、各動作点でのＳパラメータ
の測定のみを繰り返すことにより、異なる複数の動作点
での電界効果トランジスタの小信号等価回路パラメータ
を効率よく抽出することができる。

【００６４】本発明に係る第６の半導体評価装置によれ
ば、高周波測定のみならず直流測定についても高周波測
定用プローブが使用されるが、測定されたＤＣパラメー
タが校正され、これにより測定値から高周波測定用プロ
ーブにおける接触抵抗および寄生抵抗を除去することが
できる。このため、高周波測定用プローブを用いて１台
の装置で精度よく小信号等価回路パラメータを抽出する
ことができる。

【００６５】本発明に係る第１の半導体評価方法によれ
ば、上記第１の半導体評価装置の動作を実現することが
でき、これにより小信号等価回路パラメータを効率よく
抽出することができる。

【００６６】本発明に係る第２の半導体評価方法によれ
ば、上記第２の半導体評価装置の動作を実現することが
でき、コールドモデルを用いて動作点におけるＦＥＴの
小信号等価回路パラメータが算出されるため、バイアス
依存性を充分に考慮した正確な小信号等価回路パラメー
タを効率よく抽出することができる。

【００６７】本発明に係る第３の半導体評価方法によれ
ば、上記第５の半導体評価装置の動作を実現することが
でき、これにより異なる複数の動作点での電界効果トラ
ンジスタの小信号等価回路パラメータを効率よく抽出す
ることができる。

【００６８】本発明に係る第１の抵抗算出方法によれ
ば、ドレイン抵抗とソース抵抗の和Ｒd＋Ｒsを算出する
ために、Ｓパラメータの測定値がＺパラメータに変換さ
れ、それによって得られる順方向バイアス時の出力イン
ピーダンスが用いられる。このため、ＦＥＴのオン抵抗
の測定を必要とせず、４端子接続による直流測定をしな
くとも、高周波測定用プローブを用いてＦＥＴからＲd
＋Ｒsを精度よく抽出することができる。

【００６９】本発明に係る第２の抵抗算出方法によれ
ば、高周波測定用プローブを用いた直流測定によりＦＥ
Ｔのオン抵抗が測定された後、オン抵抗の測定値から高
周波測定用プローブにおける接触抵抗および寄生抵抗が
除去されるため、精度のよいオン抵抗値を得ることがで
きる。したがって、４端子測定をしなくとも、高周波測
定用プローブを用いてＦＥＴからＲd＋Ｒsを精度よく抽
出することができる。

【００７０】本発明に係る、第１の半導体評価プログラ
ムを記録したコンピュータ読み取り可能な記録媒体によ
れば、上記第１の半導体評価装置の動作を実現すること
ができ、これにより小信号等価回路パラメータを効率よ
く抽出することができる。

【００７１】本発明に係る、第２の半導体評価プログラ
ムを記録したコンピュータ読み取り可能な記録媒体によ
れば、上記第２の半導体評価装置の動作を実現すること
ができ、コールドモデルを用いて動作点におけるＦＥＴ
の小信号等価回路パラメータが算出されるため、バイア
ス依存性を充分に考慮した正確な小信号等価回路パラメ
ータを効率よく抽出することができる。

【００７２】本発明に係る、第３の半導体評価プログラ
ムを記録したコンピュータ読み取り可能な記録媒体によ
れば、上記第５の半導体評価装置の動作を実現すること
ができ、これにより異なる複数の動作点での電界効果ト
ランジスタの小信号等価回路パラメータを効率よく抽出
することができる。

【００７３】本発明に係る、第１の抵抗算出プログラム
を記録したコンピュータ読み取り可能な記録媒体によれ
ば、上記第１の抵抗算出方法によりＲd＋Ｒsを算出する
ことができ、これにより、ＦＥＴのオン抵抗の測定を必
要としないので、４端子接続による直流測定をしなくと
も、高周波測定用プローブを用いてＦＥＴからＲd＋Ｒs
を精度よく抽出することができる。

【００７４】本発明に係る、第２の抵抗算出プログラム
を記録したコンピュータ読み取り可能な記録媒体によれ
ば、上記第２の抵抗算出方法によりＲd＋Ｒsを算出する
ことができ、これにより、４端子測定をしなくとも、高
周波測定用プローブを用いてＦＥＴからＲd＋Ｒsを精度
よく抽出することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１である半導体評価装置
の構成を示すブロック図。

【図２】実施の形態１におけるプローバの周囲の回路
構成を示す回路図。

【図３】実施の形態１におけるＦＥＴの小信号等価回
路パラメータの抽出手順を示す概略フローチャート。

【図４】実施の形態１において対象とするＦＥＴの小
信号等価回路を示す回路図。

【図５】実施の形態１におけるＦＥＴの小信号等価回
路パラメータの抽出手順を示す詳細フローチャート。

【図６】実施の形態１により抽出されたＦＥＴの小信
号等価回路パラメータの一例を示す図。

【図７】実施の形態１において採用されている、ドレ
イン抵抗とソース抵抗の和Ｒd＋Ｒsの抽出方法を示すフ
ローチャート。

【図８】４端子接続によるＤＣ測定により得られるＦ
ＥＴのオン抵抗ＲonとＲd＋Ｒsの前記抽出方法において
得られるＦＥＴの出力インピーダンスＺ２２の実部との
比較を示す図。

【図９】本発明の実施の形態２において採用されてい
る、ドレイン抵抗とソース抵抗の和Ｒd＋Ｒsの抽出方法
を示すフローチャート。

【図１０】本発明の実施の形態３におけるＦＥＴの小
信号等価回路パラメータの抽出手順を示すフローチャー
ト。

【符号の説明】

１０…ネットワークアナライザ、１２…直流電源、１
４…プローバ、１６…コントローラ、１８…ＧＰＩ
Ｂ、１００…電界効果トランジスタ（ＦＥＴ）、２
００…真性領域、Ｒd…ドレイン抵抗、Ｒs…ソース
抵抗。

Claims

【特許請求の範囲】

【請求項１】半導体素子の電気的特性を示すパラメー
タの測定を行い、該測定結果から前記半導体素子の小信
号等価回路パラメータを抽出する半導体評価装置であっ
て、前記半導体素子の直流特性を示すパラメータであるＤＣ
パラメータを測定する直流測定手段と、前記半導体素子の高周波特性を示すパラメータであるＲ
Ｆパラメータを測定する高周波測定手段と、前記ＤＣパラメータおよび前記ＲＦパラメータから前記
小信号等価回路パラメータを算出する演算手段と、を備
えることを特徴とする半導体評価装置。
【請求項２】請求項１に記載の半導体評価装置におい
て、前記半導体素子は電界効果トランジスタであり、前記電界効果トランジスタのバイアスを制御するバイア
ス制御手段を備え、前記電界効果トランジスタのドレイン抵抗とソース抵抗
の和を求める抵抗抽出手段を備え、前記バイアス制御手段によって前記電界効果トランジス
タをピンチオフ状態に設定してピンチオフ時における前
記電界効果トランジスタのＳパラメータを前記高周波測
定手段に測定させ、前記バイアス制御手段によって前記
電界効果トランジスタを順方向バイアス状態に設定して
順方向バイアス時における前記電界効果トランジスタの
Ｓパラメータを前記高周波測定手段に測定させ、前記バ
イアス制御手段によって前記電界効果トランジスタを所
定の動作点に設定して該動作点における前記電界効果ト
ランジスタのＳパラメータを前記高周波測定手段に測定
させる主制御手段を備え、前記演算手段は、前記動作点におけるＳパラメータ、前
記ピンチオフ時のＳパラメータ、前記順方向バイアス時
のＳパラメータ、および前記ドレイン抵抗とソース抵抗
の和から、コールドモデルを用いて前記動作点における
前記電界効果トランジスタの小信号等価回路パラメータ
を算出する、ことを特徴とする半導体評価装置。
【請求項３】請求項２に記載の半導体評価装置におい
て、前記抵抗抽出手段は、前記バイアス制御手段によって前記電界効果トランジス
タを順方向バイアス状態に設定しつつゲート電圧を各種
の値に設定し、ゲート電圧の各種の値に対する前記電界
効果トランジスタのＳパラメータを前記高周波測定手段
に測定させる高周波測定制御手段と、高周波測定制御手段により得られる前記Ｓパラメータを
Ｚパラメータに変換することによりゲート電圧の各種の
値に対する前記電界効果トランジスタの出力インピーダ
ンスの実部の値を算出する出力インピーダンス算出手段
と、前記ゲート電圧の各種の値と該値に対する前記出力イン
ピーダンスの実部の値とから成るデータを順方向バイア
ス状態における前記電界効果トランジスタの出力インピ
ーダンスの実部のゲート電圧依存性を示すデータとして
使用して回帰分析を行うことにより回帰直線を求める回
帰分析手段と、前記回帰直線から前記電界効果トランジスタのドレイン
抵抗とソース抵抗の和を算出する和抵抗算出手段と、を有していることを特徴とする半導体評価装置。
【請求項４】請求項２に記載の半導体評価装置におい
て、前記直流測定手段は、前記高周波測定手段で使用される
高周波測定用プローブを用いて前記ＤＣパラメータを測
定し、前記抵抗抽出手段は、前記高周波測定用プローブにおける接触抵抗および寄生
抵抗を測定することにより校正データを生成する校正デ
ータ生成手段と、前記バイアス制御手段によって前記電界効果トランジス
タに印加されるゲート電圧を各種の値に設定し、ゲート
電圧の各種の値に対する前記電界効果トランジスタのオ
ン抵抗を前記直流測定手段に測定させる直流測定制御手
段と、直流測定制御手段により得られる前記オン抵抗に対し前
記校正データにより校正を行う校正手段と、前記ゲート電圧の各種の値と該値に対する前記オン抵抗
の前記校正後の値とから成るデータを前記オン抵抗のゲ
ート電圧依存性を示すデータとして使用して回帰分析を
行うことにより回帰直線を求める回帰分析手段と、前記回帰直線から前記電界効果トランジスタのドレイン
抵抗とソース抵抗の和を算出する和抵抗算出手段と、を有していることを特徴とする半導体評価装置。
【請求項５】請求項２に記載の半導体評価装置におい
て、前記主制御手段は、前記バイアス制御手段によって前記
電界効果トランジスタを複数の動作点のそれぞれに順次
設定し、設定した各動作点における前記電界効果トラン
ジスタのＳパラメータを前記高周波測定手段に測定さ
せ、前記演算手段は、前記各動作点におけるＳパラメータ、
前記ピンチオフ時のＳパラメータ、前記順方向バイアス
時のＳパラメータ、および前記ドレイン抵抗とソース抵
抗の和とから、前記各動作点における前記電界効果トラ
ンジスタの小信号等価回路パラメータを算出する、こと
を特徴とする半導体評価装置。
【請求項６】請求項１に記載の半導体評価装置におい
て、前記直流測定手段は、前記高周波測定手段で使用される
高周波測定用プローブを用いて前記ＤＣパラメータを測
定し、前記高周波測定用プローブにおける接触抵抗および寄生
抵抗を測定することにより校正データを生成する校正デ
ータ生成手段と、前記直流測定手段で測定された前記ＤＣパラメータに対
し前記校正データにより校正を行う校正手段と、を備え
ることを特徴とする半導体評価装置。
【請求項７】半導体素子の電気的特性を示すパラメー
タの測定を行い、該測定結果から前記半導体素子の小信
号等価回路パラメータを抽出する半導体評価方法であっ
て、前記半導体素子の直流特性を示すパラメータであるＤＣ
パラメータを測定するステップと、前記半導体素子の高周波特性を示すパラメータであるＲ
Ｆパラメータを測定するステップと、前記ＤＣパラメータおよび前記ＲＦパラメータから前記
小信号等価回路パラメータを算出するステップと、を有
することを特徴とする半導体評価方法。
【請求項８】請求項７に記載の半導体評価方法におい
て、前記半導体素子は電界効果トランジスタであり、前記電界効果トランジスタのドレイン抵抗とソース抵抗
の和を求めるステップと、前記電界効果トランジスタをピンチオフ状態に設定して
ピンチオフ時における前記電界効果トランジスタのＳパ
ラメータを測定するステップと、前記電界効果トランジスタを順方向バイアス状態に設定
して順方向バイアス時における前記電界効果トランジス
タのＳパラメータを測定するステップと、前記電界効果トランジスタを所定の動作点に設定して該
動作点における前記電界効果トランジスタのＳパラメー
タを測定するステップと、前記動作点におけるＳパラメータ、前記ピンチオフ時の
Ｓパラメータ、前記順方向バイアス時のＳパラメータ、
および前記ドレイン抵抗とソース抵抗の和から、前記動
作点における前記電界効果トランジスタの小信号等価回
路パラメータを算出するステップと、を有することを特
徴とする半導体評価方法。
【請求項９】請求項８に記載の半導体評価装置におい
て、前記電界効果トランジスタを複数の動作点のそれぞれに
順次設定し、設定した各動作点における前記電界効果ト
ランジスタのＳパラメータを測定するステップと、前記各動作点におけるＳパラメータ、前記ピンチオフ時
のＳパラメータ、前記順方向バイアス時のＳパラメー
タ、および前記ドレイン抵抗とソース抵抗の和とから、
前記各動作点における前記電界効果トランジスタの小信
号等価回路パラメータを算出するステップと、を有する
ことを特徴とする半導体評価方法。
【請求項１０】電界効果トランジスタのドレイン抵抗
とソース抵抗との和を求める抵抗算出方法であって、前記電界効果トランジスタを順方向バイアス状態に設定
しつつゲート電圧の各種の値に対する前記電界効果トラ
ンジスタのＳパラメータを測定するステップと、前記ＳパラメータをＺパラメータに変換することによ
り、前記ゲート電圧の各種の値に対する前記電界効果ト
ランジスタの出力インピーダンスの実部の値を算出する
ステップと、前記ゲート電圧の各種の値と該値に対する前記出力イン
ピーダンスの実部の値とから成るデータを順方向バイア
ス状態における前記電界効果トランジスタの出力インピ
ーダンスの実部のゲート電圧依存性を示すデータとして
使用して回帰分析を行うことにより回帰直線を求めるス
テップと、前記回帰直線から前記電界効果トランジスタのドレイン
抵抗とソース抵抗の和を算出するステップと、を有する
ことを特徴とする抵抗算出方法。
【請求項１１】電界効果トランジスタのドレイン抵抗
とソース抵抗との和を求める抵抗算出方法であって、高周波測定用プローブにおける接触抵抗および寄生抵抗
を測定することにより校正データを作成するステップ
と、前記高周波測定用プローブを用いた直流測定により、前
記電界効果トランジスタのゲート電圧の各種の値に対す
る前記電界効果トランジスタのオン抵抗を測定するステ
ップと、前記直流測定で得られたオン抵抗の値を前記校正データ
により校正を行うステップと、前記ゲート電圧の各種の値と該値に対する前記オン抵抗
の前記校正後の値とから成るデータを前記オン抵抗のゲ
ート電圧依存性を示すデータとして使用して回帰分析を
行うことにより回帰直線を求めるステップと、前記回帰直線から前記電界効果トランジスタのドレイン
抵抗とソース抵抗の和を算出するステップと、を有する
ことを特徴とする抵抗算出方法。
【請求項１２】半導体素子の電気的特性を示すパラメ
ータを測定手段に測定させ、該測定結果から前記半導体
素子の小信号等価回路パラメータを抽出するための半導
体評価プログラムを記録したコンピュータ読み取り可能
な記録媒体であって、前記半導体素子の直流特性を示すパラメータであるＤＣ
パラメータを前記測定手段に測定させる機能と、前記半導体素子の高周波特性を示すパラメータであるＲ
Ｆパラメータを前記測定手段に測定させる機能と、前記ＤＣパラメータおよび前記ＲＦパラメータから前記
小信号等価回路パラメータを算出する機能と、を実現さ
せるための半導体評価プログラムを記録したコンピュー
タ読み取り可能な記録媒体。
【請求項１３】請求項１２に記載の半導体評価プログ
ラムを記録したコンピュータ読み取り可能な記録媒体に
おいて、前記半導体素子は電界効果トランジスタであり、前記半導体評価プログラムは、前記電界効果トランジスタのバイアスを制御する機能
と、前記電界効果トランジスタのドレイン抵抗とソース抵抗
の和を求める機能と、前記バイアスを制御する機能により前記電界効果トラン
ジスタをピンチオフ状態に設定してピンチオフ時におけ
る前記電界効果トランジスタのＳパラメータを前記測定
手段に測定させる機能と、前記バイアスを制御する機能により前記電界効果トラン
ジスタを順方向バイアス状態に設定して順方向バイアス
時における前記電界効果トランジスタのＳパラメータを
前記測定手段に測定させる機能と、前記バイアスを制御する機能により前記電界効果トラン
ジスタを所定の動作点に設定して該動作点における前記
電界効果トランジスタのＳパラメータを前記測定手段に
測定させる機能と、前記動作点におけるＳパラメータ、前記ピンチオフ時の
Ｓパラメータ、前記順方向バイアス時のＳパラメータ、
および前記ドレイン抵抗とソース抵抗の和から、前記動
作点における前記電界効果トランジスタの小信号等価回
路パラメータを算出する機能と、を実現させることを特徴とするコンピュータ読み取り可
能な記録媒体。
【請求項１４】請求項１３に記載の半導体評価プログ
ラムを記録したコンピュータ読み取り可能な記録媒体に
おいて、前記半導体評価プログラムは、前記バイアスを制御する機能により前記電界効果トラン
ジスタを複数の動作点のそれぞれに順次設定し、設定し
た各動作点における前記電界効果トランジスタのＳパラ
メータを前記測定手段に測定させる機能と、前記各動作点におけるＳパラメータ、前記ピンチオフ時
のＳパラメータ、前記順方向バイアス時のＳパラメー
タ、および前記ドレイン抵抗とソース抵抗の和とから、
前記各動作点における前記電界効果トランジスタの小信
号等価回路パラメータを算出する機能と、を実現させることを特徴とするコンピュータ読み取り可
能な記録媒体。
【請求項１５】電界効果トランジスタの電気的特性を
示すパラメータを測定手段に測定させ、該測定結果から
前記電界効果トランジスタのドレイン抵抗とソース抵抗
との和を求めるための抵抗算出プログラムを記録したコ
ンピュータ読み取り可能な記録媒体であって、前記電界効果トランジスタのバイアスを制御する機能
と、前記バイアスを制御して前記電界効果トランジスタを順
方向バイアス状態に設定しつつゲート電圧の各種の値に
対する前記電界効果トランジスタのＳパラメータを前記
測定手段に測定させる機能と、前記ＳパラメータをＺパラメータに変換することによ
り、前記ゲート電圧の各種の値に対する前記電界効果ト
ランジスタの出力インピーダンスの実部の値を算出する
機能と、前記ゲート電圧の各種の値と該値に対する前記出力イン
ピーダンスの実部の値とから成るデータを順方向バイア
ス状態における前記電界効果トランジスタの出力インピ
ーダンスの実部のゲート電圧依存性を示すデータとして
使用して回帰分析を行うことにより回帰直線を求める機
能と、前記回帰直線から前記電界効果トランジスタのドレイン
抵抗とソース抵抗の和を算出する機能と、を実現させるための抵抗算出プログラムを記録したコン
ピュータ読み取り可能な記録媒体。
【請求項１６】電界効果トランジスタの電気的特性を
示すパラメータを測定手段に測定させ、該測定結果から
前記電界効果トランジスタのドレイン抵抗とソース抵抗
との和を求めるための抵抗算出プログラムを記録したコ
ンピュータ読み取り可能な記録媒体であって、高周波測定用プローブにおける接触抵抗および寄生抵抗
を前記測定手段に測定させることにより校正データを作
成する機能と、前記高周波測定用プローブを用いた直流測定により、前
記電界効果トランジスタのゲート電圧の各種の値に対す
る前記電界効果トランジスタのオン抵抗を前記測定手段
に測定させる機能と、前記直流測定で得られたオン抵抗の値を前記校正データ
により校正を行う機能と、前記ゲート電圧の各種の値と該値に対する前記オン抵抗
の前記校正後の値とから成るデータを前記オン抵抗のゲ
ート電圧依存性を示すデータとして使用して回帰分析を
行うことにより回帰直線を求める機能と、前記回帰直線から前記電界効果トランジスタのドレイン
抵抗とソース抵抗の和を算出する機能と、を実現させる
ための抵抗算出プログラムを記録したコンピュータ読み
取り可能な記録媒体。