JP4644006B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4644006B2
JP4644006B2 JP2005057294A JP2005057294A JP4644006B2 JP 4644006 B2 JP4644006 B2 JP 4644006B2 JP 2005057294 A JP2005057294 A JP 2005057294A JP 2005057294 A JP2005057294 A JP 2005057294A JP 4644006 B2 JP4644006 B2 JP 4644006B2
Authority
JP
Japan
Prior art keywords
diffusion layer
layer
substrate
semiconductor device
guard ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005057294A
Other languages
English (en)
Other versions
JP2006245196A (ja
Inventor
良太 山本
豊 秋山
正之 冨留宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005057294A priority Critical patent/JP4644006B2/ja
Priority to US11/362,132 priority patent/US7432551B2/en
Publication of JP2006245196A publication Critical patent/JP2006245196A/ja
Application granted granted Critical
Publication of JP4644006B2 publication Critical patent/JP4644006B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明はＳＯＩ（Silicon On Insulator）基板を用いた半導体装置に関し、特に基板ノイズ低減を目的としたガードリングを備えた半導体装置に関する。
従来、半導体装置において、基板ノイズの伝播を低減するために、素子部の周囲を、ＧＮＤに電位固定されたＰ＋型拡散層（または、ＶＤＤに固定したＮ＋型拡散層）からなるガードリングで囲む技術が用いられている（例えば非特許文献１参照）。
J.Raskin, et. al. "Substrate Crosstalk Reduction Using ＳＯＩTechnology" IEEE Trans. Electron devices,dec.1997 vol.44, No.12pp.2252-2261
以下、本発明が解決しようとする課題について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図９は、半導体素子が形成された領域である素子部を２つ有する半導体装置において、素子部間の基板ノイズの伝播を示した概略平面図である。図９（Ａ）の半導体装置１００は、基板ノイズの発生源となる素子部１０２と、基板ノイズの影響を受ける素子部１０４と、これらの素子部１０２，１０４の間に位置する素子分離領域１０６と、を有する。一方、図９（Ｂ）の半導体装置２００は、基板ノイズの発生源となる素子部１０２と、基板ノイズの影響を受ける素子部１０４と、素子部１０４の周囲を囲むようにガードリング領域１０８が設けられている。さらに、これらの領域の間には、素子分離領域１０６が形成されている。
図１０は、図９（Ａ）のＢ−Ｂ'線断面図であり、ガードリングを備えないバルク基板を用いた半導体装置の例を示す。
図１０に示すように、半導体装置１００ａは、支持基板１１０上に拡散層であるＰ型ウェル層１１２が形成されている。素子部１０４においては、支持基板１１０上に第１の拡散層１１５が形成されている。第１の拡散層１１５は、Ｐ型ウェル層１１２ａと、Ｐ型ウェル層１１２ａ上に設けられたＰ＋型拡散層１１６ａとから構成されている。素子分離領域１０６には、Ｐ型ウェル層１１２ｄ上に、素子分離層（ＳＴＩ層：Shallow
Trench Isolation、以下、ＳＴＩ層）１１４が設けられている。このＰ型ウェル層１１２ｄは、第１の拡散層１１５のＰ型ウェル層１１２ａと一体に形成され、Ｐ型ウェル層１１２を構成している。
Ｐ＋型拡散層１１６ａ上には、基板コンタクト１１８が接続されている。基板コンタクト１１８は、グラウンド配線ＧＮＤ２に接続されている。つまり、第１の拡散層１１５はグランド電位に固定されることになる。したがって、図１０に示す半導体装置１００ａにおいて、基板ノイズが、素子部１０２から矢印方向にＰ型ウェル層１１２を伝播してきた場合、第１の拡散層１１５を介して直接基板コンタクト１１８に伝わり、素子部１０４の電源／ＧＮＤの電位を変動させてしまう。この電位変動が素子部１０４内の発振器のジッタを増加させるなど、回路動作の誤動作を招く。
図１１は、図９（Ｂ）のＣ−Ｃ'線断面図であり、ガードリングを備えたバルク基板を用いた半導体装置の例を示す。
図１１に示すように、半導体装置２００ａは、支持基板１１０に拡散層であるＰ型ウェル層１１２が形成されている。素子部１０４には、上記と同様に第１の拡散層１１５が形成されている。さらに、ガードリング領域１０８には、支持基板１１０に第２の拡散層（以下、単にガードリングともいう）１２２が形成されている。第２の拡散層１２２は、Ｐ型ウェル層１１２ｂと、Ｐ型ウェル層１１２ｂ上に設けられたＰ＋型拡散層１１６ｂとからなる。第１の拡散層１１５と第２の拡散層１２２との間には、ＳＴＩ層１１４が形成されており、これらの拡散層は、所定距離離隔して設けられる。Ｐ型ウェル層１１２ａと、Ｐ型ウェル層１１２ｂとは、支持基板１１０とＳＴＩ層１１４との間に形成されたＰ型ウェル層１１２ｃによって連通され、第１の拡散層１１５と第２の拡散層１２２とは電気的に接続されている。このＰ型ウェル層１１２ａ，１１２ｂ，１１２ｃ，１１２ｄは、一体に形成されており、Ｐ型ウェル層１１２を構成している。
Ｐ＋型拡散層１１６ａ上には、基板コンタクト１１８が接続されている。基板コンタクト１１８は、グラウンド配線ＧＮＤ２に接続されている。つまり、第１の拡散層１１５はグランド電位に固定されることになる。一方、Ｐ＋型拡散層１１６ｂは、その上面においてコンタクト１２０と電気的に接続されている。このコンタクト１２０は、グラウンド配線ＧＮＤ１に接続されている。つまり、第２の拡散層１２２はグランド電位に固定されることになる。ここでグラウンド配線ＧＮＤ１、ＧＮＤ２は分離されている。
図１１に示す半導体装置２００ａにおいて、基板ノイズが、素子部１０２から矢印の方向にＰ型ウェル層１１２を伝播してきた場合、基板ノイズは、第２の拡散層１２２を介して、グラウンド電位に固定された基板コンタクト１２０に伝播する。したがって、素子部の基板コンタクト１１８に伝わる基板ノイズは、図１０の半導体装置１００ａの場合より大幅に低減される。これにより、素子部内の回路は安定した動作を行うことができ、誤動作が極めて少ない。
図１２は、図９（Ａ）のＢ−Ｂ'線断面図であり、ＳＯＩ（Silicon On Insulator）基板を用いた半導体装置において、ガードリングを備えない例を示す。
図１２に示すように、半導体装置１００ｂは、支持基板１１０上に、シリコン酸化絶縁層（ＢＯＸ：Buried Oxide、以下ＢＯＸ層）１１１が形成されている。ＢＯＸ層１１１上にエピタキシャル法によりＳＯＩ層１１３を形成した後、通常の方法により素子部１０４において、第１の拡散層１１５を形成する。第１の拡散層１１５は、Ｐ型ウェル層１１２ａと、Ｐ型ウェル層１１２ａ上に設けられたＰ＋型拡散層１１６ａとからなる。素子分離領域１０６においては、ＢＯＸ層１１１上に、ＳＴＩ層１１４が設けられている。Ｐ＋型拡散層１１６ａ上には、基板コンタクト１１８が接続されている。基板コンタクト１１８は、グラウンド配線ＧＮＤ２に接続されている。つまり、第１の拡散層１１５はグランド電位に固定されることになる。
図１２に示す半導体装置１００ｂにおいて、基板ノイズが、素子部１０２から矢印の方向に、支持基板１１０表面を伝播してくる。素子分離領域１０６において、この基板ノイズは、ＢＯＸ層１１１とＳＴＩ層１１４とが接しているため、上方向に伝播はしない。一方、第１の拡散層１１５が形成された素子部１０４においては、基板ノイズの低周波成分はＢＯＸ層１１１によって遮断されるので、基板ノイズの高周波成分のみが、ＢＯＸ層１１１を上方向に伝播し、さらに第１の拡散層１１５に伝播する。したがって、半導体装置１００ｂは、図１０に示す半導体装置１００ａより、基板コンタクト１１８に伝わる基板ノイズは小さくなる。
図１３は、図９（Ｂ）のＣ−Ｃ'線断面図であり、ガードリングを有するＳＯＩ基板を用いた半導体装置の例を示す。
図１３に示すように、半導体装置２００ｂは、素子部１０４において、ＢＯＸ層１１１上に、図１１の半導体装置２００ａと同様の第１の拡散層１１５が形成されている。さらに、ガードリング領域１０８において、ＢＯＸ層１１１上に第２の拡散層１２２が形成されている。第２の拡散層１２２は、Ｐ型ウェル層１１２ｂと、Ｐ型ウェル層１１２ｂ上に形成されたＰ＋型拡散層１１６ｂとからなる。第１の拡散層１１５と第２の拡散層１２２は、ＳＴＩ層１１４により所定距離離隔して設けられる。Ｐ＋型拡散層１１６ａ上には、基板コンタクト１１８が接続されている。基板コンタクト１１８は、グラウンド配線ＧＮＤ２に接続されている。つまり、第１の拡散層１１５はグランド電位に固定されることになる。一方、Ｐ＋型拡散層１１６ｂは、その上面においてコンタクト１２０と電気的に接続されている。このコンタクト１２０は、グラウンド配線ＧＮＤ１に接続されている。つまり、第２の拡散層１２２はグランド電位に固定されることになる。ここでグラウンド配線ＧＮＤ１、ＧＮＤ２は分離されている。
図１３に示す半導体装置２００ｂにおいて、基板ノイズは、素子部１０２から矢印の方向に、支持基板１１０表面を伝播してくる。この場合、半導体素子の基板コンタクト１１８に達する前に、基板ノイズの高周波成分は、ＢＯＸ層１１１を上方向に伝播し、さらに第２の拡散層１２２を伝播し、コンタクト１２０を介してグラウンド配線ＧＮＤ１に吸収される。したがって、素子部の基板コンタクト１１８に伝わる基板ノイズは、図１２に示す半導体装置１００ｂより低減される。
しかしながら、ガードリングを有する、ＳＯＩ基板を用いた半導体装置２００ｂにおいては、以下に示すような課題がある。つまり、図１３に示す半導体装置２００ｂのように、ＳＯＩ基板を用いた半導体装置にガードリング領域１０８を形成した場合、図１１に示す半導体装置２００ａのガードリングと比較して、基板ノイズの吸収効果が低下する。したがって、ＳＯＩ基板を用いた半導体装置において、基板ノイズによる誤作動を防止する必要がある。
上記課題を図１４に示す測定結果（グラフ）により明らかにする。縦軸は半導体素子の基板コンタクト１１８で測定される基板ノイズレベル、横軸はノイズ源から半導体素子の基板コンタクト１１８までの距離である。グラフ（Ａ）中の「バルク基板」、「ＳＯＩ」と記載された半導体装置の断面構造はそれぞれ図１０、図１２に示す構造を指す。また、グラフ（Ｂ）中の「バルク基板」、「ＳＯＩ＋従来のガードリング」と記載された半導体装置の断面構造はそれぞれ図１１、図１３に示す構造を指す。
図１４のグラフ（Ａ）から明らかなように、ガードリングが形成されていない半導体装置においては、基板コンタクト１１８で測定される基板ノイズレベルは、「バルク基板（図１０）」より、「ＳＯＩ基板（図１２）」の方が極めて低い。
しかしながら、グラフ（Ｂ）から明らかなように、ガードリングを有する場合には、ほとんどの距離において、基板コンタクト１１８で測定される基板ノイズレベルは、「ＳＯＩ基板（図１３）」の方が「バルク基板（図１１）」よりノイズレベルが高くなる。
つまり、素子部１０４およびガードリング領域１０８において、基板ノイズの低周波成分はＢＯＸ層１１１を伝播しないものの、高周波成分は上方向に伝播し、第１の拡散層１１５および第２の拡散層１２２に各々伝播する。しかしながら、ＳＯＩ基板において、コンタクト１２０が電気的に接続されている第２の拡散層１２２は、ＳＴＩ層１１４とＢＯＸ層１１１とに囲まれて電気的に孤立している。したがって、第１の拡散層１１５で吸収された基板ノイズは、第２の拡散層１２２に移動することができないため、基板コンタクト１１８の基板ノイズレベルが高くなる。
したがって、第１の拡散層１１５で吸収された基板ノイズの高周波成分が、基板コンタクト１１８に伝わり、半導体素子の電源／ＧＮＤの電位を変動させてしまう可能性がある。この電位変動が半導体素子内の発振器のジッタを増加させるなど、回路動作の誤動作を招く。したがって、ガードリングが設けられたＳＯＩ基板からなる半導体装置において、ガードリングによる基板ノイズの吸収量を向上させ、基板ノイズによる誤作動を防止する必要がある。
本発明によれば、
支持基板、絶縁層およびＳＯＩ層が順に積層されてなるＳＯＩ基板と、
前記ＳＯＩ基板の一領域に設けられた素子部と、
前記ＳＯＩ基板の前記素子部の周囲に設けられたガードリング領域と、を備え、
前記素子部の前記ＳＯＩ層中に設けられた第１の拡散層と、
前記ガードリング領域の前記ＳＯＩ層中に設けられた第２の拡散層とが、電気的に接続され、
前記第１の拡散層と前記第２の拡散層との間の領域において、前記ＳＯＩ層中に前記絶縁層に到達しない素子分離膜が設けられ、
前記素子分離膜と前記絶縁層との間に、前記第１の拡散層と前記第２の拡散層とを電気的に接続する第３の拡散層が設けられ、
前記第１、第２および第３の拡散層は、Ｐ型拡散層であり、前記第２の拡散層はグラウンド電位に固定され、
前記第１の拡散層が、前記グランド電位とは電気的に接続されていない他のグランド電位に固定されていることを特徴とする半導体装置が提供される。
このような、ＳＯＩ基板に用いた半導体装置によれば、コンタクトが接続されたガードリング領域の拡散層（ガードリング）と、半導体素子とが電気的に接続されおり、ガードリングにおける基板ノイズ吸収量が増加するため、ＳＯＩ基板における基板ノイズの低減を図ることができる。
本発明の半導体装置は、ガードリング領域の拡散層（ガードリング）と素子部の拡散層とが電気的に接続されているため、ガードリングにおける基板ノイズ吸収量が増加する。したがって、ＳＯＩ基板における基板ノイズの低減を図ることができる。
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。
本発明のＳＯＩ基板を用いた半導体装置１は、図１に示すように、ＳＯＩ基板上に基板ノイズの発生源となる半導体素子が形成された素子部２と、基板ノイズの影響を受ける素子部４と、素子部４の周囲を囲むようにガードリング領域８とを有する。これらの領域の間には、素子分離領域６を有する。
図２は、図１に示す半導体装置１に設けられた、素子部４と素子分離領域６との位置関係を示す部分拡大図である。このように、素子部４の周囲を囲むように、ガードリング領域８を形成すれば効率よく基板ノイズを低減することができる。また、図２のような、素子部４を完全に囲む形状のガードリング領域８を作成することが、レイアウトスペースなどの関係で困難な場合、図３に示すように、素子部４の一部をガードリング領域８がガードしていない略コ字形状としてもよい。この場合、ガードリング領域８がノイズ源（素子部２）と対向している方が、ノイズ低減効果が高いので、ガードリング領域８を有していない部分はノイズ源と対向していないことが好ましい。また、図４に示すようにガードリング領域８の形は略帯形状でも良い。その場合、同様の理由でガードリング領域８はノイズ源と素子部４との間に配置することが望ましい。
図５に、図２の半導体装置１のＡ−Ａ'線による断面図を示す。
図５に示すように、半導体装置１は、支持基板１０と、支持基板１０上に設けられた絶縁層としてのＢＯＸ層１１と、ＢＯＸ層１１上にＳＯＩ層１２が積層されている。ＳＯＩ層１２には、通常の方法により素子部４において、第１の拡散層１５が形成されている。ＢＯＸ層１１の厚さは例えば９０ｎｍである。
ＳＯＩ層１２には、素子部４において、Ｐ型ウェル１６ａと、Ｐ型ウェル１６ａ上にＰ＋型拡散層１８ａが設けられ、第１の拡散層１５が構成されている。Ｐ＋型拡散層１８ａの上面には、基板コンタクト２２が接続されている。基板コンタクト２２は、グラウンド配線ＧＮＤ２に接続されている。つまり、第１の拡散層１５はグランド電位に固定されることになる。
ＳＯＩ層１２には、ガードリング領域８において、Ｐ型ウェル１６ｂの上に、Ｐ＋型拡散層１８ｂが設けられ、第２の拡散層（以下、単にガードリングともいう）２６が構成されている。Ｐ＋型拡散層１８ｂの上面には、コンタクト２４が接続されている。コンタクト２４は、グラウンド配線ＧＮＤ１に接続されている。つまり、第２の拡散層２６はグランド電位に固定されることになる。ガードリング領域８に接続されるコンタクトの形成密度が、大きいほど、個々の基板コンタクトの抵抗が小さくなり、効率的に基板ノイズを低減することができる。したがって、設計ルールで許容される最大値であることが望ましい。なお、グラウンド配線ＧＮＤ１、ＧＮＤ２は分離されている。
ＳＯＩ層１２には、素子分離領域６において、ＢＯＸ層１１上に、素子分離層（ＳＴＩ層：Shallow Trench Isolation、以下、ＳＴＩ層）１４が設けられている。さらに、第１の拡散層１５と第２の拡散層２６との間にも、ＳＴＩ層１４が形成されており、これらの拡散層は、所定距離離隔して設けられる。第１と第２の拡散層の間に形成されたＳＴＩ層１４は、ＢＯＸ層１１に到達しておらず、ＢＯＸ層１１とＳＴＩ層１４の間のＳＯＩ層１２には、第３の拡散層１６ｃが形成されている。第３の拡散層１６ｃにより、第１の拡散層１５と第２の拡散層２６とは、電気的に接続される。ＳＯＩ層１２に第３の拡散層１６ｃを形成することにより、ＳＯＩ層１２の抵抗を下げることができ、効率的に基板ノイズを第２の拡散層２６へ伝播させることができる。本実施例においては、第３の拡散層１６ｃとしてＰ型ウェルが形成されている。第３の拡散層１６ｃの厚さは、例えば２８nmである。なお、本発明の効果を損なわない限り、第１の拡散層１５、第２の拡散層２６、および第３の拡散層１６ｃの部分を、拡散層としない態様を排除するものではない。
このように、ＳＯＩ基板を用いた半導体装置１において、第１の拡散層１５と第２の拡散層２６とを、第３の拡散層１６ｃで電気的に接続することにより、第１の拡散層１５に伝播した基板ノイズの高周波成分が、第２の拡散層２６に伝播することが可能となる。したがって、第１の拡散層１５に接続された基板コンタクト２２に伝播する基板ノイズレベルを低下させることができ、基板ノイズによる半導体素子の誤作動を防止することができる。
本発明の半導体装置１においては、ガードリング領域８の幅が大きければ基板ノイズの吸収効果が大きくなるので、その幅は設計で許容される範囲で大きいほうが望ましい。また、第１の拡散層１５と第２の拡散層２６との間の距離は短いほうが基板ノイズの吸収効果が大きくなるので、設計で許容される範囲で短いほうが望ましい。
続いて、本発明の半導体装置１の効果を、図８に記載の測定結果により説明する。
図８に記載のグラフは、縦軸が、半導体素子の基板コンタクト２２で測定された基板ノイズレベル、横軸はノイズ源から半導体素子の基板コンタクト２２までの距離である。図８のグラフ（Ａ）中の「バルク基板＋ガードリング」、「ＳＯＩ＋ガードリング」と記載された半導体装置の断面構造は、それぞれ図１１、図１３に示す構造を指す。また、図８のグラフ（Ｂ）中の「バルク基板＋ガードリング」、「ＳＯＩ＋本発明のガードリング」と記載された半導体装置の断面構造はそれぞれ図１１、図５に示す構造を指す。
図８のグラフ（測定結果）から明らかなように、第１の拡散層１５と第２の拡散層２６とを、第３の拡散層１６ｃにより電気的に接続することにより、基板コンタクト２２で測定される基板ノイズの量が減少する。
つまり、素子部４およびガードリング領域８において、基板ノイズの低周波成分はＢＯＸ層１１を伝播しないものの、高周波成分は上方向に伝播し、第１の拡散層１５および第２の拡散層２６に各々伝播する。したがって、図１３に示す半導体装置２００ｂのように、第３の拡散層１６ｃが設けられていない場合、第２の拡散層１２２は、ＳＴＩ層１１４とＢＯＸ層１１１とに囲まれて電気的に孤立している。したがって、第１の拡散層１１５で吸収された基板ノイズは、ガードリングに移動することができないため、基板コンタクトの基板ノイズレベルが高くなる。
これに対し、本発明の半導体装置１においては、第１の拡散層１５および第２の拡散層２６は、第３の拡散層１６ｃにより電気的に接続されている。したがって、第１の拡散層１５を伝播する基板ノイズが、第２の拡散層２６に伝播するため、基板コンタクト２２に伝わる基板ノイズの高周波成分の量が減少する。したがって、半導体素子の電源／ＧＮＤの電位を変動させることがなく、回路動作の誤動作を招くことがない。
以下、本発明に係る半導体装置１の他の実施形態を説明する。なお、上述した実施例１と構造が相違する点を中心に説明し、同様の部分については適宜説明を省略する。
まず、半導体装置１の実施例２を示す。
図６に、図２の半導体装置１のＡ−Ａ'線による断面構造（実施例２）を示す。
半導体装置１は、素子部４において、Ｎ型ウェル１７ａと、その上にＮ＋型拡散層１９ａとが設けられ、第１の拡散層１５が構成されている。Ｎ＋型拡散層１９ａの上面には、基板コンタクト２２が接続されている。基板コンタクト２２は、電源ＶＤＤ２に接続されている。
半導体装置１は、ガードリング領域８において、Ｎ型ウェル１７ｂと、その上にＮ＋型拡散層１９ｂとが設けられ、第２の拡散層２６が構成されている。Ｎ＋型拡散層１９ｂの上面には、コンタクト２４が接続されている。コンタクト２４は、電源ＶＤＤ１に接続されている。ここでＶＤＤ１、ＶＤＤ２は分離されている。
半導体装置１は、素子分離領域６において、ＢＯＸ層１１上に、素子間分離層としてＳＴＩ層１４が設けられている。さらに、第１の拡散層１５と第２の拡散層２６との間には、ＳＴＩ層１４が形成されており、これらの拡散層は、所定距離離隔して設けられる。このＳＴＩ層１４とＢＯＸ層１１との間には、Ｎ型拡散層としてＮ型ウェル層１７ｃが形成されている。Ｎ型ウェル１７ｃの厚さは、例えば２８nmである。
Ｎ型ウェル１７ｃにより、Ｎ型ウェル１７ａと、Ｎ型ウェル１７ｂとは連通され、第１の拡散層１５と第２の拡散層２６とは、電気的に接続される。
このような実施例２の半導体装置１によれば、Ｎ型ウェルを用いる場合においても、実施例１と同様の効果を有する半導体装置を提供することができる。
次に、半導体装置１の実施例３を示す。
図７に、図２の半導体装置１のＡ−Ａ'線による断面構造（実施例３）を示す。
半導体装置１は、素子分離領域６において、ＢＯＸ層１１と、ＳＴＩ層１４との間には、Ｐ型ウェル層１６ｄが形成されている。このような構造であると、Ｐ型ウェル層１６ｄによってノイズ源とガードリング領域８の第２拡散層２６が電気的に接続されるため、ガードリング領域８の第２拡散層２６が基板ノイズを吸収しやすい。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
例えば、上記では、２つの素子部が形成された半導体装置を例にとり説明したが、素子部を１つ有し、その周辺部に、第２の拡散層（ガードリング）が設けられた半導体装置であってもよい。
これにより、素子部から外部に基板ノイズが伝播するのを防止することができ、さらに素子部自体も、素子部から発生する基板ノイズによる影響が軽減される。
また、例えば、上記では、基板ノイズの影響を受ける素子部４の周囲に、ガードリングが形成された半導体装置を例にとり説明したが、ガードリングは、基板ノイズの発生源となる素子部２の周囲に設けられていてもよい。
これにより、基板ノイズが、素子部２から素子部４に伝播するのを防止することができ、さらに素子部２自体も、他の素子部からの基板ノイズや素子部２由来の基板ノイズによる影響を軽減することができる。
また、上記では、基板ノイズの発生源となる素子部２と、基板ノイズの影響を受ける素子部４とが、各々１つずつ形成された例により説明したが、素子部２と、素子部４とは、複数設けられていてもよい。
図１は、本発明に係るＳＯＩ基板を用いた半導体装置の概略上面図である。 図２は、図１に示す半導体装置に設けられた、素子部と素子分離領域との位置関係を示す部分拡大図である。 図３は、素子部と素子分離領域との位置関係の他の例を示す部分拡大図である。 図４は、素子部と素子分離領域との位置関係の他の例を示す部分拡大図である。 図５は、図２に示す半導体装置のＡ−Ａ'線による断面構造（実施例１）である。 図６は、図２に示す半導体装置のＡ−Ａ'線による断面構造（実施例２）である。 図７は、図２に示す半導体装置のＡ−Ａ'線による断面構造（実施例３）である。 図８は、半導体装置の基板コンタクトにおける基板ノイズの測定結果を示すグラフである。 図９（Ａ）（Ｂ）は、半導体装置において、素子部間の基板ノイズの伝播を示した概略平面図である。 図１０は、図９（Ａ）のＢ−Ｂ'線断面図であり、ガードリングを備えないバルク基板を用いた半導体装置を示す。 図１１は、図９（Ｂ）のＣ−Ｃ'線断面図であり、ガードリングを備えたバルク基板を用いた半導体装置を示す。 図１２は、図９（Ａ）のＢ−Ｂ'線断面図であり、ＳＯＩ基板を用いた半導体装置を示す 図１３は、図９（Ｂ）のＣ−Ｃ'線断面図であり、ガードリングを有するＳＯＩ基板を用いた半導体装置を示す。 図１４は、半導体装置の基板コンタクトにおける基板ノイズの測定結果を示すグラフである。
符号の説明
１ 半導体装置
２，４ 素子部
６ 素子分離領域
８ ガードリング領域
１０ 支持基板
１１ ＢＯＸ層
１２ ＳＯＩ層
１４ ＳＴＩ層
１５ 第１の拡散層
１６ａ，１６ｂ，１６ｄ Ｐ型ウェル層
１６ｃ 第３の拡散層
１８ Ｐ＋型拡散層
１７ａ，１７ｂ Ｎ型ウェル
１７ｃ 第３の拡散層
１９ Ｎ＋型拡散層
２２ 基板コンタクト
２４ コンタクト
２６ 第２の拡散層（ガードリング）
１００，２００ 半導体装置
１０２，１０４ 素子部
１０６ 素子分離領域
１０８ ガードリング領域
１１０ 支持基板
１１２ Ｐ型ウェル層
１１４ ＳＴＩ層
１１５ 第１の拡散層
１１６ Ｐ＋型拡散層
１１８ 基板コンタクト
１２０ コンタクト
１２２ 第２の拡散層（ガードリング）

Claims (3)

  1. 支持基板、絶縁層およびＳＯＩ層が順に積層されてなるＳＯＩ基板と、
    前記ＳＯＩ基板の一領域に設けられた素子部と、
    前記ＳＯＩ基板の前記素子部の周囲に設けられたガードリング領域と、を備え、
    前記素子部の前記ＳＯＩ層中に設けられた第１の拡散層と、
    前記ガードリング領域の前記ＳＯＩ層中に設けられた第２の拡散層とが、電気的に接続され、
    前記第１の拡散層と前記第２の拡散層との間の領域において、前記ＳＯＩ層中に前記絶縁層に到達しない素子分離膜が設けられ、
    前記素子分離膜と前記絶縁層との間に、前記第１の拡散層と前記第２の拡散層とを電気的に接続する第３の拡散層が設けられ、
    前記第１、第２および第３の拡散層は、Ｐ型拡散層であり、前記第２の拡散層はグラウンド電位に固定され、
    前記第１の拡散層が、前記グランド電位とは電気的に接続されていない他のグランド電位に固定されていることを特徴とする半導体装置。
  2. 前記第２の拡散層が、前記第１の拡散層の周囲を囲むように形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２の拡散層は、前記素子部と、前記素子部と異なる他の素子部との間に設けられていることを特徴とする請求項１または２に記載の半導体装置。
JP2005057294A 2005-03-02 2005-03-02 半導体装置 Expired - Fee Related JP4644006B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005057294A JP4644006B2 (ja) 2005-03-02 2005-03-02 半導体装置
US11/362,132 US7432551B2 (en) 2005-03-02 2006-02-27 SOI semiconductor device including a guard ring region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005057294A JP4644006B2 (ja) 2005-03-02 2005-03-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2006245196A JP2006245196A (ja) 2006-09-14
JP4644006B2 true JP4644006B2 (ja) 2011-03-02

Family

ID=36943301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005057294A Expired - Fee Related JP4644006B2 (ja) 2005-03-02 2005-03-02 半導体装置

Country Status (2)

Country Link
US (1) US7432551B2 (ja)
JP (1) JP4644006B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080217727A1 (en) * 2007-03-11 2008-09-11 Skyworks Solutions, Inc. Radio frequency isolation for SOI transistors
US10615252B2 (en) 2018-08-06 2020-04-07 Nxp Usa, Inc. Device isolation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015589A (ja) * 1999-06-30 2001-01-19 Denso Corp 半導体装置
JP2001345428A (ja) * 2000-03-27 2001-12-14 Toshiba Corp 半導体装置とその製造方法
JP2003017704A (ja) * 2001-06-29 2003-01-17 Denso Corp 半導体装置
JP2004103611A (ja) * 2002-09-04 2004-04-02 Toshiba Corp 半導体装置及びその製造方法
JP2005158959A (ja) * 2003-11-25 2005-06-16 Denso Corp 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355537B1 (en) * 1999-02-23 2002-03-12 Silicon Wave, Inc. Method of providing radio frequency isolation of device mesas using guard ring regions within an integrated circuit device
US6429502B1 (en) * 2000-08-22 2002-08-06 Silicon Wave, Inc. Multi-chambered trench isolated guard ring region for providing RF isolation
JP2004153175A (ja) * 2002-10-31 2004-05-27 Nec Electronics Corp 半導体集積回路及びその半導体基板
JP2004207271A (ja) * 2002-12-20 2004-07-22 Nec Electronics Corp Ｓｏｉ基板及び半導体集積回路装置
JP4615229B2 (ja) * 2004-02-27 2011-01-19 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015589A (ja) * 1999-06-30 2001-01-19 Denso Corp 半導体装置
JP2001345428A (ja) * 2000-03-27 2001-12-14 Toshiba Corp 半導体装置とその製造方法
JP2003017704A (ja) * 2001-06-29 2003-01-17 Denso Corp 半導体装置
JP2004103611A (ja) * 2002-09-04 2004-04-02 Toshiba Corp 半導体装置及びその製造方法
JP2005158959A (ja) * 2003-11-25 2005-06-16 Denso Corp 半導体装置

Also Published As

Publication number Publication date
US7432551B2 (en) 2008-10-07
US20060197127A1 (en) 2006-09-07
JP2006245196A (ja) 2006-09-14

Similar Documents

Publication Publication Date Title
JP5064431B2 (ja) 集積回路のシールリング構造
US9305864B2 (en) Through silicon via (TSV) isolation structures for noise reduction in 3D integrated circuit
US8390095B2 (en) Reducing high-frequency signal loss in substrates
WO2011086612A1 (ja) 半導体装置
US9093499B2 (en) Integrated circuit using FDSOI technology, with well sharing and means for biasing oppositely doped ground planes present in a same well
JP2007067012A (ja) 半導体装置
US20070132028A1 (en) Semiconductor device and method of manufacturing the same
US8659096B2 (en) Semiconductor device
US20050189602A1 (en) Semiconductor device
JP4644006B2 (ja) 半導体装置
JP2007158004A (ja) 半導体装置及びその製造方法
JP2007019413A (ja) 保護回路用半導体装置
US8350272B2 (en) Semiconductor device
US7642615B2 (en) Semiconductor device with a noise prevention structure
JP3963071B2 (ja) 半導体装置
JP2001015589A (ja) 半導体装置
JP2004253633A (ja) 半導体装置及びその製造方法
JP2007096170A (ja) 半導体装置
JP2006313861A (ja) 半導体装置
JP2006253467A (ja) 半導体装置
US7525172B2 (en) Semiconductor device
JP6057779B2 (ja) 半導体装置
US8546907B2 (en) Enhanced transmission lines for radio frequency applications
JP2012124403A (ja) 半導体装置
JP2010034296A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees