JP2001015589A

JP2001015589A - 半導体装置

Info

Publication number: JP2001015589A
Application number: JP11185049A
Authority: JP
Inventors: Takeshi Ishikawa; 武志石川; Hiroyuki Ban; 伴　　博行
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1999-06-30
Filing date: 1999-06-30
Publication date: 2001-01-19

Abstract

(57)【要約】【課題】回路間におけるノイズの伝搬を抑制し、ＩＣ
チップから外部へ漏れるノイズを低減すること。【解決手段】ＳＯＩ基板において、チャージポンプ回
路３２を構成する各素子は、それぞれトレンチ２５によ
って絶縁分離された島状領域２６に形成されており、さ
らにチャージポンプ回路３２の形成領域全体を包囲する
ようにトレンチ３４が形成される。島状領域２６と２６
との間、島状領域２６とトレンチ３４との間、トレンチ
３４の包囲領域外には、グランド電位に設定した容量結
合防止用の島状領域３５が形成される。チャージポンプ
回路３２の形成領域で生じたノイズの伝搬はトレンチ３
４によって阻止される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、絶縁分離構造を有
する半導体装置に関する。

【０００２】

【発明が解決しようとする課題】この種の半導体装置に
おける素子配置の一例および模式的な縦断面構造をそれ
ぞれ図７および図８に示す。この図８において、ベース
基板となるシリコン基板１の主表面には絶縁膜としての
シリコン酸化膜２が形成され、その上に貼り合わせなど
の技術を用いてＮ^＋層とＮ⁻層とからなるシリコン層３
が形成されている。そして、そのシリコン層３の表面か
ら前記絶縁膜２に達する絶縁物領域４（以下、トレンチ
４と称す）を形成することで、互いに絶縁分離された複
数の素子形成用の島状領域５、５、…が区画形成されて
いる。このトレンチ４は、分離溝の内壁面にシリコン酸
化膜６を形成した後その分離溝に多結晶シリコン７を充
填することにより形成されている。それぞれの島状領域
５には、拡散によってＰ^＋ベース領域８、Ｎ^＋エミッタ
領域９、Ｎ^＋コレクタ領域１０が形成され、さらにベー
ス（Ｂ）、エミッタ（Ｅ）、コレクタ（Ｃ）の各電極が
形成されてＮＰＮ型のバイポーラトランジスタが形成さ
れている。島状領域５には、他にＰＮＰ型のバイポーラ
トランジスタやＭＯＳトランジスタなどが形成される場
合もある。

【０００３】また、素子形成用の島状領域５と５との
間、島状領域５と５′との間（図７参照）、島状領域
５′と５′との間（図７参照）などには、素子間の容量
結合を防止するための島状領域１１が形成されている。
この島状領域１１には、Ｎ^＋コンタクト領域１２が形成
されており、そのＮ^＋コンタクト領域１２は電極１３を
介してグランドに接続されている。この島状領域１１を
設けると、隣接する島状領域５、５間などの容量結合を
低減でき、素子間におけるノイズの伝搬を抑制すること
ができる。

【０００４】さて、これら素子形成用の島状領域５、
５′は、図７に示すように島状領域１１を介した状態で
区画形成されており、これら一群の島状領域５、５、…
または５′、５′、…に形成された素子によって、チャ
ージポンプ回路１４またはバンドギャップ回路１５など
が形成されている。

【０００５】こうして形成された回路のうち特にチャー
ジポンプ回路１４あるいは図示しない発振回路などは、
動作することでその素子部分に急峻な電圧変化や電流変
化が生じ易く、その結果、当該島状領域５に大きな電位
変動が発生する。この電位変動は、上述した素子間の容
量結合によってＩＣチップ内を伝搬し、さらに、リード
端子（図示せず）を介してＩＣチップの外部へノイズと
して漏出する。このノイズは、例えばラジオノイズとな
って悪影響を及ぼす。また、この電位変動は、ＩＣチッ
プ内においても、バンドギャップ回路１５のような高精
度且つ低雑音が要求される回路動作に悪影響を及ぼし、
例えば生成された基準電圧にノイズ成分が重畳したりす
る。

【０００６】上述した従来構成においては、それぞれの
素子がトレンチ４、４′によって絶縁分離され、さらに
素子間および回路間に島状領域１１が設けられているも
のの、発生する電位変動（ノイズ）が大きい場合にはそ
れを十分に抑制しきれなかった。この場合、チャージポ
ンプ回路１４などの電位変動を生じ易い回路群とバンド
ギャップ回路１５などの低ノイズが要求される回路群と
を分離して配置することも考えられる。しかし、ある程
度の分離はできても完全に分離することは回路配置の都
合上難しく、また、分離配置によりチップ面積が増大す
るなどの不都合が生じてしまう。

【０００７】本発明は上記事情に鑑みてなされたもの
で、その目的は、絶縁分離構造を有して形成された半導
体装置において、回路間におけるノイズの伝搬を抑制で
きるとともに、ＩＣチップから外部へ漏れるノイズを低
減できる半導体装置を提供することにある。

【０００８】

【課題を解決するための手段】上記した目的を達成する
ために請求項１に記載した手段を採用できる。この手段
によれば、半導体層に形成された素子形成用島状領域が
互いに素子分離用絶縁物領域によって絶縁分離されるこ
とに加え、所定の回路を構成する素子形成用島状領域群
と他の素子形成用島状領域との間が回路分離用絶縁物領
域によって絶縁分離されているので、これら所定回路の
素子形成用島状領域群と他の素子形成用島状領域との間
の結合が小さくなって、素子形成用島状領域群で発生し
た電位変動が他の回路や他の素子にノイズとして伝搬す
ることを抑えることができる。これにより、当該半導体
装置が搭載されたＩＣチップから外部へ漏れるノイズも
低減する。この場合、回路分離用絶縁物領域を２重、３
重、…に設けると、その抑制効果がより大きくなる。

【０００９】請求項２に記載した手段によれば、回路分
離用絶縁物領域は所定の回路を構成する素子形成用島状
領域群を包囲するように形成されているので、この素子
形成用島状領域群に対しあらゆる方向に位置している素
子や回路に対してノイズの伝搬効果が現れる。これによ
り、回路配置上の自由度が増す。また、ＩＣチップから
外部へ漏れるノイズも一層低減する。

【００１０】請求項３に記載した手段によれば、素子形
成用島状領域群と回路分離用絶縁物領域との間の半導体
層に、導電性の良い結合防止用島状領域を設けたので、
素子形成用島状領域群で生じた電位変動（ノイズ）は、
結合防止用島状領域を通過して回路分離用絶縁物領域に
達するまでの間に一層減衰する。

【００１１】請求項４に記載した手段によれば、素子形
成用島状領域群に対して回路分離用絶縁物領域を介して
存在する半導体層に、導電性の良い結合防止用島状領域
を設けたので、素子形成用島状領域群で生じた電位変動
（ノイズ）は、回路分離用絶縁物領域を越えて他の素子
形成用島状領域に達するまでの間に一層減衰する。

【００１２】請求項５に記載した手段によれば、２重以
上に形成された回路分離用絶縁物領域の相互間に、導電
性の良い結合防止用島状領域を設けたので、素子形成用
島状領域群で生じた電位変動（ノイズ）は、この結合防
止用島状領域を通過する間に一層減衰する。

【００１３】請求項６に記載した手段によれば、結合防
止用島状領域が一定電位に設定されているので、電位変
動に起因するノイズがこの結合防止用島状領域に侵入す
ると電位変動が抑えられる。これによりノイズの伝搬が
一層低減する。

【００１４】請求項７に記載した手段によれば、チャー
ジポンプ回路あるいは発振回路などの電位変動の大きい
回路が形成された素子形成用島状領域群と他の素子形成
用島状領域との間に回路分離用絶縁物領域を設けたの
で、他の回路例えばバンドギャップ回路のような精度を
要する回路への影響を低減できる。

【００１５】

【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態について図１および図２を参照しなが
ら説明する。図２は、ＳＯＩ（Silicon On Insulator）
基板上に形成された集積回路の所定の回路部分を模式的
な縦断面構造で示したものである。この図２において、
ＳＯＩ基板２１は、シリコン基板２２（本発明でいう支
持基板に相当）の主表面上にシリコン酸化膜２３（本発
明でいう絶縁膜に相当）を介して単結晶のシリコン層２
４（本発明でいう半導体層に相当）を設けた構造となっ
ている。このＳＯＩ基板２１は、鏡面研磨されたＮ⁻シ
リコン基板の主表面にＮ型の不純物を拡散してＮ^＋層２
４ａを所定深さまで形成したりあるいはエピタキシャル
法などによりＮ ^＋層２４ａを所定厚さに形成し、Ｐ型の
シリコン基板２２の一方の主表面に鏡面研磨を施した後
熱酸化によりシリコン酸化膜２３を形成し、これら両基
板を貼り合わせて上記Ｎ⁻シリコン基板側を研磨するな
どして製造されている。

【００１６】シリコン層２４には、その表面からシリコ
ン酸化膜２３に達するトレンチ２５（本発明における素
子分離用絶縁物領域に相当）を形成することで、互いに
絶縁分離された複数の素子形成用の島状領域２６、２
６、…が区画形成されている。このトレンチ２５は、シ
リコン層２４に周知のドライエッチングなどの方法によ
り分離溝を形成し、その分離溝の内壁面に絶縁膜として
のシリコン酸化膜２７を形成した後、多結晶シリコン２
８により埋め戻すことにより形成されている。

【００１７】この島状領域２６の表層部の所定領域に
は、例えば、イオン注入および拡散によってＰ^＋ベース
領域２９、Ｎ^＋エミッタ領域３０、Ｎ^＋コレクタ領域３
１が形成され、もってＮＰＮ型のバイポーラトランジス
タが形成されている。また、図示しないが、ＰＮＰ型の
バイポーラトランジスタ、Ｐチャネル型またはＮチャネ
ル型のＭＯＳトランジスタ、抵抗などの素子を形成する
ようにしても良い。

【００１８】図１は、ＳＯＩ基板２１に形成された素子
などの平面配置図を示している。この図１において、島
状領域２６、２６、…内に形成されたトランジスタなど
の各素子は一群として例えばチャージポンプ回路３２を
構成しており、また、そのチャージポンプ回路３２の形
成領域から離れた所定領域には、別の島状領域２６′、
２６′、…内に形成された素子によって例えばバンドギ
ャップ回路３３が構成されている。そして、チャージポ
ンプ回路３２を構成する一群の島状領域２６、２６、…
の周囲には、その回路形成領域全体を閉ループ状に包囲
して他の領域から絶縁分離するための回路分離用のトレ
ンチ３４（本発明でいう回路分離用絶縁物領域に相当）
が形成されている。

【００１９】このトレンチ３４は、図２に示すように、
上述したトレンチ２５と同様な構造を有している。ま
た、図１および図２において、島状領域２６と２６との
間、島状領域２６とトレンチ３４との間、一群の島状領
域２６、２６、…に対してトレンチ３４を介して存在す
る領域（トレンチ３４による包囲領域外）、つまりＳＯ
Ｉ基板２１において島状領域２６、２６′やトレンチ２
５、２５′、３４などが形成されていない領域のシリコ
ン層２４には、素子間の容量結合を防止するための島状
領域３５（本発明でいう導電性の良い結合防止用島状領
域に相当）が設けられている。この島状領域３５の表面
の所定領域には所定電位を与えるためのＮ ^＋コンタクト
領域３６が形成されている。

【００２０】なお、シリコン層２４の上面全体には保護
膜としてのシリコン酸化膜が形成されており、そのシリ
コン酸化膜の一部を開口させて、アルミニウム膜をパタ
ーニングして形成したベース電極３７、エミッタ電極３
８、コレクタ電極３９、および電極４０が設けられてい
る。この電極４０およびシリコン基板２２は、グランド
電位に設定されている。

【００２１】以上のような構成によって、素子が形成さ
れる島状領域２６、２６′が素子分離用のトレンチ２
５、２５′により他の素子形成領域から絶縁分離される
とともに、電位変動を生じやすいチャージポンプ回路３
２などの回路形成領域が回路分離用のトレンチ３４によ
り他の回路形成領域から絶縁分離された二重のトレンチ
分離構造を有する半導体装置が形成されることになる。

【００２２】さて、チャージポンプ回路３２が動作する
と、その島状領域２６に形成されたトランジスタや配線
パターンなどにおいて急峻な電圧変化や電流変化が生
じ、これによりその島状領域２６の電位が変動し易くな
る。島状領域２６は、トレンチ２５およびシリコン酸化
膜２３によって、他の素子形成領域およびシリコン基板
２２から絶縁分離されているが、これらの分離部には結
合容量が存在する。従って、島状領域２６で生じた電位
変動は、この結合容量を介してシリコン層２４またはシ
リコン基板２２を伝搬し、他の素子や他の回路の電位を
変動させることになる。この電位変動は、他の回路の動
作信号にノイズとして重畳したり、ＩＣチップのリード
端子を介して外部にラジオノイズとして漏出したりす
る。特に、基準電圧を生成する前記バンドギャップ回路
３３は、ノイズの影響を受け易い回路である。

【００２３】この点に関し、上述した本実施形態の構成
では、チャージポンプ回路３２を回路分離用のトレンチ
３４により包囲しているので、チャージポンプ回路３２
の動作によってその回路形成領域で生じる電位変動が、
トレンチ３４を介してその包囲領域外へと伝搬しにくく
なっている。しかも、トレンチ３４はチャージポンプ回
路３２をその全周にわたって包囲しているので、チャー
ジポンプ回路３２から見て全方向に対して電位変動の伝
搬が抑えられる。

【００２４】従って、図１に示すように、回路配置の都
合上バンドギャップ回路３３をチャージポンプ回路３２
に接近して配置せざるを得ない場合であっても、バンド
ギャップ回路３３を低ノイズの状態で動作させることが
でき、ノイズが小さく安定した基準電圧を得ることがで
きる。

【００２５】また、チャージポンプ回路３２を構成する
素子が形成された島状領域２６、２６相互間、この島状
領域２６とトレンチ３４との間、およびトレンチ３４と
バンドギャップ回路３３を構成する素子が形成された島
状領域２６′との間には、グランド電位に設定されたシ
リコン層２４（島状領域３５）が存在しているので、チ
ャージポンプ回路３２で生じた電位変動は一層伝搬しに
くくなっている。

【００２６】その結果、集積回路内部のノイズが低減
し、回路の誤動作や精度低下を防止できる。また、当該
ＩＣチップから外部へのノイズの漏出を抑制でき、ラジ
オノイズや他のＩＣチップに侵入するノイズが減少す
る。さらに、従来ＩＣチップ外部に設けていたノイズ対
策部品を減らしたり取り除くことが可能となる。

【００２７】なお、ここでは、チャージポンプ回路３２
をトレンチ３４で囲むようにしたが、クロック発生回路
（発振回路）やその他の電圧変化や電流変化の大きい回
路が形成されている場合には、これらの回路も回路分離
用のトレンチ３４で包囲する構成とする。これにより、
電位変動を生じ易い回路群と低ノイズが要求される回路
群とを分離配置しない場合であってもノイズの影響を低
減することができるので、集積回路の回路配置をする際
の自由度が増す。

【００２８】（第２の実施形態）図３および図４には本
発明の第２の実施形態が示されており、以下これについ
て第１の実施形態と異なる部分のみ説明する。この第２
の実施形態は、図３に示す素子の平面配置図から明らか
なように、チャージポンプ回路３２やバンドギャップ回
路３３などを構成する複数の島状領域２６、２６、…や
２６′、２６′、…がそれぞれ隣接した状態に形成され
ている点に特徴を有する。すなわち、集積回路の模式的
な縦断面構造を示す図４において、島状領域２６と２６
との間にはトレンチ２５のみが存在し、容量結合防止用
の島状領域３５は設けられていない。

【００２９】上記構成によっても、チャージポンプ回路
３２の形成領域はトレンチ３４で包囲されているので第
１の実施形態と同様の作用、効果を得ることができる。
さらに、島状領域２６、２６、…や２６′、２６′、…
が隣接した状態に形成されているので、チャージポンプ
回路３２やバンドギャップ回路３３などのレイアウトサ
イズが小さくなり、チップ面積を縮小化することができ
る。

【００３０】（第３の実施形態）図５および図６には本
発明の第３の実施形態が示されており、以下これについ
て第１の実施形態と異なる部分のみ説明する。この第３
の実施形態は、図５に示す素子の平面配置図から明らか
なように、チャージポンプ回路３２の周囲にトレンチ３
４を二重に形成した点に特徴を有する。

【００３１】集積回路の模式的な縦断面構造を示す図６
において、二重に設けた各トレンチ３４、３４は同じ構
造を有しており、このトレンチ３４と３４との間には、
容量結合防止用の島状領域４１（本発明でいう導電性の
良い結合防止用島状領域に相当）が設けられている。こ
の島状領域４１にはコンタクト領域は形成されておら
ず、電気的にフローティング状態となっている。

【００３２】上記構成によれば、チャージポンプ回路３
２の形成領域で生じた電位変動が、二重のトレンチ３
４、３４を介してその他の回路形成領域へと伝搬される
ことになるので、第１の実施形態に比べ、他の回路形成
領域への伝搬ノイズあるいはＩＣチップ外部の漏出する
ラジオノイズが一層低減する。

【００３３】（その他の実施形態）なお、本発明は、上
記各実施形態に限定されるものではなく、次のように変
形または拡張が可能である。チャージポンプ回路３２な
どの所定回路の全周を包囲するように回路分離用のトレ
ンチ３４を形成したが、この所定回路に対して特にノイ
ズの伝搬防止を図りたい方向のシリコン層２４に対して
のみ選択的にトレンチ３４を形成しても良い。例えば、
前記所定回路がＩＣチップ上の端部にレイアウトされて
いる場合、あるいはノイズ耐力の高い回路群と低い回路
群とが分離して配置されている場合には、このような構
造によってもノイズ低減効果が期待できる。

【００３４】島状領域３５はグランド電位に設定した
が、安定した電位であれば正負の電源電位などに設定し
ても良い。また、電位を設定せず、フローティングの状
態にしても良い。一方、島状領域４１についても、グラ
ンド電位や正負の電源電位などに設定しても良い。

【００３５】島状領域２６にはバイポーラトランジスタ
が形成されるものとしたが、ＭＯＳトランジスタやダイ
オードなどが形成されていても良い。また、個々の素子
が別々の島状領域２６に形成されている場合以外に、所
定の回路を構成している素子のうち複数の素子がまとま
って１つの島状領域２６に形成されている場合であって
も良い。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示す集積回路の要部
の素子配置図

【図２】集積回路の要部の模式的な縦断面図

【図３】本発明の第２の実施形態を示す図１相当図

【図４】図２相当図

【図５】本発明の第３の実施形態を示す図１相当図

【図６】図２相当図

【図７】従来構成の集積回路における要部の素子配置図

【図８】図２相当図

【符号の説明】

２２はシリコン基板（支持基板）、２３はシリコン酸化
膜（絶縁膜）、２４はシリコン層（半導体層）、２５は
トレンチ（素子分離用絶縁物領域）、２６は島状領域
（素子形成用島状領域）、３２はチャージポンプ回路、
３４はトレンチ（回路分離用絶縁物領域）、３５、４１
は島状領域（結合防止用島状領域）である。

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F032 AA06 AA44 AA48 AC04 BA08 CA01 CA14 CA17 CA18 CA20 DA12 DA23 DA33 DA71 5F048 AA04 AB10 AC05 AC07 AC10 BA16 BG05 5F082 AA35 AA40 BA06 BC03 BC04 BC09 BC15 EA13 EA33 EA50 FA20

Claims

【特許請求の範囲】

【請求項１】支持基板上に絶縁膜を介して設けられた
半導体層に、その半導体層の表面から絶縁膜に達する素
子分離用絶縁物領域によって絶縁分離された素子形成用
島状領域が複数形成された半導体装置において、前記素子形成用島状領域のうち所定の回路を構成する素
子形成用島状領域群と他の素子形成用島状領域との間に
前記半導体層の表面から前記絶縁膜に達する回路分離用
絶縁物領域を形成したことを特徴とする半導体装置。
【請求項２】前記回路分離用絶縁物領域は、前記素子
形成用島状領域群を包囲するように形成されていること
を特徴とする請求項１記載の半導体装置。
【請求項３】前記素子形成用島状領域群と前記回路分
離用絶縁物領域との間の前記半導体層に、導電性の良い
結合防止用島状領域を設けたことを特徴とする請求項１
または２記載の半導体装置。
【請求項４】前記素子形成用島状領域群に対して前記
回路分離用絶縁物領域を介して存在する前記半導体層
に、導電性の良い結合防止用島状領域を設けたことを特
徴とする請求項１ないし３の何れかに記載の半導体装
置。
【請求項５】２重以上の前記回路分離用絶縁物領域が
形成されている場合において、これら回路分離用絶縁物
領域相互間の前記半導体層に、導電性の良い結合防止用
島状領域を設けたことを特徴とする請求項１ないし４の
何れかに記載の半導体装置。
【請求項６】前記結合防止用島状領域は一定電位に設
定されていることを特徴とする請求項３ないし５の何れ
かに記載の半導体装置。
【請求項７】前記所定の回路は、チャージポンプ回路
あるいは発振回路であることを特徴とする請求項１ない
し６の何れかに記載の半導体装置。