JP4626539B2 - シリーズレギュレータ - Google Patents

シリーズレギュレータ Download PDF

Info

Publication number
JP4626539B2
JP4626539B2 JP2006050383A JP2006050383A JP4626539B2 JP 4626539 B2 JP4626539 B2 JP 4626539B2 JP 2006050383 A JP2006050383 A JP 2006050383A JP 2006050383 A JP2006050383 A JP 2006050383A JP 4626539 B2 JP4626539 B2 JP 4626539B2
Authority
JP
Japan
Prior art keywords
transistor
diode
voltage
emitter
series regulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006050383A
Other languages
English (en)
Other versions
JP2007226745A (ja
Inventor
好司 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2006050383A priority Critical patent/JP4626539B2/ja
Publication of JP2007226745A publication Critical patent/JP2007226745A/ja
Application granted granted Critical
Publication of JP4626539B2 publication Critical patent/JP4626539B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

本発明は、トランジスタのベース電流を制御することにより入力電圧をある電圧に変換して出力するシリーズレギュレータに関する。
図4は、既存のシリーズレギュレータを示す図である。
図4に示すシリーズレギュレータ40は、コレクタがプラス側の入力端子41に接続されエミッタがプラス側の出力端子42に接続されるトランジスタ43と、トランジスタ43のコレクタ−ベースに並列接続される抵抗44と、互いに直列接続されトランジスタ43のエミッタとマイナス側の入力端子41との間に設けられる抵抗45、46と、カソードがトランジスタ43のベースと接続されアノードがマイナス側の入力端子41に接続され制御端子が抵抗45、46の接続点に接続されるシャントレギュレータ47と、入力端子41とトランジスタ43との間に設けられるコンデンサ48と、出力端子42とトランジスタ43との間に設けられるコンデンサ49とを備えて構成されている。
また、上記シリーズレギュレータ40は、負荷50と共にシステム51を構成し、このシステム51の入力端子すなわちシリーズレギュレータ40の入力端子41は、別のシステム52の入力端子と並列接続され、システム51、52はそれぞれ電源53から供給される電力により駆動するものとする。
上記シリーズレギュレータ40は、抵抗45、46の接続点の電圧に基づいてシャントレギュレータ47がトランジスタ43のベース電流を制御することにより、入力端子41から入力される電圧Vinを電圧Voに変換して出力端子42から出力するものである。
このように構成されるシリーズレギュレータ40は、部品点数が少なく高精度な降圧電源方式としてよく知られている。
しかしながら、図4に示すシリーズレギュレータ40では、電圧Vinがゼロボルトに急減して、シリーズレギュレータ40の出力側のコンデンサ49に蓄積されたエネルギーがトランジスタ43などを介してシリーズレギュレータ40の入力側のコンデンサ48へ回生するとき、トランジスタ43のエミッタ−ベース間に電圧がかかるが、その電圧がトランジスタ43のエミッタ−ベース間の耐圧よりも高いとトランジスタ43が破損するおそれがある。
そこで、図5(a)に示すように、カソードがコンデンサ48に接続されアノードがコンデンサ49に接続されるダイオード54をシリーズレギュレータ40に付加することにより、回生エネルギーの一部をダイオード54によりバイパスさせてトランジスタ43のエミッタ−ベース間にかかる電圧Vebを抑える構成が考えられる。
しかしながら、図5(a)に示す構成では、電圧Vinがゼロボルトに急減すると、ダイオード54によりバイパスされるエネルギー分、コンデンサ48にかかる電圧の低下が妨げられ、システム51からシステム52へ電力供給がしばらく継続する。そのため、図5(a)に示す構成では、システム52への電力供給を電圧Vinの立ち下げと共に停止させたい場合、その動作を妨害してしまう。
そこで、例えば、図5(b)に示すように、システム52の前段にスイッチ55を設け、電圧Vinの立ち下げをトリガとしてスイッチ55を開けるSWドライバ56を備えるように構成することが考えられる。
しかしながら、図5(b)に示す構成では、スイッチ55やSWドライバ56を備える分、全体の構成が煩雑になるという問題がある。
そこで、図6に示すように、カソードがコンデンサ49に接続されアノードがトランジスタ43のエミッタに接続されるダイオード57をシリーズレギュレータ40に付加する構成が考えられる(例えば、特許文献1または特許文献2参照)。このように構成することにより、電圧Vinがゼロボルトに急減しても、電圧Voがダイオード57の逆電圧Vdr(ダイオードのカソードからアノードへ逆電流Idrが流れているときにそのダイオードにかかる電圧)分降下するため、トランジスタ43のエミッタ−ベース間にかかる電圧Vebを抑えることができる。
特開昭61−70621号公報 実開平4−114615号公報
しかしながら、図6に示す構成では、電圧Vinがゼロボルトに急減したときにコンデンサ49にかかる電圧Vo自体が大きくその電圧Voがダイオード57により電圧Vdr分降下してもその降下後の電圧がトランジスタ43のエミッタ−ベース間の耐圧よりも高いと、トランジスタ43が破損するおそれがある。例えば、電圧Vinがゼロボルトに急減したときのトランジスタ43のエミッタ−ベース間にかかる電圧Vebとダイオード57の逆電圧Vdrとが同じとき、トランジスタ43のエミッタ−ベース間には電圧Voの2分の1の電圧がかかるが、この電圧Voの2分の1の電圧がトランジスタ43のエミッタ−ベース間の耐圧よりも高いと、トランジスタ43が破損するおそれがある。
また、一般に、ダイオードは温度が高くなると逆電流Idrが大きくなるという特性をもっているが、図6に示す構成では、ダイオード57がトランジスタ43のエミッタに直列接続されているため、電圧Vinがゼロボルトに急減したときにダイオード57に流れる電流Idrはトランジスタ43のエミッタ−ベース間に流れる電流に制限され、ダイオード57の逆電圧Vdrは小さくなる。そのため、電圧Vinがゼロボルトに急減するときに、ダイオード57の温度がトランジスタ43の温度に比べて高いと、トランジスタ43のエミッタ−ベース間にかかる電圧Vebがダイオード57の逆電圧Vdrよりも大きくなり、トランジスタ43のエミッタ−ベース間にかかる電圧Vebが耐圧よりも大きくなる可能性が高くなってしまう。そこで、このトランジスタ43とダイオード57の温度差を回避するために、例えば、トランジスタ43とダイオード57との熱的均衡を図る回路を付加することも考えられるが、部品搭載上困難な場合がある。
そこで、本発明では、エネルギーが回生するときに発生の可能性があるトランジスタの破損を簡単な構成で回避することが可能なシリーズレギュレータを提供することを目的とする。
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明のシリーズレギュレータは、トランジスタのベース電流を制御することにより入力端子から入力される電圧をある電圧に変換して出力端子から出力するシリーズレギュレータであって、上記出力端子とトランジスタのエミッタとの間に設けられ、エネルギーが回生するときに上記出力端子とトランジスタのエミッタとの間に流れる電流を制限するダイオードと、トランジスタのエミッタ−ベースに並列接続され、エネルギーが回生するときにトランジスタのエミッタ−ベース間にかかる電圧がトランジスタのエミッタ−ベース間の耐圧以下になるようにトランジスタのエミッタ−ベース間に流れる電流の一部をバイパスさせるバイパス手段とを備える。
本発明のシリーズレギュレータは、上記ダイオードによりエネルギーが回生するときに出力端子とトランジスタのエミッタとの間に流れる電流を制限しているため、トランジスタのエミッタ−ベース間に流れる電流が制限されトランジスタのエミッタ−ベース間にかかる電圧を抑えることができる。また、上記ダイオードにより抑えられたトランジスタのエミッタ−ベース間の電圧を上記バイパス手段によりトランジスタのエミッタ−ベース間の耐圧以下にさせてトランジスタの破損を回避している。従って、本発明のシリーズレギュレータは、ダイオードやバイパス手段という簡単な構成で、エネルギーが回生するときのトランジスタの破損を回避することができる。
また、上記シリーズレギュレータの入力端子は、上記シリーズレギュレータを備えるシステムとは別のシステムの入力端子と並列接続されていてもよい。
本発明のシリーズレギュレータは、上述したように、ダイオードにより出力端子とトランジスタのエミッタとの間に流れる電流を制限する構成であるため、入力端子に入力される電圧の急減により出力端子から入力端子へ回生されるエネルギーを抑えることができる。従って、シリーズレギュレータの入力端子が別のシステムの入力端子と並列接続されていても、このシリーズレギュレータから別のシステムに推移するエネルギーが抑えられているので、別のシステムへの電力供給の停止要求時における別のシステムの動作継続を抑えることができる。
また、上記ダイオードは、PN接合形ダイオードまたはショットキーバリアダイオードとしてもよい。
一般に、ショットキーバリアダイオードは、PN接合形ダイオードに比べて順電圧Vdfが低いため、上記ダイオードをショットキーバリアダイオードとする場合は、上記ダイオードをPN接合形ダイオードとする場合に比べて、通常時(シリーズレギュレータが入力電圧をある電圧に変換して出力しているとき)のシリーズレギュレータの損失や入力電圧の上昇を抑えることができる。
また、上記バイパス手段は、ダイオードまたは抵抗としてもよい。
本発明によれば、エネルギーが回生するときに、そのシリーズレギュレータに備えられるトランジスタが破損することを簡単な構成で回避することができる。
以下、本発明の実施形態を図面を用いて説明する。
図1は、本発明の実施形態のシリーズレギュレータを示す図である。なお、図4〜図6に示すシリーズレギュレータ40と同じ構成には同じ符号を付している。
図1に示すシリーズレギュレータ1の特徴とする点は、カソードが出力端子42に接続されアノードがトランジスタ43のエミッタに接続されるダイオード2と、カソードがトランジスタ43のベースに接続されアノードがトランジスタ43のエミッタと接続されるダイオード3(バイパス手段)とを備えている点である。なお、コンデンサ48、49は、シリーズレギュレータ1の外に設けられていてもよい。
上記ダイオード2は、図6に示すダイオード57と同様に、電圧Vinがゼロボルトに急減するなどしてエネルギーが回生するときに、ダイオード2のカソードとトランジスタ43のベースとの間にかかる電圧Voをダイオード2の逆電圧Vdr分降下させ、トランジスタ43のエミッタ−ベース間にかかる電圧Vebを抑えるものである。すなわち、上記ダイオード2は、エネルギーが回生するときに、シリーズレギュレータ1の出力端子42からトランジスタ43のエミッタへ流れる電流を制限することにより、トランジスタ43のエミッタ−ベース間に流れる電流を低減しトランジスタ43のエミッタ−ベース間にかかる電圧Vebを抑えるものである。
上記ダイオード3は、エネルギーが回生するときに、ダイオード2により抑えられたトランジスタ43のエミッタ−ベース間の電圧Vebがトランジスタ43のエミッタ−ベース間の耐圧(一般には5〜6V)より大きくならないように、トランジスタ43のエミッタ−ベース間の電圧Vebをダイオード3の順電圧Vdf(約0.7V)にクランプさせるものである。すなわち、上記ダイオード3は、エネルギーが回生するときに、トランジスタ43のエミッタ−ベース間にかかる電圧Vebがトランジスタ43のエミッタ−ベース間の耐圧以下になるように、トランジスタ43のエミッタ−ベース間に流れる電流の一部をバイパスさせるものである。
このように、本実施形態のシリーズレギュレータ1は、上記ダイオード2によりエネルギーが回生するときに出力端子42からトランジスタ43のエミッタへ流れる電流を制限しているため、トランジスタ43のエミッタ−ベース間に流れる電流を制限してトランジスタ43のエミッタ−ベース間にかかる電圧Vebを抑えることができる。また、上記ダイオード2により抑えられたトランジスタ43のエミッタ−ベース間の電圧Vebを上記ダイオード3によりトランジスタ43のエミッタ−ベース間の耐圧以下にさせてトランジスタ43の破損を回避している。従って、本実施形態のシリーズレギュレータ1は、ダイオード2やダイオード3という簡単な構成で、エネルギーが回生するときのトランジスタ43の破損を回避することができる。
なお、上記ダイオード2として、例えば、PN接合形ダイオードまたはショットキーバリアダイオードを使用することが考えられる。
上記PN接合形ダイオードとは、例えば、図2(a)に示すPN接合形ダイオード4のように、N型シリコン基板5の表面にP層6が形成されることにより構成されるダイオードであり、N型シリコン基板5側がカソード端子となり、P層6側がアノード端子となる。
また、上記ショットキーバリアダイオードとは、例えば、図2(b)に示すショットキーバリアダイオード7のように、シリコン基板8の表面に金属10を接触させ、シリコンと金属との電位障壁を利用したダイオードである。シリコン基板8側がカソード端子となり、金属10側がアノード端子となる。
一般に、ショットキーバリアダイオード7はPN接合形ダイオード4に比べてカソード−アノード間にかかる順電圧Vdf(ダイオードのアノードからカソードへ順電流Idfが流れているときにそのダイオードにかかる電圧)が小さい。そのため、図1に示すシリーズレギュレータ1のダイオード2として、ショットキーバリアダイオード7を使用する場合は、通常時(シリーズレギュレータ1が電圧Vinを電圧Voに変換して出力しているとき)のシリーズレギュレータ1の損失を抑えることができたり、電圧Voの低下に伴う電圧Vinの上昇を抑えることができる。
また、一般に、ショットキーバリアダイオード7はPN接合形ダイオード4に比べて逆電流Idrが大きい。そのため、ダイオード2としてショットキーバリアダイオード7を使用する場合、ダイオード2としてPN接合形ダイオード4を使用する場合に比べて、エネルギーが回生するときにトランジスタ43のエミッタ−ベース間にかかる電圧Vebが大きくなってしまうが、本実施形態のシリーズレギュレータ1では、ダイオード3によりトランジスタ43のエミッタ−ベース間の電圧を約0.7Vにクランプする構成であるため、ダイオード2としてショットキーバリアダイオード7を使用してもエネルギーが回生するときにトランジスタ43のエミッタ−ベース間に耐圧を超える電圧がかからないようにすることができる。
従って、図1に示すシリーズレギュレータ1において、ダイオード2をショットキーバリアダイオード7とする構成は、エネルギーが回生するときにトランジスタ43のエミッタ−ベース間に耐圧を超える電圧がかからないようにすることができると共に、通常時のシリーズレギュレータ1の損失や電圧Vinの上昇を抑えることができる。
なお、上記実施形態では、トランジスタ43のエミッタ−ベースにダイオード3を並列接続する構成であるが、トランジスタ43のエミッタ−ベースに抵抗を並列接続してもよい。
図3は、トランジスタ43のエミッタ−ベースに抵抗12(バイパス手段)を並列接続したときのシリーズレギュレータ1を示す図である。なお、図1に示す構成と同じ構成には同じ符号を付している。
図3に示すシリーズレギュレータ1は、電圧Vinがゼロボルトに急減するなどしてエネルギーが回生するときに、トランジスタ43のエミッタ−ベース間に流れる電流の一部を抵抗12によりバイパスさせることにより、ダイオード2に逆電流Idrを流しダイオード2に逆電圧Vdrがかかるようにしたものである。なお、抵抗12の抵抗値は、エネルギーが回生するときに、トランジスタ43のエミッタ−ベース間にかかる電圧Vebがトランジスタ43のエミッタ−ベース間の耐圧以下になるように設定されるものとする。
これにより、トランジスタ43のエミッタ−ベースにダイオード3を並列接続する構成と同様に、エネルギーが回生するときに、トランジスタ43が破損することを回避することができる。
また、図1に示すシリーズレギュレータ1の入力端子41や図3に示すシリーズレギュレータ1の入力端子41は、図4に示す構成と同様に、システム52(別のシステム)の入力端子と並列接続されていてもよい。例えば、負荷50をIC(Integrated Circuit)とし、システム52をコンバータ回路とし、上記ICの制御により上記コンバータ回路が駆動するように構成してもよい。
本実施形態のシリーズレギュレータ1では、例えば、電圧Vinがゼロボルトに急減すると、コンデンサ49に蓄積されるエネルギーがダイオード2、3(または抵抗12)やトランジスタ43などを介してコンデンサ48に回生されるため、コンデンサ48に回生されるエネルギーを抑えることができる。これにより、シリーズレギュレータ1の入力端子41がシステム52の入力端子と並列接続されていても、このシリーズレギュレータ1からシステム52へ推移する回生エネルギーが抑えられているので、システム52への電力供給の停止要求時におけるシステム52の動作継続を抑えることができる。
また、上記実施形態では、電源53が正の電力を供給する正電源である場合のシリーズレギュレータ1を示しているが、電源53が負の電力を供給する負電源である場合はシリーズレギュレータ1のトランジスタ43をNPNトランジスタからPNPトランジスタに変更し、シャントレギュレータ47やダイオード2、3のそれぞれの接続方向(カソード、アノード)を反対にする。
また、上記実施形態では、トランジスタ43のベース電流をシャントレギュレータ47などにより制御する構成であるが、カソードがトランジスタ43のベースに接続されアノードがマイナス側の入力端子41に接続されるツェナーダイオードなどによりトランジスタ43のベース電流を制御するように構成してもよい。
本発明の実施形態のシリーズレギュレータを示す図である。 (a)は、PN接合形ダイオードの一例を示す図である。(b)は、ショットキーバリアダイオードの一例を示す図である。 本発明の他の実施形態のシリーズレギュレータを示す図である。 既存のシリーズレギュレータを示す図である。 既存のシリーズレギュレータを示す図である。 既存のシリーズレギュレータを示す図である。
符号の説明
1 シリーズレギュレータ
2 ダイオード
3 ダイオード
4 PN接合形ダイオード
5 N型シリコン基板
6 P層
7 ショットキーバリアダイオード
8 シリコン基板
10 金属
12 抵抗
40 シリーズレギュレータ
41 入力端子
42 出力端子
43 トランジスタ
44 抵抗
45 抵抗
46 抵抗
47 シャントレギュレータ
48 コンデンサ
49 コンデンサ
50 負荷
51 システム
52 システム
53 電源
54 ダイオード
55 スイッチ
56 SWドライバ
57 ダイオード

Claims (3)

  1. トランジスタのベース電流を制御することにより入力端子から入力される電圧をある電圧に変換して出力端子から出力するシリーズレギュレータであって、
    前記出力端子と前記トランジスタのエミッタとの間に設けられ、エネルギーが回生するときに前記出力端子とトランジスタのエミッタとの間に流れる電流を制限する第1のダイオードと、
    前記出力端子と前記第1のダイオードとの間に設けられるコンデンサと、
    前記トランジスタのエミッタ−ベースに並列接続され、エネルギーが回生するときに前記トランジスタのエミッタ−ベース間にかかる電圧が前記トランジスタのエミッタ−ベース間の耐圧以下になるように前記トランジスタのエミッタ−ベース間に流れる電流の一部をバイパスさせる第2のダイオードと、
    を備えることを特徴とするシリーズレギュレータ。
  2. 請求項1に記載のシリーズレギュレータであって、
    前記入力端子は、当該シリーズレギュレータを備えるシステムとは別のシステムの入力端子に並列接続される、
    ことを特徴とするシリーズレギュレータ。
  3. 請求項1に記載のシリーズレギュレータであって、
    前記第1のダイオードは、PN接合形ダイオードまたはショットキーバリアダイオードである、
    ことを特徴とするシリーズレギュレータ。
JP2006050383A 2006-02-27 2006-02-27 シリーズレギュレータ Expired - Fee Related JP4626539B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006050383A JP4626539B2 (ja) 2006-02-27 2006-02-27 シリーズレギュレータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006050383A JP4626539B2 (ja) 2006-02-27 2006-02-27 シリーズレギュレータ

Publications (2)

Publication Number Publication Date
JP2007226745A JP2007226745A (ja) 2007-09-06
JP4626539B2 true JP4626539B2 (ja) 2011-02-09

Family

ID=38548471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006050383A Expired - Fee Related JP4626539B2 (ja) 2006-02-27 2006-02-27 シリーズレギュレータ

Country Status (1)

Country Link
JP (1) JP4626539B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5287561B2 (ja) * 2009-07-10 2013-09-11 パナソニック株式会社 安定化電源回路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5081941U (ja) * 1973-11-30 1975-07-14
JPS6165523U (ja) * 1984-10-05 1986-05-06
JPS62183218U (ja) * 1986-05-09 1987-11-20
JPH05121955A (ja) * 1991-10-24 1993-05-18 Sharp Corp 直流電圧安定化用集積回路部品
JPH06222847A (ja) * 1993-01-27 1994-08-12 Sumitomo Metal Ind Ltd 直流電源装置
JPH07210262A (ja) * 1994-01-24 1995-08-11 Brother Ind Ltd 電源回路
JPH07306725A (ja) * 1994-05-12 1995-11-21 Nec Corp 定電圧電源回路
JPH1020948A (ja) * 1996-06-28 1998-01-23 Sony Corp リダンダント型安定化電源装置
JPH11265224A (ja) * 1998-03-17 1999-09-28 Fujitsu Ltd 可変出力電源装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5081941U (ja) * 1973-11-30 1975-07-14
JPS6165523U (ja) * 1984-10-05 1986-05-06
JPS62183218U (ja) * 1986-05-09 1987-11-20
JPH05121955A (ja) * 1991-10-24 1993-05-18 Sharp Corp 直流電圧安定化用集積回路部品
JPH06222847A (ja) * 1993-01-27 1994-08-12 Sumitomo Metal Ind Ltd 直流電源装置
JPH07210262A (ja) * 1994-01-24 1995-08-11 Brother Ind Ltd 電源回路
JPH07306725A (ja) * 1994-05-12 1995-11-21 Nec Corp 定電圧電源回路
JPH1020948A (ja) * 1996-06-28 1998-01-23 Sony Corp リダンダント型安定化電源装置
JPH11265224A (ja) * 1998-03-17 1999-09-28 Fujitsu Ltd 可変出力電源装置

Also Published As

Publication number Publication date
JP2007226745A (ja) 2007-09-06

Similar Documents

Publication Publication Date Title
EP2141746B1 (en) By-pass diode structure for strings of series connected cells of a photovoltaic panel
JP5323085B2 (ja) 整流器回路
JP2008236863A (ja) 電力変換器及び多入出力電力変換器
JP2008148496A (ja) 充電装置
JP2017152923A (ja) 負荷駆動装置
JP6365787B2 (ja) 受電装置
JP4626539B2 (ja) シリーズレギュレータ
US20130119883A1 (en) Buck converter and method for providing a current for at least one led
US20230327554A1 (en) Three output dc voltage supply with short circuit protection
JP2007288882A (ja) 自動車用電子機器の電源保護回路
JP3469131B2 (ja) 直流安定化電源装置
JP5528240B2 (ja) 定電流発生回路
JP3829765B2 (ja) 電源回路
JP2008148380A (ja) 過電圧保護回路
JP4348697B2 (ja) 電源入力回路
JP4784865B2 (ja) 過電流制御回路
JP3864906B2 (ja) 電源回路
JP6364852B2 (ja) 入力保護回路
JP2004320873A (ja) Mos型fetを用いた逆流阻止回路
JP6270698B2 (ja) Ledドライバ装置
JP2006053803A (ja) 電源回路
JP4452000B2 (ja) 電源装置
JP7158007B2 (ja) 照明装置
JP7207695B2 (ja) 照明装置
KR20240025409A (ko) 이그니션 웨이크업 회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees