JP3864906B2 - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP3864906B2 JP3864906B2 JP2002373822A JP2002373822A JP3864906B2 JP 3864906 B2 JP3864906 B2 JP 3864906B2 JP 2002373822 A JP2002373822 A JP 2002373822A JP 2002373822 A JP2002373822 A JP 2002373822A JP 3864906 B2 JP3864906 B2 JP 3864906B2
- Authority
- JP
- Japan
- Prior art keywords
- constant voltage
- circuit
- voltage circuit
- voltage
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数（少なくとも２つ）の定電圧回路を備えた電源回路に係り、その複数の定電圧回路の立ち上げタイミングを調整するようにした電源回路に関する。
【０００２】
【従来の技術】
複数の電源を必要とする集積回路等の負荷回路があり、この種の負荷回路では、複数の電源の電源電圧を立ち上げる順序を適切に設定しないと、負荷回路が正常動作しない場合がある。一般的には、電源電圧の高い順に電源電圧を立ち上げる。この場合、定電圧回路（レギュレータ）を出力電圧の高い順に直列に接続すればよい。
【０００３】
ところが、複数の電源を電源電圧の低い順に、または、同時に立ち上げなければならない場合がある。この場合には、複数の定電圧回路を並列に接続し、その複数の定電圧回路の電源電圧の立ち上がりの時定数をそれぞれ調整して、所望の立ち上げ順序を実現するのが一般的である。具体的には、入力電圧から電圧を降下させて目的の電圧を得る電源であるドロッパ型レギュレータを並列に接続する方法（第１の方法）と、スイッチング型レギュレータを並列に接続する方法（第２の方法）がある。
【０００４】
複数の電源の立ち上げタイミングを制御するものとしては、特開平７−２８４２２７号公報（引用文献１）に記載のものがある。引用文献１に記載の発明は、並列接続された第１及び第２の電源の一方（第２の電源）を、第１の電源よりも後から立ち上げるように構成したものであり、電源電圧の高低に依存した立ち上げ順序を規定するものではない。
【０００５】
【特許文献１】
特開平７−２８４２２７号公報
【０００６】
【発明が解決しようとする課題】
上記の第１の方法では、低い電圧を生成するレギュレータの入力電圧は、高い電圧を生成するレギュレータの入力電圧と同じであるため、低い電圧を生成するレギュレータの入出力電位差が大きくなる。従って、消費電力が大きくなり、発熱が大きくなるという問題点がある。
【０００７】
一方、上記の第２の方法では、消費電力や発熱が大きいという問題点はないものの、ノイズを発生しやすいという問題点がある。映像機器に使用する回路に第２の方法を採用した場合には、ノイズの影響を避けるため、高性能コンデンサを追加したりする等の工夫を施す必要があり、部品点数が多くなって、コストが高くなるという問題点がある。
【０００８】
本発明はこのような問題点に鑑みなされたものであり、少なくとも２つの定電圧回路を備えた電源回路において、消費電力や発熱が小さく、ノイズの発生がなく、その少なくとも２つの定電圧回路を出力電圧の低い順または同時に立ち上げることができる電源回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、上述した従来の技術の課題を解決するため、
（ａ）第１の直流電圧を生成して出力する第１の定電圧回路（１）と、この第１の定電圧回路の後段に前記第１の定電圧回路に対して直列に接続され、前記第１の直流電圧よりも低い第２の直流電圧を生成して出力する第２の定電圧回路（２）とを備えた電源回路において、前記第１の定電圧回路の入力段と前記第２の定電圧回路の入力段との間に設けられ、前記第１の定電圧回路の出力電圧が所定の値よりも小さいとき、前記第２の定電圧回路に電圧を供給し、前記第１の定電圧回路の出力電圧が前記所定の値以上のとき、前記第２の定電圧回路への電圧の供給を遮断する制御回路（３）を設けて構成したことを特徴とする電源回路を提供し、
（ｂ）第１の直流電圧を生成して出力する第１の定電圧回路（１１）と、この第１の定電圧回路の後段に前記第１の定電圧回路に対して直列に接続され、前記第１の直流電圧よりも低い第２の直流電圧を生成して出力する第２の定電圧回路（１２）と、この第２の定電圧回路の後段に前記第２の定電圧回路に対して直列に接続され、前記第２の直流電圧よりも低い第３の直流電圧を生成して出力する第３の定電圧回路（１３）とを備えた電源回路において、前記第１の定電圧回路の入力段と前記第３の定電圧回路の入力段との間に設けられ、前記第２の定電圧回路の出力電圧が所定の値よりも小さいとき、前記第３の定電圧回路に電圧を供給し、前記第２の定電圧回路の出力電圧が前記所定の値以上のとき、前記第３の定電圧回路への電圧の供給を遮断する制御回路（３）を設けて構成したことを特徴とする電源回路を提供するものである。
【００１０】
【発明の実施の形態】
以下、本発明の電源回路について、添付図面を参照して説明する。図１は本発明の電源回路の一実施形態を示す回路図、図２は本発明の電源回路の動作を説明するためのタイミングチャート、図３は本発明の電源回路の他の実施形態を示す回路図である。
【００１１】
図１において、ドロッパ型レギュレータである定電圧回路１には、５．７Ｖの直流電源Ｅ１から直流電圧が供給される。定電圧回路１の直流出力電圧Ｖ１は３．３Ｖである。定電圧回路１の後段には、ショットキーダイオードＤ２を介して、ドロッパ型レギュレータである定電圧回路２が定電圧回路１に対して直列に接続されている。定電圧回路２の直流出力電圧Ｖ２は１．８Ｖである。もし、破線で囲んだ立ち上げタイミング制御回路３がなければ、定電圧回路１，２は、当然のことながら、定電圧回路１，２の順で立ち上がる。
【００１２】
本実施形態では、定電圧回路１の入力段と定電圧回路２の入力段との間に、立ち上げタイミング制御回路３を設けているので、定電圧回路２を定電圧回路１よりも先に立ち上げたり、定電圧回路１，２をほぼ同時に立ち上げることができる。以下、定電圧回路２を定電圧回路１よりも先に立ち上げる実施形態ついて詳細に説明することとする。
【００１３】
立ち上げタイミング制御回路３は次のように構成されている。図１に示すように、定電圧回路１の入力段と接地との間には、例えば１ｋΩの抵抗Ｒ１と、ツェナー電圧３ＶのツェナーダイオードＤ１が直列に接続されている。抵抗Ｒ１とツェナーダイオードＤ１との接続点には、例えば１００Ωの抵抗Ｒ２の一端が接続されている。抵抗Ｒ２の他端は、ＮＰＮトランジスタＱ１のベースに接続されている。トランジスタＱ１のコレクタは定電圧回路１の入力段に接続され、エミッタは定電圧回路２の入力段に接続されている。定電圧回路１の出力段と定電圧回路２の入力段との間には、ダイオードＤ２が接続されている。
【００１４】
さて、直流電源Ｅ１から５．７Ｖの直流電圧が供給されると、図２（Ａ）に示すように、直流電源Ｅ１の出力電圧は所定の時間をかけて５．７Ｖまで上昇し、その後、５．７Ｖで一定となる。この入力電圧は定電圧回路１に供給されると共に、抵抗Ｒ１，Ｒ２を介してトランジスタＱ１に供給される。これにより、トランジスタＱ１にはベース電流が流れ、トランジスタＱ１はオンする。すると、トランジスタＱ１は、ダイオードＤ２と定電圧回路２の入力段との間に、電圧Ｖ３を供給する。
【００１５】
ドロッパ型レギュレータの動作開始電圧は、出力する生成電圧が高い方が高く、低い方が低いので、定電圧回路２は、定電圧回路１よりも先に動作を開始することとなる。従って、図２（Ｂ），（Ｃ）を比較すれば分かるように、定電圧回路２は、定電圧回路１よりも先に出力電圧Ｖ２を生成し始め、定電圧回路１が３．３Ｖを出力する前に１．８Ｖの出力電圧Ｖ２を生成する。
【００１６】
トランジスタＱ１が供給する電圧Ｖ３の電圧値の上限は、ツェナーダイオードＤ１のツェナー電圧である３ＶからトランジスタＱ１のベース−エミッタ間電圧である０．７Ｖ降下した電圧の２．３Ｖとなる。
【００１７】
そして、時間の経過により、定電圧回路１から３．３Ｖの出力電圧Ｖ１が生成されると、定電圧回路２の入力電圧Ｖ３は、ダイオードＤ２の電圧降下分０．３Ｖ減じた３．０Ｖとなる。この３．０ＶはトランジスタＱ１のエミッタ電位となり、トランジスタＱ１のベース電圧がツェナーダイオードＤ１のツェナー電圧３Ｖであるので、トランジスタＱ１はオフする。
【００１８】
これ以降、立ち上げタイミング制御回路３は不動作となり、図１に示す回路は、立ち上げタイミング制御回路３がない場合と同じ動作となる。即ち、定電圧回路１は３．３Ｖの出力電圧Ｖ１を生成し、定電圧回路２は３．３Ｖの出力電圧Ｖ１を基にして１．８Ｖの出力電圧Ｖ２を生成する。
【００１９】
以上の説明より分かるように、トランジスタＱ１は定電圧回路１が動作するまでの短時間だけ動作するものであるので、発熱が問題となることはなく、ヒートシンク等の熱対策を講じる必要はない。なお、ダイオードＤ２は、トランジスタＱ１のエミッタを介して定電圧回路１に電圧を供給しないようにすると共に、定電圧回路１の入出力電圧が逆転したときの保護回路として動作する。定電圧回路１内にこの種の保護回路があれば、ダイオードＤ２は設けなくてもよい。
【００２０】
本実施形態の電源回路は、電源回路の立ち上がり時に、定電圧回路１，２それぞれに５．７Ｖの入力電圧を供給するので、定電圧回路１，２の立ち上げタイミングを適宜に制御すれば、任意の立ち上げタイミングとすることができる。立ち上げタイミング制御回路３として、例えば松下電器産業株式会社製AN80PxxRSPシリーズ等を用いれば、定電圧回路１，２をオン・オフ制御して、定電圧回路１，２を同時に立ち上げたり、立ち上げの時間間隔を任意に設定することができる。
【００２１】
以上説明した実施形態では、少なくとも２つの定電圧回路（１，２）を直列に接続し、立ち上げタイミング制御回路３を、互いに隣接する第１の定電圧回路の入力段と第２の定電圧回路の入力段との間に設けた構成である。本発明はこれに限定されることはなく、図３に示すように、少なくとも３つの定電圧回路（１１，１２，１３）を直列に接続し、立ち上げタイミング制御回路３を、第１の定電圧回路（１１）の入力段と第３の定電圧回路（１３）の入力段との間に設けた構成であってもよい。
【００２２】
即ち、図３の実施形態では、第１の直流電圧を生成して出力する第１の定電圧回路と、この第１の定電圧回路の後段に第１の定電圧回路に対して直列に接続され、第１の直流電圧よりも低い第２の直流電圧を生成して出力する第２の定電圧回路と、この第２の定電圧回路の後段に第２の定電圧回路に対して直列に接続され、第２の直流電圧よりも低い第３の直流電圧を生成して出力する第３の定電圧回路とを備えている。そして、第１の定電圧回路の入力段と第３の定電圧回路の入力段との間に設けられ、第２の定電圧回路の出力電圧が所定の値よりも小さいとき、第３の定電圧回路に電圧を供給し、第２の定電圧回路の出力電圧が所定の値以上のとき、第３の定電圧回路への電圧の供給を遮断する制御回路を設けて構成したものである。
【００２３】
【発明の効果】
以上詳細に説明したように、本発明の電源回路は、第１の直流電圧を生成して出力する第１の定電圧回路と、この第１の定電圧回路の後段に第１の定電圧回路に対して直列に接続され、第１の直流電圧よりも低い第２の直流電圧を生成して出力する第２の定電圧回路とを備え、第１の定電圧回路の入力段と第２の定電圧回路の入力段との間に設けられ、第１の定電圧回路の出力電圧が所定の値よりも小さいとき、第２の定電圧回路に電圧を供給し、第１の定電圧回路の出力電圧が所定の値以上のとき、第２の定電圧回路への電圧の供給を遮断する制御回路を設けて構成したので、消費電力や発熱が小さく、ノイズの発生がなく、第１，第２の定電圧回路を出力電圧の低い順または同時に立ち上げることができる。
【００２４】
また、第１の直流電圧を生成して出力する第１の定電圧回路と、この第１の定電圧回路の後段に第１の定電圧回路に対して直列に接続され、第１の直流電圧よりも低い第２の直流電圧を生成して出力する第２の定電圧回路と、この第２の定電圧回路の後段に第２の定電圧回路に対して直列に接続され、第２の直流電圧よりも低い第３の直流電圧を生成して出力する第３の定電圧回路とを備え、第１の定電圧回路の入力段と第３の定電圧回路の入力段との間に設けられ、第２の定電圧回路の出力電圧が所定の値よりも小さいとき、第３の定電圧回路に電圧を供給し、第２の定電圧回路の出力電圧が所定の値以上のとき、第３の定電圧回路への電圧の供給を遮断する制御回路を設けて構成したので、消費電力や発熱が小さく、ノイズの発生がなく、第１，第２の定電圧回路を出力電圧の低い順または同時に立ち上げることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す回路図である。
【図２】本発明の動作を説明するためのタイミングチャートである。
【図３】本発明の他の実施形態を示す回路図である。
【符号の説明】
１，２，１１〜１３ 定電圧回路
３ 立ち上げタイミング制御回路
Ｄ１ ツェナーダイオード
Ｄ２ ショットキーダイオード
Ｑ１ トランジスタ
Ｒ１，Ｒ２ 抵抗
【発明の属する技術分野】
本発明は、複数（少なくとも２つ）の定電圧回路を備えた電源回路に係り、その複数の定電圧回路の立ち上げタイミングを調整するようにした電源回路に関する。
【０００２】
【従来の技術】
複数の電源を必要とする集積回路等の負荷回路があり、この種の負荷回路では、複数の電源の電源電圧を立ち上げる順序を適切に設定しないと、負荷回路が正常動作しない場合がある。一般的には、電源電圧の高い順に電源電圧を立ち上げる。この場合、定電圧回路（レギュレータ）を出力電圧の高い順に直列に接続すればよい。
【０００３】
ところが、複数の電源を電源電圧の低い順に、または、同時に立ち上げなければならない場合がある。この場合には、複数の定電圧回路を並列に接続し、その複数の定電圧回路の電源電圧の立ち上がりの時定数をそれぞれ調整して、所望の立ち上げ順序を実現するのが一般的である。具体的には、入力電圧から電圧を降下させて目的の電圧を得る電源であるドロッパ型レギュレータを並列に接続する方法（第１の方法）と、スイッチング型レギュレータを並列に接続する方法（第２の方法）がある。
【０００４】
複数の電源の立ち上げタイミングを制御するものとしては、特開平７−２８４２２７号公報（引用文献１）に記載のものがある。引用文献１に記載の発明は、並列接続された第１及び第２の電源の一方（第２の電源）を、第１の電源よりも後から立ち上げるように構成したものであり、電源電圧の高低に依存した立ち上げ順序を規定するものではない。
【０００５】
【特許文献１】
特開平７−２８４２２７号公報
【０００６】
【発明が解決しようとする課題】
上記の第１の方法では、低い電圧を生成するレギュレータの入力電圧は、高い電圧を生成するレギュレータの入力電圧と同じであるため、低い電圧を生成するレギュレータの入出力電位差が大きくなる。従って、消費電力が大きくなり、発熱が大きくなるという問題点がある。
【０００７】
一方、上記の第２の方法では、消費電力や発熱が大きいという問題点はないものの、ノイズを発生しやすいという問題点がある。映像機器に使用する回路に第２の方法を採用した場合には、ノイズの影響を避けるため、高性能コンデンサを追加したりする等の工夫を施す必要があり、部品点数が多くなって、コストが高くなるという問題点がある。
【０００８】
本発明はこのような問題点に鑑みなされたものであり、少なくとも２つの定電圧回路を備えた電源回路において、消費電力や発熱が小さく、ノイズの発生がなく、その少なくとも２つの定電圧回路を出力電圧の低い順または同時に立ち上げることができる電源回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、上述した従来の技術の課題を解決するため、
（ａ）第１の直流電圧を生成して出力する第１の定電圧回路（１）と、この第１の定電圧回路の後段に前記第１の定電圧回路に対して直列に接続され、前記第１の直流電圧よりも低い第２の直流電圧を生成して出力する第２の定電圧回路（２）とを備えた電源回路において、前記第１の定電圧回路の入力段と前記第２の定電圧回路の入力段との間に設けられ、前記第１の定電圧回路の出力電圧が所定の値よりも小さいとき、前記第２の定電圧回路に電圧を供給し、前記第１の定電圧回路の出力電圧が前記所定の値以上のとき、前記第２の定電圧回路への電圧の供給を遮断する制御回路（３）を設けて構成したことを特徴とする電源回路を提供し、
（ｂ）第１の直流電圧を生成して出力する第１の定電圧回路（１１）と、この第１の定電圧回路の後段に前記第１の定電圧回路に対して直列に接続され、前記第１の直流電圧よりも低い第２の直流電圧を生成して出力する第２の定電圧回路（１２）と、この第２の定電圧回路の後段に前記第２の定電圧回路に対して直列に接続され、前記第２の直流電圧よりも低い第３の直流電圧を生成して出力する第３の定電圧回路（１３）とを備えた電源回路において、前記第１の定電圧回路の入力段と前記第３の定電圧回路の入力段との間に設けられ、前記第２の定電圧回路の出力電圧が所定の値よりも小さいとき、前記第３の定電圧回路に電圧を供給し、前記第２の定電圧回路の出力電圧が前記所定の値以上のとき、前記第３の定電圧回路への電圧の供給を遮断する制御回路（３）を設けて構成したことを特徴とする電源回路を提供するものである。
【００１０】
【発明の実施の形態】
以下、本発明の電源回路について、添付図面を参照して説明する。図１は本発明の電源回路の一実施形態を示す回路図、図２は本発明の電源回路の動作を説明するためのタイミングチャート、図３は本発明の電源回路の他の実施形態を示す回路図である。
【００１１】
図１において、ドロッパ型レギュレータである定電圧回路１には、５．７Ｖの直流電源Ｅ１から直流電圧が供給される。定電圧回路１の直流出力電圧Ｖ１は３．３Ｖである。定電圧回路１の後段には、ショットキーダイオードＤ２を介して、ドロッパ型レギュレータである定電圧回路２が定電圧回路１に対して直列に接続されている。定電圧回路２の直流出力電圧Ｖ２は１．８Ｖである。もし、破線で囲んだ立ち上げタイミング制御回路３がなければ、定電圧回路１，２は、当然のことながら、定電圧回路１，２の順で立ち上がる。
【００１２】
本実施形態では、定電圧回路１の入力段と定電圧回路２の入力段との間に、立ち上げタイミング制御回路３を設けているので、定電圧回路２を定電圧回路１よりも先に立ち上げたり、定電圧回路１，２をほぼ同時に立ち上げることができる。以下、定電圧回路２を定電圧回路１よりも先に立ち上げる実施形態ついて詳細に説明することとする。
【００１３】
立ち上げタイミング制御回路３は次のように構成されている。図１に示すように、定電圧回路１の入力段と接地との間には、例えば１ｋΩの抵抗Ｒ１と、ツェナー電圧３ＶのツェナーダイオードＤ１が直列に接続されている。抵抗Ｒ１とツェナーダイオードＤ１との接続点には、例えば１００Ωの抵抗Ｒ２の一端が接続されている。抵抗Ｒ２の他端は、ＮＰＮトランジスタＱ１のベースに接続されている。トランジスタＱ１のコレクタは定電圧回路１の入力段に接続され、エミッタは定電圧回路２の入力段に接続されている。定電圧回路１の出力段と定電圧回路２の入力段との間には、ダイオードＤ２が接続されている。
【００１４】
さて、直流電源Ｅ１から５．７Ｖの直流電圧が供給されると、図２（Ａ）に示すように、直流電源Ｅ１の出力電圧は所定の時間をかけて５．７Ｖまで上昇し、その後、５．７Ｖで一定となる。この入力電圧は定電圧回路１に供給されると共に、抵抗Ｒ１，Ｒ２を介してトランジスタＱ１に供給される。これにより、トランジスタＱ１にはベース電流が流れ、トランジスタＱ１はオンする。すると、トランジスタＱ１は、ダイオードＤ２と定電圧回路２の入力段との間に、電圧Ｖ３を供給する。
【００１５】
ドロッパ型レギュレータの動作開始電圧は、出力する生成電圧が高い方が高く、低い方が低いので、定電圧回路２は、定電圧回路１よりも先に動作を開始することとなる。従って、図２（Ｂ），（Ｃ）を比較すれば分かるように、定電圧回路２は、定電圧回路１よりも先に出力電圧Ｖ２を生成し始め、定電圧回路１が３．３Ｖを出力する前に１．８Ｖの出力電圧Ｖ２を生成する。
【００１６】
トランジスタＱ１が供給する電圧Ｖ３の電圧値の上限は、ツェナーダイオードＤ１のツェナー電圧である３ＶからトランジスタＱ１のベース−エミッタ間電圧である０．７Ｖ降下した電圧の２．３Ｖとなる。
【００１７】
そして、時間の経過により、定電圧回路１から３．３Ｖの出力電圧Ｖ１が生成されると、定電圧回路２の入力電圧Ｖ３は、ダイオードＤ２の電圧降下分０．３Ｖ減じた３．０Ｖとなる。この３．０ＶはトランジスタＱ１のエミッタ電位となり、トランジスタＱ１のベース電圧がツェナーダイオードＤ１のツェナー電圧３Ｖであるので、トランジスタＱ１はオフする。
【００１８】
これ以降、立ち上げタイミング制御回路３は不動作となり、図１に示す回路は、立ち上げタイミング制御回路３がない場合と同じ動作となる。即ち、定電圧回路１は３．３Ｖの出力電圧Ｖ１を生成し、定電圧回路２は３．３Ｖの出力電圧Ｖ１を基にして１．８Ｖの出力電圧Ｖ２を生成する。
【００１９】
以上の説明より分かるように、トランジスタＱ１は定電圧回路１が動作するまでの短時間だけ動作するものであるので、発熱が問題となることはなく、ヒートシンク等の熱対策を講じる必要はない。なお、ダイオードＤ２は、トランジスタＱ１のエミッタを介して定電圧回路１に電圧を供給しないようにすると共に、定電圧回路１の入出力電圧が逆転したときの保護回路として動作する。定電圧回路１内にこの種の保護回路があれば、ダイオードＤ２は設けなくてもよい。
【００２０】
本実施形態の電源回路は、電源回路の立ち上がり時に、定電圧回路１，２それぞれに５．７Ｖの入力電圧を供給するので、定電圧回路１，２の立ち上げタイミングを適宜に制御すれば、任意の立ち上げタイミングとすることができる。立ち上げタイミング制御回路３として、例えば松下電器産業株式会社製AN80PxxRSPシリーズ等を用いれば、定電圧回路１，２をオン・オフ制御して、定電圧回路１，２を同時に立ち上げたり、立ち上げの時間間隔を任意に設定することができる。
【００２１】
以上説明した実施形態では、少なくとも２つの定電圧回路（１，２）を直列に接続し、立ち上げタイミング制御回路３を、互いに隣接する第１の定電圧回路の入力段と第２の定電圧回路の入力段との間に設けた構成である。本発明はこれに限定されることはなく、図３に示すように、少なくとも３つの定電圧回路（１１，１２，１３）を直列に接続し、立ち上げタイミング制御回路３を、第１の定電圧回路（１１）の入力段と第３の定電圧回路（１３）の入力段との間に設けた構成であってもよい。
【００２２】
即ち、図３の実施形態では、第１の直流電圧を生成して出力する第１の定電圧回路と、この第１の定電圧回路の後段に第１の定電圧回路に対して直列に接続され、第１の直流電圧よりも低い第２の直流電圧を生成して出力する第２の定電圧回路と、この第２の定電圧回路の後段に第２の定電圧回路に対して直列に接続され、第２の直流電圧よりも低い第３の直流電圧を生成して出力する第３の定電圧回路とを備えている。そして、第１の定電圧回路の入力段と第３の定電圧回路の入力段との間に設けられ、第２の定電圧回路の出力電圧が所定の値よりも小さいとき、第３の定電圧回路に電圧を供給し、第２の定電圧回路の出力電圧が所定の値以上のとき、第３の定電圧回路への電圧の供給を遮断する制御回路を設けて構成したものである。
【００２３】
【発明の効果】
以上詳細に説明したように、本発明の電源回路は、第１の直流電圧を生成して出力する第１の定電圧回路と、この第１の定電圧回路の後段に第１の定電圧回路に対して直列に接続され、第１の直流電圧よりも低い第２の直流電圧を生成して出力する第２の定電圧回路とを備え、第１の定電圧回路の入力段と第２の定電圧回路の入力段との間に設けられ、第１の定電圧回路の出力電圧が所定の値よりも小さいとき、第２の定電圧回路に電圧を供給し、第１の定電圧回路の出力電圧が所定の値以上のとき、第２の定電圧回路への電圧の供給を遮断する制御回路を設けて構成したので、消費電力や発熱が小さく、ノイズの発生がなく、第１，第２の定電圧回路を出力電圧の低い順または同時に立ち上げることができる。
【００２４】
また、第１の直流電圧を生成して出力する第１の定電圧回路と、この第１の定電圧回路の後段に第１の定電圧回路に対して直列に接続され、第１の直流電圧よりも低い第２の直流電圧を生成して出力する第２の定電圧回路と、この第２の定電圧回路の後段に第２の定電圧回路に対して直列に接続され、第２の直流電圧よりも低い第３の直流電圧を生成して出力する第３の定電圧回路とを備え、第１の定電圧回路の入力段と第３の定電圧回路の入力段との間に設けられ、第２の定電圧回路の出力電圧が所定の値よりも小さいとき、第３の定電圧回路に電圧を供給し、第２の定電圧回路の出力電圧が所定の値以上のとき、第３の定電圧回路への電圧の供給を遮断する制御回路を設けて構成したので、消費電力や発熱が小さく、ノイズの発生がなく、第１，第２の定電圧回路を出力電圧の低い順または同時に立ち上げることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す回路図である。
【図２】本発明の動作を説明するためのタイミングチャートである。
【図３】本発明の他の実施形態を示す回路図である。
【符号の説明】
１，２，１１〜１３ 定電圧回路
３ 立ち上げタイミング制御回路
Ｄ１ ツェナーダイオード
Ｄ２ ショットキーダイオード
Ｑ１ トランジスタ
Ｒ１，Ｒ２ 抵抗
Claims (4)
- 第１の直流電圧を生成して出力する第１の定電圧回路と、この第１の定電圧回路の後段に前記第１の定電圧回路に対して直列に接続され、前記第１の直流電圧よりも低い第２の直流電圧を生成して出力する第２の定電圧回路とを備えた電源回路において、
前記第１の定電圧回路の入力段と前記第２の定電圧回路の入力段との間に設けられ、前記第１の定電圧回路の出力電圧が所定の値よりも小さいとき、前記第２の定電圧回路に電圧を供給し、前記第１の定電圧回路の出力電圧が前記所定の値以上のとき、前記第２の定電圧回路への電圧の供給を遮断する制御回路を設けて構成したことを特徴とする電源回路。 - 前記制御回路は、ベースを抵抗を介して前記第１の定電圧回路の入力段に接続し、コレクタを前記第１の定電圧回路の入力段に接続し、エミッタを前記第２の定電圧回路の入力段に接続したトランジスタを有することを特徴とする請求項１記載の電源回路。
- 第１の直流電圧を生成して出力する第１の定電圧回路と、この第１の定電圧回路の後段に前記第１の定電圧回路に対して直列に接続され、前記第１の直流電圧よりも低い第２の直流電圧を生成して出力する第２の定電圧回路と、この第２の定電圧回路の後段に前記第２の定電圧回路に対して直列に接続され、前記第２の直流電圧よりも低い第３の直流電圧を生成して出力する第３の定電圧回路とを備えた電源回路において、
前記第１の定電圧回路の入力段と前記第３の定電圧回路の入力段との間に設けられ、前記第２の定電圧回路の出力電圧が所定の値よりも小さいとき、前記第３の定電圧回路に電圧を供給し、前記第２の定電圧回路の出力電圧が前記所定の値以上のとき、前記第３の定電圧回路への電圧の供給を遮断する制御回路を設けて構成したことを特徴とする電源回路。 - 前記制御回路は、ベースを抵抗を介して前記第１の定電圧回路の入力段に接続し、コレクタを前記第１の定電圧回路の入力段に接続し、エミッタを前記第３の定電圧回路の入力段に接続したトランジスタを有することを特徴とする請求項３記載の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002373822A JP3864906B2 (ja) | 2002-12-25 | 2002-12-25 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002373822A JP3864906B2 (ja) | 2002-12-25 | 2002-12-25 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004208399A JP2004208399A (ja) | 2004-07-22 |
| JP3864906B2 true JP3864906B2 (ja) | 2007-01-10 |
Family
ID=32812005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002373822A Expired - Fee Related JP3864906B2 (ja) | 2002-12-25 | 2002-12-25 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3864906B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4506519B2 (ja) * | 2005-03-14 | 2010-07-21 | 富士電機システムズ株式会社 | 異電源同時立上げ装置 |
| JP5200360B2 (ja) * | 2006-09-29 | 2013-06-05 | 富士ゼロックス株式会社 | 露光装置および画像形成装置 |
| JP5086843B2 (ja) * | 2008-02-29 | 2012-11-28 | 富士通テン株式会社 | 電源回路装置および電子機器 |
-
2002
- 2002-12-25 JP JP2002373822A patent/JP3864906B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004208399A (ja) | 2004-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101003892B1 (ko) | 듀얼입력 우선화 ｌｄｏ 레귤레이터 | |
| US7102860B2 (en) | Power limiting time delay circuit | |
| US7002330B2 (en) | Switching regulator | |
| JP5516320B2 (ja) | レギュレータ用半導体集積回路 | |
| KR100700406B1 (ko) | 전압 레귤레이터 | |
| US7430131B2 (en) | Start-up circuit for providing a start-up voltage to an application circuit | |
| US8704506B2 (en) | Voltage regulator soft-start circuit providing reference voltage ramp-up | |
| TWI647557B (zh) | 針對負載的切換控制器和方法 | |
| US20070127276A1 (en) | Power supply and display | |
| JP2000252804A (ja) | 過電流検出回路及びこれを内蔵した半導体集積回路 | |
| US20130241507A1 (en) | Switching regulator | |
| JP2008220056A (ja) | 突入電流防止回路と方法 | |
| JP3864906B2 (ja) | 電源回路 | |
| JP3852399B2 (ja) | 電源切替回路 | |
| JP2012009651A (ja) | 電流駆動装置 | |
| US8582267B2 (en) | System and method to limit in-rush current | |
| JP2011167012A (ja) | 突入電流防止回路及び突入電流の防止方法 | |
| JP2006155501A (ja) | 電流制限回路、レギュレータ及びハイサイドスイッチ | |
| JP2011030390A (ja) | スイッチング電源装置 | |
| US7385434B2 (en) | Circuit for preventing latch-up in DC-DC converter | |
| KR101533463B1 (ko) | 전원공급회로 | |
| JP2010286953A (ja) | 電源制御用半導体集積回路 | |
| JP2008004701A (ja) | 発光装置及び発光素子駆動方法 | |
| US7663430B2 (en) | Multi-level voltage supply circuit | |
| JP5181959B2 (ja) | 直流電源装置および電源制御用半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060925 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |