JP4624149B2 - 集積回路 - Google Patents
集積回路 Download PDFInfo
- Publication number
- JP4624149B2 JP4624149B2 JP2005080798A JP2005080798A JP4624149B2 JP 4624149 B2 JP4624149 B2 JP 4624149B2 JP 2005080798 A JP2005080798 A JP 2005080798A JP 2005080798 A JP2005080798 A JP 2005080798A JP 4624149 B2 JP4624149 B2 JP 4624149B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- transaction
- state
- circuit
- state machine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 claims description 147
- 238000000034 method Methods 0.000 claims description 28
- 230000004044 response Effects 0.000 claims description 19
- 238000012545 processing Methods 0.000 claims description 15
- 241000251556 Chordata Species 0.000 claims 2
- 230000006399 behavior Effects 0.000 description 8
- 230000001960 triggered effect Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
Description
第1の通信回路を含む第1のドメインと、
トランザクションプロトコルに従った通信トランザクションを使用してトランザクションインタフェースを経由して前記第1の通信回路と通信するように動作可能な第2の通信回路を含む第2のドメインと、
前記第1の通信回路のトランザクションレベル通信状態を示す状態間を移動するように動作可能な第1の状態マシンと、
前記第2の通信回路のトランザクションレベル通信状態を示す状態間を移動するため動作可能な第2の状態マシンと、から成り、前記第1のドメイン及び前記第2のドメインは、別個に制御可能であり、その結果少なくとも前記第2の通信回路は、前記トランザクションインタフェースを経由して通信することが出来ない状態へ独立して移動することが出来、また
前記第1の状態マシンの状態間の移動は、前記第2の状態マシンの現在の状態により少なくとも部分的に制御され、前記第2の通信回路が、前記トランザクションインタフェースを経由し、部分路として前記第1の通信回路と前記第2の通信回路の間の処理中の通信トランザクションを通り通信出来ない状態へ変化したときは、前記第1の状態マシンは状態間の関連した移動を行い、また前記第1の通信回路は、所定のデフォルト動作に従いまた前記トランザクションプロトコルに従った方法で前記処理中の通信トランザクションの処理を継続する。
前記第1の通信回路と前記第2の通信回路との間でトランザクションインタフェースを経由し、トランザクションプロトコルに従い通信し、
第1の状態マシンを、前記第1の通信回路のトランザクションレベル通信状態を示す状態間で移動させ、また
第2の状態マシンを、前記第2の通信回路のトランザクションレベル通信状態を示す状態間で移動させる、それぞれのステップから成り、
前記第1のドメインと前記第2のドメインは別個に制御可能でありその結果少なくとも前記第2の通信回路は、前記トランザクションインタフェースを経由して通信出来ない状態へ独立して移動出来、また
前記第1の状態マシンの状態間の移動は、前記第2の状態マシンの現在の状態により少なくとも部分的に制御され、前記第2の通信回路が、前記トランザクションインタフェース部分通路を経由し、前記第1の通信回路と前記第2の通信回路との間の処理中の通信トランザクションを通る部分通路で通信出来ない状態へ変化したときは前記第1の状態マシンが状態間の関連した移動を行い、また前記第1の通信回路は、所定のデフォルト動作に従い、前記トランザクションプロトコルに一致する方法で前記処理中の通信トランザクションを継続する。
B 第2のドメイン
16 第1の状態マシン
18 第2の状態マシン
20 第1のトランザクションレベル状態マシン
22 第2のトランザクションレベル状態マシン
Claims (24)
- 集積回路であって、
第1の通信回路を含む第1のドメインと、
トランザクションインタフェースを経由し、トランザクションプロトコルに従った通信トランザクションを使用して、前記第1の通信回路と通信するように動作可能な第2の通信回路を含む第2のドメインと、
前記第1の通信回路のトランザクションレベル通信状態を示す状態間を移動するように動作可能な第1の状態マシンと、
前記第2の通信回路のトランザクションレベル通信状態を示す状態間を移動するように動作可能な第2の状態マシンと、から成り、ここで
前記第1のドメインと前記第2のドメインは別個に制御可能であり、その結果
少なくとも前記第2の通信回路は、前記トランザクションインタフェースを経由して通信出来ない状態へ独立して移動することが出来、また
前記第1の状態マシンの状態間の移動は少なくとも部分的に前記第2の状態マシンの現在の状態により制御され、前記第2の通信回路が、前記トランザクションインタフェースを経由し、前記第1の通信回路と前記第2の通信回路の間の通信トランザクションの処理中に通信出来ない状態へ変化したときは、前記第1の状態マシンが状態間の関連した移動を行い、そして前記第1の通信回路は、所定のデフォルト動作に従いかつ前記トランザクションプロトコルに従い処理中の通信トランザクションの処理を継続する、前記集積回路。 - 請求項1に記載の集積回路であって、前記第2の状態マシンの状態間の移動は少なくとも部分的に前記第1の状態マシンの現在の状態により制御され、前記第1の通信回路が、それが前記トランザクションインタフェースを経由し、前記第1の通信回路と前記第2の通信回路の間の通信トランザクションの処理中に通信出来ない状態へ変化したときは、前記第2の状態マシンが状態間の関連した移動を行い、そして前記第2の通信回路は、所定のデフォルト動作に従いかつ前記トランザクションプロトコルに従い前記処理中の通信トランザクションの処理を継続する、前記集積回路。
- 前記第1のドメイン及び前記第2のドメインは、少なくとも次の1つに関して別個に制御可能である、請求項1に記載の集積回路:
独立してリセット可能である、
独立して選択的に電力停止される、
独立してクロックされる。 - 前記所定のデフォルト動作は次の1つである、請求項1に記載の集積回路:
トランザクション誤りレスポンスを返す、
レスポンスを返さない、
所定のデフォルトレスポンスを返す。 - 請求項1に記載の集積回路であって、前記第1の通信回路及び前記第2の通信回路は、前記処理中の通信トランザクションを前記トランザクションインタフェースを横切って渡すことに関してトランザクション主回路及びトランザクション従回路のそれぞれ1つである、前記集積回路。
- 請求項5に記載の集積回路であって、前記第1の通信回路はトランザクション主回路であり、そして前記第1の状態マシンは、前記第2の状態マシンが前記第2の通信回路が前記処理中の通信トランザクションを処理しているか又は通信不能であることを示す状態へ移動することに応じて保持状態へ移動し、また前記第2の状態マシンが前記第2の通信回路が更なる通信トランザクションを受けるためレディ状態又は通信不能であることを示す状態へ移動することに応じて前記保持状態から移動する、前記集積回路。
- 請求項6に記載の集積回路であって、前記第1の状態マシンは、前記第2の通信回路がレディ状態にありかつ通信トランザクションが始められる時レディ状態からビジー状態へ移動する、前記集積回路。
- 前記第2の通信回路はトランザクション従回路であり、また前記第2の状態マシンは、前記第1の状態マシンがビジー状態へ移動する時レディ状態からビジー状態へ移動する、請求項5に記載の集積回路。
- 前記第2の状態マシンは、前記第1の通信回路が前記保持状態にあるか又は通信不能で、前記未解決のトランザクションの処理は前記第2の通信回路により完了している時ビジー状態からレディ状態へ移動する、請求項6に記載の集積回路。
- 前記第1の状態マシン及び前記第2の状態マシンは、それらのそれぞれの状態をワンホット(one−hot)エンコーデイング信号を経由して通信し、ワンホットエンコーデイングに一致しない信号は無視される、請求項1に記載の集積回路。
- 前記第1のドメイン及び前記第2のドメインの1つはデバッグ回路ドメインである、請求項1に記載の集積回路。
- 請求項1に記載の集積回路であって、前記第1の状態マシンは、前記第1の通信回路により前記トランザクションプロトコルに従い通信を制御する第1の通信状態マシンの一部であり、また前記第2の状態マシンは、前記第2の通信回路により前記トランザクションプロトコルに従い通信を制御する第2の通信状態マシンの一部である、前記集積回路。
- 第1の通信回路を含む第1のドメインと第2の通信回路を含む第2のドメインを持つ集積回路を動作させる方法であって、
前記第1の通信回路と前記第2の通信回路の間でトランザクションインタフェースを経由し、トランザクションプロトコルに従った通信トランザクションを使用して通信し、
第1の状態マシンを、前記第1の通信回路のトランザクションレベル通信状態を示す状態間で移動させ、
第2の状態マシンを、前記第2の通信回路のトランザクションレベル通信状態を示す状態間で移動させる、それぞれのステップから成り、
前記第1のドメイン及び前記第2のドメインは別個に制御可能でありその結果少なくとも前記第2の通信回路は、前記トランザクションインタフェースを経由して通信出来ない状態へ独立して移動することが出来、また
前記第1の状態マシンの状態間の移動は、少なくとも部分的に前記第2の状態マシンの現在の状態により制御され、前記第2の通信回路が、それが前記トランザクションインタフェースを経由し、前記第1の通信回路と前記第2の通信回路の間の通信トランザクションの処理中に通信出来ない状態へ変化したときは前記第1の状態マシンは状態間の関連した移動を行い、そして前記第1の通信回路は所定のデフォルト動作に従いかつ前記トランザクションプロトコルに従い前記処理中の通信トランザクションの処理を継続する、前記方法。 - 請求項13に記載の方法であって、前記第2の状態マシンの状態間の移動は少なくとも部分的に前記第1の状態マシンの現在の状態により制御され、このためもし前記第1の通信回路が、それが前記トランザクションインタフェースを経由し、前記第1の通信回路と前記第2の通信回路の間の処理中の通信トランザクションの処理中に通信出来ない状態へ変化すると、そのときは前記第2の状態マシンは状態間の関連した移動を行い、そして前記第2の通信回路は所定のデフォルト動作に従いかつ前記トランザクションプロトコルに従い前記処理中の通信トランザクションの処理を継続する、前記方法。
- 前記第1のドメイン及び前記第2のドメインは、少なくとも次の1つに関して別個に制御可能である、請求項13に記載の方法:
独立してリセット可能である、
独立して選択的に電力停止される、
独立してクロックされる。 - 前記所定のデフォルト動作は次の1つである、請求項13に記載の方法:
トランザクション誤りレスポンスを返す、
レスポンスを返さない、
所定のデフォルトレスポンスを返す。 - 請求項13に記載の方法であって、前記第1の通信回路及び前記第2の通信回路は、前記処理中の通信トランザクションを前記トランザクションインタフェースを横切って渡すことに関してトランザクション主回路及びトランザクション従回路のそれぞれ1つである、前記方法。
- 請求項17に記載の方法であって、前記第1の通信回路はトランザクション主回路であり、また前記第1の状態マシンは、前記第2の状態マシンが、前記第2の通信回路が前記未解決の通信トランザクションを処理しているか又は通信不能であることを示す状態へ移動することに応じて保持状態へ移動し、そして前記保持状態から、前記第2の状態マシンが前記第2の通信回路が更なる通信トランザクションを受けるためレディ状態又は通信不能であることを示す状態へ移動することに応じて移動する、前記方法。
- 前記第1の状態マシンは、前記第2の通信回路がレディ状態にありかつ通信トランザクションが始められた時レディ状態からビジー状態へ移動する、請求項18に記載の方法。
- 前記第2の通信回路はトランザクション従回路であり、また前記第2の状態マシンは、前記第1の状態マシンがビジー状態へ移動する時レディ状態からビジー状態へ移動する、請求項17に記載の方法。
- 前記第2の状態マシンは、前記第1の通信回路が前記保持状態にあるか又は通信不能でありかつ前記処理中のトランザクションが前記第2の通信回路により完了していれば、ビジー状態からレディ状態へ移動する、請求項18に記載の方法。
- 前記第1の状態マシン及び第2の状態マシンは、それらのそれぞれの状態を、ワンホット(one−hot)エンコーディング信号により通信し、ワンホットエンコーディングに一致しない信号は無視される、請求項13に記載の方法。
- 前記第1のドメイン及び前記第2のドメインの1つはデバッグ回路ドメインである、請求項13に記載の方法。
- 前記第1の状態マシンは、前記トランザクションプロトコルに従い前記第1の通信回路により通信を制御している第1の通信状態マシンの一部であり、また前記第2の状態マシンは、前記トランザクションプロトコルに従い前記第2の通信回路により通信を制御している第2の通信状態マシンの一部である、請求項13に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0419932A GB2418036B (en) | 2004-09-08 | 2004-09-08 | Communication transaction control between independent domains of an integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006079586A JP2006079586A (ja) | 2006-03-23 |
JP4624149B2 true JP4624149B2 (ja) | 2011-02-02 |
Family
ID=33186669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005080798A Active JP4624149B2 (ja) | 2004-09-08 | 2005-03-22 | 集積回路 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7165729B2 (ja) |
JP (1) | JP4624149B2 (ja) |
GB (1) | GB2418036B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2418036B (en) * | 2004-09-08 | 2007-10-31 | Advanced Risc Mach Ltd | Communication transaction control between independent domains of an integrated circuit |
US20090141004A1 (en) * | 2007-12-03 | 2009-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
JP2010140361A (ja) * | 2008-12-12 | 2010-06-24 | Fujitsu Microelectronics Ltd | コンピュータシステム及び異常検出回路 |
GB2539443B (en) | 2015-06-16 | 2020-02-12 | Advanced Risc Mach Ltd | A transmitter, a receiver, a data transfer system and a method of data transfer |
KR102385541B1 (ko) | 2017-09-29 | 2022-04-11 | 삼성전자주식회사 | 버스 시스템 |
US11216061B2 (en) | 2019-07-25 | 2022-01-04 | Arm Limited | Methods and apparatus for interfacing between power domains |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5247164A (en) * | 1989-01-26 | 1993-09-21 | Hitachi Maxell, Ltd. | IC card and portable terminal |
EP0501489A1 (en) * | 1991-02-27 | 1992-09-02 | Hewlett-Packard Company | Advanced functionality parallel port interface |
FR2686998B1 (fr) * | 1992-01-30 | 1994-03-25 | Gemplus Card International | Carte a puce a plusieurs protocoles de communication. |
JPH06274286A (ja) * | 1993-03-18 | 1994-09-30 | Fuji Xerox Co Ltd | インタフェース装置 |
US6009477A (en) * | 1994-03-01 | 1999-12-28 | Intel Corporation | Bus agent providing dynamic pipeline depth control |
JP3335094B2 (ja) * | 1997-01-22 | 2002-10-15 | シャープ株式会社 | プリンタインターフェースシステム |
JP3667920B2 (ja) * | 1997-02-21 | 2005-07-06 | ローム株式会社 | Icカード |
GB2326065B (en) * | 1997-06-05 | 2002-05-29 | Mentor Graphics Corp | A scalable processor independent on-chip bus |
US6233690B1 (en) * | 1998-09-17 | 2001-05-15 | Intel Corporation | Mechanism for saving power on long latency stalls |
US6601771B2 (en) * | 2001-04-09 | 2003-08-05 | Smart Card Integrators, Inc. | Combined smartcard and magnetic-stripe card and reader and associated method |
FR2846764B1 (fr) * | 2002-11-04 | 2005-01-14 | St Microelectronics Sa | Perfectionnement aux systemes electroniques comprenant un bus systeme |
GB2418036B (en) * | 2004-09-08 | 2007-10-31 | Advanced Risc Mach Ltd | Communication transaction control between independent domains of an integrated circuit |
-
2004
- 2004-09-08 GB GB0419932A patent/GB2418036B/en active Active
-
2005
- 2005-01-31 US US11/045,580 patent/US7165729B2/en active Active
- 2005-03-22 JP JP2005080798A patent/JP4624149B2/ja active Active
-
2007
- 2007-01-04 US US11/649,370 patent/US7866560B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
GB2418036A (en) | 2006-03-15 |
US20070170269A1 (en) | 2007-07-26 |
US7866560B2 (en) | 2011-01-11 |
US20060049264A1 (en) | 2006-03-09 |
GB0419932D0 (en) | 2004-10-13 |
US7165729B2 (en) | 2007-01-23 |
GB2418036B (en) | 2007-10-31 |
JP2006079586A (ja) | 2006-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100968641B1 (ko) | 점-대-점 링크 협의 방법, 디바이스, 집적 회로 및 전자시스템 | |
US7254663B2 (en) | Multi-node architecture with daisy chain communication link configurable to operate in unidirectional and bidirectional modes | |
JP4624149B2 (ja) | 集積回路 | |
US7334070B2 (en) | Multi-channel memory architecture for daisy chained arrangements of nodes with bridging between memory channels | |
US7480808B2 (en) | Method and apparatus for managing power consumption relating to a differential serial communication link | |
US11157204B2 (en) | Method of NVMe over fabric RAID implementation for read command execution | |
JP4800607B2 (ja) | コンピューティング・システムにおける周辺装置用ユニバーサル・コントローラ | |
WO2023121775A1 (en) | System, method, apparatus and architecture for dynamically configuring device fabrics | |
JP4755050B2 (ja) | データ処理装置、モード管理装置、及びモード管理方法 | |
US20090177807A1 (en) | Reset method for application specific integrated circuits (asic) | |
JP4411160B2 (ja) | 電源断サポートを有するデータ処理装置に診断操作を実行する装置と方法 | |
JP2010533900A (ja) | アダプタ・カードのフェイルオーバのための装置、システム、方法、およびコンピュータ・プログラム | |
JP2005267595A5 (ja) | ||
KR100594033B1 (ko) | 메모리를 이용한 시스템 이중화 구현장치 및 방법 | |
TWI703441B (zh) | 引腳複用裝置以及控制引腳複用裝置的方法 | |
CN109271274B (zh) | 一种嵌入式系统的双机热备方法 | |
US7424638B2 (en) | Multipath processor with dedicated buses | |
JP2590239B2 (ja) | ロック回路のロック取得方法 | |
JP2658853B2 (ja) | 通信制御装置 | |
JPH09297637A (ja) | 複数給電処理装置 | |
JP3661609B2 (ja) | Scsiインタフェース制御装置およびそのセレクション監視方法 | |
JPH0635736A (ja) | 二重化処理装置 | |
JPS59144932A (ja) | 処理装置切替方式 | |
JPS61213960A (ja) | Cpu間データ伝送装置 | |
JP2005258576A (ja) | 二重系cpu切替システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101022 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4624149 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |