JP2010533900A - アダプタ・カードのフェイルオーバのための装置、システム、方法、およびコンピュータ・プログラム - Google Patents
アダプタ・カードのフェイルオーバのための装置、システム、方法、およびコンピュータ・プログラム Download PDFInfo
- Publication number
- JP2010533900A JP2010533900A JP2010503518A JP2010503518A JP2010533900A JP 2010533900 A JP2010533900 A JP 2010533900A JP 2010503518 A JP2010503518 A JP 2010503518A JP 2010503518 A JP2010503518 A JP 2010503518A JP 2010533900 A JP2010533900 A JP 2010533900A
- Authority
- JP
- Japan
- Prior art keywords
- adapter card
- processor
- processor complex
- owning
- complex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
- G06F11/2033—Failover techniques switching over of hardware resources
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/25—Testing of logic operation, e.g. by logic analysers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2046—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share persistent storage
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Hardware Redundancy (AREA)
Abstract
【解決手段】 スイッチ・モジュールは、所有側プロセッサ複合体として、第1のポートを介して第1のプロセッサ複合体をアダプタ・カードに接続する。所有側プロセッサ複合体は、第2のポートを除いてアダプタ・カードを管理し、アダプタ・カードからエラー・メッセージを受け取る。さらにスイッチ・モジュールは、非所有側プロセッサ複合体として、第2のポートを介して第2のプロセッサ複合体をアダプタ・カードに接続する。非所有側プロセッサ複合体は第2のポートを管理する。検出モジュールは、第1のプロセッサ複合体の障害を検出する。セットアップ・モジュールは、所有側プロセッサ複合体として第2のプロセッサ複合体をアダプタ・カードに論理的に接続するため、および、障害の検出に応答して、アダプタ・カードから第1のプロセッサ複合体を論理的に切断するために、スイッチ・モジュールを修正する。
【選択図】 図1
Description
Claims (36)
- 半導体論理を含み、所有側プロセッサ複合体として、第1のポートを介して第1のプロセッサ複合体をアダプタ・カードに論理的に接続するように構成された、スイッチ・モジュールであって、前記所有側プロセッサ複合体は、第2のポートを除いて前記アダプタ・カードを管理し、前記アダプタ・カードからエラー・メッセージを受け取り、さらに前記スイッチ・モジュールは、非所有側プロセッサ複合体として、前記第2のポートを介して第2のプロセッサ複合体を前記アダプタ・カードに論理的に接続し、前記非所有側プロセッサ複合体は、前記第2のポートを管理する、スイッチ・モジュールと、
半導体論理およびプロセッサ上で実行するソフトウェア命令を含み、前記第1のプロセッサ複合体の障害を検出するように構成された、検出モジュールと、
プロセッサ上で実行するソフトウェア命令を含み、前記所有側プロセッサ複合体として前記第2のプロセッサ複合体を前記アダプタ・カードに論理的に接続するため、および、前記障害の検出に応答して、前記アダプタ・カードから前記第1のプロセッサ複合体を論理的に切断するために、前記スイッチ・モジュールを修正するように構成された、セットアップ・モジュールと、
を備える、アダプタ・カードのフェイルオーバのための装置。 - 前記スイッチ・モジュールが、前記非所有側プロセッサ複合体からの発見コマンドに応答して、前記アダプタ・カードをエンドポイントとして識別するように構成された、請求項1に記載の装置。
- 前記スイッチ・モジュールが、前記所有側プロセッサ複合体からの発見コマンドに応答して、前記アダプタ・カードに接続されたデバイスに可視性を提供するように構成された、請求項1または2に記載の装置。
- 前記所有側プロセッサ複合体が、前記スイッチを介して前記アダプタ・カードのコントローラと通信する、請求項1、2、または3に記載の装置。
- 前記セットアップ・モジュールが、前記アダプタ・カードのセットアップ・レジスタを再プログラミングすることによって、前記所有側プロセッサ複合体として前記第2のプロセッサを前記アダプタ・カードに論理的に接続するために、前記スイッチ・モジュールを修正する、請求項1、2、3、または4に記載の装置。
- 前記セットアップ・モジュールが、第1のメモリ・モジュールのコントロール・ストアの使用から第2のメモリ・モジュールのコントロール・ストアの使用へと、前記アダプタ・カードをスイッチすることによって、前記所有側プロセッサ複合体として前記第2のプロセッサを前記アダプタ・カードに論理的に接続するために、前記スイッチ・モジュールを修正する、請求項1、2、3、または4に記載の装置。
- 前記アダプタ・カードが、周辺機器相互接続高速(PCIe)インターフェースを使用して前記第1および第2のプロセッサ複合体と通信する、前記請求項のいずれか一項に記載の装置。
- 前記アダプタ・カードが、周辺機器相互接続拡張(PCI‐X)インターフェースおよび周辺機器相互接続(PCI)インターフェースから選択されたインターフェースを使用して、前記第1および第2のプロセッサ複合体と通信する、請求項1から6のいずれか一項に記載の装置。
- アダプタ・カードと通信する第1のプロセッサ複合体と、
前記アダプタ・カードと通信し、前記第1のプロセッサ複合体の障害を検出するように構成された検出モジュールを備える、第2のプロセッサ複合体と、
前記アダプタ・カードを管理するように構成されたコントローラを備えるアダプタ・カードと、
ソフトウェア命令および前記コントローラに関するセットアップ・データを備えるコントロール・ストアを格納するように構成された第1のメモリ・モジュールと、
半導体論理を備え、所有側プロセッサ複合体として第1のポートを介して前記第1のプロセッサ複合体を前記アダプタ・カードに論理的に接続するように構成された、スイッチ・モジュールと、を備え、前記所有側プロセッサ複合体は、第2のポートを除いた前記アダプタ・カードを管理し、前記アダプタ・カードからのエラー・メッセージを受け取り、さらに前記スイッチ・モジュールは、非所有側プロセッサ複合体として前記第2のポートを介して前記第2のプロセッサ複合体を前記アダプタ・カードに論理的に接続し、前記非所有側プロセッサ複合体は前記第2のポートを管理し、
前記第2のプロセッサ複合体は、前記所有側プロセッサ複合体として前記第2のプロセッサ複合体を前記アダプタ・カードに論理的に接続するため、および、前記障害の検出に応答して、前記アダプタ・カードから前記第1のプロセッサ複合体を論理的に切断するために、前記スイッチ・モジュールを修正するように構成された、セットアップ・モジュールをさらに備える、
アダプタ・カードのフェイルオーバのためのシステム。 - 前記スイッチ・モジュールが、前記非所有側プロセッサ複合体からの発見コマンドに応答して、前記アダプタ・カードをエンドポイントとして識別するように構成された、請求項9に記載のシステム。
- 前記スイッチ・モジュールが、前記所有側プロセッサ複合体からの発見コマンドに応答して、前記アダプタ・カードに接続されたデバイスに可視性を提供するように構成された、請求項9に記載のシステム。
- 前記所有側プロセッサ複合体が、前記スイッチを介して前記アダプタ・カードのコントローラと通信する、請求項9または10に記載のシステム。
- 前記セットアップ・モジュールが、前記アダプタ・カードのセットアップ・レジスタを再プログラミングすることによって、前記所有側プロセッサ複合体として前記第2のプロセッサを前記アダプタ・カードに論理的に接続するために、前記スイッチ・モジュールを修正する、請求項9、10、または11に記載のシステム。
- 前記セットアップ・モジュールが、第1のメモリ・モジュールのコントロール・ストアの使用から第2のメモリ・モジュールのコントロール・ストアの使用へと、前記アダプタ・カードをスイッチすることによって、前記所有側プロセッサ複合体として前記第2のプロセッサを前記アダプタ・カードに論理的に接続するために、前記スイッチ・モジュールを修正する、請求項9、10、または11に記載のシステム。
- 前記アダプタ・カードが、PCIeインターフェースを使用して前記第1および第2のプロセッサ複合体と通信する、請求項9から14のいずれか一項に記載のシステム。
- 前記アダプタ・カードが、PCI‐XインターフェースおよびPCIインターフェースから選択されたインターフェースを使用して、前記第1および第2のプロセッサ複合体と通信する、請求項9から14のいずれか一項に記載のシステム。
- 前記アダプタ・カードがイーサネット・コントローラとして構成された、請求項9から16のいずれか一項に記載のシステム。
- 前記アダプタ・カードが、Redundant Array of Independent Disks(RAID)コントローラとして構成された、請求項9から16のいずれか一項に記載のシステム。
- 前記アダプタ・カードが、ストレージ領域ネットワーク・コントローラとして構成された、請求項9から16のいずれか一項に記載のシステム。
- プロセッサ読み取り可能プログラムを有するプロセッサ使用可能媒体を備えたプロセッサ・プログラムであって、前記プロセッサ読み取り可能プログラムは、プロセッサ上で実行された場合、
所有側プロセッサ複合体として第1のポートを介してアダプタ・カードのスイッチ・モジュールを第1のプロセッサ複合体に接続することであって、前記所有側プロセッサ複合体は、第2のポートを除いて前記アダプタ・カードを管理し、前記アダプタ・カードからエラー・メッセージを受け取る、接続すること、
非所有側プロセッサ複合体として前記第2のポートを介して第2のプロセッサ複合体を前記アダプタ・カードに接続することであって、前記非所有側プロセッサ複合体は前記第2のポートを管理する、接続すること、
前記第1のプロセッサ複合体の障害を検出すること、および、
前記所有側プロセッサ複合体として前記第2のプロセッサ複合体を前記アダプタ・カードに論理的に接続するため、および、前記障害の検出に応答して、前記アダプタ・カードから前記第1のプロセッサ複合体を論理的に切断するために、前記スイッチ・モジュールを修正すること、
を、前記プロセッサに実行させる、プロセッサ・プログラム。 - 前記スイッチ・モジュールが、前記非所有側プロセッサ複合体からの発見コマンドに応答して、前記アダプタ・カードをエンドポイントとして識別するように構成された、請求項20に記載のプロセッサ・プログラム。
- 前記スイッチ・モジュールが、前記所有側プロセッサ複合体からの発見コマンドに応答して、前記アダプタ・カードに接続されたデバイスに可視性を提供するように構成された、請求項20または21に記載のプロセッサ・プログラム。
- 前記所有側プロセッサ複合体が、前記スイッチを介して前記アダプタ・カードのコントローラと通信する、請求項20、21、または22に記載のプロセッサ・プログラム。
- 前記アダプタ・カードのセットアップ・レジスタを再プログラミングすることによって、前記所有側プロセッサ複合体として前記第2のプロセッサを前記アダプタ・カードに接続することを、前記プロセッサに実行させるように構成された、請求項20、21、22、または23に記載のプロセッサ・プログラム。
- さらに前記プロセッサ読み取り可能プログラムが、第1のメモリ・モジュールのコントロール・ストアの使用から第2のメモリ・モジュールのコントロール・ストアの使用へと、前記アダプタ・カードをスイッチすることによって、前記所有側プロセッサ複合体として前記第2のプロセッサを前記アダプタ・カードに接続することを、前記プロセッサに実行させるように構成された、請求項20、21、22、または23に記載のプロセッサ・プログラム。
- 前記アダプタ・カードが、PCIeインターフェースを使用して前記第1および第2のプロセッサ複合体と通信する、請求項20から25のいずれか一項に記載のプロセッサ・プログラム。
- 前記アダプタ・カードが、PCI‐XインターフェースおよびPCIインターフェースから選択されたインターフェースを使用して、前記第1および第2のプロセッサ複合体と通信する、請求項20から25のいずれか一項に記載のプロセッサ・プログラム。
- スイッチ・モジュールを使用して、所有側プロセッサ複合体として第1のポートを介して第1のプロセッサ複合体をアダプタ・カードに論理的に接続するステップであって、前記所有側プロセッサ複合体は第2のポートを除いた前記アダプタ・カードを管理し、前記アダプタ・カードからエラー・メッセージを受け取る、接続するステップと、
前記スイッチ・モジュールを使用して、非所有側プロセッサ複合体として前記第2のポートを介して第2のプロセッサ複合体を前記アダプタ・カードに論理的に接続するステップであって、前記非所有側プロセッサ複合体は前記第2のポートを管理する、接続するステップと、
前記第1のプロセッサ複合体の障害を検出するステップと、
前記所有側プロセッサ複合体として前記第2のプロセッサ複合体を前記アダプタ・カードに論理的に接続するため、および、前記障害の検出に応答して、前記アダプタ・カードから前記第1のプロセッサ複合体を論理的に切断するために、前記スイッチ・モジュールを修正するステップと、
を含む、アダプタ・カードのフェイルオーバのための方法。 - 前記スイッチ・モジュールが、前記非所有側プロセッサ複合体からの発見コマンドに応答して、前記アダプタ・カードをエンドポイントとして識別するように構成された、請求項28に記載の方法。
- 前記スイッチ・モジュールが、前記所有側プロセッサ複合体からの発見コマンドに応答して、前記アダプタ・カードに接続されたデバイスに可視性を提供するように構成された、請求項28または29に記載の方法。
- 前記所有側プロセッサ複合体が、前記スイッチを介して前記アダプタ・カードのコントローラと通信する、請求項28、29、または30に記載の方法。
- 前記所有側プロセッサ複合体として前記第2のプロセッサを前記アダプタ・カードに論理的に接続するために、前記スイッチ・モジュールを修正するステップが、前記アダプタ・カードのセットアップ・レジスタを再プログラミングするステップを含む、請求項28、29、30、または31に記載の方法。
- 前記所有側プロセッサ複合体として前記第2のプロセッサを前記アダプタ・カードに論理的に接続するために、前記スイッチ・モジュールを修正するステップが、第1のメモリ・モジュールのコントロール・ストアの使用から第2のメモリ・モジュールのコントロール・ストアの使用へと、前記アダプタ・カードをスイッチするステップを含む、請求項28、29、30、または31に記載の方法。
- 前記アダプタ・カードが、周辺機器相互接続高速(PCIe)インターフェースを使用して前記第1および第2のプロセッサ複合体と通信する、請求項28から33のいずれか一項に記載の方法。
- 前記アダプタ・カードが、周辺機器相互接続拡張(PCI‐X)インターフェースおよび周辺機器相互接続(PCI)インターフェースから選択されたインターフェースを使用して、前記第1および第2のプロセッサ複合体と通信する、請求項28から33のいずれか一項に記載の方法。
- プログラムがコンピュータ上で実行された場合、請求項28から35のいずれか一項に記載の方法を実行するように適合されたプログラム・コード手段を備える、コンピュータ・プログラム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/738,142 | 2007-04-20 | ||
US11/738,142 US7870417B2 (en) | 2007-04-20 | 2007-04-20 | Apparatus, system, and method for adapter card failover |
US11/738,150 US20080263391A1 (en) | 2007-04-20 | 2007-04-20 | Apparatus, System, and Method For Adapter Card Failover |
US11/738,150 | 2007-04-20 | ||
PCT/EP2008/054722 WO2008128990A2 (en) | 2007-04-20 | 2008-04-18 | Apparatus, system, and method for adapter card failover |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010533900A true JP2010533900A (ja) | 2010-10-28 |
JP5322064B2 JP5322064B2 (ja) | 2013-10-23 |
Family
ID=39769314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010503518A Expired - Fee Related JP5322064B2 (ja) | 2007-04-20 | 2008-04-18 | アダプタ・カードのフェイルオーバのための装置、システム、方法、およびコンピュータ・プログラム |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP2149089A2 (ja) |
JP (1) | JP5322064B2 (ja) |
KR (1) | KR101143684B1 (ja) |
WO (1) | WO2008128990A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016162110A (ja) * | 2015-02-27 | 2016-09-05 | サイレックス・テクノロジー株式会社 | デバイスサーバ、デバイス利用方法、および、プログラム、 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011157663A1 (de) | 2010-06-15 | 2011-12-22 | Bayer Cropscience Ag | Neue ortho-substituierte arylamid-derivate |
US10102074B2 (en) | 2015-12-01 | 2018-10-16 | International Business Machines Corporation | Switching allocation of computer bus lanes |
US10296484B2 (en) | 2015-12-01 | 2019-05-21 | International Business Machines Corporation | Dynamic re-allocation of computer bus lanes |
KR101767181B1 (ko) * | 2017-02-21 | 2017-08-22 | 한국과학기술정보연구원 | 다목적 어댑터 카드 및 그 통합 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0469740A (ja) * | 1990-07-11 | 1992-03-04 | Hitachi Ltd | 二重化システムの系切り替え方法 |
JPH04205033A (ja) * | 1990-11-29 | 1992-07-27 | Tamagawa Seiki Co Ltd | Cpuによる機器制御方法 |
JP2002055745A (ja) * | 2000-08-01 | 2002-02-20 | Nexcom Internatl Co Ltd | ホットスワッププロセッサカード及びバス |
JP2002202897A (ja) * | 2000-12-28 | 2002-07-19 | Yokogawa Electric Corp | 切換装置 |
US20040193737A1 (en) * | 2003-03-31 | 2004-09-30 | Huffman Amber D. | Apparatus, method and system to couple one or more hosts to a storage device using unique signal from host |
JP2005317021A (ja) * | 2004-04-28 | 2005-11-10 | Microsoft Corp | 設定可能なpciエクスプレススイッチ |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6845467B1 (en) * | 2001-02-13 | 2005-01-18 | Cisco Systems Canada Co. | System and method of operation of dual redundant controllers |
US6931568B2 (en) * | 2002-03-29 | 2005-08-16 | International Business Machines Corporation | Fail-over control in a computer system having redundant service processors |
JP4182948B2 (ja) * | 2004-12-21 | 2008-11-19 | 日本電気株式会社 | フォールト・トレラント・コンピュータシステムと、そのための割り込み制御方法 |
-
2008
- 2008-04-18 JP JP2010503518A patent/JP5322064B2/ja not_active Expired - Fee Related
- 2008-04-18 KR KR1020097016914A patent/KR101143684B1/ko not_active IP Right Cessation
- 2008-04-18 WO PCT/EP2008/054722 patent/WO2008128990A2/en active Application Filing
- 2008-04-18 EP EP08736370A patent/EP2149089A2/en not_active Ceased
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0469740A (ja) * | 1990-07-11 | 1992-03-04 | Hitachi Ltd | 二重化システムの系切り替え方法 |
JPH04205033A (ja) * | 1990-11-29 | 1992-07-27 | Tamagawa Seiki Co Ltd | Cpuによる機器制御方法 |
JP2002055745A (ja) * | 2000-08-01 | 2002-02-20 | Nexcom Internatl Co Ltd | ホットスワッププロセッサカード及びバス |
JP2002202897A (ja) * | 2000-12-28 | 2002-07-19 | Yokogawa Electric Corp | 切換装置 |
US20040193737A1 (en) * | 2003-03-31 | 2004-09-30 | Huffman Amber D. | Apparatus, method and system to couple one or more hosts to a storage device using unique signal from host |
JP2005317021A (ja) * | 2004-04-28 | 2005-11-10 | Microsoft Corp | 設定可能なpciエクスプレススイッチ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016162110A (ja) * | 2015-02-27 | 2016-09-05 | サイレックス・テクノロジー株式会社 | デバイスサーバ、デバイス利用方法、および、プログラム、 |
Also Published As
Publication number | Publication date |
---|---|
KR20090130850A (ko) | 2009-12-24 |
WO2008128990A2 (en) | 2008-10-30 |
WO2008128990A3 (en) | 2009-01-15 |
JP5322064B2 (ja) | 2013-10-23 |
KR101143684B1 (ko) | 2012-05-09 |
EP2149089A2 (en) | 2010-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7870417B2 (en) | Apparatus, system, and method for adapter card failover | |
US8321722B2 (en) | Storage device, and data path failover method of internal network of storage controller | |
US20080263391A1 (en) | Apparatus, System, and Method For Adapter Card Failover | |
JP7002346B2 (ja) | ストレージシステム及びその動作方法 | |
US7519854B2 (en) | Internal failover path for SAS disk drive enclosure | |
US20170147456A1 (en) | PCIe NETWORK SYSTEM WITH FAIL-OVER CAPABILITY AND OPERATION METHOD THEREOF | |
US6246666B1 (en) | Method and apparatus for controlling an input/output subsystem in a failed network server | |
US20080126651A1 (en) | Early Notification of Error Via Software Interrupt and Shared Memory Write | |
US20080005470A1 (en) | System and method for sharing sata drives in active-active raid controller system | |
US7933966B2 (en) | Method and system of copying a memory area between processor elements for lock-step execution | |
KR102646616B1 (ko) | 판독 명령 실행을 위한 NVMeoF RAID 구현 방법 | |
JP2012508925A (ja) | 直接接続ストレージ・システムのためのアクティブ−アクティブ・フェイルオーバー | |
JP5322064B2 (ja) | アダプタ・カードのフェイルオーバのための装置、システム、方法、およびコンピュータ・プログラム | |
US8244948B2 (en) | Method and system for combining multiple SAS expanders into a SAS switch | |
US20160239371A1 (en) | System and method for peripheral bus device failure management | |
JP2006302287A (ja) | 冗長i/oインターフェース管理 | |
US10902166B2 (en) | System and method for isolating faults in a resilient system | |
JP5790723B2 (ja) | クラスタシステム、情報処理装置、クラスタシステムの制御方法及びプログラム | |
US8055934B1 (en) | Error routing in a multi-root communication fabric | |
WO2023121775A1 (en) | System, method, apparatus and architecture for dynamically configuring device fabrics | |
US20040059862A1 (en) | Method and apparatus for providing redundant bus control | |
JP2009053946A (ja) | 二重化コントーラ構成ブロックデバイス制御装置 | |
CN104170307A (zh) | 失效切换方法、装置和系统 | |
JP4755050B2 (ja) | データ処理装置、モード管理装置、及びモード管理方法 | |
WO2022155919A1 (zh) | 一种故障处理方法、装置及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120125 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120125 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20120125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120806 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120806 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130425 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130425 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130620 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130620 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20130620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130708 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130711 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |