JP4411160B2 - 電源断サポートを有するデータ処理装置に診断操作を実行する装置と方法 - Google Patents

電源断サポートを有するデータ処理装置に診断操作を実行する装置と方法 Download PDF

Info

Publication number
JP4411160B2
JP4411160B2 JP2004243068A JP2004243068A JP4411160B2 JP 4411160 B2 JP4411160 B2 JP 4411160B2 JP 2004243068 A JP2004243068 A JP 2004243068A JP 2004243068 A JP2004243068 A JP 2004243068A JP 4411160 B2 JP4411160 B2 JP 4411160B2
Authority
JP
Japan
Prior art keywords
diagnostic
data processing
state
circuit
processing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004243068A
Other languages
English (en)
Other versions
JP2005267595A5 (ja
JP2005267595A (ja
Inventor
ブラスコ アルール コンラド
キメルマン ポール
ブルックフィールド スウェイン アンドリュー
ロイ グリゼンスウェート リチャード
Original Assignee
エイアールエム リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エイアールエム リミテッド filed Critical エイアールエム リミテッド
Publication of JP2005267595A publication Critical patent/JP2005267595A/ja
Publication of JP2005267595A5 publication Critical patent/JP2005267595A5/ja
Application granted granted Critical
Publication of JP4411160B2 publication Critical patent/JP4411160B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Debugging And Monitoring (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明はデータ処理システムの分野に関係する。特に、本発明は、診断操作時にデータ処理システムが電源断を受ける時データ処理システムに対して診断操作を実行するために使用される診断機構と関係する。
集積回路内に、これらのシステムの設計を補助するようにシリアル走査チェーンや組込みトレース機構のような診断機構を設けることは公知である。システムが複雑度を増し、システム内の異なる回路要素の数が増加するにつれ、このように複雑なシステムオンチップ型式設計の各種の動作モードを適切に評価可能とするよう、有効で、容易に使用でき、かつ効率的な診断機構に対する必要性が増加している。
回路の一部の機能を必要としない時にこれらを低電力状態にする機構を有するデータ処理装置を提供することも公知であり、これは電力消費を有利に減少する。これらの電力制御機構は携帯システム内で電池寿命を延長するのに有用であり、非携帯システムでも電力消費を減少することは一般的にも望ましい。集積回路設計の複雑度が増大するにつれ、その時点のシステムの特定の状態と課された需要に応じて動作時に集積回路の異なる部分の電源を入れたり断ったりすることも公知である。これらの集積回路は、これと関係する診断機構が実行するものよりはるかに高速のクロック速度で実行している。従って、診断機構が実時間で動作してシステムに対して診断操作を実行しても、相対的に遅い診断機構に対してあまりにも高速に発生可能な電源入及び電源断事象を適切には追跡不能である。
ある面から見ると、本発明はデータを処理する装置において、
データ処理を実行可能なデータ処理回路と、
前記データ処理回路に結合され、前記データ処理回路に診断操作を実行可能な診断インタフェース回路であって、前記データ処理回路は、前記診断インタフェース回路が前記データ処理回路に対して少なくとも一部の診断操作を実行不能である第1状態と、前記診断インタフェース回路が前記データ処理回路に対して前記少なくとも一部の診断操作を実行可能である第2状態との間を切換え可能である、前記診断インタフェース回路と、
診断トランザクションバスを介して前記診断インタフェース回路に結合され、前記診断インタフェース回路に診断トランザクション要求を発行するよう動作可能な診断トランザクション要求マスタ回路と、を含み、
前記診断インタフェース回路は前記診断トランザクション要求マスタから受信した診断トランザクション要求に応答し、前記データ処理回路は前記第1状態にあって、前記診断トランザクション要求マスタに診断バストランザクションエラー信号を返す、
データを処理する装置を提供する。
診断操作の問合せが行われた時点で問題のデータ処理回路がその特定の時点で電源断であるため、のように、データ処理システム内で特定のデータ処理回路がある種の診断操作に応答不能である状態を有していることを、本技術は認識している。さらに、調査しているシステムの処理速度が診断システムのものより著しく高速であるため、問題のデータ処理回路は、診断システムがその活動に気付かずに電源断や電源入されることもある。このような状況下では、診断システムがデータ処理回路にある特定の状態をプログラムしたものと仮定しても、この状態は電源断事象により失われ、従って問題の診断操作を実行可能とする前に再プログラムを必要とする。この問題に対する表面的には魅力的な方策は、各診断操作の前に調査しているデータ処理回路の電力状態を問合せることであるが、このような方策は、データ処理回路が電源入された結果を返すものと、診断操作とは関係しない理由からデータ処理回路が電源断可能であることを診断操作が指令されたものとの間で、レース状態が発生する問題を有する。このような電力状態問合せはまた診断帯域を浪費する。診断トランザクション要求マスタは専用のハードウェア要素であるか、またはこの目的のために再使用される他のハードウェア要素(例えば、汎用プロセッサ)も可能である。
本技術は診断トランザクションバス(これは複数のスレーブとマスタ、ポイントツーポイント接続またはその他の形式の通信リンクを有するバスでよい)を利用して、診断バストランザクションエラー信号を返すことによりデータ処理回路が要求された診断操作に応答不能である時を信号する。次いでこのエラー信号は診断トランザクション要求マスタにより、問題のデータ処理回路が要求された診断操作を実行不能であることを指示するものと解釈される。このようにして、レース状態を防止し、診断トランザクションバス帯域は電力状態問合せで浪費されない。
データ処理回路が要求された診断操作を実行可能であるように、または不能であるようにする異なる状態は、多数の異なる形式を取りうることが認められるが、この挙動を発生する共通の状態は、動作状態と低電力状態(例えば、電源断状態、スリープモード状態等)とに対応する状態である。
データ処理回路が電源断されるシステムでは、本技術は診断インタフェース回路を電源オンしたままにすることが望ましく、このようにしてこれはある種の要求(例えば、データ処理回路識別の要求)に応答可能であると共に、適切なバストランザクションエラー信号を発生して関連データ処理回路が電源断されていることを信号する。
本技術は関連診断インタフェースを有する単一のデータ処理回路を含むシステム内でも使用可能であるが、本技術は複数装置システムに十分規模を合わせられるため、各々が関連する診断インタフェース回路を有し診断トランザクションバスを介して接続される複数個のデータ処理回路を含むシステムに特に適している。
本発明の望ましい実施例では、診断インタフェース回路は、関係するデータ処理回路がその動作状態に復帰した後も、エラー信号の発生を明白にクリアするまで、診断バストランザクションエラー信号を返し続けるよう動作可能である。従って、診断トランザクション要求がない間に発生した電源断事象も、これが診断機構により想定されているシステムの構成を変更可能であるので、以後にこれを識別可能である。
状態の変化は、動作状態から非動作状態へ移行する時または非動作状態から動作状態へ復帰する時のどちらかで記述してもよい。このような転移は、スティッキイビット(指示している状態が取除かれてもセットされたままになっているビット)内で有効に記録される。
本技術は個別部品を含むシステム内でも使用可能であるが、これはシステムオンチップ集積回路設計での使用に特に適している、何故ならこれらはしばしば複雑な電源オン、電源オフ挙動を示すからである。
他の面から見ると、本発明はデータを処理する方法において、
データ処理回路によりデータ処理を実行する段階と、
前記データ処理回路に結合された診断インタフェース回路により前記データ処理回路に診断操作を実行する段階であって、前記データ処理回路は、前記診断インタフェース回路が前記データ処理回路に対して少なくとも一部の診断操作を実行不能である第1状態と、前記診断インタフェース回路が前記データ処理回路に対して前記少なくとも一部の診断操作を実行可能である第2状態との間を切換え可能である、前記診断操作を実行する段階と、
前記診断インタフェース回路に診断トランザクションバスを介して結合された診断トランザクション要求マスタ回路により前記診断インタフェース回路へ診断トランザクション要求を発行する段階と、を含み、
前記データ処理回路が前記第1状態にある時に受信した診断トランザクション要求に応答して、診断バストランザクションエラー信号を返す段階と、
を含むデータを処理する方法を提供する。
本発明の上記の、及びその他の目的、特徴及び利点は、添付の図面と関連して読まれるべき以下の例示実施例の詳細な説明から明らかとなる。
図1は第1CPU4、第2CPU6及びDSP回路8を含むシステムオンチップ設計を含む集積回路2を図示している。その通常動作では、第1CPU4、第2CPU6及びDSP回路8は既知の技術を使用して動作システムバス10を介して通信する。集積回路2の動作挙動は多様な異なる形式を取り、本技術分野でよく知られている多数のその他の回路要素(明瞭のため本明細書には図示されない)によりサポート可能である。
診断機構は集積回路2上に設けられ、外部診断システム(適切にプログラムされた汎用コンピュータ)が集積回路2内の各データ処理回路4、6、8に診断操作を実行するよう指示可能とする。診断機構は、APB(AMBA周辺バス)バスを診断トランザクションバス14として使用してシリアルJTAG要求をパラレル・バストランザクションに変換するデータアクセスポート12へシリアルデータ・アクセスを与えるシリアルJTAG検査アクセスポートを含む。データ処理回路4、6、8の各々は、診断トランザクションバス14から診断トランザクション要求を受取り、要求された診断操作を実行して適切な応答を返す各診断インタフェース回路16、18、20を含む。診断操作のあるものは診断インタフェース回路16、18、20自体内で実行される(データ処理回路IDを返す、等)が、データ処理回路4、6、8の電力ドメイン内のブレークポイント・レジスタまたはウォッチポイント・レジスタの設定のように、他のあるものは関係するデータ処理回路4、6、8内で実行すべき動作を必要とする。
診断インタフェース回路16、18、20が内部的な診断トランザクション要求に応答するか、または関係するデータ処理回路4、6、8の現在の状態のため実行可能ではない診断トランザクション要求の場合に診断バストランザクション・エラーを返すことが可能となるよう、診断インタフェース回路16、18、20には、たとえ関係するデータ処理回路4、6、8が低電力または電源断モードに入っていたとしても、保持されるそれ自身の診断電源を備える。
図2は診断インタフェース回路16をさらに詳細に図示する。診断インタフェース回路16内では、関係するデータ処理回路4が要求された診断操作に応答不能であると、診断アクセスポート12(診断トランザクション要求マスタ回路)へ信号を戻す、診断バストランザクションエラー信号PSLVERRを含むように変更されたAPBを介してトランザクション制御器22が診断トランザクションバス14に結合される。一例として、データ処理回路4内に配置された診断レジスタ24は、データ処理回路4の特定状態により電源断されるか、または応答せず、従ってそのレジスタ24への読取りまたは書込みの要求が可能ではなく、診断トランザクション要求マスタとしての役割を果たす診断アクセスポート12にこのことを指示するよう診断バストランザクションエラーを返す。診断インタフェース回路16内には、診断システムへデータ処理回路を識別するID値を保持するようプログラムされているIDレジスタ26も図示されている。診断制御レジスタ28も、状態及び制御情報のような、診断操作と関係する各種のパラメータを記憶する役割を果たす。診断インタフェース回路16内のレジスタ26、28は診断電源ドメインにより電力供給され、従って関係するデータ処理回路4が電源断の時でも動作状態に留まり、従ってデータ処理回路4がたとえ動作していなくともこれらのレジスタに対する診断トランザクション要求はサービスされる。
診断インタフェース回路16内にはスティッキイビット・ラッチ30(このラッチは各種の異なる形式で実施され、ラッチという用語はフリップフロップ、レジスタ、等を含むものと考えるべきである)も図示されている。データ処理回路4がその異なる電力状態間を遷移する時スティッキイビット・ラッチ30がセットされる。スティッキイビットのこの設定は電源入から電源断の遷移時に、または代わりに電源断から電源入の遷移時に発生する。スティッキイビット・ラッチ30の目的は、データ処理回路が再び電源入されて診断トランザクション要求に応答可能となったとしても、前記電源断事象が発生した時の診断バストランザクションエラー信号をトランザクション制御回路22に返させるよう強制することである。このようにして、データ処理回路4内の診断機構により存在するものと仮定されているが、失われたであろう構成を、診断操作がさらに進む前に適切に再プログラム可能にする。
図3はスティッキイビット・ラッチ30の設定の制御を概略的に図示する。段階32で、診断インタフェース16内のハードウェア回路要素は連続的に監視して、電源入状態から電源断状態へのデータ処理回路4の遷移を識別する。このような遷移が発生すると、処理は段階34へ進み、診断インタフェース回路16内のスティッキイビットがセットされる。このスティッキイビットは以後読み出されて、このスティッキイビット・ラッチ30への診断バストランザクション読取り要求による電源断事象指示をクリアする。(さらなる介在電源断事象が発生した時にこのビットの読取りと以後の書込み時のレース状態の可能性を避けるため、読出しによりこのスティッキイビットがクリアされる配置が望ましい。)図3に図示した過程は電源断時にスティッキイビットをセットしているが、別の実施例は電源入時にこのスティッキイビットをセットしてもよい。
図4は受信した診断トランザクション要求に応答するトランザクション制御回路22の動作を概略的に図示する流れ図である。段階36で、診断トランザクションマスタ12から診断トランザクションバス14を介して診断トランザクション要求を受取るまで、トランザクション制御回路22は待機する。前記要求を受信すると、処理は段階38へ進み、ここで関係するデータ処理回路4の電力状態に係らず、診断インタフェース16自体によりサービスしてもよい型式のトランザクション要求であるかどうかに関しての評価を行う。トランザクション要求がこのような型式である場合、処理は直接段階40に進み、ここで要求された診断トランザクションが実行され、適切な応答が診断トランザクションバス14を介して診断トランザクションマスタ回路12に返される。
段階38で、トランザクションが処理回路4が電源断状態の場合には可能ではない型式のものであると決定された場合、処理は段階40に進み、ここでデータ処理回路4が現在電源断状態であるかどうかの決定が行われる。データ処理回路4が現在電源断状態である場合、処理は段階42に進み、ここで診断バストランザクションエラー信号が診断トランザクションバス14を介して診断トランザクションマスタ回路12に返される。段階40で、データ処理回路4が現在電源入状態であると決定された場合、処理は段階44に進み、ここで電源断事象が発生したことを指示するスティッキイビットがセットされ、診断機構により未だクリアされていないかどうかの決定が行われる。段階44でスティッキイビットがセットされているのが検出された場合、処理は段階42に進み、診断バストランザクションエラー信号が返される。段階44でスティッキイビットがセットされていないものと検出された場合、処理は段階40に進み、所用のトランザクションが実行され適切な結果が返される。両段階40と42の後、処理は段階36に戻って、次の診断バストランザクション要求を待機する。
添付図面を参照して本明細書で本発明の図示実施例を詳細に説明してきたが、本発明はこれらの詳細な実施例には限定されず、添付の請求の範囲に定める本発明の範囲と要旨から逸脱することなく当業者により各種の変更と修正が実行可能であることを理解すべきである。
複数個のデータ処理回路と診断機構を含むシステムオンチップ集積回路を概略的に図示する。 図1のデータ処理回路を診断バスに結合するために使用される診断インタフェース回路をより詳細に概略的に図示する。 電源断事象を記録するためスティッキイビットをセットする際の診断インタフェース回路の動作を概略的に図示する流れ図である。 診断マスタ回路から受信した診断トランザクション要求に応答する診断インタフェース回路を概略的に図示する流れ図である。
符号の説明
2 集積回路
4、6 CPU
8 DSP回路
12 データアクセスポート
14 診断トランザクションバス
16、18、20 診断インタフェース回路
22 トランザクション制御器
24 診断レジスタ
26 IDレジスタ
28 診断制御レジスタ
30 スティッキイビット・ラッチ

Claims (12)

  1. データを処理する装置において、
    データ処理を実行可能なデータ処理回路と、
    前記データ処理回路に結合され、前記データ処理回路に診断操作を実行可能な診断インタフェース回路であって、前記データ処理回路は、前記診断インタフェース回路が前記データ処理回路に対して少なくとも一部の診断操作を実行不能である第1状態と、前記診断インタフェース回路が前記データ処理回路に対して前記少なくとも一部の診断操作を実行可能である第2状態との間を切換え可能であり、前記診断インタェース回路は前記データ処理回路が前記第1状態にあるか前記第2状態にあるかを検出する手段を含む、前記診断インタフェース回路と、
    診断トランザクションバスを介して前記診断インタフェース回路に結合され、前記診断インタフェース回路に診断トランザクション要求を発行するよう動作可能な診断トランザクション要求マスタ回路と、を含み、
    前記診断インタフェース回路は前記診断トランザクション要求マスタ回路から受信した診断トランザクション要求に応答し、前記データ処理回路は前記第1状態にあって、前記診断トランザクション要求マスタ回路に診断バストランザクションエラー信号を返
    前記データ処理回路は前記第2状態と前記第1状態との間を切り換えられた後も、診断バストランザクションエラー信号の発生をクリアする要求が出されるまで、前記診断インタフェース回路は前記診断トランザクション要求マスタ回路に前記診断バストランザクションエラー信号を返し続けるよう動作可能である、
    データを処理する装置。
  2. 請求項1記載の装置において、前記データ処理回路は前記第1状態時に低電力消費状態にあり、前記データ処理回路は前記第2状態時に動作状態にある装置。
  3. 請求項2記載の装置において、前記診断インタフェース回路は前記データ処理回路が前記第1状態にある時も電源が入ったままである、装置。
  4. 請求項1記載の装置において、それぞれ診断インタフェース回路を有し、前記診断トランザクションバスを介して前記診断トランザクション要求マスタ回路に結合される複数個のデータ処理回路を含む、装置。
  5. 請求項記載の装置において、前記診断インタフェース回路は状態変化検出回路を含み、前記データ処理回路が前記第2状態から前記第1状態に変化したことを前記状態変化検出回路が検出した時に前記診断インタフェース回路内の状態変化指示ラッチが第1ラッチ状態になるように動作し、前記状態変化指示ラッチは前記診断トランザクション要求マスタ回路が診断バストランザクションエラー信号発生のクリアを要求した時に第2ラッチ状態になるように動作し、前記診断インタフェース回路は前記状態変化指示ラッチが前記第1ラッチ状態になっている時に診断トランザクション要求に応答して診断バストランザクションエラー信号を発生するように動作する、装置。
  6. 請求項1記載の装置において、システムオンチップ集積回路を含む装置。
  7. データを処理する方法において、
    データ処理回路によりデータ処理を実行する段階と、
    前記データ処理回路に結合された診断インタフェース回路により前記データ処理回路に診断操作を実行する段階であって、前記データ処理回路は、前記診断インタフェース回路が前記データ処理回路に対して少なくとも一部の診断操作を実行不能である第1状態と、前記診断インタフェース回路が前記データ処理回路に対して前記少なくとも一部の診断操作を実行可能である第2状態との間を切換え可能である、前記診断操作を実行する段階と、
    前記診断インタフェース回路に診断トランザクションバスを介して結合された診断トランザクション要求マスタ回路により前記診断インタフェース回路へ診断トランザクション要求を発行する段階と、を含み
    前記データ処理回路が前記第1状態にあるか前記第2状態にあるかを検出する段階と、
    前記データ処理回路が前記第1状態にある時に受信した診断トランザクション要求に応答して、診断バストランザクションエラー信号を返す段階を含
    前記データ処理回路が前記第2状態と前記第1状態との間を切り換えられた後も、診断バストランザクションエラー信号の発生をクリアする要求が出されるまで、前記診断インタフェース回路は前記診断トランザクション要求マスタ回路に前記診断バストランザクションエラー信号を返し続けるよう動作可能である、
    データを処理する方法。
  8. 請求項記載の方法において、前記データ処理回路は前記第1状態時に低電力消費状態にあり、前記データ処理回路は前記第2状態時に動作状態にある方法。
  9. 請求項記載の方法において、前記診断インタフェース回路は前記データ処理回路が前記第1状態にある時も電源が入ったままである、方法。
  10. 請求項記載の方法において、それぞれ診断インタフェース回路を有し、前記診断トランザクションバスを介して前記診断トランザクション要求マスタ回路に結合される複数個のデータ処理回路を含む、方法。
  11. 請求項記載の方法において、前記診断インタフェース回路は状態変化検出回路を含み、前記データ処理回路が前記第2状態から前記第1状態に変化したことを前記状態変化検出回路が検出した時に前記診断インタフェース回路内の状態変化指示ラッチが第1ラッチ状態になるように動作し、前記状態変化指示ラッチは前記診断トランザクション要求マスタ回路が診断バストランザクションエラー信号発生のクリアを要求した時に第2ラッチ状態になるように動作し、前記診断インタフェース回路は前記状態変化指示ラッチが前記第1ラッチ状態にある時に診断トランザクション要求に応答して診断バストランザクションエラー信号を発生するよう動作する、方法。
  12. 請求項記載の方法において、システムオンチップ集積回路を含む方法。
JP2004243068A 2004-03-16 2004-08-24 電源断サポートを有するデータ処理装置に診断操作を実行する装置と方法 Active JP4411160B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/801,131 US7228457B2 (en) 2004-03-16 2004-03-16 Performing diagnostic operations upon a data processing apparatus with power down support

Publications (3)

Publication Number Publication Date
JP2005267595A JP2005267595A (ja) 2005-09-29
JP2005267595A5 JP2005267595A5 (ja) 2006-11-09
JP4411160B2 true JP4411160B2 (ja) 2010-02-10

Family

ID=32825750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004243068A Active JP4411160B2 (ja) 2004-03-16 2004-08-24 電源断サポートを有するデータ処理装置に診断操作を実行する装置と方法

Country Status (3)

Country Link
US (1) US7228457B2 (ja)
JP (1) JP4411160B2 (ja)
GB (1) GB2412199B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7426659B2 (en) * 2004-03-16 2008-09-16 Arm Limited Forced diagnostic entry upon power-up
US7213172B2 (en) * 2004-03-31 2007-05-01 Intel Corporation Debugging power management
KR101092438B1 (ko) * 2004-08-05 2011-12-13 엘지전자 주식회사 케이블 방송 수신기 및 그의 진단 방법
EP1830268B1 (en) * 2006-03-03 2019-05-08 STMicroelectronics (Research & Development) Limited Multiple purpose integrated circuit
JP4836732B2 (ja) * 2006-09-27 2011-12-14 富士通株式会社 情報処理装置
FR2948785B1 (fr) * 2009-07-28 2011-08-26 St Ericsson Grenoble Sas Terminateur de transaction
GB2481385B (en) * 2010-06-21 2018-08-15 Advanced Risc Mach Ltd Tracing speculatively executed instructions
CN102759980B (zh) * 2011-04-29 2016-01-20 晨星软件研发(深圳)有限公司 多核心电子系统及其速率调节装置
US10013299B2 (en) * 2015-09-16 2018-07-03 Microsoft Technology Licensing, Llc Handling crashes of a device's peripheral subsystems

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153881A (en) * 1989-08-01 1992-10-06 Digital Equipment Corporation Method of handling errors in software
JP2793427B2 (ja) 1992-04-08 1998-09-03 株式会社東芝 半導体装置
US6000040A (en) * 1996-10-29 1999-12-07 Compaq Computer Corporation Method and apparatus for diagnosing fault states in a computer system
US6249885B1 (en) * 1997-05-13 2001-06-19 Karl S. Johnson Method for managing environmental conditions of a distributed processor system
US6202160B1 (en) * 1997-05-13 2001-03-13 Micron Electronics, Inc. System for independent powering of a computer system
US6134668A (en) * 1997-05-13 2000-10-17 Micron Electronics, Inc. Method of selective independent powering of portion of computer system through remote interface from remote interface power supply
US6735706B2 (en) * 2000-12-06 2004-05-11 Lattice Semiconductor Corporation Programmable power management system and method
JP2002304236A (ja) 2001-04-05 2002-10-18 Hitachi Ltd 監視システム
US6982500B2 (en) 2002-03-11 2006-01-03 Intel Corporation Power-down scheme for an on-die voltage differentiator design

Also Published As

Publication number Publication date
US20050210333A1 (en) 2005-09-22
US7228457B2 (en) 2007-06-05
JP2005267595A (ja) 2005-09-29
GB2412199B (en) 2007-02-14
GB2412199A (en) 2005-09-21
GB0413981D0 (en) 2004-07-28

Similar Documents

Publication Publication Date Title
JP3798476B2 (ja) コンピュータシステムおよびそのシステムにおけるキャッシュメモリのパワーダウン制御方法
US5469553A (en) Event driven power reducing software state machine
KR100352045B1 (ko) 컴퓨터시스템에서전력소모를감소시키기위한방법및장치
KR100625061B1 (ko) 컴퓨터 장치, 시스템 가동 상태의 전환 제어 방법, 주변장치에의 전력 공급 제어 방법 및 프로그램
US5625807A (en) System and method for enabling and disabling a clock run function to control a peripheral bus clock signal
US8826079B2 (en) Data processing apparatus and method for identifying debug events
US8700835B2 (en) Computer system and abnormality detection circuit
TW200422819A (en) Method and apparatus for controlling a data processing system during debug
JP2004164647A (ja) ハードウエアによるデータ処理システム内の状態の保存/回復
JP2010526374A (ja) 低パワーキャッシュアクセスモードを備えたデータ処理デバイス
JP4411160B2 (ja) 電源断サポートを有するデータ処理装置に診断操作を実行する装置と方法
US20060161818A1 (en) On-chip hardware debug support units utilizing multiple asynchronous clocks
US7774629B2 (en) Method for power management of central processing unit and system thereof
CN101346705A (zh) 高速缓存解除关联检测
US10073797B2 (en) Data processor device supporting selectable exceptions and method thereof
US7469349B2 (en) Computer system and method of signal transmission via a PCI-Express bus
US7565558B2 (en) Power saving method and system for a central processing unit disposed in a non-snooping sleep state when a peripheral device sends a bus master request
CN113093899B (zh) 一种跨电源域数据传输方法
US7558978B2 (en) Power management device for multiprocessor system and method thereof
JP3824548B2 (ja) 情報処理装置、電源制御装置、情報処理装置制御方法、プログラム、及び記録媒体
KR100464158B1 (ko) 시스템 리셋을 통해 동기식 디램의 내용을 저장하는 방법및 장치
US10962593B2 (en) System on chip and operating method thereof
US7426659B2 (en) Forced diagnostic entry upon power-up
US8458539B2 (en) G-ODLAT on-die logic analyzer trigger with parallel vector finite state machine
US20050210328A1 (en) Forced diagnostic entry upon power-up

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060921

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080620

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080916

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081010

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090604

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091030

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4411160

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250