JP4600586B2 - 割込信号生成装置及び割込信号の生成方法 - Google Patents
割込信号生成装置及び割込信号の生成方法 Download PDFInfo
- Publication number
- JP4600586B2 JP4600586B2 JP2009246299A JP2009246299A JP4600586B2 JP 4600586 B2 JP4600586 B2 JP 4600586B2 JP 2009246299 A JP2009246299 A JP 2009246299A JP 2009246299 A JP2009246299 A JP 2009246299A JP 4600586 B2 JP4600586 B2 JP 4600586B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- signal
- detection
- unit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bus Control (AREA)
Description
どのような条件で具体的に割込みを発生させるか、及びその優先順位をどのように設定するかについては、エラー等の割込み発生原因及びその程度により異なる。例えば、電源に異常が発生した場合等には、ただちに所定の警告を発する必要がある他、必要に応じて電源の切断等の処置が必要になる。一方、スリープモード中にインクタンクが外されたり、カバーが開けられたりした場合等は、あまり緊急度が高くない。このような場合には、動作命令等がされるまではスリープ状態を維持し、より重要度の高い割込要因が発生したときに動作モードに復帰するように構成してもよい。このように割込信号の順位は柔軟に変更可能であることが好ましい。
また、本発明は、割り込み設定条件の自由度の高い割り込み信号発生装置を提供することをその目的の1つとする。
また、必要におうじて順位設定部から、検出信号に対応して出力される割込信号の順位を変更することが可能である。
CPUからプログラムで変更することも、操作パネルからマニュアルで設定変更することも可能である。CPUからのアクセスは、バスラインを通じて行うことができる。
信号に基づいて複数種類の割込要因の発生を監視し、割込要因の発生を検出したときに各
割込要因毎に生成される複数の検出信号を出力する割込検出部と、前記割込検出部から受信した前記複数の検出信号の一部又は全部を2以上のグループに分割するグループ設定部と、前記グループ設定部により設定されたグループに属する前記複数の検出信号のいずれかを受信したときに該グループに割り付けられた所定の順位の割込信号を生成して出力する割込信号出力部と、を備えた割込信号出力制御部と、複数の検出信号の受信状態を記憶する状態記憶部と、CPUにより制御されるものであり、割込信号の出力後の割込み処理中に受信した検出信号を前記状態記憶部に記憶し、現在の割込み処理の終了後に、状態記憶部に記憶した検出信号に基づき対応する割込信号を出力させるよう状態記憶部及び前記割込出力部を制御する割込モード制御部とを備え、前記割込モード制御部は、前記割込み処理中に該割込み処理の原因となった検出信号と同一グループに属する前記検出信号を受信したときに、該検出信号を区別可能に前記状態記憶部に記憶し、現在の割込み処理の終了後に、前記区別可能に記憶した検出信号に対応する割込信号を出力し、前記CPUがスリープモードへ移行する処理において、ウォッチドックタイマの入力信号を優先順位の低いグループに変更させるよう前記割込信号出力部を制御することを特徴とする。これにより、簡単な構成により、割込み処理中にさらに割込みが発生した場合であっても、確実に的確な割込み処理を実行することや、プリンタ独自の割込信号が発生した場合でも、割込処理が可能となる。また同一グループ内で後続する割込が発生した場合にのみ、割込み処理終了後の処理を実行するように構成することで、割込信号が同時に発生しても、異なる順位の割込信号は相互に独立して同時並列的に割込み処理可能であることを特徴とする。
(a)前記割込検出部は、割込要因の発生を監視して、割込要因が発生したときに検出信号生成して出力する工程と、(b) 前記検出信号を受信したときに、グループ設定部は、受信した前記複数の検出信号の一部又は全部を2以上のグループに分割し、前記グループ設定部により設定されたグループに属する前記複数の検出信号のいずれかを受信したときに、割込信号出力部は、該グループに割り付けられた所定の順位の割込信号を出力する工程と、(c) 前記複数の検出信号の受信状態を状態記憶部により記憶する工程と、(d) 前記割込信号の出力後の割込み処理中に受信した前記検出信号を前記状態記憶部に記憶し、現在の割込み処理の終了後に、前記状態記憶部に記憶した検出信号に基づき対応する割込信号を出力させるように割込モード制御部により前記状態記憶部及び前記割込出力部を制御する工程と、(e) 前記割込モード制御部は、CPUにより制御されるものであり、前記割込み処理中に該割込み処理の原因となった検出信号と同一グループに属する前記検出信号を受信したときに、該検出信号を区別可能に前記状態記憶部に記憶し、現在の割込み処理の終了後に、前記区別可能に記憶した検出信号に対応する割込信号を出力させ、前記CPUがスリープモードへ移行する処理において、ウォッチドックタイマの入力信号を優先順位の低いグループに変更するよう前記割込信号出力部を制御する工程とを備えることを特徴とする。
さらに、割込信号生成装置10は、CPU1がスリープモードのときであっても動作するように構成されている。スリープモード中のCPU1の割込ポートに割込信号が入力されると、CPU1は起動し、スリープモードから動作状態に戻すために、各種割込み処理を実行する。
ドと同様に状態レジスタを更新し、同じ内容を履歴レジスタ72にも記憶する。割込み処
理中と同一グループの検出信号を受信した場合には、履歴レジスタ72は更新するが、状
態レジスタ71の内容は履歴レジスタ72には記憶されない。そのため、状態レジスタ7
1の内容と履歴レジスタ72の内容が異なることになる。
図15は、本発明に適用する割込検出部20の第2の実施形態の機能ブロック図である。図15においては、パターン生成部21がクロック選択部31及びシフトレジスタ30により構成されている。クロック選択部31には、分周器37で複数のクロックに分周されたクロックが入力され、クロック選択情報記憶部32の出力により使用するクロックが選択される。このようにクロックを選択可能とすることにより、検知しようとする事象に対応する適切なクロックを使用して、信号パターンを生成することが可能となる。
図16は、クロックと、入力信号1と、一致信号の出力タイミングを示すタイミングチャートである。尚、この例では、パターンデータとして“1110”が設定されているものとする。
従って、この時点におけるシフトレジスタ30の各出力段の出力は“1000”である。
通信端末60のレベル変換部27、プロトコル変換部28及び割込信号生成装置10は、CPU1がスリープモード中であっても、動作している。従って、ホスト装置50から送信されたデータ“1110”は受信され、レベル変換器27、プロトコル変換器28を経て、割込信号生成装置10のシフトレジスタ30に入力される。
Claims (5)
- ホスト装置から送信された印刷命令及び印刷データに従って、印刷を行うプリンタの割込信号生成装置において、
センサまたは監視装置からの出力信号に基づいて複数種類の割込要因の発生を監視し、割込要因の発生を検出したときに、前記割込要因毎に生成される複数の検出信号を出力する割込検出部と、
前記割込検出部から受信した前記複数の検出信号の一部又は全部を2以上のグループに分割するグループ設定部と、前記グループ設定部により設定されたグループに属する前記複数の検出信号のいずれかを受信したときに該グループに割り付けられた所定の順位の割込信号を生成して出力する割込信号出力部と、を備えた割込信号出力制御部と、
前記複数の検出信号の受信状態を記憶する状態記憶部と、
CPUにより制御されるものであり、前記割込信号の出力後の割込み処理中に受信した前記検出信号を前記状態記憶部に記憶し、現在の割込み処理の終了後に、前記状態記憶部に記憶した検出信号に基づき対応する割込信号を出力させるよう前記状態記憶部及び前記割込信号出力部を制御する割込モード制御部と、
を備え、
前記割込モード制御部は、
割込み処理中に該割込み処理の原因となった検出信号と同一グループに属する前記検出信号を受信したときに、該検出信号を他の検出信号と区別可能に前記状態記憶部に記憶し、現在の割込み処理の終了後に、前記区別可能に記憶した検出信号に対応する割込信号を出力させるよう前記割込信号出力部を制御し、
前記CPUがスリープモードへ移行する処理において、ウォッチドックタイマの入力信号を優先順位の低いグループに変更することを特徴とする割込信号生成装置。
- 前記グループ設定部は、前記複数の検出信号を少なくとも2以上のグループに分割し、第1番目の優先順位のグループは、正常動作に支障を来す状況の発生が割り当てられ、第2番目の優先順位のグループは、印刷処理に支障を来す状況の発生が割り当てられることを特徴とする請求項1に記載の割込信号生成装置。
- 前記割込モード制御部は、前記割込み処理中に前記状態記憶部に記憶した検出信号または前記区別可能に記憶した検出信号に対応する割込信号の出力を、現在の割込み処理が終了するまで禁止することを特徴とする請求項1又は2に記載の割込信号生成装置。
- 前記状態記憶部は、前記検出信号の受信内容を順次記憶する状態レジスタと、前記状態レジスタの記憶内容と同一内容を記憶しており状態レジスタの記憶内容の変更に応じて記憶内容を更新する履歴レジスタとを備えており、
前記割込モード制御部は、割込み処理中に該割込み処理の原因となった検出信号と同一グループに属する前記検出信号を受信したときに、該受信した検出信号に対応する部分の前記履歴レジスタの更新を禁止し、割込み処理の終了後に前記状態レジスタと前記履歴レジスタとを比較して記憶内容に不一致が存在するときに不一致部に対応する割込信号を出力するよう前記割込信号出力部を制御することを特徴とする請求項1に記載の割込信号生成装置。
- センサまたは監視装置からの出力信号に基づいて複数種類の割込要因の発生を監視し、割込要因の発生を検出したときに、複数の検出信号が割込検出部より出力され、出力された前記複数の検出信号の一部又は全部は、グループ設定部により2以上のグループに分割され、分割されたグループ毎に割込信号検出部は割込信号を生成して出力するプリンタの割込信号生成装置の割込信号生成方法において、以下の工程を備えることを特徴とする割込信号の生成方法。
(a)前記割込検出部は、割込要因の発生を監視して、割込要因が発生したときに検出信号生成して出力する工程と、
(b) 前記検出信号を受信したときに、グループ設定部は、受信した前記複数の検出信号の一部又は全部を2以上のグループに分割し、前記グループ設定部により設定されたグループに属する前記複数の検出信号のいずれかを受信したときに、割込信号出力部は、該グループに割り付けられた所定の順位の割込信号を生成して出力する工程と、
(c) 前記複数の検出信号の受信状態を状態記憶部により記憶する工程と、
(d) 前記割込信号の出力後の割込み処理中に受信した前記検出信号を前記状態記憶部に記憶し、現在の割込み処理の終了後に、前記状態記憶部に記憶した検出信号に基づき対応する割込信号を出力させるように割込モード制御部が前記状態記憶部及び前記割込出力部を制御する工程と、
(e) 前記割込モード制御部は、CPUにより制御されるものであり、前記割込み処理中に該割込み処理の原因となった検出信号と同一グループに属する前記検出信号を受信したときに、該検出信号と区別可能に前記状態記憶部に記憶し、現在の割込み処理の終了後に、前記区別可能に記憶した検出信号に対応する割込信号を出力させ、前記CPUがスリープモードへ移行する処理において、ウォッチドックタイマの入力信号を優先順位の低いグループに変更するよう前記割込信号出力部を制御する工程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009246299A JP4600586B2 (ja) | 2000-05-29 | 2009-10-27 | 割込信号生成装置及び割込信号の生成方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000158349 | 2000-05-29 | ||
JP2009246299A JP4600586B2 (ja) | 2000-05-29 | 2009-10-27 | 割込信号生成装置及び割込信号の生成方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001107368A Division JP2002055830A (ja) | 2000-05-29 | 2001-04-05 | 割込信号生成装置及び割込信号の生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010033590A JP2010033590A (ja) | 2010-02-12 |
JP4600586B2 true JP4600586B2 (ja) | 2010-12-15 |
Family
ID=41737896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009246299A Expired - Fee Related JP4600586B2 (ja) | 2000-05-29 | 2009-10-27 | 割込信号生成装置及び割込信号の生成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4600586B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999034298A1 (en) * | 1997-12-31 | 1999-07-08 | Intel Corporation | Apparatus and method for initiating hardware priority management by software controlled register access |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01290040A (ja) * | 1988-05-18 | 1989-11-21 | Fuji Electric Co Ltd | ディジタル信号切換回路 |
JPH0581040A (ja) * | 1991-09-20 | 1993-04-02 | Fujitsu Ltd | コンピユータシステム |
JP3715328B2 (ja) * | 1992-09-21 | 2005-11-09 | 株式会社東芝 | データ処理装置 |
JP3242508B2 (ja) * | 1993-11-05 | 2001-12-25 | 松下電器産業株式会社 | マイクロコンピュータ |
JPH09251387A (ja) * | 1996-03-18 | 1997-09-22 | Sharp Corp | 割り込み要求優先順位決定回路 |
JPH10333923A (ja) * | 1997-06-03 | 1998-12-18 | Kenwood Corp | マイクロコンピュータの割込み制御回路 |
EP0884684B1 (en) * | 1997-06-13 | 2004-10-27 | Alcatel | Multiple interrupt handling method and apparatus |
JPH1165887A (ja) * | 1997-08-22 | 1999-03-09 | Canon Inc | プロセッサ |
-
2009
- 2009-10-27 JP JP2009246299A patent/JP4600586B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999034298A1 (en) * | 1997-12-31 | 1999-07-08 | Intel Corporation | Apparatus and method for initiating hardware priority management by software controlled register access |
Also Published As
Publication number | Publication date |
---|---|
JP2010033590A (ja) | 2010-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100705895B1 (ko) | 인터럽트 신호 생성 장치 | |
US6600575B1 (en) | Clock supply circuit | |
CN101387843B (zh) | 电源控制系统 | |
EP2100207B1 (en) | Direct memory access controller | |
US6606670B1 (en) | Circuit serial programming of default configuration | |
JP5109935B2 (ja) | プロセッサシステムの動作方法およびプロセッサシステム | |
US10409749B2 (en) | Semiconductor device and system provided with a communication interface | |
WO2021041768A1 (en) | Daisy chain mode entry sequence | |
CN104636289A (zh) | 半导体装置 | |
KR102554978B1 (ko) | 통신 장치, 통신 방법, 프로그램, 및, 통신 시스템 | |
JP4600586B2 (ja) | 割込信号生成装置及び割込信号の生成方法 | |
JP4178210B2 (ja) | 遊技機 | |
JP2006201948A (ja) | 割込み信号受け付け装置および割込み信号受け付け方法 | |
WO2002015517A2 (en) | Remote configuration of network node via controller area network messages | |
JP2001337838A (ja) | 中央処理装置への割込信号発生装置及び割込方法 | |
JP4963612B2 (ja) | 情報処理装置 | |
WO2002015486A2 (en) | Fully programmable device operation control to allow commands | |
JP7087752B2 (ja) | 電子装置 | |
US20230216488A1 (en) | Event detection control device and method for circuit system controlled by pulse wave modulation signal | |
JP5101044B2 (ja) | 測定装置 | |
JP2001125606A (ja) | ステートマシーン | |
JP4487599B2 (ja) | 周辺装置及び周辺装置の電源切替方法 | |
US20040230319A1 (en) | Microcontroller device for complex processing procedures and corresponding interrupt management process | |
CN114222954A (zh) | 控制装置以及控制方法 | |
JPH0573360A (ja) | ウオツチドツグ・タイマ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091116 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100913 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |