JP2006201948A - 割込み信号受け付け装置および割込み信号受け付け方法 - Google Patents
割込み信号受け付け装置および割込み信号受け付け方法 Download PDFInfo
- Publication number
- JP2006201948A JP2006201948A JP2005011652A JP2005011652A JP2006201948A JP 2006201948 A JP2006201948 A JP 2006201948A JP 2005011652 A JP2005011652 A JP 2005011652A JP 2005011652 A JP2005011652 A JP 2005011652A JP 2006201948 A JP2006201948 A JP 2006201948A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- cpu
- interrupt signal
- return request
- sleep mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Power Sources (AREA)
Abstract
【課題】 スリープモード機能を有するCPUを備えた電子機器において、スリープモード中のCPUのウェィクアップ処理を要求する割込み信号を、効率的に受け付け、かつ確実に復帰処理および通常割込み処理が実行可能な、割込み信号受け付け装置および割込み信号受け付け方法を提供する。
【解決手段】 一定期間演算処理を実行しないときスリープモードに移行する機能を備えたCPUと、1以上の、特定の外部インタフェースまたは特定のカウンタまたは特定のセンサからの出力信号を検出したときに、ウェィクアップ処理を要求する割込み信号を出力する復帰要求割込み信号検出手段と、前記CPU付設のあらかじめ定められた復帰要求専用割込みポートで前記復帰要求割込み信号検出手段からの出力信号を受け付ける、復帰要求割込み信号受信部と、を備えて構成されることを特徴とする割込み信号受け付け装置。
【選択図】 図1
【解決手段】 一定期間演算処理を実行しないときスリープモードに移行する機能を備えたCPUと、1以上の、特定の外部インタフェースまたは特定のカウンタまたは特定のセンサからの出力信号を検出したときに、ウェィクアップ処理を要求する割込み信号を出力する復帰要求割込み信号検出手段と、前記CPU付設のあらかじめ定められた復帰要求専用割込みポートで前記復帰要求割込み信号検出手段からの出力信号を受け付ける、復帰要求割込み信号受信部と、を備えて構成されることを特徴とする割込み信号受け付け装置。
【選択図】 図1
Description
本発明はCPUの割込み信号受け付け装置に係り、特に特定の信号によってスリープモード中のCPUのウェィクアップ処理(復帰処理)を要求する割込み信号の受け付け装置に関する。
従来より、電子機器の制御を司る演算処理装置(CPU)において、一定期間演算処理が行なわれないときにCPUの動作クロックを止め、省電力化を図る技術が知られており、一般的に、このCPUの状態はスリープモードと呼ばれている。
例えば、電子機器付設の入力装置が全く操作されなかったり、電子機器内部において処理イベントがなんら発生しないで、CPUが演算処理をする必要がない期間が一定期間以上継続したときに、自ら動作クロックを停止してスリープモードへ移行する。そして、その後、その状態のときに、演算処理が必要な外部入力や電子機器内部のイベント発生があると、動作クロックを再開してスリープモードから抜け、演算処理可能状態(通常動作モード)に戻り、必要な処理を実行する。
特許文献1には、複数の割込み要因を電子機器の動作状況に応じてグループ化する技術、および割込み処理の優先順位を変更する技術が開示されている。
このようなスリープモード機能を備えたCPUの中には、スリープモードから通常動作モードへ移行させる復帰処理を要求する割込み信号を受け付けるための復帰要求割込みポートの数が、制限されているものがあった。
また、復帰要求割込みポートにのみ入力された割込み信号だけで割込み処理を行なおうとすると、割込み処理を実施するCPUは、その割込みが復帰割込み処理を要求しているのか、または通常割込み処理を要求しているのか、その時々の状態に対応して判断しなければならなかった。
しかしながら、特許文献1に開示された技術では、上記課題に対しては考慮されておらず、特に、スリープモードから通常動作モードへ移行させる複数の復帰割込み要因のみをグループ化して、CPUの復帰処理を行なう専用割込みポートへ接続する手段および方法については考慮されていない。
さらに、その複数の復帰割込み要因を上記専用割込みポートとは別の割込みポートにそれぞれ個別に接続し、処理の効率化を図る技術および方法についても考慮されていない。
本発明は、スリープモード機能を有するCPUを備えた電子機器において、上記課題を解決し、スリープモード中のCPUのウェィクアップ処理(復帰処理)を要求する割込み信号を、効率的に受け付け、かつ確実に復帰処理および通常割込み処理が実行可能な、割込み信号受け付け装置および割込み信号受け付け方法を提供することを目的とする。
上記課題を解決するため本発明によれば、
所定の条件を満たしたときスリープモードに移行する機能を備えたCPUと、
1以上の、前記CPUをスリープモードから復帰させるべき信号を検出したときに、ウェィクアップ処理を要求する割込み信号を出力する復帰要求割込み信号検出手段とより成り、
前記CPUは、付設のあらかじめ定められた復帰要求専用割込みポートで前記復帰要求割込み信号検出手段からの出力信号を受け付ける、復帰要求割込み信号受信部を備えること
を特徴とする割込み信号受け付け装置が提供可能となる。
所定の条件を満たしたときスリープモードに移行する機能を備えたCPUと、
1以上の、前記CPUをスリープモードから復帰させるべき信号を検出したときに、ウェィクアップ処理を要求する割込み信号を出力する復帰要求割込み信号検出手段とより成り、
前記CPUは、付設のあらかじめ定められた復帰要求専用割込みポートで前記復帰要求割込み信号検出手段からの出力信号を受け付ける、復帰要求割込み信号受信部を備えること
を特徴とする割込み信号受け付け装置が提供可能となる。
また、前記の割込み信号受け付け装置であって、
前記復帰要求割込み信号検出手段は、CPUのスリープモード中のみ、前記復帰処理を要求する割込み信号を出力すること
を特徴とする割込み信号受け付け装置が提供可能となる。
前記復帰要求割込み信号検出手段は、CPUのスリープモード中のみ、前記復帰処理を要求する割込み信号を出力すること
を特徴とする割込み信号受け付け装置が提供可能となる。
また、前記の割込み信号受け付け装置であって、
前記1以上の前記CPUを復帰させるべき信号が、CPU内蔵の前記あらかじめ定められた復帰要求専用割込みポートに接続されるとともに、別途当該復帰要求専用割込みポート以外の割込みポートにも、それぞれ個別に接続されていること
を特徴とする割込み信号受け付け装置が提供可能となる。
前記1以上の前記CPUを復帰させるべき信号が、CPU内蔵の前記あらかじめ定められた復帰要求専用割込みポートに接続されるとともに、別途当該復帰要求専用割込みポート以外の割込みポートにも、それぞれ個別に接続されていること
を特徴とする割込み信号受け付け装置が提供可能となる。
また、前記の割込み信号受け付け装置であって、
CPUのスリープモード中は、前記あらかじめ定められた復帰要求専用割込みポートの入力のみが割込み許可されるレベルにCPU内部の割込みマスクレベルが設定されること
を特徴とする割込み信号受け付け装置が提供可能となる。
CPUのスリープモード中は、前記あらかじめ定められた復帰要求専用割込みポートの入力のみが割込み許可されるレベルにCPU内部の割込みマスクレベルが設定されること
を特徴とする割込み信号受け付け装置が提供可能となる。
また、スリープモード中のCPUのウェィクアップ処理を行なう割込み信号受け付け方法であって、
1以上の、前記CPUをスリープモードから復帰させるべき信号を検出したときに、ウェィクアップ処理を要求する割込み信号を出力する復帰要求割込み信号検出ステップと、
前記ウェィクアップ処理を要求する割込み信号をCPU付設の復帰要求専用割込みポートで受け付けるステップと、から構成されること
を特徴とする割込み信号受け付け方法が提供可能となる。
1以上の、前記CPUをスリープモードから復帰させるべき信号を検出したときに、ウェィクアップ処理を要求する割込み信号を出力する復帰要求割込み信号検出ステップと、
前記ウェィクアップ処理を要求する割込み信号をCPU付設の復帰要求専用割込みポートで受け付けるステップと、から構成されること
を特徴とする割込み信号受け付け方法が提供可能となる。
また、所定の条件を満たすとクロックを停止するスリープモードに移行し、復帰用割込みポートへの割込み信号により通常動作モードに復帰するCPUと接続する割込み信号出力装置であって、
前記CPUを復帰させるべき信号群が入力され、いずれかの信号の入力を検知した場合に、前記CPUの復帰用割込みポートに割込み信号を出力すること
を特徴とする割込み信号出力装置が提供可能となる。
前記CPUを復帰させるべき信号群が入力され、いずれかの信号の入力を検知した場合に、前記CPUの復帰用割込みポートに割込み信号を出力すること
を特徴とする割込み信号出力装置が提供可能となる。
本発明によれば、スリープモード機能を有するCPUを備えた電子機器において、スリープモード中のCPUのウェィクアップ処理を要求する割込み信号を復帰用割込み信号専用の割込みポートで受け付けるため、復帰処理が効率的に実行可能となる。
また、本発明によれば、1以上の、特定の外部インタフェースまたは特定のカウンタから出力される復帰処理要求割込み信号を割込み信号検出手段により集約し復帰用割込み信号専用の割込みポートに接続するため、復帰用割込みポート数が限定されるCPUを用いても実現可能な割込み信号受け付け装置を提供できる。
本発明の実施の形態について図面を参照して説明する。
図1は、本発明を適用した割込み信号受け付け装置を備えたプリンタの構成を示したブロック図である。
本図に示すように、本発明を適用した割込み信号受け付け装置を備えたプリンタは、インタフェース部10、時間計測を行なうタイマー部20、主にプリンタとしての機能処理を制御プログラムに従って実施するCPU30とスリープモードからの復帰処理を要求する複数の割込み信号を検出する復帰要求割込み信号検出部40から成る割込み信号受け付け装置200、CPUを制御するための各種データ、各種プログラム等があらかじめ不揮発的に記憶されているROM(Read Only Memory)50、印刷データ等を記憶するRAM(Random Access Memory)60、印刷機構70を備えて構成され、各構成要素間では主にプリンタ内部ネットワーク80を介して、各種情報の授受を行なっている。
上記インタフェース部10は、表示装置101、図示しない外部コンピュータネットワークを介して外部機器と接続するためのネットワークインタフェース102、プッシュスイッチ等のプリンタ付設の入力装置103、図示しないUSB対応外部装置やIrDA対応外部装置や各種カード型外部装置等とそれぞれのローカルインターフェースで接続する外部装置インタフェース104、インク残量センサや給紙センサなどの各種センサから構成されている。そして、このインタフェース部10は、CPUに対する復帰要求割込み信号群110(IRQ111〜IRQ11n)と通常割込み信号群120(IRQ121〜IRQ12n)の発生源となる。もちろん、インタフェース部10の構成要素は、上記に限定されない。
CPUに対する復帰要求割込み信号群110は、CPUがスリープモードにあるとき、動作クロック発生を再開させ、CPUを通常動作モードへ復帰させる復帰処理の実行を要求する割込み信号群であり、上記の各種外部装置からCPUに対して動作要求があるとき、各種センサがプリンタ異常を検出したとき、タイマー20から所定のタイミング信号が出力されたとき、などに発生する。
なお、CPUのスリープモードは、動作クロックを停止させるものに限られず、動作クロックを遅くさせるものであってもよい。
一方、通常割込み信号群120は、CPUが通常動作モードにあるとき、その割込み要因に対応した機能処理の実行を要求する割込み信号群であり、復帰要求割込み信号群110と同様な条件で発生するが、復帰要求割込み信号群110と通常割込み信号群120とは、その割込み要因の重要度に対応して区別される。
例えば、CPUがスリープモードにあるときに、印刷用紙無しが検出されたり、プリンタカバーオープンが検出されても、実使用上取り立ててCPUが何らかの処理をする必要はないため、スリープモードを維持し、印刷イベントが発生したり、プッシュスイッチ等の入力があったときにその処理に併せて、印刷用紙無しやプリンタカバーオープンに対応した処理を行なっても良い。しかし、前述の各種外部装置から印刷指示があったり、データ送信通知などがあったときには、CPUは即、スリープモードから通常モードへ復帰して、要求された処理を行なう必要がある。
この例のごとく、割込み要因は、そのときの機器の状態や緊急性に応じて、復帰処理が必要な要因とそうでないものとに分けられ、特に復帰要求割込み信号群110への割付け要因は、その機器の機能から必然的に決定されることが多い。
本実施形態では、復帰処理が必要な割込み要因を、復帰要求割込み信号群110にグループ化し、復帰要求割込み信号検出部40に入力すると共にCPUの通常割込みポートへも入力している。この構成の必要性は、後述する。
復帰要求割込み信号群110を受信する復帰要求割込み信号検出部40は、複数本接続された(1本でも可)復帰要求割込み信号のうち、いずれか1以上の復帰要求割込み信号の発生を検出すると、CPUにあらかじめ設定された復帰要求専用割込みポート(図2で説明する、復帰要求専用割込みポートA)へ、検出信号130を出力する。
CPUは、上記復帰要求専用割込みポートAで割込み信号(検出信号130)を受信すると、所定の通常動作モードへの復帰処理(図3にて詳細説明する)を行なう。スリープモードから通常動作モードへの復帰処理は、割込み要因に係わらず共通の処理のため、本実施形態のように複数の復帰要求割込み要因を1つに統合し、CPUの特定の復帰要求専用割込みポートへ接続することにより、その復帰要求専用割込みポートで割込み信号を受信したときには、処理条件判断の必要もなく、一義的に図3(b)のフローに基づく復帰処理を実行すれば良いので、処理が簡略化され効率的になる。
また、スリープモード機能を備えたCPUには、復帰要求専用割込みポート数が限定されてしまうものもあるが、本実施形態のように複数の復帰要求割込み要因を1つに統合して共通の復帰要求専用割込みポートへ接続することにより、復帰要求専用割込みポートは1つでも済むため、復帰要求専用割込みポート数の限定がCPUを選択するときの制約条件とはならず、CPUの選択肢をより拡げることが可能となる。
さて、CPUから出力され復帰要求割込み信号検出部に接続されている信号群140は、
復帰要求割込み信号を有効/無効に切替える復帰要求割込み要因マスク信号群であり、詳細は図2を使って説明する。
復帰要求割込み信号を有効/無効に切替える復帰要求割込み要因マスク信号群であり、詳細は図2を使って説明する。
図2は、図1記載の割込み信号受け付け装置200をより詳細に説明するための図である。
本図において、CPU30、復帰要求割込み信号検出部40および復帰要求割込み信号群110、通常割込み信号群120、復帰要求専用割込みポートへの割込み信号(検出信号)130、復帰要求割込み要因マスク信号群140は、それぞれ図1のそれと同一である。
復帰要求割込み要因マスク信号群140は、各復帰要求割込み要因(割込み信号)を個別にマスクする復帰要求個別マスク信号群1401と、すべての復帰要求割込み要因を同時にマスクする復帰要求全体マスク信号1402の集合である。
それぞれのマスク信号は、図2に例示のごとく、負論理入力端子を備えたANDゲートとORゲートで構成される復帰要求割込み信号検出部40に接続され、マスク信号の論理レベルが「1」のとき対応する復帰要求割込み要因(割込み信号)がマスク(割込み無効)され、マスク信号の論理レベルが「0」のとき対応する復帰要求割込み要因(割込み信号)のマスクが解除(割込み有効)される。
この復帰要求割込み要因マスク信号群140により、CPUは、状況に応じてすべての復帰要求割込み信号を同時にマスクしたり、必要な復帰要求割込み信号だけを個別に選択することが可能となるため、電子機器の機能設計自由度が大幅に向上する。
ここで、図2の例示では、割込み要因個別マスク信号群1401は、それぞれ直接CPUから出力されているが、CPU外に復帰要求割込み信号群110の割込み信号数と同数のビット数を持つ選択レジスタを備え、その選択レジスタのビットと復帰要求割込み信号を各々対応させて、その選択レジスタの各ビットの出力によって個別に復帰要求割込み要因をマスクするようにしても良い。この構成の場合、マスクされる復帰要求割込み要因の選択は、選択レジスタの内容をCPUが書き換えることによって可能となる。
このようにして条件設定された復帰要求割込み信号検出部40に、復帰要求割込み信号群110のいづれか1以上の有効な復帰要求割込み信号が入力されると、検出出力130が発生し、その検出出力130は、復帰要求割込み信号としてCPUの復帰要求専用割込みポートAに入力される。
検出出力130が、復帰要求割込み信号としてCPUの復帰要求専用割込みポートAに入力されると、前述したように、一義的にスリープモードから通常動作モードへの復帰処理が実施される。
一方、復帰要求割込み信号群110は、復帰要求割込み信号検出部40に入力されると共にCPUの通常割込みポート(B1〜Bn)へも入力されている。以下、この理由について説明する。
復帰要求割込み信号110は、CPUのスリープモードからの復帰のみを要求する割込み信号ではなく、復帰後に割込み要因に対応した処理をCPUに要求している割込み信号である。しかるに、復帰要求割込み信号検出部40の出力130が接続されている復帰要求専用割込みポートAは、割り込みを受け付けると、動作クロックを再開して通常動作モードに復帰するのに必要な共通処理(図3a)を行なうのみであり、個々の割込み要因に対応した処理は実施しない。
そこで、個々の割込み要因に対応した処理の実施のために、各復帰要求割込み信号110をCPUの通常割込みポート(B1〜Bn)へ接続し、通常動作モードへ復帰したCPUが、個々の割込み要因に対応した処理を実施できるようにしている。
ところで、一般的に割込み機能を備えたCPUでは、個々の割込みポートに対応して割込み許可の優先順位付けをする割込みレベルが設定できる。つまり、割込みレベルが高順位に設定されたものから、順次割込み処理が実施されるようになっている。
また、割込みを受け付け実行する割込みポートを、割込みレベルの順位に依って限定できるようにもなっており、その限定レベルは割込みマスクレベルとも呼ばれている。つまり、個々の割込みポートに設定された割込みレベルのうち、割込みマスクレベルより高順位のもののみが割込み許可されて、割込み処理がされるようになっている。
しかして、復帰要求割込みは、CPUのスリープモード中は当然最優先で実行されるべき割込みなので、復帰要求専用割込みポートAの割込みレベル(LVa)は、最高順位の割込みレベルに設定されている。そして、通常割込みポート(B1〜Bn)の割込みレベル(LVb1、LVbn等)は、より低いレベルに設定されている。つまり、割込みレベルが、LVa>LVb1≧LVbnのように設定されている。ただし、LVb1とLVbnの関係は、LVb1≦LVbnでも構わない。
以上の構成に基づき、図3のフローチャートを参照して、CPUが、通常動作モードからスリープモードへ移行するとき、およびスリープモードから通常動作モードへ復帰するときの動作について、更に説明を加える。
図3(a)は、CPUが所定時間演算処理を行なわなかったとき、通常動作モードからスリープモードへ移行するための処理を例示したフローチャートである。
スリープモードへ移行するための一連の処理中に割り込みが発生すると、システムの不具合が生じる可能性があるため、ステップS101において、すべての割り込みをマスクするように、割込みマスクレベルを設定する。
ステップS102では、そのときのプリンタの状態に応じて復帰を行なう割込み要因を決定して、その結果に基づき復帰要求割込み要因個別マスク信号1401を、論理レベル「1」に設定する。あるいは、論理レベル「0」に解除する。このとき、割込みマスクレベルはS101で設定されたレベルのままなので、どの割込みも受け付けられない。
ステップS103では、スリープモード中に必要な情報(データ)が変化することのないように、それらの情報を、例えば、CPUが内蔵するSRAMに退避し保持する。特に、図1のRAM60がSDRAM(シンクロナスDRAM)で構成されている場合は、SDRAMからCPUの内蔵SRAMに情報を退避した後、SDRAMをセルフリフレッシュモードにしても良い。
最後に、ステップS105においてCPU動作クロックの停止命令を発行してCPU動作クロックを停止する直前に、ステップS104において、ステップS101ですべての割り込みをマスクするように設定された割込みマスクレベルを、復帰要求専用割込みポートAのみが割込み許可され通常割込みが強化されないレベルに割込みマスクレベルを再設定し、必要な復帰要求割込み要因のみを受け付け可能状態とする。
ここで、割込みマスクレベルを、復帰要求専用割込みポートAのみが割込み許可され通常割込みが強化されないレベルに設定するのは、スリープモードでは、動作クロックが停止しておりCPUは何の処理も不可能なため、動作クロックを再開する復帰要求割込みポートAのみの機能が有効であるためである。さらに、動作クロック再開時にシステムがまだ安定していない状態で、他の割込み要求が入ってきてシステムに不具合を生ずるのを回避するためである。
以上で、通常動作モードからスリープモードへ移行する処理が完結し、CPUは必要な情報を安全な記憶部に退避/保持し、そのときのプリンタの状態に対応した復帰要求割込みのみを受け付け可能な状態として、動作クロックを停止しスリープモードへ移行する。
図3(b)は、スリープモードにあるCPUが復帰要求割込みを受け付け、スリープモードから通常動作モードへ復帰するための処理を例示したフローチャートである。
復帰要求割込み信号検出部40が、復帰要求割込みを検出して、検出信号130を出力すると、復帰要求専用割込みポートAがアクティブになり、一連の復帰処理が実行される。
ステップS201は、CPUのハードウェアが実行する処理であり、停止していたCPU動作クロックを生成する発振回路を再起動したり、または、発振は継続してるがCPUに動作クロックが伝わらないようにマスクしていたものを解除して、CPUに対して動作クロックを再開させる。
ステップS202では、スリープモードに移行するときにステップS103で退避/保持した情報を、スリープモードに移行する前の状態に復帰させる。特に、図1のRAM60がSDRAMで構成されている場合は、SDRAMに情報を復帰させて、SDRAMをセルフリフレッシュモードからオートリフレッシュモードにする。
ステップS203においては、通常動作モードにおいては、改めて復帰処理を行なう必要がないため、復帰要求割込み要因全体マスク信号1402を論理レベル「1」に設定して、すべての復帰要求割込み信号による復帰処理をマスクする。
ステップS203の処理で復帰要求割込み信号による復帰処理が完全にマスクされたので、ステップS204においては、復帰要求割込み要因も含めた各種割込み要因に対応した割込み処理を可能とするために、動作クロック再開時のシステムの安定を待って、ステップS104で復帰要求割込み要因のみを受け付け可能状態に設定した割込みマスクレベルを、通常割込みも許可するレベルに戻し、復帰処理を終了する。
以上で、スリープモードから通常動作モードへ復帰する処理が完結し、通常割込みが許可される状態になるため、図2の通常割込みポート(B1〜Bn)に入力されている復帰要求割込み信号群110と通常割込み信号群120の割込み処理が、各割込みポートの割込みレベルの順位に応じて順次処理される。
なお、図2において、割込み信号検出部40を構成する各ANDゲートとORゲートの間に、割込み要因を一時記憶する記憶部を設け、どの割込み要因が入ったかを事後に知ることもできるようにしても良い。この様な構成にすれば、CPUは、通常動作モードに復帰後、この割込み要因記憶部の内容を読み出して、その内容に対応して、記憶された割込み要因が要求する処理を実施する事も可能である。この要因記憶部は、RAMで構成することも可能だし、論理ゲートを使用したフリップフロップ回路やラッチ回路で構成することも可能である。
以上のように、本発明によれば、スリープモード中のCPUのウェィクアップ処理を要求する割込み信号を、効率的に受け付け、かつ確実に復帰処理および通常割込み処理が実行可能な、受け付け手段および方法を提供することが可能となる。
また、電子機器を設計する際に、復帰要求専用割込みポート数の限定がCPUを選択するときの制約条件とはならず、CPU4の選択肢をより拡げることが可能となる。
10…インタフェース部、20…タイマー部、30…CPU、40…復帰要求割込み信号検出部、50…ROM、60…RAM、70…印刷機構部、80…プリンタ内部ネットワーク、110…復帰要求割込み信号群、120…通常割込み信号群、130…復帰要求割込み信号検出信号、140…復帰要求割込み要因マスク信号群、1401…復帰要求個別マスク信号群、1402…復帰要求全体マスク信号、200…割込み信号受け付け装置、S101〜S105…スリープモード移行時の処理フローのステップ、S201〜S204…通常動作モードへの復帰時の処理フローのステップ
Claims (7)
- 所定の条件を満たしたときスリープモードに移行する機能を備えたCPUと、
1以上の、前記CPUをスリープモードから復帰させるべき信号を検出したときに、ウェィクアップ処理を要求する割込み信号を出力する復帰要求割込み信号検出手段とより成り、
前記CPUは、付設のあらかじめ定められた復帰要求専用割込みポートで前記復帰要求割込み信号検出手段からの出力信号を受け付ける、復帰要求割込み信号受信部を備えること
を特徴とする割込み信号受け付け装置。 - 請求項1に記載の割込み信号受け付け装置であって、
前記復帰要求割込み信号検出手段は、CPUのスリープモード中のみ、前記復帰処理を要求する割込み信号を出力すること
を特徴とする割込み信号受け付け装置。 - 請求項2に記載の割込み信号受け付け装置であって、
前記1以上の前記CPUを復帰させるべき信号が、CPU内蔵の前記あらかじめ定められた復帰要求専用割込みポートに接続されるとともに、別途当該復帰要求専用割込みポート以外の割込みポートにも、それぞれ個別に接続されていること
を特徴とする割込み信号受け付け装置。 - 請求項3に記載の割込み信号受け付け装置であって、
CPUのスリープモード中は、前記あらかじめ定められた復帰要求専用割込みポートの入力のみが割込み許可されるレベルに、CPU内部の割込みマスクレベルが設定されること
を特徴とする割込み信号受け付け装置。 - 請求項3に記載の割込み信号受け付け装置であって、
CPUは、スリープモードに移行する前に、前記あらかじめ定められた復帰要求専用割込みポートの入力のみが割込み許可されるレベルに、CPU内部の割込みマスクレベルを設定し、
前記復帰要求割込み信号検出手段が前記スリープモードから復帰させるべき信号を検出した結果として前記スリープモードから復帰したCPUは、以下の処理を行う
1)前記復帰要求割込み信号による復帰処理をマスクする、
2)前記復帰要求専用割込みポート以外の割込みポートに対する前記CPU内部の割込みマスクレベルを、当該割込みポートの入力が割込み許可されるレベルに変更する、
ことを特徴とする割込み信号受け付け装置。 - スリープモード中のCPUのウェィクアップ処理を要求する復帰要求割込み信号受け付け方法であって、
1以上の、前記CPUをスリープモードから復帰させるべき信号を検出したときに、ウェィクアップ処理を要求する割込み信号を出力する復帰要求割込み信号検出ステップと、
前記ウェィクアップ処理を要求する割込み信号をCPU付設の復帰要求専用割込みポートで受け付けるステップと、から構成されること
を特徴とする割込み信号受け付け方法。 - 所定の条件を満たすとクロックを停止するスリープモードに移行し、復帰用割込みポートへの割込み信号により通常動作モードに復帰するCPUと接続する割込み信号出力装置であって、
前記CPUを復帰させるべき信号群が入力され、いずれかの信号の入力を検知した場合に、前記CPUの復帰用割込みポートに割込み信号を出力すること
を特徴とする割込み信号出力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005011652A JP2006201948A (ja) | 2005-01-19 | 2005-01-19 | 割込み信号受け付け装置および割込み信号受け付け方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005011652A JP2006201948A (ja) | 2005-01-19 | 2005-01-19 | 割込み信号受け付け装置および割込み信号受け付け方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006201948A true JP2006201948A (ja) | 2006-08-03 |
Family
ID=36959905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005011652A Pending JP2006201948A (ja) | 2005-01-19 | 2005-01-19 | 割込み信号受け付け装置および割込み信号受け付け方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006201948A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011008346A (ja) * | 2009-06-23 | 2011-01-13 | Renesas Electronics Corp | 半導体集積回路 |
JP2012530973A (ja) * | 2009-06-22 | 2012-12-06 | アマゾン テクノロジーズ インコーポレイテッド | プロセッサのための静止状態保存モード |
JP2012243219A (ja) * | 2011-05-23 | 2012-12-10 | Canon Inc | コンピュータ機器及びその起動制御方法 |
WO2021038393A1 (ja) * | 2019-08-30 | 2021-03-04 | 株式会社半導体エネルギー研究所 | 半導体装置および制御システム |
JP2021049732A (ja) * | 2019-09-26 | 2021-04-01 | 株式会社沖データ | 信号処理装置及び信号処理方法 |
-
2005
- 2005-01-19 JP JP2005011652A patent/JP2006201948A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012530973A (ja) * | 2009-06-22 | 2012-12-06 | アマゾン テクノロジーズ インコーポレイテッド | プロセッサのための静止状態保存モード |
JP2011008346A (ja) * | 2009-06-23 | 2011-01-13 | Renesas Electronics Corp | 半導体集積回路 |
JP2012243219A (ja) * | 2011-05-23 | 2012-12-10 | Canon Inc | コンピュータ機器及びその起動制御方法 |
WO2021038393A1 (ja) * | 2019-08-30 | 2021-03-04 | 株式会社半導体エネルギー研究所 | 半導体装置および制御システム |
JP2021049732A (ja) * | 2019-09-26 | 2021-04-01 | 株式会社沖データ | 信号処理装置及び信号処理方法 |
JP7243554B2 (ja) | 2019-09-26 | 2023-03-22 | 沖電気工業株式会社 | 信号処理装置及び信号処理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101386128B1 (ko) | 직접 메모리 액세스 컨트롤러 | |
KR101467439B1 (ko) | 직접 메모리 액세스 컨트롤러 | |
JP2011098561A (ja) | 画像処理装置用コントローラー | |
JP2009238001A (ja) | コンピュータシステム | |
JP2006201948A (ja) | 割込み信号受け付け装置および割込み信号受け付け方法 | |
US7480812B2 (en) | Microprocessor | |
JP4421390B2 (ja) | 半導体集積回路 | |
JP2011070309A (ja) | スイッチ状態検出装置及び処理システム | |
JP5783348B2 (ja) | 制御装置、制御プログラム、画像形成装置 | |
JP5561374B2 (ja) | 情報処理システム | |
JP4647276B2 (ja) | 半導体回路装置 | |
JP2005267255A (ja) | クロックオートストップ制御装置およびこの制御装置を有する電子機器又は画像処理装置 | |
JP2011079176A (ja) | 画像処理装置用コントローラー | |
JP4605053B2 (ja) | データ処理装置 | |
JP5331451B2 (ja) | マイクロコントローラ | |
JP2005141522A (ja) | データ処理装置 | |
JPH09167117A (ja) | マイクロコンピュータおよびこれを用いたリアルタイムシステム | |
JP2001188687A (ja) | マイクロコンピュータ | |
JP3152014B2 (ja) | タイマ回路 | |
JP2006119905A (ja) | 障害検出装置及びコンピュータシステム | |
JP2010250707A (ja) | マイクロプロセッサ及びモリ破損チェック方法 | |
JP2008299632A (ja) | 半導体集積回路、半導体集積回路を備えた画像処理装置、及び半導体集積回路の通信制御方法 | |
JP2020009324A (ja) | 電子装置 | |
JP2009193310A (ja) | メモリアクセス制御方法 | |
JPH08212170A (ja) | メモリ制御装置及びその方法 |