JP7243554B2

JP7243554B2 - 信号処理装置及び信号処理方法

Info

Publication number: JP7243554B2
Application number: JP2019175147A
Authority: JP
Inventors: 浩司黒川
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2019-09-26
Filing date: 2019-09-26
Publication date: 2023-03-22
Anticipated expiration: 2039-09-26
Also published as: JP2021049732A

Description

本発明は、信号処理装置及び信号処理方法に関する。

従来から、電源起動後に通常モードとなり、何の操作もなく一定の時間が経過する等の予め定められた条件を満たすと、通常モードよりも消費電力が少ないスリープモードに移行する装置がある。

特許文献１には、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）に起動トリガ信号を受信するトリガ端子を設けることで、ＣＰＵが通常モード及びスリープモードの何れであっても、起動トリガ端子に起動トリガ信号が入力されと、他の端子に入力された処理要求信号に対する処理を実行できる装置が記載されている。

特開平８－３２８８７４号公報

従来の技術では、起動トリガ信号を含むｎ本（ｎは、２以上の整数）の割り込み信号を処理するために、別途ＣＰＵを起動させるためのトリガ端子が必要となるため、ｎ＋１個の端子が必要となっている。さらに、ｎ＋１個の端子に接続されるｎ＋１本の信号線も必要になる。

そこで、本発明の一又は複数の態様は、割り込み処理に伴い使用される信号を入力するための端子及び信号線の数を少なくすることを目的とする。

本発明の一態様に係る信号処理装置は、第１の電力モード又は前記第１の電力モードよりも消費電力の低い第２の電力モードへの移行を促す第１の割り込み処理要求信号が発生した場合に、前記第１の割り込み処理要求信号を伝送する第１の信号線と、前記第１の割り込み処理要求信号とは異なる割り込み処理要求信号である第２の割り込み処理要求信号が発生した場合に、前記第２の割り込み処理要求信号を伝送する第２の信号線と、前記第２の信号線から分岐した第３の信号線と、前記第１の信号線と、に接続され、前記第１の割り込み処理要求信号及び第２の割り込み処理要求信号の少なくとも何れか一方が入力されると割り込みトリガ信号を出力するトリガ信号出力回路と、前記割り込みトリガ信号を伝送する第４の信号線と、前記第２の信号線及び前記第４の信号線に接続されたプロセスユニットと、を備え、前記プロセスユニットは、前記第２の信号線に接続された第１の端子と、前記第４の信号線に接続された第２の端子と、前記第１の端子に入力された前記第２の割り込み処理要求信号及び前記第２の端子に入力された前記割り込みトリガ信号を処理するプロセスユニット本体と、を備え、前記プロセスユニット本体は、前記第１の電力モードにおいて、前記第１の端子に前記第２の割り込み処理要求信号が入力され、かつ、前記第２の端子に前記割り込みトリガ信号が入力された場合には、前記第２の電力モードに移行せずに、前記第２の割り込み処理要求信号に対応する処理を実行し、前記第１の電力モードにおいて、前記第１の端子に前記第２の割り込み処理要求信号が入力されず、かつ、前記第２の端子に前記割り込みトリガ信号が入力された場合には、前記第２の電力モードに移行し、前記第２の電力モードにおいて、前記第１の端子に前記第２の割り込み処理要求信号が入力され、かつ、前記第２の端子に前記割り込みトリガ信号が入力された場合には、前記第１の電力モードに移行して、前記第２の割り込み処理要求信号に対応する処理を実行し、前記第２の電力モードにおいて、前記第１の端子に前記第２の割り込み処理要求信号が入力されず、かつ、前記第２の端子に前記割り込みトリガ信号が入力された場合には、前記第１の電力モードに移行することを特徴とする。

本発明の一態様に係る信号処理方法は、第１の電力モード又は前記第１の電力モードよりも消費電力の低い第２の電力モードへの移行を促す第１の割り込み処理要求信号と、前記第１の割り込み処理要求信号とは異なる割り込み処理要求信号である第２の割り込み処理要求信号と、を入力し、前記第１の割り込み処理要求信号及び第２の割り込み処理要求信号の少なくとも何れか一方が入力されると割り込みトリガ信号を出力するトリガ信号出力回路に接続され、前記第２の割り込み処理要求信号及び前記割り込みトリガ信号の入力を、それぞれ異なる端子で受けるプロセスユニットが行う信号処理方法であって、前記第１の電力モードにおいて、前記第２の割り込み処理要求信号の入力を受け、かつ、前記割り込みトリガ信号の入力を受けた場合には、前記第２の電力モードに移行せずに、前記第２の割り込み処理要求信号に対応する処理を実行し、前記第１の電力モードにおいて、前記第２の割り込み処理要求信号の入力を受けず、かつ、前記割り込みトリガ信号の入力を受けた場合には、前記第２の電力モードに移行し、前記第２の電力モードにおいて、前記第２の割り込み処理要求信号の入力を受け、かつ、前記割り込みトリガ信号の入力を受けた場合には、前記第１の電力モードに移行して、前記第２の割り込み処理要求信号に対応する処理を実行し、前記第２の電力モードにおいて、前記第２の割り込み処理要求信号の入力を受けず、かつ、前記割り込みトリガ信号の入力を受けた場合には、前記第１の電力モードに移行することを特徴とする。

本発明の一又は複数の態様によれば、割り込み処理に伴い使用される信号を入力するための端子及び信号線の数を少なくすることができる。

画像形成装置の構成を概略的に示すブロック図である。信号処理装置の構成を概略的に示すブロック図である。ＣＰＵの内部構成を概略的に示すブロック図である。ＣＰＵ本体が低消費電力モードである場合の処理を示すフローチャートである。ＣＰＵ本体が通常モードである場合の処理を示すフローチャートである。ＣＰＵ本体が通常モードである場合の処理の変形例を示すフローチャートである。

実施の形態１．
図１は、実施の形態１に係る画像形成装置１００の構成を概略的に示すブロック図である。
画像形成装置１００は、インタフェース部（以下、Ｉ／Ｆ部という）１１０と、読取部１２０と、印刷部１２１と、制御部１３０と、ＯＲ回路１４０と、サブ電源１４１と、主電源１４２とを備える。

Ｉ／Ｆ部１１０、読取部１２０及び印刷部１２１は、それぞれ、画像形成装置１００の機能を実行する機能実行部である。本実施の形態における画像形成装置１００は、複数備える機能実行部を組み合わせて、必要な機能を実行する。

Ｉ／Ｆ部１１０は、画像形成装置１００の外部との接続を行う。
Ｉ／Ｆ部１１０は、ファクシミリ通信部１１１と、ＵＳＢ（ＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓ）インタフェース部（以下、ＵＳＢＩ／Ｆ部という）１１２と、ネットワーク通信部１１３と、省電力指示入力部１１４とを備える。

ファクシミリ通信部１１１は、ファクシミリ通信を行う。例えば、ファクシミリ通信部１１１は、電話回線等の公衆回線を介して、ファクシミリ装置（図示せず）と、データの送受信を行うファクシミリ通信用の通信インタフェースである。

ＵＳＢＩ／Ｆ部１１２は、ＵＳＢに従って、ＵＳＢメモリ等の装置との間でデータの通信を行うＵＳＢ用の接続インタフェースである。
ネットワーク通信部１１３は、ＬＡＮ（ＬｏｃａｌＡｒｅａＮｅｔｗｏｒｋ）等のネットワークを介して、クライアントＰＣ（図示せず）等の装置とデータの通信を行うネットワーク用の通信インタフェースである。

省電力指示入力部１１４は、制御部１３０が特定の機能を実行することのできる通常モード（第１の電力モード）である場合に、制御部１３０をその特定の機能の実行が制限された低消費電力モード（第２の電力モード）に移行させる指示、又は、制御部１３０が低消費電力モードである場合に、制御部１３０を通常モードに移行させる指示の入力を受け付ける入力インタフェースである。例えば、省電力指示入力部１１４は、スイッチ等の入力装置により実現することができる。なお、低消費電力モードは、通常モードよりも消費電力が少ないモードである。本実施の形態では、低消費電力モードは、例えば、特定の機能の実行が制限されたスリープモードである。

読取部１２０は、原稿の画像を読み取る。例えば、読取部１２０は、スキャナ等を用いて原稿の画像を読み取る。
印刷部１２１は、画像データに基づいて画像の印刷（形成）を行う画像形成部である。例えば、印刷部１２１は、ファクシミリ通信部１１１、ＵＳＢＩ／Ｆ部１１２、ネットワーク通信部１１３又は読取部１２０を介して取得された画像データに基づいて画像の印刷を行う。

制御部１３０は、Ｉ／Ｆ部１１０、読取部１２０及び印刷部１２１といった複数の機能実行部を制御するとともに、複数の機能実行部への電力の供給を制御する。例えば、制御部１３０は、通常モードでは、Ｉ／Ｆ部１１０、読取部１２０及び印刷部１２１に電力を供給するが、低消費電力モードでは、Ｉ／Ｆ部１１０に電力を供給し、読取部１２０及び印刷部１２１には電力を供給しない。
制御部１３０は、主制御部１３１及び省電力制御部１３７を備える。

主制御部１３１は、画像形成装置１００での処理を統括的に制御する。特に、主制御部１３１は、画像形成装置１００に実装される複数機能の制御を行う。主制御部１３１は、入出力制御部１３２と、ファクシミリ制御部１３３と、読取制御部１３４と、印刷制御部１３５と、機能制御部１３６とを備える。ここで、主制御部１３１は、主電源１４２より電力の供給を受ける。

入出力制御部１３２は、ＵＳＢＩ／Ｆ部１１２及びネットワーク通信部１１３を制御することで、データの入出力を処理する。具体的には、入出力制御部１３２は、ＵＳＢＩ／Ｆ部１１２又はネットワーク通信部１１３を介して、ＵＳＢメモリ又はクライアントＰＣ等の他の装置との間で、データの送受信を制御する。

ファクシミリ制御部１３３は、ファクシミリ通信部１１１を制御して、ファックス通信を処理する。例えば、ファクシミリ制御部１３３は、図示せぬ符号化／復号化部、変調部及びＮＣＵ（ＮｅｔｗｏｒｋＣｏｎｔｒｏｌＵｎｉｔ）を含み、読取部１２０で読み取られた画像データを、ファクシミリ通信部１１１を介して、外部のファクシミリ装置へ送信する処理、及び、外部のファクシミリ装置から送信された画像データを、ファクシミリ通信部１１１を介して、受信する処理を行う。

読取制御部１３４は、読取部１２０を制御して、読取部１２０で読み取られた画像データの処理を行う。例えば、読取制御部１３４は、図示せぬシェーディング補正部、γ補正部及び色変換部等の画像処理部を含み、読取部１２０で読み取られた画像データに対して画像処理を行う。処理後の画像データは、入出力制御部１３２、及び、ＵＳＢＩ／Ｆ部１１２又はネットワーク通信部１１３を介して、ＵＳＢメモリ又はクライアントＰＣ等の他の装置へ出力される。また、処理後の画像データは、ファクシミリ制御部１３３及びファクシミリ通信部１１１により外部のファクシミリ装置に送信されてもよい。さらに、処理後の画像データは、印刷制御部１３５及び印刷部１２１により印刷されてもよい。
なお、読取制御部１３４は、読取部１２０の起動及び停止を制御する。

印刷制御部１３５は、印刷部１２１を制御して印刷（画像形成）を行う画像形成制御部である。例えば、印刷制御部１３５は、印刷部１２１で印刷するための諸設定を行う。また、印刷制御部１３５は、画像データの印刷部１２１への供給を制御する。さらに、印刷制御部１３５は、印刷部１２１の起動及び停止を制御する。

機能制御部１３６は、画像形成装置１００での機能を統括的に制御する。例えば、機能制御部１３６は、使用者から指示された機能を特定する。そして、機能制御部１３６は、この特定された機能に応じて、読取制御部１３４又は印刷制御部１３５に対して、読取部１２０又は印刷部１２１の起動を指示する。また、機能制御部１３６は、画像形成装置１００が動作していない状態が一定時間継続した場合に、制御部１３０を低消費電力モードへ移行させるため、省電力制御部１３７に対して低消費電力モードへの移行を指示する。

省電力制御部１３７は、画像形成装置１００の電源を制御する。例えば、省電力制御部１３７は、制御部１３０を低消費電力モードへ移行させる処理、及び、制御部１３０を低消費電力モードから通常モードへ復帰させる処理を制御する。

例えば、省電力制御部１３７は、主制御部１３１又は後述するＯＲ回路１４０からの出力に応じて、主電源１４２からの電力の供給の制限、及び、当該制限の解除を行う。例えば、省電力制御部１３７は、主制御部１３１から低消費電力モードへの移行指示があると、主電源１４２からの電力の供給を制限する。

また、省電力制御部１３７は、制御部１３０が通常モードである場合に、ＯＲ回路１４０からの信号を受けると、制御部１３０が予め定められた処理を行っている場合及び制御部１３０が予め定められた処理を行う場合を除き、主電源１４２からの電力の供給を制限することで、制御部１３０を通常モードから低消費電力モードに移行させる。
ここで、低消費電力モードでは、主制御部１３１に電力が供給されず、主電源１４２から読取部１２０及び印刷部１２１への電力の供給も行われない。

さらに、省電力制御部１３７は、制御部１３０が低消費電力モードである場合に、ＯＲ回路１４０から信号が入力されると、主電源１４２からの電力の供給の制限を解除することで、制御部１３０を低消費電力モードから通常モードへ移行させる。これにより、主制御部１３１に電力が供給され、主電源１４２から読取部１２０及び印刷部１２１へも電力の供給が行われる。

ＯＲ回路１４０は、Ｉ／Ｆ部１１０のファクシミリ通信部１１１、ＵＳＢＩ／Ｆ部１１２、ネットワーク通信部１１３及び省電力指示入力部１１４の何れかから信号が入力されると、その論理和を示す論理和信号を省電力制御部１３７に送信する論理和回路である。
なお、ＯＲ回路１４０は、Ｉ／Ｆ部１１０のファクシミリ通信部１１１、ＵＳＢＩ／Ｆ部１１２、ネットワーク通信部１１３及び省電力指示入力部１１４の少なくとも何れか一つから信号が入力されると、割り込みトリガ信号としての論理和信号を出力するトリガ信号出力回路として機能する。

サブ電源１４１は、制御部１３０が低消費電力モードであるか否かに関わらず、画像形成装置１００が使用されている間は常に電力を供給している電源である。本実施の形態においては、サブ電源１４１は、低消費電力モードでも動作させる必要のある部分だけに電力を供給する。例えば、低消費電力モードでも動作させる必要のある部分は、Ｉ／Ｆ部１１０、省電力制御部１３７及びＯＲ回路１４０である。

主電源１４２は、制御部１３０が低消費電力モードであるときには電力の供給を停止し、制御部１３０が通常モードであるときには電力の供給を行う電源である。
ここで、主電源１４２は、画像形成装置１００のほとんどの部分へ電力を供給する。本実施の形態において、主電源１４２が電力を供給する部分は、主制御部１３１、読取部１２０及び印刷部１２１である。

なお、本実施の形態では、読取部１２０及び印刷部１２１へは、主制御部１３１を介して、主電源１４２から電力が供給されるように構成されているが、これらの部分に主電源１４２から直節電力が供給されるように構成されていてもよい。

図２は、信号処理装置１５０の構成を概略的に示すブロック図である。
信号処理装置１５０は、Ｉ／Ｆ部１１０と、制御部１３０と、ＯＲ回路１４０とを備え、画像形成装置１００に含まれている装置である。

図２に示されているように、制御部１３０は、ＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）１６０と、ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）１６１と、ＣＰＵ１６２とにより構成されている。

ＲＯＭ１６０は、ＣＰＵ１６２に接続されており、ＣＰＵ１６２の動作プログラムを圧縮した状態で記憶している。
ＲＡＭ１６１は、ＣＰＵ１６２に接続されており、ＣＰＵ１６２に作業領域を提供する。
ＣＰＵ１６２は、ＲＯＭ１６０から圧縮された動作プログラムを読み出し、その動作プログラムをＲＡＭ１６１に展開して、展開された動作プログラムを実行することで、画像形成装置１００での処理を行うプロセスユニットである。

ファクシミリ通信部１１１は、信号線１７０でＣＰＵ１６２に接続されており、ファクシミリ通信を行う等、制御部１３０に対して処理の要求を行う場合に、割り込み処理要求信号ＩＳＡを、信号線１７０を介して、ＣＰＵ１６２に送る。
また、信号線１７１は、信号線１７０から分岐しており、ＯＲ回路１４０に接続されている。このため、ファクシミリ通信部１１１からの割り込み処理要求信号ＩＳＡは、ＯＲ回路１４０にも送られる。

ＵＳＢＩ／Ｆ部１１２は、信号線１７２でＣＰＵ１６２に接続されており、ＵＳＢ機器が接続された場合に、Ｖ_ｂｕｓとして機能する信号線１７２を介して、割り込み処理要求信号ＩＳＢをＣＰＵ１６２に送る。
また、信号線１７３は、信号線１７２から分岐しており、ＯＲ回路１４０に接続されている。このため、ＵＳＢＩ／Ｆ部１１２からの割り込み処理要求信号ＩＳＢは、ＯＲ回路１４０にも送られる。

ネットワーク通信部１１３は、信号線１７４でＣＰＵ１６２に接続されており、印刷データの受信処理の要求等、制御部１３０に対して処理の要求を行う場合に、信号線１７４を介して、割り込み処理要求信号ＩＳＣを送る。
また、信号線１７５は、信号線１７４から分岐しており、ＯＲ回路１４０に接続されている。このため、ネットワーク通信部１１３からの割り込み処理要求信号ＩＳＣは、ＯＲ回路１４０にも送られる。

省電力指示入力部１１４は、信号線１７６でＯＲ回路１４０に接続されており、ユーザからの入力を受けた場合に、信号線１７６を介して、割り込み処理要求信号ＩＳＤをＯＲ回路１４０に送る。
通常モードで、省電力指示入力部１１４に入力された指示は、低消費電力モードへの移行を促す（指示する）ものであり、低消費電力モードで、省電力指示入力部１１４に入力された指示は、通常モードへの移行を促す（指示する）ものである。

ＯＲ回路１４０は、信号線１７１、１７３、１７５、１７６に接続されており、これらの信号線１７１、１７３、１７５、１７６を介して、入力される割り込み処理要求信号ＩＳＡ～ＩＳＤの論理和を示す論理和信号ＯＳを、信号線１７７を介して、ＣＰＵ１６２に送る。論理和信号ＯＳは、ＣＰＵ１６２を低消費電力モードから通常モードへ移行させる起動トリガ信号、又は、ＣＰＵ１６２を通常モードから低消費電力モードへ移行させる低消費電力トリガ信号として機能する。
信号線１７１～１７６は、信号を伝送する伝送路である。

これらの割り込み処理要求信号ＩＳＡ～ＩＳＤは、制御部１３０の外的要因として発生するものであるため、ＣＰＵ１６２が低消費電力モード及び通常モードのどちらの状態にあっても発生する。

図１に示されているように、ＣＰＵ１６２は、低消費電力モードでは、サブ電源１４１から電力の供給を受け、通常モードでは、サブ電源１４１及び主電源１４２から電力の供給を受けて、稼働する。

図３は、ＣＰＵ１６２の内部構成を概略的に示すブロック図である。
ＣＰＵ１６２は、割り込み処理要求端子であるＩＲＱ１８０～１８３と、ＣＰＵ本体１８４とを備える。

ＩＲＱ１８０は、ファクシミリ通信部１１１と信号線１７０で接続された割り込み処理要求端子である。
ＩＲＱ１８１は、ＵＳＢＩ／Ｆ部１１２と信号線１７２で接続された割り込み処理要求端子である。
ＩＲＱ１８２は、ネットワーク通信部１１３と信号線１７４で接続された割り込み処理要求端子である。
ＩＲＱ１８３は、ＯＲ回路１４０と信号線１７７で接続された割り込み処理要求端子であり、低消費電力モードから通常モードへの起動トリガ信号、及び、通常モードから低消費電力モードへの低消費電力トリガ信号の入力を受け付けるトリガ端子としても機能する。

ＣＰＵ本体１８４は、ＣＰＵ１６２での処理を実行するプロセスユニット本体である。
例えば、ＣＰＵ本体１８４は、通常モードにおいて、ＩＲＱ１８３に信号の入力があり、かつ、ＩＲＱ１８０～１８２に信号の入力がなかった場合、又は、主制御部１３１から省電力制御部１３７に低消費電力モードへの移行が指示された場合に、低消費電力モードに移行する。
また、ＣＰＵ本体１８４は、低消費電力モードにおいて、ＩＲＱ１８３に信号の入力があった場合には、通常モードに移行する。

ここで、ＩＲＱ１８０～１８３の各々には、優先度が予め定められている。
本実施の形態では、ＩＲＱ１８３は、他のＩＲＱ１８０～１８２よりも優先度が低くされており、ＩＲＱ１８０～１８２内での優先度は、どのようになっていてもよく、同じ優先度になっていてもよい。言い換えると、ＩＲＱ１８０～１８３の内、トリガ端子として機能する一つのＩＲＱ１８３だけが最低の優先度になっている。

ＩＲＱ１８０～１８３内の複数の端子に入力された信号が競合した場合には、優先度の低い端子に入力された信号で示される割り込み要求については、無視される。言い換えると、信号が競合した場合には、優先度の低い端子に入力された信号で示される割り込み要求については、ＣＰＵ本体１８４で処理されない。

ここで、競合するとは、例えば、ＩＲＱ１８０～１８３内のある端子に信号が入力されたときに、既に他の端子に信号が入力され、その信号に応じて、ＣＰＵ本体１８４で処理が行われている場合、又は、ある端子に信号が入力されると同時に、他の端子に信号が入力された場合である。ここでの「同時」には、同時と判断し得る範囲で、予め定められた時間差があってもよい。

ここで、ＯＲ回路１４０は、割り込み処理要求信号ＩＳＡ～ＩＳＤの論理和を示す論理和信号ＯＳをＩＲＱ１８３に送る。
例えば、低消費電力モードにおいて、割り込み処理要求信号ＩＳＡ～ＩＳＣの何れかが発生すると、ＩＲＱ１８３にもその信号に対応する論理和信号ＯＳが入力される。このため、ＣＰＵ本体１８４は、低消費電力モードから通常モードへ移行して、発生した信号に対応する処理を行う。

一方、通常モードにおいて、割り込み処理要求信号ＩＳＡ～ＩＳＣの何れかが発生すると、ＩＲＱ１８３にもその信号が入力される。この場合、発生した信号がＩＲＱ１８０～１８２の何れかに入力されるとともに、ＯＲ回路１４０を介して、ＩＲＱ１８３にもその信号が入力される。
この場合、ＩＲＱ１８３に入力される信号と、ＩＲＱ１８０～１８２の何れかに入力される信号とが競合するため、ＩＲＱ１８３に入力される信号は無視され、ＣＰＵ本体１８４は、ＩＲＱ１８０～１８２の何れかに入力される信号に対応する処理を行う。

なお、低消費電力モードにおいて割り込み処理要求信号ＩＳＤが発生した場合には、ＯＲ回路１４０を介して、その信号がＩＲＱ１８３に入力される。このため、ＣＰＵ本体１８４は、低消費電力モードから通常モードへ移行する。
また、通常モードにおいて割り込み処理要求信号ＩＳＤが発生した場合には、ＯＲ回路１４０を介して、その信号がＩＲＱ１８３に入力される。このため、ＣＰＵ本体１８４は、他のＩＲＱ１８０～１８２に信号が入力されていないことを確認してから、画像形成装置１００を通常モードから低消費電力モードへ移行させる。

ここで、ＣＰＵ１６２においては、通常モードでは、ＩＲＱ１８０～１８３の全てが有効にされており、低消費電力モードでは、ＩＲＱ１８３のみが有効にされており、他のＩＱ１８０～１８２は無効にされている。
例えば、低消費電力モードにおいて、割り込み処理要求信号ＩＳＡ～ＩＳＣの何れかが発生した場合には、ＯＲ回路１４０を介して、その信号がＩＲＱ１８０～１８２の何れかに入力される。しかしながら、ＩＲＱ１８０～１８２は、無効となっているため、有効となっているＩＲＱ１８３に入力された信号のみがＣＰＵ本体１８４で認識される。そして、ＣＰＵ本体１８４は、その信号に基づいて、低消費電力モードから通常モードに移行してから、ＩＲＱ１８０～１８２を有効にする。そして、ＣＰＵ本体１８４は、有効にされたＩＲＱ１８０～１８２の何れかに入力される信号に基づいて、処理を実行する。
なお、以上の処理では、ファクシミリ通信部１１１、ＵＳＢＩ／Ｆ部１１２及びネットワーク通信部１１３は、割り込み要求信号を繰り返し出力していること、又は、割り込み要求信号を継続して出力していることが前提となっている。

ここで、省電力指示入力部１１４で発生される割り込み処理要求信号ＩＳＤを第１の割り込み処理要求信号ともいう。なお、省電力指示入力部１１４を、第１の割り込み処理要求信号を発生させる第１のインタフェース部ともいう。
また、ファクシミリ通信部１１１、ＵＳＢＩ／Ｆ部１１２及びネットワーク通信部１１３で発生される割り込み処理要求信号ＩＳＡ～ＩＳＣの何れかを、第２の割り込み処理要求信号ともいう。ファクシミリ通信部１１１、ＵＳＢＩ／Ｆ部１１２及びネットワーク通信部１１３の何れかを、第２の割り込み処理要求信号を発生させる第２のインタフェース部ともいう。

省電力指示入力部１１４と、ＯＲ回路１４０とを接続する信号線１７６を第１の信号線ともいう。
ファクシミリ通信部１１１と、ＣＰＵ１６２とを接続する信号線１７０、ＵＳＢＩ／Ｆ部１１２と、ＣＰＵ１６２とを接続する信号線１７２、及び、ネットワーク通信部１１３と、ＣＰＵ１６２とを接続する信号線１７４の少なくとも何れか一つを、第２の信号線ともいう。
信号線１７０から分岐した信号線１７１、信号線１７２から分岐した信号線１７３、及び、信号線１７４から分岐した信号線１７５の少なくとも何れか一つを、第３の信号線ともいう。
ＯＲ回路１４０と、ＣＰＵ１６２とを接続する信号線１７７を第４の信号線ともいう。

ファクシミリ通信部１１１、ＵＳＢＩ／Ｆ部１１２及びネットワーク通信部１１３に接続されたＩＲＱ１８０～１８２の少なくとも何れか一つを、第１の端子ともいう。
ＯＲ回路１４０に接続されたＩＲＱ１８３を、第２の端子ともいう。

図４は、ＣＰＵ本体１８４が低消費電力モードである場合の処理を示すフローチャートである。
ＣＰＵ本体１８４が低消費電力モードである場合には、ＣＰＵ本体１８４は、唯一有効になっているＩＲＱ１８３を監視しており、ここに信号が供給されない限り、ＣＰＵ本体１８４は、低消費電力モードを維持する。

そして、ＩＲＱ１８３に信号が入力されると、ＣＰＵ本体１８４は、低消費電力モードから通常モードへ移行する（Ｓ１１）。

次に、ＣＰＵ本体１８４は、ＩＲＱ１８０の信号入力状況を確認する（Ｓ１２）。
そして、ＩＲＱ１８０に割り込み処理要求信号ＩＳＡが入力されている場合（Ｓ１３でＹｅｓ）には、処理はステップＳ１４に進み、ＩＲＱ１８０に割り込み処理要求信号ＩＳＡが入力されていない場合（Ｓ１３でＮｏ）には、処理はステップＳ１５に進む。

ステップＳ１４では、ＣＰＵ本体１８４は、ファクシミリ通信部１１１を介したファクシミリ通信を行う。そして、処理はステップＳ１５に進む。

ステップＳ１５では、ＣＰＵ本体１８４は、ＩＲＱ１８１の信号入力状況を確認する。
そして、ＩＲＱ１８１に割り込み処理要求信号ＩＳＢが入力されている場合（Ｓ１６でＹｅｓ）には、処理はステップＳ１７に進み、ＩＲＱ１８１に割り込み処理要求信号ＩＳＢが入力されていない場合（Ｓ１６でＮｏ）には、処理はステップＳ１８に進む。

ステップＳ１７では、ＣＰＵ本体１８４は、ＵＳＢ接続機器との接続処理を行う。そして、処理はステップＳ１８に進む。

ステップＳ１８では、ＣＰＵ本体１８４は、ＩＲＱ１８２の信号入力状況を確認する。
そして、ＩＲＱ１８２に割り込み処理要求信号ＩＳＣが入力されている場合（Ｓ１９でＹｅｓ）には、処理はステップＳ２０に進み、ＩＲＱ１８２に割り込み処理要求信号ＩＳＣが入力されていない場合（Ｓ１９でＮｏ）には、処理は終了する。

ステップＳ２０では、ＣＰＵ本体１８４は、ネットワーク通信部１１３からの要求処理を行う。

なお、図４は、ＩＲＱ１８０～１８２の優先度が全て同一の場合の例であるが、本実施の形態は、このような例に限定されない。例えば、ＩＲＱ１８０～１８２の優先度が、ＩＲＱ１８０＞ＩＲＱ１８１＞ＩＲＱ１８２となっている場合には、ステップＳ１４及びステップＳ１７の処理の後に、処理は終了する。

図５は、ＣＰＵ本体１８４が通常モードである場合の処理を示すフローチャートである。
ＣＰＵ本体１８４が通常モードである場合には、全てのＩＲＱ１８０～１８３が有効になっているが、図３に示されているように、ＩＲＱ１８０～１８３の何れかで信号が発生しても、ＯＲ回路１４０により必ずＩＲＱ１８３に信号が入力される。このため、ＣＰＵ本体１８４は、ＩＲＱ１８３を監視している。

そして、ＩＲＱ１８３に信号が入力されると（Ｓ３０）、ＣＰＵ本体１８４は、ＩＲＱ１８０～１８２の信号入力状況を確認する（Ｓ３１）。
そして、ＩＲＱ１８０～１８２の何れかに信号が入力されている場合（Ｓ３２でＹｅｓ）には、処理はステップＳ３４に進み、ＩＲＱ１８０～１８２の何れにも信号が入力されていない場合（Ｓ３２でＮｏ）には、処理はステップＳ３３に進む。

ステップＳ３３では、ＣＰＵ本体１８４は、通常モードにおいて、省電力指示入力部１１４が指示の入力を受け付けたものと判断して、低消費電力モードに移行する。

ステップＳ３４では、ＣＰＵ本体１８４は、ＩＲＱ１８０に割り込み処理要求信号ＩＳＡが入力されているか否かを判断する。ＩＲＱ１８０に割り込み処理要求信号ＩＳＡが入力されている場合（Ｓ３４でＹｅｓ）には、処理はステップＳ３５に進み、ＩＲＱ１８０に割り込み処理要求信号ＩＳＡが入力されていない場合（Ｓ３４でＮｏ）には、処理はステップＳ３６に進む。

ステップＳ３５では、ＣＰＵ本体１８４は、ファクシミリ通信部１１１を介したファクシミリ通信を行う。そして、処理はステップＳ３６に進む。

ステップＳ３６では、ＣＰＵ本体１８４は、ＩＲＱ１８１に割り込み処理要求信号ＩＳＢが入力されているか否かを判断する。ＩＲＱ１８１に割り込み処理要求信号ＩＳＢが入力されている場合（Ｓ３６でＹｅｓ）には、処理はステップＳ３７に進み、ＩＲＱ１８１に割り込み処理要求信号ＩＳＢが入力されていない場合（Ｓ３６でＮｏ）には、処理はステップＳ３８に進む。

ステップＳ３７では、ＣＰＵ本体１８４は、ＵＳＢ接続機器との接続処理を行う。そして、処理はステップＳ３８に進む。

ステップＳ３８では、ＣＰＵ本体１８４は、ＩＲＱ１８２に割り込み処理要求信号ＩＳＣが入力されているか否かを判断する。ＩＲＱ１８２に割り込み処理要求信号ＩＳＣが入力されている場合（Ｓ３８でＹｅｓ）には、処理はステップＳ３９に進み、ＩＲＱ１８２に割り込み処理要求信号ＩＳＣが入力されていない場合（Ｓ３８でＮｏ）には、処理は終了する。

ステップＳ３９では、ＣＰＵ本体１８４は、ネットワーク通信部１１３からの要求処理を行う。そして、ＣＰＵ本体１８４は、優先度の低いＩＲＱ１８３に入力された信号を無視して、処理を終了する。

なお、図５は、ＩＲＱ１８０～１８２の優先度が全て一緒の場合の例であるが、本実施の形態は、このような例に限定されない。例えば、ＩＲＱ１８０～１８２の優先度が、ＩＲＱ１８０＞ＩＲＱ１８１＞ＩＲＱ１８２となっている場合には、図６に示されているようなフローチャートが実行されればよい。

図６は、ＣＰＵ本体１８４が通常モードである場合の処理の変形例を示すフローチャートである。
ＣＰＵ本体１８４が通常モードである場合には、全てのＩＲＱ１８０～１８３が有効になっているが、図３に示されているように、ＩＲＱ１８０～１８３の何れかで信号が発生しても、ＯＲ回路１４０により必ずＩＲＱ１８３に信号が入力される。このため、ＣＰＵ本体１８４は、ＩＲＱ１８３を監視している。

そして、ＩＲＱ１８３に信号が入力されると（Ｓ４０）、ＣＰＵ本体１８４は、ＩＲＱ１８０の信号入力状況を確認する（Ｓ４１）。
そして、ＩＲＱ１８０に割り込み処理要求信号ＩＳＡが入力されている場合（Ｓ４２でＹｅｓ）には、処理はステップＳ４３に進み、ＩＲＱ１８０に割り込み処理要求信号ＩＳＡが入力されていない場合（Ｓ４２でＮｏ）には、処理はステップＳ４４に進む。

ステップＳ４３では、ＣＰＵ本体１８４は、ファクシミリ通信部１１１を介したファクシミリ通信を行う。そして、ＣＰＵ本体１８４は、優先度の低いＩＲＱ１８３に入力された信号を無視して、処理を終了する。

ステップＳ４４では、ＣＰＵ本体１８４は、ＩＲＱ１８１の信号入力状況を確認する。
そして、ＩＲＱ１８１に割り込み処理要求信号ＩＳＢが入力されている場合（Ｓ４５でＹｅｓ）には、処理はステップＳ４６に進み、ＩＲＱ１８１に割り込み処理要求信号ＩＳＢが入力されていない場合（Ｓ４５でＮｏ）には、処理はステップＳ４７に進む。

ステップＳ４６では、ＣＰＵ本体１８４は、ＵＳＢ接続機器との接続処理を行う。そして、ＣＰＵ本体１８４は、優先度の低いＩＲＱ１８３に入力された信号を無視して、処理を終了する。

ステップＳ４７では、ＣＰＵ本体１８４は、ＩＲＱ１８２の信号入力状況を確認する。
そして、ＩＲＱ１８２に割り込み処理要求信号ＩＳＣが入力されている場合（Ｓ４８でＹｅｓ）には、処理はステップＳ４９に進み、ＩＲＱ１８２に割り込み処理要求信号ＩＳＣが入力されていない場合（Ｓ４８でＮｏ）には、処理はステップＳ５０に進む。

ステップＳ４９では、ＣＰＵ本体１８４は、ネットワーク通信部１１３からの要求処理を行う。そして、ＣＰＵ本体１８４は、優先度の低いＩＲＱ１８３に入力された信号を無視して、処理を終了する。

ステップＳ５０では、ＣＰＵ本体１８４は、通常モードにおいて、省電力指示入力部１１４が指示の入力を受け付けたものと判断して、低消費電力モードに移行する。

以上のように、従来であれば、ｎ個の割り込み処理要求信号を判断するのに、ｎ＋１個の信号線とｎ＋１個の端子が必要であったところ、本実施の形態によれば、ｎ個の信号線とｎ個の端子とで済ますことができる。

以上に記載した実施の形態においては、画像形成装置１００に制御部１３０を適用した例を示したが、制御部１３０を適用する装置は、画像形成装置１００に限定されず、低消費電力モードと通常モードとを有する装置であれば、どのような装置であってもよい。例えば、画像等の情報を処理する情報処理装置であってもよい。この情報処理装置には、画像形成装置１００が含まれるものとする。

１００画像形成装置、１１０Ｉ／Ｆ部、１１１ファクシミリ通信部、１１２ＵＳＢＩ／Ｆ部、１１３ネットワーク通信部、１１４省電力指示入力部、１２０読取部、１２１印刷部、１３０制御部、１３１主制御部、１３２入出力制御部、１３３ファクシミリ制御部、１３４読取制御部、１３５印刷制御部、１３６機能制御部、１３７省電力制御部、１４０ＯＲ回路、１４１サブ電源、１４２主電源、１６０ＲＯＭ、１６１ＲＡＭ、１６２ＣＰＵ、１８０～１８３ＩＲＱ、１８４ＣＰＵ本体。

Claims

第１の電力モード又は前記第１の電力モードよりも消費電力の低い第２の電力モードへの移行を促す第１の割り込み処理要求信号が発生した場合に、前記第１の割り込み処理要求信号を伝送する第１の信号線と、
前記第１の割り込み処理要求信号とは異なる割り込み処理要求信号である第２の割り込み処理要求信号が発生した場合に、前記第２の割り込み処理要求信号を伝送する第２の信号線と、
前記第２の信号線から分岐した第３の信号線と、前記第１の信号線と、に接続され、前記第１の割り込み処理要求信号及び第２の割り込み処理要求信号の少なくとも何れか一方が入力されると割り込みトリガ信号を出力するトリガ信号出力回路と、
前記割り込みトリガ信号を伝送する第４の信号線と、
前記第２の信号線及び前記第４の信号線に接続されたプロセスユニットと、を備え、
前記プロセスユニットは、
前記第２の信号線に接続された第１の端子と、
前記第４の信号線に接続された第２の端子と、
前記第１の端子に入力された前記第２の割り込み処理要求信号及び前記第２の端子に入力された前記割り込みトリガ信号を処理するプロセスユニット本体と、を備え、
前記プロセスユニット本体は、
前記第１の電力モードにおいて、前記第１の端子に前記第２の割り込み処理要求信号が入力され、かつ、前記第２の端子に前記割り込みトリガ信号が入力された場合には、前記第２の電力モードに移行せずに、前記第２の割り込み処理要求信号に対応する処理を実行し、
前記第１の電力モードにおいて、前記第１の端子に前記第２の割り込み処理要求信号が入力されず、かつ、前記第２の端子に前記割り込みトリガ信号が入力された場合には、前記第２の電力モードに移行し、
前記第２の電力モードにおいて、前記第１の端子に前記第２の割り込み処理要求信号が入力され、かつ、前記第２の端子に前記割り込みトリガ信号が入力された場合には、前記第１の電力モードに移行して、前記第２の割り込み処理要求信号に対応する処理を実行し、
前記第２の電力モードにおいて、前記第１の端子に前記第２の割り込み処理要求信号が入力されず、かつ、前記第２の端子に前記割り込みトリガ信号が入力された場合には、前記第１の電力モードに移行すること
を特徴とする信号処理装置。
前記第２の端子は、前記第１の電力モード及び前記第２の電力モードにおいて有効にされており、
前記第１の端子は、前記第１の電力モードでは有効にされており、前記第２の電力モードでは無効にされていること
を特徴とする請求項１に記載の信号処理装置。
前記プロセスユニット本体は、前記第２の電力モードにおいて、前記第２の端子に前記割り込みトリガ信号が入力された場合には、前記第１の電力モードに移行することで前記第１の端子を有効にして、前記第１の端子に、前記第２の割り込み処理要求信号が入力されているか否かを確認すること
を特徴とする請求項２に記載の信号処理装置。
前記第１の割り込み処理要求信号を発生させる第１のインタフェース部と、
前記第２の割り込み処理要求信号を発生させる第２のインタフェース部と、をさらに備えること
を特徴とする請求項１から３の何れか一項に記載の信号処理装置。
前記プロセスユニット本体は、前記第２の電力モードでは、前記第１の電力モードにおいて実行することのできる予め定められた機能を実行できないようにすることで、前記第１の電力モードよりも消費電力が少なくなるようにすること
を特徴とする請求項１から４の何れか一項に記載の信号処理装置。
第１の電力モード又は前記第１の電力モードよりも消費電力の低い第２の電力モードへの移行を促す第１の割り込み処理要求信号と、前記第１の割り込み処理要求信号とは異なる割り込み処理要求信号である第２の割り込み処理要求信号と、を入力し、前記第１の割り込み処理要求信号及び第２の割り込み処理要求信号の少なくとも何れか一方が入力されると割り込みトリガ信号を出力するトリガ信号出力回路に接続され、前記第２の割り込み処理要求信号及び前記割り込みトリガ信号の入力を、それぞれ異なる端子で受けるプロセスユニットが行う信号処理方法であって、
前記第１の電力モードにおいて、前記第２の割り込み処理要求信号の入力を受け、かつ、前記割り込みトリガ信号の入力を受けた場合には、前記第２の電力モードに移行せずに、前記第２の割り込み処理要求信号に対応する処理を実行し、
前記第１の電力モードにおいて、前記第２の割り込み処理要求信号の入力を受けず、かつ、前記割り込みトリガ信号の入力を受けた場合には、前記第２の電力モードに移行し、
前記第２の電力モードにおいて、前記第２の割り込み処理要求信号の入力を受け、かつ、前記割り込みトリガ信号の入力を受けた場合には、前記第１の電力モードに移行して、前記第２の割り込み処理要求信号に対応する処理を実行し、
前記第２の電力モードにおいて、前記第２の割り込み処理要求信号の入力を受けず、かつ、前記割り込みトリガ信号の入力を受けた場合には、前記第１の電力モードに移行すること
を特徴とする信号処理方法。