JP2021049732A - 信号処理装置及び信号処理方法 - Google Patents
信号処理装置及び信号処理方法 Download PDFInfo
- Publication number
- JP2021049732A JP2021049732A JP2019175147A JP2019175147A JP2021049732A JP 2021049732 A JP2021049732 A JP 2021049732A JP 2019175147 A JP2019175147 A JP 2019175147A JP 2019175147 A JP2019175147 A JP 2019175147A JP 2021049732 A JP2021049732 A JP 2021049732A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- processing request
- power mode
- interrupt processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 150
- 238000003672 processing method Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims description 78
- 230000007704 transition Effects 0.000 claims description 7
- 238000004891 communication Methods 0.000 description 51
- 230000006870 function Effects 0.000 description 24
- 238000007639 printing Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000003705 background correction Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Facsimiles In General (AREA)
Abstract
Description
図1は、実施の形態1に係る画像形成装置100の構成を概略的に示すブロック図である。
画像形成装置100は、インタフェース部(以下、I/F部という)110と、読取部120と、印刷部121と、制御部130と、OR回路140と、サブ電源141と、主電源142とを備える。
I/F部110は、ファクシミリ通信部111と、USB(Universal Serial Bus)インタフェース部(以下、USBI/F部という)112と、ネットワーク通信部113と、省電力指示入力部114とを備える。
ネットワーク通信部113は、LAN(Local Area Network)等のネットワークを介して、クライアントPC(図示せず)等の装置とデータの通信を行うネットワーク用の通信インタフェースである。
印刷部121は、画像データに基づいて画像の印刷(形成)を行う画像形成部である。例えば、印刷部121は、ファクシミリ通信部111、USBI/F部112、ネットワーク通信部113又は読取部120を介して取得された画像データに基づいて画像の印刷を行う。
制御部130は、主制御部131及び省電力制御部137を備える。
なお、読取制御部134は、読取部120の起動及び停止を制御する。
ここで、低消費電力モードでは、主制御部131に電力が供給されず、主電源142から読取部120及び印刷部121への電力の供給も行われない。
なお、OR回路140は、I/F部110のファクシミリ通信部111、USBI/F部112、ネットワーク通信部113及び省電力指示入力部114の少なくとも何れか一つから信号が入力されると、割り込みトリガ信号としての論理和信号を出力するトリガ信号出力回路として機能する。
ここで、主電源142は、画像形成装置100のほとんどの部分へ電力を供給する。本実施の形態において、主電源142が電力を供給する部分は、主制御部131、読取部120及び印刷部121である。
信号処理装置150は、I/F部110と、制御部130と、OR回路140とを備え、画像形成装置100に含まれている装置である。
RAM161は、CPU162に接続されており、CPU162に作業領域を提供する。
CPU162は、ROM160から圧縮された動作プログラムを読み出し、その動作プログラムをRAM161に展開して、展開された動作プログラムを実行することで、画像形成装置100での処理を行うプロセスユニットである。
また、信号線171は、信号線170から分岐しており、OR回路140に接続されている。このため、ファクシミリ通信部111からの割り込み処理要求信号ISAは、OR回路140にも送られる。
また、信号線173は、信号線172から分岐しており、OR回路140に接続されている。このため、USBI/F部112からの割り込み処理要求信号ISBは、OR回路140にも送られる。
また、信号線175は、信号線174から分岐しており、OR回路140に接続されている。このため、ネットワーク通信部113からの割り込み処理要求信号ISCは、OR回路140にも送られる。
通常モードで、省電力指示入力部114に入力された指示は、低消費電力モードへの移行を促す(指示する)ものであり、低消費電力モードで、省電力指示入力部114に入力された指示は、通常モードへの移行を促す(指示する)ものである。
信号線171〜176は、信号を伝送する伝送路である。
CPU162は、割り込み処理要求端子であるIRQ180〜183と、CPU本体184とを備える。
IRQ181は、USBI/F部112と信号線172で接続された割り込み処理要求端子である。
IRQ182は、ネットワーク通信部113と信号線174で接続された割り込み処理要求端子である。
IRQ183は、OR回路140と信号線177で接続された割り込み処理要求端子であり、低消費電力モードから通常モードへの起動トリガ信号、及び、通常モードから低消費電力モードへの低消費電力トリガ信号の入力を受け付けるトリガ端子としても機能する。
例えば、CPU本体184は、通常モードにおいて、IRQ183に信号の入力があり、かつ、IRQ180〜182に信号の入力がなかった場合、又は、主制御部131から省電力制御部137に低消費電力モードへの移行が指示された場合に、低消費電力モードに移行する。
また、CPU本体184は、低消費電力モードにおいて、IRQ183に信号の入力があった場合には、通常モードに移行する。
本実施の形態では、IRQ183は、他のIRQ180〜182よりも優先度が低くされており、IRQ180〜182内での優先度は、どのようになっていてもよく、同じ優先度になっていてもよい。言い換えると、IRQ180〜183の内、トリガ端子として機能する一つのIRQ183だけが最低の優先度になっている。
例えば、低消費電力モードにおいて、割り込み処理要求信号ISA〜ISCの何れかが発生すると、IRQ183にもその信号に対応する論理和信号OSが入力される。このため、CPU本体184は、低消費電力モードから通常モードへ移行して、発生した信号に対応する処理を行う。
この場合、IRQ183に入力される信号と、IRQ180〜182の何れかに入力される信号とが競合するため、IRQ183に入力される信号は無視され、CPU本体184は、IRQ180〜182の何れかに入力される信号に対応する処理を行う。
また、通常モードにおいて割り込み処理要求信号ISDが発生した場合には、OR回路140を介して、その信号がIRQ183に入力される。このため、CPU本体184は、他のIRQ180〜182に信号が入力されていないことを確認してから、画像形成装置100を通常モードから低消費電力モードへ移行させる。
例えば、低消費電力モードにおいて、割り込み処理要求信号ISA〜ISCの何れかが発生した場合には、OR回路140を介して、その信号がIRQ180〜182の何れかに入力される。しかしながら、IRQ180〜182は、無効となっているため、有効となっているIRQ183に入力された信号のみがCPU本体184で認識される。そして、CPU本体184は、その信号に基づいて、低消費電力モードから通常モードに移行してから、IRQ180〜182を有効にする。そして、CPU本体184は、有効にされたIRQ180〜182の何れかに入力される信号に基づいて、処理を実行する。
なお、以上の処理では、ファクシミリ通信部111、USBI/F部112及びネットワーク通信部113は、割り込み要求信号を繰り返し出力していること、又は、割り込み要求信号を継続して出力していることが前提となっている。
また、ファクシミリ通信部111、USBI/F部112及びネットワーク通信部113で発生される割り込み処理要求信号ISA〜ISCの何れかを、第2の割り込み処理要求信号ともいう。ファクシミリ通信部111、USBI/F部112及びネットワーク通信部113の何れかを、第2の割り込み処理要求信号を発生させる第2のインタフェース部ともいう。
ファクシミリ通信部111と、CPU162とを接続する信号線170、USBI/F部112と、CPU162とを接続する信号線172、及び、ネットワーク通信部113と、CPU162とを接続する信号線174の少なくとも何れか一つを、第2の信号線ともいう。
信号線170から分岐した信号線171、信号線172から分岐した信号線173、及び、信号線174から分岐した信号線175の少なくとも何れか一つを、第3の信号線ともいう。
OR回路140と、CPU162とを接続する信号線177を第4の信号線ともいう。
OR回路140に接続されたIRQ183を、第2の端子ともいう。
CPU本体184が低消費電力モードである場合には、CPU本体184は、唯一有効になっているIRQ183を監視しており、ここに信号が供給されない限り、CPU本体184は、低消費電力モードを維持する。
そして、IRQ180に割り込み処理要求信号ISAが入力されている場合(S13でYes)には、処理はステップS14に進み、IRQ180に割り込み処理要求信号ISAが入力されていない場合(S13でNo)には、処理はステップS15に進む。
そして、IRQ181に割り込み処理要求信号ISBが入力されている場合(S16でYes)には、処理はステップS17に進み、IRQ181に割り込み処理要求信号ISBが入力されていない場合(S16でNo)には、処理はステップS18に進む。
そして、IRQ182に割り込み処理要求信号ISCが入力されている場合(S19でYes)には、処理はステップS20に進み、IRQ182に割り込み処理要求信号ISCが入力されていない場合(S19でNo)には、処理は終了する。
CPU本体184が通常モードである場合には、全てのIRQ180〜183が有効になっているが、図3に示されているように、IRQ180〜183の何れかで信号が発生しても、OR回路140により必ずIRQ183に信号が入力される。このため、CPU本体184は、IRQ183を監視している。
そして、IRQ180〜182の何れかに信号が入力されている場合(S32でYes)には、処理はステップS34に進み、IRQ180〜182の何れにも信号が入力されていない場合(S32でNo)には、処理はステップS33に進む。
CPU本体184が通常モードである場合には、全てのIRQ180〜183が有効になっているが、図3に示されているように、IRQ180〜183の何れかで信号が発生しても、OR回路140により必ずIRQ183に信号が入力される。このため、CPU本体184は、IRQ183を監視している。
そして、IRQ180に割り込み処理要求信号ISAが入力されている場合(S42でYes)には、処理はステップS43に進み、IRQ180に割り込み処理要求信号ISAが入力されていない場合(S42でNo)には、処理はステップS44に進む。
そして、IRQ181に割り込み処理要求信号ISBが入力されている場合(S45でYes)には、処理はステップS46に進み、IRQ181に割り込み処理要求信号ISBが入力されていない場合(S45でNo)には、処理はステップS47に進む。
そして、IRQ182に割り込み処理要求信号ISCが入力されている場合(S48でYes)には、処理はステップS49に進み、IRQ182に割り込み処理要求信号ISCが入力されていない場合(S48でNo)には、処理はステップS50に進む。
Claims (6)
- 第1の電力モード又は前記第1の電力モードよりも消費電力の低い第2の電力モードへの移行を促す第1の割り込み処理要求信号が発生した場合に、前記第1の割り込み処理要求信号を伝送する第1の信号線と、
前記第1の割り込み処理要求信号とは異なる割り込み処理要求信号である第2の割り込み処理要求信号が発生した場合に、前記第2の割り込み処理要求信号を伝送する第2の信号線と、
前記第2の信号線から分岐した第3の信号線と、前記第1の信号線と、に接続され、前記第1の割り込み処理要求信号及び第2の割り込み処理要求信号の少なくとも何れか一方が入力されると割り込みトリガ信号を出力するトリガ信号出力回路と、
前記割り込みトリガ信号を伝送する第4の信号線と、
前記第2の信号線及び前記第4の信号線に接続されたプロセスユニットと、を備え、
前記プロセスユニットは、
前記第2の信号線に接続された第1の端子と、
前記第4の信号線に接続された第2の端子と、
前記第1の端子に入力された前記第2の割り込み処理要求信号及び前記第2の端子に入力された前記割り込みトリガ信号を処理するプロセスユニット本体と、を備え、
前記プロセスユニット本体は、
前記第1の電力モードにおいて、前記第1の端子に前記第2の割り込み処理要求信号が入力され、かつ、前記第2の端子に前記割り込みトリガ信号が入力された場合には、前記第2の電力モードに移行せずに、前記第2の割り込み処理要求信号に対応する処理を実行し、
前記第1の電力モードにおいて、前記第1の端子に前記第2の割り込み処理要求信号が入力されず、かつ、前記第2の端子に前記割り込みトリガ信号が入力された場合には、前記第2の電力モードに移行し、
前記第2の電力モードにおいて、前記第1の端子に前記第2の割り込み処理要求信号が入力され、かつ、前記第2の端子に前記割り込みトリガ信号が入力された場合には、前記第1の電力モードに移行して、前記第2の割り込み処理要求信号に対応する処理を実行し、
前記第2の電力モードにおいて、前記第1の端子に前記第2の割り込み処理要求信号が入力されず、かつ、前記第2の端子に前記割り込みトリガ信号が入力された場合には、前記第1の電力モードに移行すること
を特徴とする信号処理装置。 - 前記第2の端子は、前記第1の電力モード及び前記第2の電力モードにおいて有効にされており、
前記第1の端子は、前記第1の電力モードでは有効にされており、前記第2の電力モードでは無効にされていること
を特徴とする請求項1に記載の信号処理装置。 - 前記プロセスユニット本体は、前記第2の電力モードにおいて、前記第2の端子に前記割り込みトリガ信号が入力された場合には、前記第1の電力モードに移行することで前記第1の端子を有効にして、前記第1の端子に、前記第2の割り込み処理要求信号が入力されているか否かを確認すること
を特徴とする請求項2に記載の信号処理装置。 - 前記第1の割り込み処理要求信号を発生させる第1のインタフェース部と、
前記第2の割り込み処理要求信号を発生させる第2のインタフェース部と、をさらに備えること
を特徴とする請求項1から3の何れか一項に記載の信号処理装置。 - 前記プロセスユニット本体は、前記第2の電力モードでは、前記第1の電力モードにおいて実行することのできる予め定められた機能を実行できないようにすることで、前記第1の電力モードよりも消費電力が少なくなるようにすること
を特徴とする請求項1から4の何れか一項に記載の信号処理装置。 - 第1の電力モード又は前記第1の電力モードよりも消費電力の低い第2の電力モードへの移行を促す第1の割り込み処理要求信号と、前記第1の割り込み処理要求信号とは異なる割り込み処理要求信号である第2の割り込み処理要求信号と、を入力し、前記第1の割り込み処理要求信号及び第2の割り込み処理要求信号の少なくとも何れか一方が入力されると割り込みトリガ信号を出力するトリガ信号出力回路に接続され、前記第2の割り込み処理要求信号及び前記割り込みトリガ信号の入力を、それぞれ異なる端子で受けるプロセスユニットが行う信号処理方法であって、
前記第1の電力モードにおいて、前記第2の割り込み処理要求信号の入力を受け、かつ、前記割り込みトリガ信号の入力を受けた場合には、前記第2の電力モードに移行せずに、前記第2の割り込み処理要求信号に対応する処理を実行し、
前記第1の電力モードにおいて、前記第2の割り込み処理要求信号の入力を受けず、かつ、前記割り込みトリガ信号の入力を受けた場合には、前記第2の電力モードに移行し、
前記第2の電力モードにおいて、前記第2の割り込み処理要求信号の入力を受け、かつ、前記割り込みトリガ信号の入力を受けた場合には、前記第1の電力モードに移行して、前記第2の割り込み処理要求信号に対応する処理を実行し、
前記第2の電力モードにおいて、前記第2の割り込み処理要求信号の入力を受けず、かつ、前記割り込みトリガ信号の入力を受けた場合には、前記第1の電力モードに移行すること
を特徴とする信号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019175147A JP7243554B2 (ja) | 2019-09-26 | 2019-09-26 | 信号処理装置及び信号処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019175147A JP7243554B2 (ja) | 2019-09-26 | 2019-09-26 | 信号処理装置及び信号処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021049732A true JP2021049732A (ja) | 2021-04-01 |
JP7243554B2 JP7243554B2 (ja) | 2023-03-22 |
Family
ID=75156701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019175147A Active JP7243554B2 (ja) | 2019-09-26 | 2019-09-26 | 信号処理装置及び信号処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7243554B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08328874A (ja) * | 1995-06-02 | 1996-12-13 | Hitachi Ltd | Cpuの動作状態制御方式 |
JP2001257818A (ja) * | 2000-03-09 | 2001-09-21 | Ricoh Co Ltd | ファクシミリ装置 |
JP2006201948A (ja) * | 2005-01-19 | 2006-08-03 | Seiko Epson Corp | 割込み信号受け付け装置および割込み信号受け付け方法 |
JP2011182020A (ja) * | 2010-02-26 | 2011-09-15 | Konica Minolta Business Technologies Inc | 操作装置 |
JP2014073604A (ja) * | 2012-10-03 | 2014-04-24 | Canon Inc | 画像形成装置、画像形成装置の制御方法、及びプログラム |
JP2015171127A (ja) * | 2014-03-11 | 2015-09-28 | キヤノン株式会社 | 画像形成装置、画像形成装置の制御方法およびプログラム |
JP2017202692A (ja) * | 2017-08-09 | 2017-11-16 | キヤノン株式会社 | 画像形成装置、画像形成装置の制御方法、プログラムおよび記録媒体 |
-
2019
- 2019-09-26 JP JP2019175147A patent/JP7243554B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08328874A (ja) * | 1995-06-02 | 1996-12-13 | Hitachi Ltd | Cpuの動作状態制御方式 |
JP2001257818A (ja) * | 2000-03-09 | 2001-09-21 | Ricoh Co Ltd | ファクシミリ装置 |
JP2006201948A (ja) * | 2005-01-19 | 2006-08-03 | Seiko Epson Corp | 割込み信号受け付け装置および割込み信号受け付け方法 |
JP2011182020A (ja) * | 2010-02-26 | 2011-09-15 | Konica Minolta Business Technologies Inc | 操作装置 |
JP2014073604A (ja) * | 2012-10-03 | 2014-04-24 | Canon Inc | 画像形成装置、画像形成装置の制御方法、及びプログラム |
JP2015171127A (ja) * | 2014-03-11 | 2015-09-28 | キヤノン株式会社 | 画像形成装置、画像形成装置の制御方法およびプログラム |
JP2017202692A (ja) * | 2017-08-09 | 2017-11-16 | キヤノン株式会社 | 画像形成装置、画像形成装置の制御方法、プログラムおよび記録媒体 |
Also Published As
Publication number | Publication date |
---|---|
JP7243554B2 (ja) | 2023-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7583394B2 (en) | Image forming apparatus, control method, memory medium, and program | |
US8578181B2 (en) | Electric device, and method and computer program product for controlling power supply in electric device | |
JP2001169022A (ja) | 画像処理装置 | |
JP6418006B2 (ja) | ファクシミリ装置およびファクシミリ装置の印刷方法 | |
JP2005278110A (ja) | 画像処理装置、その制御方法、プログラムおよび記憶媒体 | |
JP6672001B2 (ja) | 画像形成装置、通信制御方法、プログラム、及び印刷装置 | |
JP2015084172A (ja) | 情報処理装置及びプログラム、制御方法 | |
JP2021049732A (ja) | 信号処理装置及び信号処理方法 | |
JP2021037705A (ja) | 画像形成装置、その制御方法、及びプログラム | |
JP2013218367A (ja) | 画像形成装置 | |
JP5338538B2 (ja) | 画像処理装置、その制御方法および制御プログラム | |
US9363332B2 (en) | Communication apparatus, mobile device and storage medium | |
JPH11187190A (ja) | 複合機能処理装置および複合機能処理方法 | |
JP2000272203A (ja) | プリンター装置 | |
US5958059A (en) | Data processing apparatus connectable to an information processing terminal via an interface | |
JP2003110762A (ja) | 入出力装置およびコンピュータプログラム | |
JPH113154A (ja) | インタフェース制御装置 | |
JP2011097360A (ja) | 画像処理装置 | |
JP2011066660A (ja) | 設定情報に従って処理を実行するデバイス | |
JP7058551B2 (ja) | 画像通信装置、その制御方法、及びプログラム | |
JP2005161580A (ja) | 画像処理装置、画像処理方法およびコンピュータプログラム | |
JP2007028506A (ja) | 画像形成システムおよび方法 | |
JP2002290640A (ja) | 画像形成装置および画像形成装置の電力制御方法 | |
JP3936945B2 (ja) | 画像形成装置及びプログラム | |
JP2010191743A (ja) | 画像形成装置の管理システム、管理装置および画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20210617 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7243554 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |