JPH08328874A

JPH08328874A - Ｃｐｕの動作状態制御方式

Info

Publication number: JPH08328874A
Application number: JP7136790A
Authority: JP
Inventors: Takeshi Ishihara; 丈士石原; Satoshi Matsumiya; 聰松宮; Masashi Okuhama; 正支奥浜; Tetsuya Suzuki; 哲也鈴木
Original assignee: Hitachi Ltd; Hitachi Video and Information System Inc
Current assignee: Hitachi Ltd; Hitachi Advanced Digital Inc
Priority date: 1995-06-02
Filing date: 1995-06-02
Publication date: 1996-12-13

Abstract

(57)【要約】【目的】ＣＰＵの状態にかかわらず、ハード的に複数
の要因から発生される割込み要求を判断し、この割込み
要求に対する処理を行なうことを可能とする。【構成】電源スイッチ３や入力装置，アラーム機能付
きの時計から発生する割込み処理要求信号Ａ，Ｂ，Ｃ
は、処理要求制御回路６を介して、ＣＰＵ７の対応する
割込み処理要求端子７ａ，７ｂ，７ｃに供給され、ま
た、処理要求制御回路６のＯＲ回路６ａで割込み処理要
求信号Ａ，Ｂ，Ｃから割込み処理要求信号Ｄが生成され
てＣＰＵ７の起動トリガ端子７ｄに供給される。これら
端子７ａ〜７ｄは優先順位が設定され、起動トリガ端子
７ｄが最も順位が高い。割込み処理要求信号Ａ，Ｂ，Ｃ
のいずれかが発生すると、割込み処理要求信号Ｄが必ず
発生し、ＣＰＵ７は、この割込み処理要求信号Ｄによっ
て動作状態に選択され、割込み処理要求信号Ａ，Ｂ，Ｃ
の割込み処理を行なう。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、携帯型小型情報端末装
置（ＰＤＡ：Personal Digital Assistant）などに用い
て好適なＣＰＵ（中央処理ユニット）の動作状態制御方
式に係り、特に、データを処理する必要があるとき以外
では、低消費電力状態とするＣＰＵの動作状態制御方式
に関する。

【０００２】

【従来の技術】データの処理を常時行なうものではない
が、いつデータの入力があるかわからないような、例え
ば、ＰＤＡなどの装置においては、データ処理のための
ＣＰＵを常に使用できるような状態にしておかなければ
ならない。また、一方では、ＣＰＵを常に動作状態にし
ていては、電力の消費が大きく、特に携帯用のバッテリ
を電源とするような装置においては、大きな問題とな
る。

【０００３】かかる問題に対処するものとして、例え
ば、特開平５ー２８９７８６号公報にその一例がディジ
タルセルラをもって記載されている。

【０００４】これは、ＣＰＵがストップモードとスリー
プモードと通常モードとの機能を有し、スリープモード
では、ＣＰＵの内部の一部回路を停止させるばかりでな
く、クロックも停止させてＣＰＵでの消費電流をほとん
どゼロにして、ＣＰＵをストップモードと同等の低消費
電力状態にするものである。このスリープモードは一定
時間処理動作が行なわれないときに設定され、しかる
後、クロックが停止されて消費電力を低減し、かかるス
リープモードで割込み要求処理信号があると、クロック
が駆動され、その一定時間経過後、通常モードに移行す
る。このスリープモードから通常モードへの切換えは数
μ秒程度で行なわれ、ストップモードから通常モードに
切り替わる場合の十数ｍ秒〜数１０秒の過渡期間に比べ
て迅速に行なわれることになる。

【０００５】

【発明が解決しようとする課題】上記従来技術は、デー
タ受信やデータ処理，キー入力などで割込みがあった場
合、これに迅速に応答してＣＰＵが低消費電力状態から
通常状態に復帰するようにするために、スリープモード
で上記のように低消費電力状態とし、ストップモードに
せずにスリープモードと通常モードとの間で移行するよ
うにしている。

【０００６】しかしながら、複数の種々の要因によって
動作状態への復帰を行なわせたい場合もあるし、また、
割込み要求によっては、ＣＰＵの状態にかかわらず割込
み処理を実行させたい場合もあるが、上記従来技術で
は、このような点については全く配慮されていない。

【０００７】本発明の目的は、ＣＰＵの状態にかかわら
ず、ハード的に複数の要因から発生される割込み要求を
判断し、この割込み要求に対する処理を行なうことがで
きるようにしたＣＰＵの動作状態を制御する方式を提供
することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、ＣＰＵに、複数の要因から発生される処
理要求信号毎に処理要求端子を設けるとともに、かかる
処理要求信号のいずれかが発生したときに発生する起動
トリガ信号が供給される起動トリガ端子を設け、該起動
トリガ端子を最優先として上記各端子に優先順位を設定
し、ＣＰＵが低消費電力状態，動作状態のいずれにあっ
ても、起動トリガ端子に入力された起動トリガ信号によ
り、処理要求端子に入力される処理要求信号に対する処
理が実行できるようにする。

【０００９】また、本発明は、上記のＣＰＵが動作状態
にあるときには、上記起動トリガ端子への起動トリガ信
号をマスクする。

【００１０】

【作用】ＣＰＵが低消費電力状態にあるときに、処理要
求端子のいずれかに処理要求信号が入力されると、起動
トリガ端子にも起動トリガ信号が入力され、これによっ
てＣＰＵは動作状態に移行する。そして、処理要求端子
から入力された処理要求信号に応じた処理を実行する。
このとき、いずれの処理要求端子に処理要求信号の入力
があったかに応じて、この処理要求信号に対する処理が
決まる。

【００１１】また、ＣＰＵが動作状態にあるときには、
そのままいずれの処理要求端子から処理要求信号が入力
されたか判定され、それに対する処理が決まる。

【００１２】各端子には優先順位が設定されているた
め、端子を優先順位の順に入力信号の有無を検出するこ
とにより、いずれの要因による処理要求であるかがハー
ド的に判断できることになる。

【００１３】また、本発明は、さらにＣＰＵが動作状態
にあるときには、起動トリガ端子への処理要求信号をマ
スクすることにより、上記処理要求端子から入力される
処理要求信号に対する処理のみを行なう。

【００１４】

【実施例】以下、本発明の実施例を図面により説明す
る。

【００１５】図１は本発明によるＣＰＵの動作状態制御
方式の一実施例を適用した携帯型小型情報端末装置を示
すブロック図であって、１はＲＯＭ、２はＲＡＭ、３は
電源スイッチ、４は入力装置、５はアラーム機能を備え
た時計、６は処理要求制御回路、７はＣＰＵ、８はモデ
ム、９は表示装置である。

【００１６】同図において、ＲＯＭ１はＣＰＵ７に接続
されており、ＣＰＵ７の動作プログラムを内蔵してい
る。ＲＡＭ２はＣＰＵ７に接続されており、ユーザデー
タを保存したり、ＣＰＵ７が動作中に発生するデータを
一時的に保存したりなどする。

【００１７】電源スイッチ３はシステム全体のパワーオ
ン／パワーオフを行なうものであって、その操作にとも
なって割込み処理要求信号Ａを発生する。入力装置４は
タブレットなどであって、タブレットの場合、ユーザが
ペンなどによってタブレットからデータ入力を行なう
と、割込み処理要求信号Ｂを発生する。アラーム機能を
備えた時計５はパワーオフ状態でも動作し続け、ユーザ
がアラームを発生する時刻を設定することができて、そ
の時刻でのアラーム発生とともに割込み処理要求信号Ｃ
を発生する。

【００１８】電源スイッチ３や入力装置４、アラーム機
能を備えた時計５で発生される割込み処理要求信号Ａ，
Ｂ，Ｃは、処理要求制御回路６を介してＣＰＵ７に供給
される。これら割込み処理要求信号Ａ，Ｂ，Ｃは、ユー
ザの操作を要因として発生するものであるため、ＣＰＵ
７が低消費電力状態，動作状態のどちらの状態にあって
も発生する。

【００１９】ＣＰＵ７は、電源スイッチ３によって携帯
型小型情報端末装置（以下、本装置という）がパワーオ
フ状態であるときには、その一部の回路で給電が止めら
れ、かつ動作クロックが停止されてプログラムの実行が
停止された低消費電力状態にある。また、本装置はバッ
テリ駆動により動作するために、システム全体の低消費
電力化を図る必要があり、このため、本装置がパワーオ
ン状態でも、ある一定の時間本装置への入力操作が行な
われない場合には、ＣＰＵ７は低消費電力状態となる。

【００２０】モデム８は、フアクシミリなどの外部装置
との通信のために使用するものである。また、表示装置
９は、コントローラを内蔵した液晶ディスプレイ装置な
どであって、ＲＡＭ２の内容や入力装置４からの入力デ
ータの表示などを行なうものである。

【００２１】図２は図１での電源スイッチ３と処理要求
制御回路６の一具体例を示す構成図であって、３ａはス
イッチ、３ｂはＤ型フリップフロップ（Ｄ−ＦＦとい
う）、３ｃは抵抗、６ａはＯＲ回路、７ａ〜７ｃは割込
み処理要求端子（ＩＲＱ）、７ｄは起動トリガ端子（Ｎ
ＭＩ）、７ｅはＩ／Ｏポートの出力端子（ＰＡ１）であ
り、図１に対応する部分には同一符号を付けて重複する
説明を省略する。

【００２２】同図において、電源スイッチ３はスイッチ
３ａと抵抗３ｃとＤ−ＦＦ３ｂとからなり、スイッチ３
ａと抵抗３ｃとの直列回路に電源電圧Ｖ_CCが印加され
る。Ｄ−ＦＦ３ｂは電源電圧Ｖ_CCをＤ（データ）入力と
し、スイッチ３ａと抵抗３ｃとの接続点での電圧Ｅ_Sの
立上りエッジ（クロックＣＫ）でこのＤ入力をラッチす
る。また、ＣＰＵ７のＩ／Ｏポートの出力端子７ｅはＤ
−ＦＦ３ｂのＣＬ（クリア）端子に接続されており、こ
の出力端子７ｅの出力信号によってＤ−ＦＦ３ｂがクリ
アされる。

【００２３】いま、スイッチ３ａがオフ状態にあり、Ｄ
−ＦＦ３ｂがクリア状態にあってそのＱ出力が“Ｌ”
（ローレベル）であるものとする。そこで、ユーザによ
りスイッチ３ａがオンされると、電圧Ｅ_Sが“Ｌ”から
“Ｈ”（ハイレベル）に反転し、Ｄ−ＦＦ３ｂはその立
上りエッジで電源電圧Ｖ_CCをラッチしてＱ出力を“Ｈ”
にする。この“Ｈ”のＱ出力が、割込み処理要求信号Ａ
として、処理要求制御回路６に供給される。なお、スイ
ッチ３ａは、ユーザによるオン操作が終わると、オフ状
態に復帰するものとする。

【００２４】処理要求制御回路６は、電源スイッチ３か
ら上記の割込み処理要求信号Ａが供給されると、あるい
は、図１における入力装置４やアラーム機能付きの時計
５から“Ｈ”の割込み処理要求信号Ｂ，Ｃが供給される
と、夫々をＣＰＵ７の割込み処理要求端子７ａ，７ｂ，
７ｃに供給する。また、処理要求制御回路６には、ＯＲ
回路６ａが設けられており、供給された割込み処理要求
信号Ａ，Ｂ，Ｃはいずれも、このＯＲ回路６ａを介し、
割込み処理要求信号（起動トリガ信号）ＤとしてＣＰＵ
７の起動トリガ端子７ｄに供給される。

【００２５】ＣＰＵ７が低消費電力状態にあるときに割
込み処理要求信号Ａ〜Ｃのいずれかが供給されて起動ト
リガ端子７ｄに割込み処理要求信号Ｄが供給されると、
ＣＰＵ７はこの低消費電力状態が解除され、クロックが
供給されてプログラム実行可能な動作状態に移行する。
また、ＣＰＵ７は、このようにして動作状態になったと
きには、割込み処理要求端子７ａ〜７ｃのいずれかから
入力されている割込み処理要求信号を受け付け、その割
込み処理の動作を行なう。

【００２６】ここで、これら割込み処理要求端子７ａ〜
７ｃ及び起動トリガ端子７ｄには、夫々割込み処理の優
先順位が設定されており、それら割込み処理要求端子７
ａ〜７ｃのいずれかに割込み処理要求信号が発生した場
合には、優先順位に従って、ソフトプログラムを介する
ことなく、ＣＰＵ７が持つ割込み処理ルーチンの中でハ
ード的にどの割込み処理を行なえばよいかを判断し（即
ち、割込み処理要求端子７ａ〜７ｃの入力の有無をその
優先順位の順に検出して、割込み処理要求信号が入力さ
れているこれら端子のうちの一番優先順位が高い端子か
ら入力されている割込み処理要求信号の割込み処理を行
なえばよいと判断し）、これに該当する処理ルーチンに
分岐されて順次この割込み処理がなされる。なお、本装
置の場合には、起動トリガ端子７ｄが優先順位が一番高
い。

【００２７】このように、この実施例では、処理要求制
御回路６が複数の割込み要因（電源スイッチ３や入力装
置４、アラーム機能を備えた時計５）から発生する複数
の割込み処理要求信号（割込み処理要求信号Ａ〜Ｃ）
を、ＣＰＵ７の夫々に対応する複数の割込み処理要求端
子（割込み処理要求端子７ａ〜７ｃ）に供給し、また、
これら割込み処理要求信号夫々をＯＲ回路６ａを介して
ＣＰＵ７の起動トリガ端子７ｄに割込み処理要求信号Ｄ
として供給するという構成がとられており、割込み処理
要求信号が入力されている端子を見つけ出すことによ
り、どのような割込み処理を行なったらよいかが判断で
きるのであり、夫々の端子に優先順位がつけられている
ことにより、その順序で端子での入力の有無を判定する
ことにより、必ず割込み処理を特定できるのである。

【００２８】これにより、ＣＰＵ７が低消費電力状態に
あるときには、例えば、電源スイッチ３によって割込み
処理要求信号Ａがアクティブになった場合、割込み優先
順位に従って、まず、起動トリガ端子７ｄに供給される
割込み処理要求信号ＤによってＣＰＵ７は低消費電力状
態が解除され、動作状態に移行する。しかる後、ＣＰＵ
７は、割込み処理要求信号Ａ〜Ｃのどれが供給されてい
るかを、ソフトプログラムによる処理を行なうことな
く、ＣＰＵ７が持つ割込み処理ルーチンの中でハード的
に（即ち、割込み処理要求端子７ａ〜７ｃの優先順位の
順に）判断する。

【００２９】いま、割込み処理要求端子７ｄ，７ａ，７
ｂ，７ｃの順に優先順位が設定されているとすると、上
記のように、ＣＰＵ７が動作状態に移行した後、ＣＰＵ
７は割込み処理要求端子７ａ，７ｂ，７ｃの順に割込み
処理要求信号の有無を判断する。ここでは、割込み処理
要求端子７ａから割込み処理要求信号Ａが供給されたこ
とになるから、まず、割込み処理要求端子７ａに割込み
処理要求信号Ａが有ると判断して、これによる割込み処
理（この例では、本装置のパワーオン処理）が行なわれ
る。

【００３０】このような割込み処理要求信号Ａによる割
込み処理で出力端子７ｅ（図２）からクリア信号が出力
され、電源スイッチ３のＤ−ＦＦ３ｂがクリアされる。
図１での入力装置４，時計５についても同様であり、そ
こから発生された割込み処理要求信号Ｂ，Ｃに対する割
込み処理でクリアがかかる。

【００３１】なお、ＣＰＵ７が動作状態にあって本装置
がパワーオン状態にあるときには、本装置のパワーオフ
処理が行なわれ、ＣＰＵ７は低消費電力状態となる。即
ち、割込み処理要求信号Ａが供給される毎に、本装置の
パワーオン／パワーオフの切換えが行なわれる。

【００３２】次に、図２に示した具体例の割込み処理手
順を図３を用いて説明する。

【００３３】いま、ＣＰＵ７が低消費電力状態にあるも
のとする（ステップ３０１）。このときには、ＣＰＵ７
は優先順位が最も高い起動トリガ端子７ｄを監視してお
り（ステップ３０２）、ここから割込み処理要求信号Ｄ
が供給されないかぎり、ＣＰＵ７は低消費電力状態に保
持される。

【００３４】かかる状態で、例えば、電源スイッチ３に
よる割込み処理要求信号Ａがアクティブになったとする
と、割込み処理要求端子７ａに割込み処理要求信号Ａ
が、また、起動トリガ端子７ｄに割込み処理要求信号Ｄ
が夫々供給されるが、ＣＰＵ７は、これら端子の優先順
位により、まず、起動トリガ端子７ｄから割込み処理要
求信号Ｄを取り込み、低消費電力状態を解除する割込み
処理が行なわれて（ステップ３０３）動作状態に移行す
る（ステップ３０９）。

【００３５】この動作状態では、割込み処理要求端子７
ａから割込み処理要求信号Ａを取り込んで、これに対す
る割込み処理、即ち、ＩＲＱ割込み処理（ステップ３０
７）を行ない、この処理によってこの割込み要因が低消
費電力状態に移行させるものであるか、通常処理状態
（上記の割込み処理要求信号で設定される割込み処理以
外の通常の処理を行なう動作状態）に移行させるもので
あるかを判別する（ステップ３０８）。割込み要因が低
消費電力状態に移行させるものであれば、ＣＰＵ７は低
消費電力状態に移行し（ステップ３０１）、低消費電力
状態に移行させないものであれば、通常処理状態に移行
する（ステップ３０４）。ここでは、低消費電力状態で
電源スイッチ３を要因とする割込み処理要求信号Ａがあ
ったことになるから、ステップ３０４の通常処理状態に
移行する。

【００３６】以上は、ＣＰＵ７が低消費電力状態にある
ときに、割込み処理要求信号Ａが発生した場合である
が、他の割込み処理要求信号Ｂ，Ｃが発生した場合も同
様である。

【００３７】この通常処理状態では、ＣＰＵ７がＲＯＭ
１内のプログラムを実行することによって本装置が所定
の処理動作を行ない、また、端子７ａ〜７ｄからの割込
み処理要求信号（即ち、割込み処理要因）を受け付ける
ことができる状態である（ステップ３０５）。起動トリ
ガ端子７ｄからの割込み要求（ＮＭＩ割込み），割込み
処理要求端子７ａ〜７ｃからの割込み要求（ＩＲＱ割込
み）が発生しない限り、ＣＰＵ７は通常処理状態（ステ
ップ３０４）を維持し続けることになる。

【００３８】なお、この通常処理状態でも、一定時間本
装置への入力操作が行なわれないときには、ＣＰＵ７は
自動的にステップ３０１の低消費電力状態となる。

【００３９】上記の通常処理状態で、割込み処理要求端
子７ａ〜７ｃのいずれかから割込み処理要求信号が入力
され、起動トリガ端子７ｄから割込み処理要求信号Ｄが
入力されてＮＭＩ／ＩＲＱ割込みが発生すると（ステッ
プ３０５）、まず、起動トリガ端子７ｄから割込み処理
要求信号Ｄが取り込まれるＮＭＩ割込み処理が行なわ
れ、この場合、ＣＰＵ７は通常処理状態にあるから、そ
のまま（即ち、低消費電力状態から動作状態に移行する
ための処理を行なうことなく）割込み処理要求端子７ａ
〜７ｃのいずれからかアクティブの割込み処理要求信号
を取り込み、これに対するＩＲＱ割込み処理に移行する
（ステップ３０７）。

【００４０】このとき、取り込まれた割込み処理要求信
号が電源スイッチ３による割込み処理要求信号Ａである
ときには、ステップ３０７，３０８の処理で低消費電力
状態への移行と判定し、本装置をパワーオフ状態とする
とともに、ＣＰＵ７は低消費電力状態に移行する（ステ
ップ３０１）。

【００４１】また、取り込まれる割込み処理要求信号が
入力装置４や時計５による割込み処理要求信号Ｂ，Ｃで
ある場合には、これらに対するＩＲＱ割込み処理を行な
った後（ステップ３０７）、低消費電力状態に移行しな
いと判定して（ステップ３０８）、ステップ３０４に戻
って通常処理状態が続く。

【００４２】以上のように、ＣＰＵ７が低消費電力状態
と動作状態とのいずれの状態にあっても、ソフトプログ
ラムを介することなく、複数の要因による割込み処理要
求に対して割込み処理が行なわれることになる。

【００４３】図４は図１における処理要求制御回路６の
他の具体例を示す構成図であって、６ｂはＡＮＤゲー
ト、６ｃはＤ−ＦＦ、６ｄはＡＮＤゲートであり、図２
に対応する部分には同一符号を付けて重複する説明を省
略する。

【００４４】同図において、ＮＭＩマスクデータＥは、
Ｄ−ＦＦ６ｃにＤ入力として供給される。アドレスデコ
ード信号Ｆとチップセレクト信号Ｇとライト信号Ｈとは
ＡＮＤゲート６ｂで論理積処理され、このＡＮＤゲート
６ｂの出力信号がクロックＣＫとしてＤ−ＦＦ６ｃのＣ
Ｋ端子に供給される。Ｄ−ＦＦ６ｃのＱ出力はＯＲ回路
６ａから出力される割込み要求処理信号ＤとＡＮＤゲー
ト６ｄで論理積処理され、このＡＮＤゲート６ｄを通過
した割込み処理要求信号ＤがＣＰＵ７の起動トリガ端子
７ｄに供給される。

【００４５】そこで、ＣＰＵ７が通常動作状態にあると
き、ＭＮＩマスクデータＥが“Ｌ”となり、アドレスデ
コード信号Ｆとチップセレクト信号Ｇとライト信号Ｈが
ともに“Ｈ”となると、ＡＮＤゲート６ｂの出力が
“Ｌ”から“Ｈ”に反転し、その立上りエッジでＤ−Ｆ
Ｆ６ｃが“Ｌ”のＤ入力をラッチしてそのＱ出力を
“Ｌ”にし、ＡＮＤゲート６ｄをオフにする。これによ
り、ＯＲ回路６ａからの割込み処理要求信号Ｄがマスク
され、ＯＲ回路６ａから出力される割込み処理要求信号
Ｄは無効されてＣＰＵ７の起動トリガ端子７ｄに供給さ
れない。

【００４６】この割込み処理要求信号Ｄをマスクするタ
イミングは、ＣＰＵ７が低消費電力状態から通常動作状
態になった直後とするのが適切である。これにより、Ｃ
ＰＵ７は、通常動作状態となると、割込み処理要求信号
Ａ〜Ｃのいずれがアクティブになっても、起動トリガ端
子７ｄに割込み処理要求信号Ｄが供給されることはな
く、割込み処理要求端子７ａ〜７ｃのいずれかから割込
み処理要求信号を受け付けるのみである。

【００４７】一方、ＣＰＵ７が低消費電力状態にあると
きには、ＡＮＤゲート６ｄによるＯＲ回路６ａの出力の
マスクは解除され、起動トリガ端子７ｄに割込み処理要
求信号Ｄが供給され得るようになる。このマスクを解除
するタイミングは、ＣＰＵ７が動作状態から低消費電力
状態になる直前とするのが適切である。

【００４８】このマスクを解除するために、ＮＭＩマス
クデータＥは“Ｈ”に保たれ、アドレスデコード信号Ｆ
とチップセレクト信号Ｇとライト信号ＨによるＡＮＤゲ
ート６ｂの出力の立上りエッジでＤ−ＦＦ６ｃのＱ出力
が“Ｈ”にされる。これにより、割込み処理要求信号Ａ
〜Ｃのいずれかがアクティブになると、ＯＲ回路６ａで
生成される割込み処理要求信号ＤはＡＮＤゲート６ｄを
介して起動トリガ端子７ｄに供給されることになり、Ｃ
ＰＵ７は低消費電力状態から動作状態に移行できる。

【００４９】次に、図５により、図４に示した具体例の
割込み処理手順について説明する。

【００５０】ＣＰＵ７が低消費電力状態にあるときには
（ステップ５０１）、上記のように、Ｄ−ＦＦ６ｃのＱ
出力は“Ｈ”であり、マスク解除されていて、ＯＲ回路
６ａで生成される割込み処理要求信号ＤがＣＰＵ７の起
動トリガ端子７ｄに供給可能となっている。従って、こ
のときには、図２に示した具体例での動作（図３のステ
ップ３０２）と同様に、起動トリガ端子７ｄの監視が行
なわれて、割込み処理要求信号Ｄが供給されるまでは、
ＣＰＵ７は低消費電力状態のままにある（ステップ５０
２）。

【００５１】そこで、例えば、電源スイッチ３により割
込み処理要求信号Ａが発生し、起動トリガ端子７ｄに割
込み処理要求信号Ｄが供給されると、ＣＰＵ７は低消費
電力状態が解除されて動作状態に移行する（ステップ５
０３）。このＣＰＵ７の動作状態への移行直後、ＮＭＩ
マスクデータＥが“Ｌ”に保たれ、ＡＮＤゲート６ｂの
出力が“Ｌ”から“Ｈ”に反転されてＤ−ＦＦ６ｃのＱ
出力が“Ｌ”となり、ＯＲ回路６ａで生成される割込み
処理要求信号Ｄがマスクされる（ステップ５０４）。

【００５２】そして、ＣＰＵ７は割込み処理要求端子７
ａに供給されている割込み処理要求信号Ａを取り込んで
ＩＲＱ割込み処理（ステップ５０７）を行ない、割込み
要因が低消費電力状態に移行するものであるか、通常処
理状態に移行するものであるかを判別する（ステップ５
０８）。割込み要因が低消費電力状態に移行するもので
あれば、低消費電力状態に移行し（ステップ５０１）、
低消費電力状態に移行しないものであれば、通常処理状
態に移行する（ステップ５０５）。

【００５３】ＣＰＵ７が通常処理状態にあるときに（ス
テップ５０５）、割込み処理要求端子７ａ〜７ｃのいず
れからも割込み処理要求信号が入力されないで、ＩＲＱ
割込みが発生しないと、ＣＰＵ７は通常処理状態のまま
である。

【００５４】このようにＣＰＵ７が通常処理状態にある
ときに、割込み処理要求端子７ａ〜７ｃのいずれからか
割込み処理要求信号が入力されてＩＲＱ割込み要求があ
ると（ステップ５０６）、ＩＲＱ割込み処理が行なわれ
る（ステップ５０７）。

【００５５】そして、割込み要因が電源スイッチ３の操
作によるＣＰＵ７を低消費電力状態に移行させるもので
場合には（ステップ５０８）、ＮＭＩマスクデータＥを
“Ｈ”にしてＡＮＤゲート６ｂの出力によりＤ−ＦＦ６
ｃのＱ出力を“Ｈ”とすることにより、ＯＲ回路６ａで
生成される割込み処理要求信号Ｄのマスク（即ち、ＮＭ
Ｉ割込みマスク）を解除し（ステップ５０９）、しかる
後、ＣＰＵ７を低消費電力状態にする（ステップ５０
１）。これにより、ＣＰＵ７を低消費電力状態にする直
前に、割込み処理要求信号Ｄのマスクを解除することが
できる。

【００５６】以上説明したように、この実施例では、処
理要求制御回路６を図２及び図３で説明した具体例とす
ることにより、割込み処理要求信号がアクティブになっ
たとき、複数の割込み処理要求信号のうちのどれがアク
ティブになったかの判断を、ソフト処理を介することな
く、夫々の割込み処理要求信号に対する割込み処理要求
端子の優先順位に応じ、ＣＰＵが持つ割込み要求処理ル
ーチンでハード的に行なうことができるため、ソフトに
よる処理のスループットの向上を図ることができる。

【００５７】また、この実施例では、処理要求制御回路
６に図４及び図５で説明したように割込み処理要求信号
Ｄのマスク機能を持たせることにより、ＣＰＵ７が動作
状態になると、起動トリガ端子７ｄに割込み処理要求信
号Ｄが入力されないようにマスクすることができるため
に、ＣＰＵ７が動作状態にあるときには、図３で設けら
れているステップ３０６のＮＭＩ割込み処理を行なう必
要がなくなり、図２に示した処理要求制御回路６を用い
た場合よりも、さらに、ソフトによる処理のスループッ
トの向上を図ることができる。

【００５８】なお、以上説明した実施例では、割込み処
理要求信号を３種類とし、従って、ＣＰＵ７での割込み
処理要求端子を３個としたが、本発明はこれに限るもの
ではなく、任意の複数の割込み処理要求信号に対応でき
ることはいうまでもない。

【００５９】また、図３及び図５でのＣＰＵ７の低消費
電力状態の維持及び通常処理状態の維持について、割込
み処理要求信号Ｄによる割込み（ＮＭＩ割込み）、割込
み処理要求信号Ａ〜Ｃによる割込み（ＩＲＱ割込み）が
発生しない限り、と説明しているが、本発明はこれに限
定したものではなく、他の要求信号によっても実現でき
るものである。

【００６０】

【発明の効果】以上説明したように、本発明によれば、
複数の処理要求信号によるＣＰＵの低消費電力状態の解
除から、複数の処理要求信号のどの要求による処理を行
なえばよいのかの判断までを、ソフト処理を介すること
なく、複数の処理要求端子の優先順位に応じ、ＣＰＵが
持つ要求処理ルーチンでハード的に処理できるため、ソ
フトによる処理のスループットの向上を図ることができ
る。

【図面の簡単な説明】

【図１】本発明によるＣＰＵの動作状態制御方式の一実
施例を適用した携帯型小型情報端末装置を示すブロック
図である。

【図２】図１における処理要求制御回路の一具体例を示
す構成図である。

【図３】図２に示した具体例の割込み処理手順を示すフ
ローチャートである。

【図４】図１における処理要求制御回路の他の具体例を
示す構成図である。

【図５】図４に示した具体例の割込み処理手順を示すフ
ローチャートである。

【符号の説明】

３電源スイッチ４入力装置５アラーム機能付きの時計６処理要求制御回路６ａＯＲ回路６ｂＡＮＤゲート６ｃＤ型フリップフロップ６ｄＡＮＤゲート７ＣＰＵ７ａ〜７ｃ割込み要求処理端子７ｄ起動トリガ端子Ａ〜Ｄ割込み要求処理信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者松宮聰茨城県日立市東多賀町１丁目１番１号株式会社日立製作所電化機器事業部内 (72)発明者奥浜正支茨城県日立市東多賀町１丁目１番１号株式会社日立製作所電化機器事業部内 (72)発明者鈴木哲也神奈川県横浜市戸塚区吉田町292番地株式会社日立画像情報システム内

Claims

【特許請求の範囲】

【請求項１】少なくともプログラムの実行が不能な低
消費電力状態と動作状態との間の移行を可能とするＣＰ
Ｕの動作状態制御方式において、該ＣＰＵに、複数の異なる要因で発生する処理要求信号
毎に処理要求端子が設け、かつ動作状態にあるか低消費
電力状態にあるかにかかわらず、起動トリガ信号を受付
け可能であり、該起動トリガ信号により該ＣＰＵを低消
費電力状態から動作状態に移行させることができる起動
トリガ端子を設け、該処理要求信号の少なくともいずれか１つがアクティブ
になったとき、該処理要求信号を該ＣＰＵの対応する処
理要求端子に供給するとともに、該起動トリガ信号を発
生して該ＣＰＵの該起動トリガ端子に供給する処理要求
回路を設け、該ＣＰＵは、該起動トリガ信号による処理を該ＣＰＵが
低消費電力状態にあるか、動作状態にあるかに応じて行
ない、しかる後、該処理要求端子のいずれかに供給され
る該処理要求信号の処理を、該処理要求端子の優先順位
に応じて、行なうことを特徴とするＣＰＵの動作状態制
御方式。
【請求項２】請求項１において、前記起動トリガ信号を前記処理要求信号の論理和処理で
もって生成することを特徴とするＣＰＵの動作状態制御
方式。
【請求項３】請求項１または２において、前記起動トリガ信号をマスクするマスク手段を設け、該マスク手段が、前記ＣＰＵの低消費電力状態時、前記
起動トリガ信号のマスクを解除し、前記ＣＰＵの動作状
態時、前記起動トリガ信号をマスクすることにより、前記ＣＰＵが低消費電力状態にあるときには、アクティ
ブの前記処理要求信号の対応する前記処理要求端子への
入力と、前記起動トリガ信号の前記起動トリガ端子への
入力とが行なわれて、前記ＣＰＵの低消費電力状態から
動作状態への移行を行ない、しかる後、複数の処理要求
信号のどの処理要求信号がアクティブになったかの判断
を、前記複数の処理要求端子の優先順位に応じて行な
い、前記ＣＰＵが動作状態にあるときには、前記複数の処理
要求信号を夫々に対応する前記処理要求端子に入力する
のみであって、前記複数の処理要求信号のうちのアクテ
ィブとなっている処理要求信号に対する処理だけを行な
うことを特徴とするＣＰＵの動作状態制御方式。