JP4598024B2 - 帯域阻止フィルタ - Google Patents

Description

本発明は、マイクロ波帯あるいはミリ波帯で用いられる帯域阻止フィルタに関する。

従来、マイクロ波やミリ波といった高周波帯において用いられる帯域阻止フィルタの多くは、入力端子と出力端子との間をつなぐ主線路の近傍に共振器を配置し、共振器を主線路と所定の結合度で結合させることで構成される。多段の帯域阻止フィルタの場合には、阻止帯域の中心周波数における１／４波長あるいは３／４波長といった間隔で共振器を主線路の傍に配置しつつ、個別に主線路と結合させる。

主線路と共振器を結合させる方法としては、主に、伝送線路等で両者を直に物理的に接続する方法、および電磁界結合を利用する方法の２通りがある。基本的に、前者の方法は、大きな結合度を得やすく、後者の方法は、小さな結合度を得るのに適している。一方、主線路と共振器との間の結合度の大きさは、帯域阻止フィルタの阻止帯域幅と対応しており、帯域幅の広いフィルタでは大きな結合度が必要となり、帯域幅の狭いフィルタでは小さな結合度が必要となる。

このため、比帯域幅が５０％未満であるような、帯域幅の狭い帯域阻止フィルタでは、主線路と共振器との間の結合に電磁界結合を利用することが多い。そして、この場合、その結合度の大きさは、主線路と共振器との距離などで調整され、帯域幅が狭いほど両者の隔たりを大きくすることになる。

ところで、主線路と共振器との間の結合を電磁界結合から得る場合には、その結合が弱い、すなわち疎結合であるということは、共振器の為す電磁界は、その一部分しか主線路に拘束されない状態であると考えられる。換言すれば、共振器は、主線路以外の隣接する回路に結合しやすい状態にある。

したがって、主線路と共振器との間の結合手段に電磁界結合を用いた帯域幅の狭い多段の帯域阻止フィルタでは、共振器と共振器との間隔を狭くすると、共振器同士で不要な結合を起こしやすくなる。隣接する共振器同士が不要結合を起こすと、共振周波数が変化したり、入力端子から共振器へと入射した阻止帯域の波の電力の一部が隣の共振器へと漏洩したりすることになる。この漏洩電力の一部は、出力端子へと導かれ、結果として、中心周波数近傍の周波数での減衰量を劣化させる。

図３８は、電磁界結合を用いた従来の帯域阻止フィルタの模式図であり、図３９は、従来の帯域阻止フィルタの周波数特性の変化を示した図である。上述したような減衰量を劣化させる問題の対策としては、フィルタ内での共振器の配置を工夫する、あるいは、共振器の間隔を１／４波長から３／４波長間隔に広げる、あるいは、共振器と共振器との間に結合抑止のための構造物を配置する等の方法が従来から考えられている（例えば、特許文献１参照）。

特開平９−２３２８０４号公報

しかしながら、従来技術には次のような課題がある。従来の帯域阻止フィルタでは、阻止帯域幅が狭い場合に、主線路と共振器との間の結合度を電磁界結合により確保している。このため、帯域幅が狭くなるほど電磁界結合が弱くなることから、隣接する共振器間で不要結合を起こしやすく、この不要結合により阻止帯域における減衰特性が劣化する。そして、こういった特性劣化を避けるために、回路が大型化する、あるいは、構造が複雑化する、あるいは、コストアップを招く、あるいは、特性ばらつきにより歩留まりが低下するという問題があった。

また、マイクロストリップ線路やトリプレート線路といった平面回路形線路でフィルタを構成する場合においては、使用する誘電体基板（複数の誘電体層が積層された積層誘電体）の厚さを厚くすると、電流の集中緩和と線路ボリュームの増加から低損失化が見込める。しかしながら、その反面、上述のような不要結合が顕著となる傾向がある。このため、従来の帯域阻止フィルタでは、低挿入損失と高減衰量を両立させることが容易でないという問題があった。この問題は、周波数が高く、波長が短くなるほど顕著となる。

本発明は上述のような課題を解決するためになされたもので、電気性能に優れた阻止帯域幅の狭い帯域阻止フィルタを、コンパクトかつ簡素な構造で実現することを目的とする。

さらには、上述のように電気性能に優れるだけでなく、特性ばらつきが少なく、製造歩留まりのよい帯域阻止フィルタを実現することを目的とする。

本発明に係る帯域阻止フィルタは、複数の誘電体層を積層した積層誘電体の少なくとも一方の主面に地導体が設けられ、複数の誘電体層の間、もしくは前記複数の誘電体層の間および地導体が設けられていない主面にストリップ状の信号導体を設けた多層構造を有する帯域阻止フィルタであって、ストリップ状の信号導体は、入力端子および出力端子を備え、前記複数の誘電体層の少なくとも１つの誘電体層上に設けられた主線路の信号導体と、略１／４波長の長さを有し、少なくとも１つの誘電体層を介して主線路の信号導体と幅広面を対向させ、かつ、略平行に配列され、それぞれが主線路の信号導体と電磁界結合された複数の共振器用の信号導体とを含み、複数の共振器用の信号導体のそれぞれは、一端が開放端であり、他端が第１の接続導体を介して主線路の信号導体と電気的に接続されて結合線路形共振回路を構成し、結合線路形共振回路のそれぞれが縦続接続された構成を有するものである。

また、本発明に係る帯域阻止フィルタは、複数の誘電体層を積層した積層誘電体の少なくとも一方の主面に地導体が設けられ、複数の誘電体層の間、もしくは複数の誘電体層の間および地導体が設けられていない主面上にストリップ状の信号導体を設けた多層構造を有する帯域阻止フィルタであって、ストリップ状の信号導体は、入力端子および出力端子を備え、複数の誘電体層の少なくとも１つの誘電体層上に設けられた主線路の信号導体と、主線路の信号導体と同一の誘電体層上で、主線路の信号導体の長手方向の一部分に設けられ、一端が主線路の信号導体の一部分と接続され、一端以外の周囲が主線路の信号導体との間で第１間隙を有するように、主線路の信号導体の長手方向に延在する第１導体と、少なくとも１つの誘電体層を介して主線路の信号導体と幅広面を対向させ、かつ、略平行に配置されて主線路の信号導体と電磁界結合され、第１導体の他端と第１共振器内接続導体を介して一端が接続された第２導体と、主線路の信号導体と同一の誘電体層上で、主線路の信号導体の長手方向の他の一部分に設けられ、主線路の信号導体との間で周囲が第２間隙を有して直流的に絶縁された状態で配置され、第２導体における他端と第２共振器内接続導体を介して一端が接続され、かつ、第１導体における一端から他端へと第１導体が延在する長手方向と同一方向に、第２共振器内接続導体が接続された一端から他端へと延在する第３導体との３つの導体から一組が構成され、主線路の信号導体の長手方向に対する第１導体、第２導体、および第３導体のそれぞれの長手方向の長さの和が略１／４波長となる複数組の共振器用の信号導体とを含み、複数組の共振器用の信号導体のそれぞれは、第３導体の他端が開放端であり、第３導体の一端が第２共振器内接続導体、第２導体、第１共振器内接続導体、および第１導体を介して主線路の信号導体と電気的に接続されて結合線路形共振回路を構成し、結合線路形共振回路のそれぞれが縦続接続された構成を有するものである。

本発明によれば、複数の誘電体層の間にストリップ状の信号導体を設けた多層構造を有する帯域阻止フィルタを構成する際に、接続導体を介して共振器と主線路とを電気的に接続して、結合係数の大きな結合線路形共振回路を構成し、複数の共振器間での不要な電磁界結合を少なくすることにより、電気性能に優れた阻止帯域幅の狭い帯域阻止フィルタを、コンパクトかつ簡素な構造で実現することができる。

以下、本発明の帯域阻止フィルタの好適な実施の形態につき図面を用いて説明する。
本発明の帯域阻止フィルタは、阻止帯域幅の狭い帯域阻止フィルタを、コンパクトかつ簡素な構造で実現することができる一方で、厚い誘電体基板で構成された平面回路形帯域阻止フィルタにおいては、挿入損失と減衰量の双方に優れた特性を実現するものである。

以下の実施の形態においては、主線路の信号導体および共振器用の信号導体としてストリップ線路を用いた場合を中心に説明する。さらに、多段の帯域阻止フィルタとして、３つの共振器用の信号導体を有する３段フィルタを一例として説明する。

実施の形態１．
図１は、本発明の実施の形態１における帯域阻止フィルタの展開構造図である。図２は、本発明の実施の形態１における帯域阻止フィルタの図１のＡ−Ａ'断面図である。また、図３は、本発明の実施の形態１における帯域阻止フィルタの図１のＢ−Ｂ’断面図である。

本実施の形態１における帯域阻止フィルタは、複数の誘電体層１ａ〜１ｈ、地導体２ａ、２ｂ、入力端子ＩＮおよび出力端子ＯＵＴを有する主線路のストリップ導体３、共振器のストリップ導体１１、２１、３１、ビア１２ａ、１２ｂ、２２ａ〜２２ｃ、３２ａ、３２ｂ、およびランド１３、２３ａ、２３ｂ、３３を備えている。

本実施の形態１のフィルタは、複数の誘電体層１ａ〜１ｈを積層して構成された、すなわち、多層基板で構成されたフィルタであり、地導体２ａ、２ｂの間にストリップ導体を配置してなるトリプレート線路形のフィルタである。３つの共振器のストリップ導体１１、２１、３１は、入出力線路のストリップ導体を含む主線路のストリップ導体３とは異なる誘電体層に配置されている。

また、３つの共振器のストリップ導体１１、２１、３１は、その長手寸法が、阻止帯域の中心周波数における略１／４波長となっていて、その一方の端部は、それぞれ開放端１１ｚ、２１ｚ、３１ｚとなっている（図２参照）。さらに、３つの共振器のうちの１段目の共振器のストリップ導体１１は、開放端１１ｚと反対側の端部付近でビア１２ａ、１２ｂおよびランド１３を介して主線路のストリップ導体３へと電気的に接続されている。ここで、ビア１２ａ、１２ｂおよびランド１３は、主線路のストリップ導体３と共振器のストリップ導体１１とを接続する第１の接続導体１４ａを構成している。

同様に、２段目の共振器のストリップ導体２１は、開放端２１ｚと反対側の端部付近でビア２２ａ〜２２ｃおよびランド２３ａ、２３ｂを介して主線路のストリップ導体３へと電気的に接続されている。ここで、ビア２２ａ〜２２ｃおよびランド２３ａ、２３ｂは、主線路のストリップ導体３と共振器のストリップ導体２１とをつなぐ第１の接続導体２４ａを構成している。

さらに、３段目の共振器のストリップ導体３１は、開放端３１ｚと反対側の端部付近でビア３２ａ、３２ｂ、およびランド３３を介して主線路のストリップ導体３へと電気的に接続されている。ここで、ビア３２ａ、３２ｂ、およびランド３３は、主線路のストリップ導体３と共振器のストリップ導体３１とをつなぐ第１の接続導体３４ａを構成している。

また、共振器のストリップ導体１１、２１、３１のそれぞれと、主線路のストリップ導体３とは、図３に示すように、ほぼ重なりあうようにアライメントされ、両者は、ブロードサイドで蜜に結合する結合線路構造を構成している。３つの共振器のストリップ導体１１、２１、３１と主線路のストリップ導体３との間で構成される３つの結合線路の結合係数は、所定の反射特性および通過特性が得られるように、それぞれ、所定の値が選ばれている。このように、図１〜図３に示した本実施の形態１におけるフィルタは、３つの共振器を有する３段フィルタである。

次に動作について説明する。
本実施の形態１における３段フィルタは、中心周波数で略１／４波長の共振器のストリップ導体１１、２１、３１のそれぞれの一端を主線路のストリップ導体３へと直接接続し、それぞれの他端を開放端１１ｚ、２１ｚ、３１ｚとしている。さらに、それに加えて、前述のように、共振器のストリップ導体１１、２１、３１のそれぞれと主線路のストリップ導体３との間で結合線路を構成している。従って、この３段フィルタの等価回路は、図４のようになる。

図４は、本発明の実施の形態１における３段フィルタの等価回路である。図４において、Ｚｅ１〜Ｚｅ３は、結合線路の偶モードインピーダンスであり、Ｚｏ１〜Ｚｏ３は、結合線路の奇モードインピーダンスである。また、Ｃ１〜Ｃ３は、結合線路の結合係数であり、Ｚｃ１〜Ｚｃ３は、結合線路インピーダンス（偶奇両モードのインピーダンスの相乗平均値に相当）である。結合線路の電気長θは、中心周波数で９０度となる。

図５は、本発明の実施の形態１における各段のフィルタの等価性を示した図である。図４における３つのセクションのそれぞれは、図５に示すように、先端開放スタブと伝送線路との組み合わせと一対一の関係を有している。ここで、ＺｉおよびＺｉ、ｉ＋１は、特性インピーダンスである。そして、両回路の回路パラメータは、次式で関係付けられる。

さらに、図６は、本発明の実施の形態１における３段フィルタの別の等価回路である。図５に示した等価性を用いれば、図４における３段フィルタの等価回路は、この図６のように変換されることは容易に理解される。図６の回路は、複数の先端開放スタブを、阻止帯域の中心周波数にて１／４波長間隔で主線路に接続したものである。そして、回路を構成する伝送線路の特性インピーダンスを適切に選ぶことで、この図６に示した回路が、帯域阻止フィルタとして動作することは広く知られている。

上述の段落番号００２７で示した数式で関連付けられた図４の回路と図６の回路は、ほぼ同一の周波数特性をもつ。図７は、本発明の実施の形態１における図４の回路から計算された帯域阻止フィルタの反射特性ならびに通過特性を示した図である。図７に示すように、本実施の形態１のフィルタは、帯域阻止フィルタとして動作をする（G.Matthaei et.al, "Microwave Filters, Impedance−matching networks, and Coupling structures", 1980, Artech House参照（以下の説明では、この引用文献を非特許文献１と称す））。

一方、図８は、特許文献１の構成を有するフィルタの等価回路を示す図である。先の特許文献１に記されたような、１／４波長共振器を主線路の近傍に配置して主線路と電磁界結合させる形式のフィルタの構成要素は、この図８（ａ）に示した等価回路で表される。図５に示した関係と同様に、図８（ａ）の回路も、先端開放スタブと伝送線路とを組み合わせた図８（ｂ）の回路と一対一の関係を有する。図８の２つの回路の関係は、次式で表される。

ところで、図６の回路の先端開放スタブの特性インピーダンスＺｉの値の大きさは、阻止帯域幅に反比例する。したがって、阻止帯域幅が大きい（広い）と、特性インピーダンスは小さく（低く）なる。具体的には、本発明で前提としている阻止帯域幅５０％未満の帯域阻止フィルタの場合、先端開放スタブの特性インピーダンスは、数百オームと大きな値となりすぎ、通常の伝送線路では物理的に実現することは困難である。

そこで、図５あるいは図８に示した等価的回路変換を行うと、物理的に実現可能な回路となる。すなわち、図６の回路は、阻止帯域幅の狭い帯域阻止フィルタの設計の過程で用いられるあくまで机上の回路である。なお、図６の回路の回路パラメータは、上記非特許文献１等に明らかにされており、通過帯域におけるリップルレベルと阻止帯域幅、段数を与えると直ちに求められる。

図９は、本発明の実施の形態１における３種類の等価回路の説明図である。図５と図８に示された３種類の回路における、主線路と共振器との間の結合度を確保するための結合手段は、この図９に示すように、各回路で異なっている。本実施の形態１のフィルタの結合手段は、直接的回路結合（共振器と主線路とが物理的に直かに接続されることで得られる結合）と、共振器と主線路との間の電磁界結合との両者の兼ね合いで定まる。

なお、基本的に、直接的回路結合の強さは、共振器を構成する伝送線路の特性インピーダンスに対して反比例的に変化をし、電磁界結合の強さは、いうまでもなく、共振器と主線路との間で構成される結合線路の結合係数の大きさに対応する。

図１０は、本発明の実施の形態１のフィルタにおける電磁界結合の作用を説明する図である。入力端子から共振器へと入力された電力は、共振周波数では、共振器が共振するため、その電力のほとんどすべてが入力端子へと反射される。このため、出力端子へは、電力はほとんど伝達されない。これが図１０（ａ）の状態である。

一方、共振周波数以外の周波数では、共振器は、共振器へと入ってきた電力を入力側へと完全に反射せず、図１０（ｂ）のように、２つの伝達経路が考えられる。すなわち、（１）回路的に伝送線路を通って出力側へと電力が伝わることに加え、さらに、（２）共振器に入ってきた電力の一部が電磁界結合により出力端子側へと伝達される。

したがって、共振器から出力端子側へと伝わる電力量は、共振周波数では０、それ以外の周波数では共振周波数から周波数が離れるにしたがい徐々に増大する傾向となる。そして、後者におけるその増加の度合いは、結合線路の結合係数に応じたものとなり、結合線路の結合係数が大きいほど、出力端子側へと伝達される電力量が増加する。

共振周波数近傍の周波数帯で出力端子側へと伝わる電力量が少ないほど、共振器と主線路との結合度は大きいと考えられることから、本実施の形態１のフィルタの共振器と主線路との間では、直接的回路結合を電磁界結合が弱める形で作用し、直接的回路結合の強さと電磁界結合の強さとの差で結合度が定まる。

一般に、フィルタの阻止帯域幅が狭くなるほど必要な結合度は小さくなるから、本実施の形態１のフィルタの場合、結合線路における電磁界結合が強くなるほど、阻止帯域幅が狭くなる。

図１１は、本発明の実施の形態１のフィルタにおける阻止帯域幅と結合線路結合係数の関係を示した図である。このように、本実施の形態１のフィルタは、特許文献１に記載の従来フィルタをはじめとする、主線路の近傍に共振器を配置して主線路と電磁界結合させることで所要の結合度を得るフィルタとは、共振器における電磁界結合の強弱と阻止帯域幅との関係が異なる。

ところで、図４のような等価回路を有する帯域阻止フィルタは、共振器と主線路との間で大きな結合度を得やすい直接的回路結合を有していること、また、結合係数の大きい結合線路の実現が容易でないことの２点の理由から、従来、比帯域幅が５０％を超えるような阻止帯域幅の広いフィルタに用いられることはあっても、阻止帯域幅の狭いフィルタに用いられることは皆無であった。

しかし、近年、多層基板の技術の発達により、薄い誘電体層をはさんで、ストリップ導体の幅広面を対向させる形で構成するブロードサイド形の結合線路を容易に実現できるようになった。本実施の形態１のフィルタは、進歩の著しい近年の製造技術を利用しつつ、図４の回路の持つ性質に着目し、かつ、これを積極的に活用しようというものである。すなわち、結合係数の大きい結合線路を用いて、阻止帯域幅の狭い帯域阻止フィルタを実現するものである。これにより、従来の阻止帯域幅の狭い帯域阻止フィルタにはない、格別の効果を得ることができる。

以上のように、実施の形態１によれば、共振器と主線路との間で構成される結合線路の結合係数が大きく、共振器の電磁界が主線路と蜜に結合する帯域阻止フィルタが得られる。このため、フィルタ内で共振器を近接配置した場合にも、隣接する共振器間での不要な電磁界結合が少なく、不要結合により生じる阻止帯域での減衰量の劣化が小さい。すなわち、比帯域幅が５０％未満となるような阻止帯域幅の狭い帯域阻止フィルタをコンパクトに実現できるという効果がある。

さらに、従来のフィルタに見られるような、共振器間に結合抑止のための構造物を配置するなどの対策が不要となり、構造が簡素化され、製造コストの削減、および歩留まりの向上が見込めるという効果がある。

さらには、共振器間の不要結合が少ないことから、トリプレート線路構造、あるいは、マイクロストリップ線路構造において、厚い誘電体基板（複数の誘電体層が積層されて成る積層誘電体）で回路を構成することが可能となり、厚い誘電体基板によりもたらされる低損失性と、不要結合の少なさからもたらされる大きな減衰量（阻止帯域での良好な減衰特性）の両立が実現できるという効果がある。厚い誘電体基板を使用できるということは、線路のボリュームの増大と信号導体上を分布する電流の集中の緩和により、低損失なフィルタを実現できるという効果ももたらす。

そのほか、本発明のフィルタは共振器の信号導体が地導体と物理的に接続されないため、共振器の信号導体と地導体とをつなぐ短絡手段が不要である。厚手の誘電体基板を用いてフィルタを構成すると信号導体と地導体との隔たりが大きくなることから、共振器が短絡手段を必要とする場合、短絡手段の物理長が長くなる。多層基板等を使ってフィルタを構成し、共振器に何層にもわたる短絡手段を用いていると、積層ずれや層厚さ誤差等により特性変動が大きくなり、歩留まりが低下する難点がある。したがって、短絡手段を持たない本フィルタは、厚手の誘電体基板を使用していても特性変動が少なく、歩留まりのよいフィルタを得られる効果がある。

参考までに、本実施の形態１におけるフィルタの周波数特性の一例について説明する。図１２は、電磁界解析ソフトで計算した本実施の形態１のフィルタの周波数特性の一例を示す図である。より具体的には、使用周波数帯域で地導体間隔が１／４波長程度のトリプレート線路構造で構成したときの特性を示したものである。先の図３９に示したような減衰量の低下が少なく、良好な周波数特性が得られている。

また、上記のような共振器間の不要結合は、周波数が高くなり波長が短くなるほど顕著となる傾向がある。したがって、本実施の形態１のフィルタは、高い周波数帯域においても良好な特性を得られやすいという効果も有する。

なお、本実施の形態１のフィルタにおいては、トリプレート線路構造を前提に説明しているが、線路構造を限定するものではなく、マイクロストリップ線路やその他の線路構造でも、基本的に同様な効果が得られることはいうまでもない。ストリップ状の信号導体と、ひとつあるいは複数の地導体とが対となって構成される線路構造であればよい。また、複数の誘電体層を積層した積層誘電体の一方の主面にのみ地導体が設けられている場合には、地導体が設けられていない主面上にストリップ状の信号導体を設けることも可能である。

実施の形態２．
図１３は、本発明の実施の形態２における帯域阻止フィルタの展開構造図である。図１４は、本発明の実施の形態２における帯域阻止フィルタの図１３のＡ−Ａ'断面図である。また、図１５は、本発明の実施の形態２における帯域阻止フィルタの図１３のＢ−Ｂ’断面図である。

本実施の形態２における帯域阻止フィルタは、複数の誘電体層１ａ〜１ｈ、地導体２ａ、２ｂ、入力端子ＩＮおよび出力端子ＯＵＴを有する主線路のストリップ導体３、１対で構成される３つの共振器のストリップ導体１１ａと１１ｂ、２１ａと２１ｂ、３１ａと３１ｂ、ビア１２ａ、１２ｂ、２２ａ〜２２ｄ、３２ａ、３２ｂ、およびランド２３ａ、２３ｂを備えている。基本的な構造は、先の実施の形態１に示した図１の帯域阻止フィルタと同様で、共振回路を３つ含む３段の帯域阻止フィルタである。

先の実施の形態１における帯域阻止フィルタは、共振器のストリップ導体１１、２１、３１をそれぞれ１つの誘電体層上に設けていた。これに対して、本実施の形態２における帯域阻止フィルタは、１対で構成される共振器のストリップ導体１１ａと１１ｂ、２１ａと２１ｂ、３１ａと３１ｂを２つの誘電体層（すなわち、主線路のストリップ導体３の上方の層と下方の層）にそれぞれ配置しているところが実施の形態１とは異なっている。

各共振器において、１対の共振器のストリップ導体の端部をビアにより主線路のストリップ導体３と電気的に接続している。例えば、ストリップ導体１１ａ、１１ｂは、ビア１２ａ、１２ｂを介して主線路のストリップ導体３と電気的に接続している。

また、各共振器において１対の共振器のストリップ導体１１ａと１１ｂ（２１ａと２１ｂ、３１ａと３１ｂ）は、同一形状としており、本実施の形態２のフィルタは、主線路のストリップ導体３に関して上下で対称の構造となっている。

本実施の形態２の帯域阻止フィルタの動作ならびに効果は、先の実施の形態１に記載の帯域阻止フィルタと同様である。しかしながら、本実施の形態２の場合、各共振器において共振器のストリップ導体が１対（２枚）となっているため、共振器と主線路との間の直接的回路結合が先の実施の形態１のフィルタに比べて強い。

このため、先の実施の形態１のフィルタと同一の周波数特性を確保する場合には、共振器と主線路との間で構成する結合線路の所要の結合係数が、先の実施の形態１のフィルタにおける結合線路のそれよりも大きくなる。このため、主線路と共振器との間の電磁界結合をさらに強くすることができ、隣接する共振器間の不要結合がさらに低減され、共振器と共振器との間隔を小さくしても阻止帯域での大きな減衰量を得られやすい。

また、共振器のストリップ導体の面積が増加するため、電流の集中が緩和され、導体損が減少する。さらには、本実施の形態２のフィルタは、主線路のストリップ導体３に関して上下対称の構造となっており、このため、平行平板モード等の不要電磁界モードへの結合が原理的に発生せず、トリプレート線路形の帯域阻止フィルタとして良好な周波数特性を得られるという効果がある。

以上のように、実施の形態２によれば、先の実施の形態１により得られる効果のほか、各共振器において共振器の信号導体が主線路の信号導体の上方と下方にそれぞれ配置されており、双方とも端部で主線路の信号導体の端部に接続導体で物理的に接続されている。このため、主線路と共振器との間の直接的回路結合が大きいことから、結合線路の結合係数を大きくすることができる。このため、隣接する共振器間の不要結合がさらに低減されることとなり、共振器と共振器の間隔を小さくすることができ、フィルタを小形化できるという効果がある。言い換えれば、より大きな減衰量を得ることができるという効果がある。

さらに、共振器のストリップ導体の面積が増加するため、電流の集中が緩和され、導体損が減ずるという効果がある。

さらに、主線路の信号導体に関して上下対称の構造となっているため、平行平板モード等の不要電磁界モードへの結合が原理的に発生せず、トリプレート線路形の帯域阻止フィルタとして良好な周波数特性を得られるという効果がある。

実施の形態３．
図１６は、本発明の実施の形態３における帯域阻止フィルタの展開構造図である。図１７は、本発明の実施の形態３における帯域阻止フィルタの図１６のＡ−Ａ'断面図である。また、図１８は、本発明の実施の形態３における帯域阻止フィルタの図１６のＢ−Ｂ’断面図である。

本実施の形態３における帯域阻止フィルタは、複数の誘電体層１ａ〜１ｈ、地導体２ａ、２ｂ、入力端子ＩＮおよび出力端子ＯＵＴを有する主線路のストリップ導体３、１対で構成される３つの共振器のストリップ導体１１ａと１１ｂ、２１ａと２１ｂ、３１ａと３１ｂ、ビア１２ａ〜１２ｄ、２２ａ〜２２ｈ、３２ａ〜３２ｄ、およびランド１３、２３ａ〜２３ｅ、３３を備えている。基本的な構造は、先の実施の形態２に示した帯域阻止フィルタと同様であり、上下で対称の構造を有する共振回路を３つ含む３段の帯域阻止フィルタである。

先の実施の形態２における帯域阻止フィルタは、各共振器のストリップ導体の開放端と反対側の一端を、第１の接続導体を介して主線路のストリップ導体３と接続していた（図１４参照）。これに対して、本実施の形態２における帯域阻止フィルタは、一対の共振器のストリップ導体の開放端側同士を、第２の接続導体を介してさらに接続しているところが実施の形態２とは異なっている（図１７参照）。

本実施の形態３のフィルタは、各共振器において、１対の共振器のストリップ導体（１１ａと１１ｂ、２１ａと２１ｂ、３１ａと３１ｂ）の開放端の近傍で、ビアとランドの組み合わせから構成される第２の接続導体により電気的に接続している。

１段目の１対の共振器のストリップ導体１１ａと１１ｂは、ビア１２ｃ、１２ｄ、およびランド１３の組み合わせからなる第２の接続導体１４ｂにより、開放端１１ａｚ、１１ｂｚ側が互いに接続されている。

ここで、ランド１３は、主線路のストリップ導体３とは電気的に接続していない。図１６および図１７において、主線路のストリップ導体３には、抜き穴１５が設けられている。そして、この抜き穴１５を貫通する形で、上下で対称の構造の２枚の共振器のストリップ導体１１ａ、１１ｂ間が電気的に接続されている。

また、２段目の１対の共振器のストリップ導体２１ａと２１ｂは、ビア２２ｅ〜２２ｈ、およびランド２３ｃ〜２３ｅの組み合わせからなる第２の接続導体２４ｂにより、開放端２１ａｚ、２１ｂｚ側が互いに接続されている。

ここで、ランド２３ｄは、主線路のストリップ導体３とは電気的に接続していない。図１６および図１７において、主線路のストリップ導体３には、抜き穴２５が設けられている。そして、この抜き穴２５を貫通する形で、上下で対称の構造の２枚の共振器のストリップ導体２１ａ、２１ｂ間が電気的に接続されている。

さらに、３段目の１対の共振器のストリップ導体３１ａと３１ｂは、ビア３２ｃ、３２ｄ、およびランド３３の組み合わせからなる第２の接続導体３４ｂにより、開放端３１ａｚ、３１ｂｚ側が互いに接続されている。

ここで、ランド３３は、主線路のストリップ導体３とは電気的に接続していない。図１６および図１７において、主線路のストリップ導体３には、抜き穴３５が設けられている。そして、この抜き穴３５を貫通する形で、上下で対称の構造の２枚の共振器のストリップ導体３１ａ、３１ｂ間が電気的に接続されている。

図１７においては、ランド１３、２３ｄ、３３のそれぞれと主線路のストリップ導体３とが接続されていない状態を示しており、断面図として分断されているこれら主線路のストリップ導体を３ａ〜３ｄとして示している。

本実施の形態３の帯域阻止フィルタの動作ならびに効果は、先の実施の形態２に記載の帯域阻止フィルタと同様である。しかしながら、本実施の形態３の場合、共振器のストリップ導体の開放端の近傍で、主線路の上方の共振器のストリップ導体と下方の共振器のストリップ導体とを第２の接続導体で電気的に接続している。

このため、１対で構成される上方の共振器と下方の共振器とが電気的に一体となる。したがって、積層ずれ等の製造誤差が生じることで、主線路のストリップ導体と共振器のストリップ導体とをつなぐビアと、共振器のストリップ導体との間の位置関係が変化するなどした場合においても、上方の共振器と下方の共振器とが独立に動作して共振周波数に差異が生じるということがない。

このため、阻止帯域での特性の変動を低減させることができる。すなわち、第２の接続導体を用いた接続構成とすることにより、阻止帯域の中心周波数の近傍で大きな減衰量を、製造誤差によらず安定的に得られるという効果がある。

以上のように、実施の形態３によれば、先の実施の形態１、２により得られる効果のほか、以下の効果がある。実施の形態３では、共振器のストリップ導体の開放端の近傍で、主線路信号導体の上方と下方にそれぞれ配置した共振器の信号導体とを第２の接続導体を用いて電気的に接続している。これにより、上方の共振器の信号導体と下方の共振器の信号導体とが電気的に一体となっており、何らかの製造誤差が生じることで構造的対称性が崩れた場合においても、上方の共振器と下方の共振器とが独立に動作して共振周波数に差異が生じるということがなく、阻止帯域での特性の変動を低減される。すなわち、阻止帯域の中心周波数の近傍で大きな減衰量を、製造誤差によらず安定して得られるという効果がある。

実施の形態４．
図１９は、本発明の実施の形態４における帯域阻止フィルタの展開構造図である。図２０は、本発明の実施の形態４における帯域阻止フィルタの図１９のＡ−Ａ'断面図である。また、図２１は、本発明の実施の形態４における帯域阻止フィルタの図１９のＢ−Ｂ’断面図である。

本実施の形態４における帯域阻止フィルタは、複数の誘電体層１ａ〜１ｆ、地導体２ａ、２ｂ、入力端子ＩＮおよび出力端子ＯＵＴを有する主線路のストリップ導体３、共振器のストリップ導体１１、２１ａと２１ｂ、３１、およびビア１２、２２ａ、２２ｂ、３２を備えている。基本的な構造は、実施の形態１〜３に示した帯域阻止フィルタと同様で、共振回路を３つ含む３段の帯域阻止フィルタである。

本実施の形態４のフィルタは、入力端子ＩＮに近い１段目の共振器および出力端子ＯＵＴに近い３段目の共振器は、先の実施の形態１に示したように、１枚の共振器のストリップ線路の構成を有している。一方、フィルタ回路中央部の２段目の共振器は、先の実施の形態２に示したように、１対の共振器のストリップ線路の構成を有している。

すなわち、主線路と共振器との間の結合が比較的疎結合な共振器（１段目および３段目に相当）には、実施の形態１の共振器を用い、逆に、主線路と共振器との間の結合が比較的密結合な共振器（２段目に相当）には、実施の形態２の共振器を用いている。これにより、主線路のストリップ導体と共振器のストリップ導体との間隔を、３つの共振器で同一としたものである。

本実施の形態４の短絡手段の動作ならびに効果は、先の実施の形態１〜３に記載の帯域阻止フィルタと同様である。さらに、本実施の形態４では、実施の形態１にて説明した主線路の信号導体と共振器の信号導体とで結合線路を構成した結合線路形共振回路、および実施の形態２にて説明した主線路の信号導体とその上下に配置した１対の共振器の信号導体とで結合線路を構成した結合線路形共振回路の双方を用いてフィルタを構成している。

このように、主線路と共振器との間の所要の結合度にあわせて、異なる構成による結合線路形共振回路を選択使用することにより、結合線路を構成する信号導体間の間隔の寸法を一つの寸法に統一した。この結果、多層基板でフィルタを構成する際に、層数が少なくてすみ、製造が容易となるほか、層間接続が減少して、特性変動が低減し、フィルタの歩留まりが向上する効果がある。

以上のように、実施の形態４によれば、先の実施の形態１〜３により得られる効果のほか、以下の効果がある。実施の形態３では、主線路の信号導体と共振器の信号導体とで結合線路を構成した結合線路形共振回路、および主線路の信号導体とその上下に配置した１対の共振器の信号導体とで結合線路を構成した結合線路形共振回路の双方を用いてフィルタを構成している。これにより、主線路と共振器との間の所要の結合度にあわせて共振器を選択使用することにより、結合線路を構成する信号導体間の間隔を一つの寸法値に統一、あるいは、限られた寸法値のみとすることができる。この場合においては、多層基板等でフィルタを構成する場合に層構成が簡素となり、製造が容易となるほか、複数の層にまたがる接続が減少することにより特性変動が減少し、歩留まりが向上する効果がある。

なお、上述の実施の形態１〜４においては、主線路の信号導体を、複数の誘電体層の所定の１層に設けた場合について説明したが、本発明の帯域阻止フィルタは、これに限定されるものではない。主線路の信号導体を２以上の誘電体層に渡って形成することも可能であり、この場合にも同様の効果を得ることができる。

また、上述の実施の形態２、３においては、１組の共振器用の信号導体を、主線路の信号導体に関して誘電体層の積層方向に対称な１対の信号導体として構成した場合について説明したが、本発明の帯域阻止フィルタは、これに限定されるものではない。主線路の信号導体の上層に設けられた共振器用の信号導体と、主線路の信号導体の下層に設けられた共振器用の信号導体とは、必ずしも対称である必要はない。例えば、共振器用の信号導体の形状、あるいは、主線路の信号導体との間に挟まれる誘電体層の数が、上層に設けられた共振器用の信号導体と下層に設けられた共振器用の信号導体とで異なって構成された１組の信号導体を用いた場合にも、不要電磁界モードへの結合に関する効果を除いて、対称な１対の信号導体を用いた場合と同様の効果を得ることができる。

実施の形態５．
図２２は、本発明の実施の形態５における帯域阻止フィルタの展開構造図である。また、図２３は、本発明の実施の形態５における帯域阻止フィルタの図２２のＡ−Ａ'断面図である。さらに、図２４は、本発明の実施の形態５における帯域阻止フィルタの図２２のＢ−Ｂ’断面図である。

本実施の形態５における帯域阻止フィルタは、まず、複数の誘電体層１ａ〜１ｅ、地導体２ａ、２ｂ、入力端子ＩＮおよび出力端子ＯＵＴを有する主線路のストリップ導体３を備えている。また、第１導体４１と第３導体６１を主線路のストリップ導体３と同一の層に備え、第２導体５１を主線路のストリップ導体３とは異なる層に備えている。

第１導体４１と第２導体５１との間は、第１共振器内接続導体に相当するビア４４にて、第２導体５１と第３導体６１との間は、第２共振器内接続導体に相当するビア６４にて、それぞれ電気的に接続されている。

第１導体４１は、その一端が主線路のストリップ導体３と接続される。図２２〜２４における接続位置４６（あるいは、この接続位置を示すための破線で示されている部分）は、このような第１導体と主線路のストリップ導体の接続位置を示している。また、第１導体４１は、図２２あるいは図２４に示すように、接続位置４６以外の周囲が、主線路のストリップ導体３との間で第１間隙４５により隔てられている。

第２導体５１は、主線路のストリップ導体３と幅広面が対向するように配列されることで主線路のストリップ導体３と電磁界結合する。また、第３導体６１は、主線路のストリップ導体３とは第２間隙６５を隔てて配置され、主線路のストリップ導体３とは直流的に絶縁されている。

ここで、第１導体４１〜第３導体６１のそれぞれの回路長手方向の長さの合計は、おおむね１／４波長となっている。すなわち、ビア４４、６４で接続された第１導体４１〜第３導体６１の３つのストリップ導体は、第３導体６１においてビア６４で接続された一端と反対側の他端を開放端６１ｚとし、第１導体４１の接続位置４６にて主線路のストリップ導体３に接続された共振器のストリップ導体を構成することとなる。

したがって、本実施の形態５の帯域阻止フィルタは、１つの結合線路形共振器からなる１段の帯域阻止フィルタである。なお、ここで、第１導体４１は、接続位置４６からビア４４（第１共振器内接続導体）へと主線路のストリップ導体３の長手方向（出力端子ＯＵＴへと向かう方向であり、図２２における右方向に相当）に延在している。

一方、第３導体６１も、ビア６４（第２共振器内接続導体）から開放端６１ｚへ向かって主線路のストリップ導体３の長手方向（出力端子ＯＵＴへと向かう方向であり、図２２における右方向に相当）に延在している。すなわち、接続位置４６からビア４４へ向かう方向と、ビア６４から開放端６１ｚへ向かう方向は、一致している。

そのほか、第２導体５１とビア６４の接続位置から開放端６１ｚまでのビア６４の長さを含めた電気長は、製造誤差により構造が変化をしても、第２導体５１とビア６４の接続位置から第２導体５１の一方の端部５１ｚ（図２３参照）までの電気長を下回ることの無いように、各部の寸法は、想定される製造誤差を考慮して選ばれている。

本実施の形態５の帯域阻止フィルタに用いられている共振器の共振周波数は、基本的に、主線路のストリップ導体３と第１導体４１の接続位置４６から、第１導体４１、ビア４４、第２導体５１、ビア６４を経由して、第３導体６１の開放端６１ｚまでの間の信号伝達経路の長さから定まる。共振周波数では、この信号伝達経路の長さが１／４波長となって共振する。

図２５は、本発明の実施の形態５における帯域阻止フィルタにおいて、第２導体５１の位置がフィルタの長手方向に変動した場合の構造の変化を説明する図である。（ａ）は、第２導体５１に製造誤差の無い場合、（ｂ）、（ｃ）は、第２導体５１が他の導体に対して、回路パターンの長手方向に、製造誤差により位置ずれを生じた場合を示している。

（ａ）から（ｃ）のそれぞれにおいて、信号伝達経路を矢印で示している。導体パターンの位置ずれが生じても、信号伝達経路の長さに変化が生じないことがわかる。また、もし仮に、回路の幅の方向に第２導体５１のずれが生じても、信号伝達経路の長さは、大きく変わることはない。従って、この場合も共振周波数の変動は、ほとんど生じない。このため、本実施の形態５の構造では、異なる層に配置した導体間で位置ずれが生じても、共振周波数の変動は、小さい。

次に、２つのビア４４、６４（第１共振器内接続導体および第２共振器内接続導体）の位置が、導体パターンに対して、同一の方向に変化した場合について考察する。まず、ビア４４および６４の位置が主線路のストリップ導体３の幅の方向にずれた場合には、接続位置４６から開放端６１ｚまでの信号伝達経路の長さにほとんど変化を生じない。従って、共振周波数は、殆ど変動しない。

次に、図２６は、本発明の実施の形態５における帯域阻止フィルタにおいて、第１共振器内接続導体および第２共振器内接続導体（２つのビア４４、６４）の位置が導体パターンに対してフィルタの長手の同一方向に変動した場合の構造の変化を説明する図である。図２６の（ｂ）は、２つのビアが導体パターンに対して図の左方向にずれたときの構造と信号伝達経路を示している。このとき、第２導体５１上の信号伝達経路の経路長は、変化しない。

一方、接続位置４６からビア４４までの経路の長さは、短縮し、かつ、ビア６４から開放端６１ｚまでの経路長は長くなるが、両者の変化量は相殺される形となる。このため、トータルの信号伝達経路の長さには殆ど変化を生じることが無く、共振周波数の変動が抑えられる。

また、図２６の（ｃ）は、２つのビアが導体パターンに対して右方向にずれたときの構造と信号伝達経路を示している。（ｃ）の場合にも、（ｂ）の場合とは逆方向に経路長が変化をする点が異なるのみで、やはりトータルの信号伝達経路の長さには殆ど変化が無く、共振周波数の変動は小さくなる。

このように、本実施の形態５の構造は、異なる層に配置した導体間を接続する２つのビア４４、６４が導体パターンに対して同じ方向に位置ずれを生じても共振周波数の変動が小さい。

次に、ビア４４と６４の位置が、それぞれ異なる方向に変化した場合について考察する。２つのビア４４、６４の位置（座標）が主線路のストリップ導体３の幅方向でそれぞれ異なる方向に誤差を持った場合、ビア４４と６４を直線で結んだ距離、すなわち、第２導体５１上の信号伝達経路の長さに変化が生じる。しかし、ビア４４と６４の回路長手方向の間隔に対して製造誤差によるビア位置の変化量が十分小さい場合には、経路長の変化は無視できる。

図２７は、本発明の実施の形態５における帯域阻止フィルタにおいて、第１共振器内接続導体および第２共振器内接続導体（２つのビア４４、６４）の位置が導体パターンに対してフィルタの長手の互いに異なる方向に変動した場合の構造の変化を説明する図である。（ｂ）は、２つのビア４４、６４の回路長手方向の間隔が広がった場合であり、（ｃ）は、逆に狭まった場合である。

いずれも、接続位置４６からビア４４までの第１導体４１上の経路長とビア６４から開放端６１ｚまでの第３導体６１上の経路長のそれぞれの変化の方向と、ビア４４からビア６４までの第２導体５１上の経路長の変化の方向とが逆方向となり、経路長の変化を相殺する関係にあることがわかる。

このように、本実施の形態５の構造には、異なる層に配置した導体間を接続するビアが２つあるが、これらの２つのビアが異なる方向にずれを生じた場合にも、共振周波数の変動が小さい。

以上のように、実施の形態５によれば、多層の構造を活用して、異なる誘電体層に導体パターンを配置して構成される結合線路形共振器を用いたフィルタにおいて、異なる層に配置された導体パターン間の相対的な位置のずれや、導体パターンに対するビア位置のずれに対して、共振周波数の変動が小さく、製造歩留まりのよいフィルタが得られるという効果がある。

なお、本実施の形態５では、説明を簡単にするため、共振器を一つのみ用いた１段のフィルタを例に挙げて説明したが、このような共振器を複数個縦続接続して多段のフィルタを構成しても、上記に記載した効果を同様に得られる。また、多段の回路とした場合には、先の実施の形態１で説明したような効果が併せて得られることは言うまでも無い。

このような多段のフィルタを構成した場合には、第１導体４１と第３導体６１は、主線路のストリップ導体３と同一の層であり、かつ主線路のストリップ導体３の長手方向に複数個設けられることとなる。すなわち、複数個からなる第１導体４１と第３導体６１は、主線路のストリップ導体３の長手方向の一部分にそれぞれ設けられることとなる。

実施の形態６．
図２８は、本発明の実施の形態６における帯域阻止フィルタの展開構造図である。また、図２９は、本発明の実施の形態６における帯域阻止フィルタの図２８のＡ−Ａ'断面図である。また、図３０は、本発明の実施の形態６における帯域阻止フィルタの図２８のＢ−Ｂ’断面図である。さらに、図３１は、本発明の実施の形態６における帯域阻止フィルタの図２８のＣ−Ｃ’断面図である。

本実施の形態６の帯域阻止フィルタの構造は、先の実施の形態５の帯域阻止フィルタと基本的に類似しているが、第２導体の構成が異なる。より具体的には、本実施の形態６における第２導体は、主線路のストリップ導体３の上方の誘電体層に配置された第２導体５１ａと、下方の誘電体層に配置された第２導体５１ｂとの１対で構成されている。いずれも、第１導体４１とは第１共振器内接続導体に相当するビア４４ａと４４ｂにて接続され、第３導体６１とは第２共振器内接続導体に相当するビア６４ａと６４ｂにて接続されている。

さらに、図２８、２９で示した構成においては、１対で構成される第２導体５１ａと第２導体５１ｂは、主線路のストリップ導体３に関して対称な構造となる場合を例示している。すなわち、本実施の形態６のフィルタは、先の実施の形態２に示した帯域阻止フィルタの共振器のストリップ導体の構成を、先の実施の形態５で示したような３つの導体に分けた場合に適用した構造となっている。

ここでは、構造の説明を容易にするため、共振器を１つのみ用いた１段の帯域阻止フィルタをとりあげているが、同様な共振器を複数個縦属接続して多段のフィルタを構成した場合には、先の実施の形態２に示した帯域阻止フィルタと同様な特徴と効果を持った帯域阻止フィルタを、歩留まりよく製造できることになる。また、複数組の共振器用の信号導体の少なくとも１つの第２導体５１を、図２８で示したような１対の構造とすることもできる。

以上のように、実施の形態６によれば、先の実施の形態５における帯域阻止フィルタと基本的に同様で、導体パターン間の位置ずれや、異なる層に配置された導体パターン同士を接続するビアの位置がずれた場合にも、共振周波数の変動が小さいという効果が得られる。

さらに、第２導体が主線路のストリップ導体３の上と下の２枚（１対）から構成されるが、２枚とも、端部において、同一の第３導体に接続される構造となっている。このため、１対で構成される上方の第２導体５１ａと下方の第２導体５１ｂとが電気的に一体の動作をする。すなわち、先の実施の形態３に示した帯域阻止フィルタと同様な効果を持つ帯域阻止フィルタを、さらに、歩留まりよく製造できることになる。

なお、本実施の形態６では、説明を簡単にするため、共振器を一つのみ用いた１段のフィルタを例に挙げて説明したが、このような共振器を複数個縦続接続して多段のフィルタを構成しても上記に記載した効果を同様に得られる。また、多段の回路とした場合には、先の実施の形態２で説明したような効果が併せて得られることは言うまでも無い。

実施の形態７．
図３２は、本発明の実施の形態７における帯域阻止フィルタの展開構造図である。また、図３３は、本発明の実施の形態７における帯域阻止フィルタの図３２のＡ−Ａ'断面図である。また、図３４は、本発明の実施の形態７における帯域阻止フィルタの図３２のＢ−Ｂ’断面図である。さらに、図３５は、本発明の実施の形態７における帯域阻止フィルタにおいて共振器ストリップ導体上を流れる電流の主たる経路を説明する図である。

本実施の形態７における帯域阻止フィルタは、基本的に、先の実施の形態５の帯域阻止フィルタと同様な構造を有するが、第１導体４１と第３導体６１の延在する方向が異なっている。より具体的には、第１導体４１は、接続位置４６からビア４４（第１共振器内接続導体）へと主線路のストリップ導体３の長手方向（入力端子ＩＮへと向かう方向であり、図３２における左方向に相当）へ延在している。

一方、第３導体６１も、ビア６４（第２共振器内接続導体）から開放端６１ｚへ向かって主線路のストリップ導体３の長手方向（入力端子ＩＮへと向かう方向であり、図３２における左方向に相当）に延在している。すなわち、接続位置４６からビア４４へ向かう方向と、ビア６４から開放端６１ｚへ向かう方向は、一致しており、この点は、先の実施の形態５、６の帯域阻止フィルタと同様である。ただし、先の実施の形態５、６と比較すると、延在している方向が逆方向になっている点が異なっている。

図３６は、本発明の実施の形態７における帯域阻止フィルタにおいて、第２導体５１の位置がフィルタの長手方向に変動した場合の構造の変化を説明する図である。図３６に示すように、先の実施の形態５に示した帯域阻止フィルタと同様に、異なる層に設けられた導体パターンの間で位置のずれが生じても、接続位置４６から開放端６１ｚまでの信号伝達経路の経路長の変化が少ないため、共振周波数の変動は、少ない。

次に、図３７は、本発明の実施の形態７における帯域阻止フィルタにおいて、第１共振器内接続導体および第２共振器内接続導体（２つのビア４４、６４）の位置が導体パターンに対してフィルタの長手の同一方向に変動した場合の構造の変化を説明する図である。上述したように、本実施の形態７における帯域阻止フィルタは、第１導体４１が主線路のストリップ導体３との接続位置４６からビア４４へと向かって延在する方向と、第３導体６１がビア６４から開放端６１ｚへと延在する方向とが一致している。このため、図３７に示すように、２つのビア４４および６４が同一の方向に、導体パターンに対して位置のずれを生じても、やはり、信号伝達経路の経路長の変化は少ない。

ただし、２つのビア４４と６４の間隔（主線路のストリップ導体３の長手の方向の間隔）が製造誤差等によってばらついた場合には、経路長の変化が大きくなり、共振周波数の変動が大きくなる。

しかし、本実施の形態７のフィルタでは、第１導体４１と第３導体６１が、第２導体５１と重なるように配置されているため、回路の長手の寸法が小さくてすむ。したがって、２つのビア４４と６４の間隔が基本的に大きくばらつくことのない基板材料や製造方法を用いている場合であれば、本実施の形態７の共振器を用いた帯域阻止フィルタは、回路がコンパクトになるという効果を呈する。

以上のように、実施の形態７によれば、第１導体および第３導体の延在する方向を、先の実施の形態５とは逆方向にした場合にも、先の実施の形態５と同様の効果を得ることができる。さらに、回路がコンパクトになるという効果も得ることができ、本効果は、複数個の共振器を縦続接続して構成される多段の帯域阻止フィルタの場合に特に有効である。

なお、本実施の形態７では、説明を簡単にするため、共振器を一つのみ用いた１段のフィルタを例に挙げて説明したが、このような共振器を複数個縦続接続して多段のフィルタを構成しても上記に記載した効果を同様に得られる。また、多段の回路とした場合には、先の実施の形態１あるいは２で説明したような効果が併せて得られることは言うまでも無い。

本発明の実施の形態１における帯域阻止フィルタの展開構造図である。 本発明の実施の形態１における帯域阻止フィルタの図１のＡ−Ａ'断面図である。 本発明の実施の形態１における帯域阻止フィルタの図１のＢ−Ｂ’断面図である。 本発明の実施の形態１における３段フィルタの等価回路である。 本発明の実施の形態１における各段のフィルタの等価性を示した図である。 本発明の実施の形態１における３段フィルタの別の等価回路である。 本発明の実施の形態１における図４の回路から計算された帯域阻止フィルタの反射特性ならびに通過特性を示した図である。 特許文献１の構成を有するフィルタの等価回路を示す図である。 本発明の実施の形態１における３種類の等価回路の説明図である。 本発明の実施の形態１のフィルタにおける電磁界結合の作用を説明する図である。 本発明の実施の形態１のフィルタにおける阻止帯域幅と結合線路結合係数の関係を示した図である。 電磁界解析ソフトで計算した本実施の形態１のフィルタの周波数特性の一例を示す図である。 本発明の実施の形態２における帯域阻止フィルタの展開構造図である。 本発明の実施の形態２における帯域阻止フィルタの図１３のＡ−Ａ'断面図である。 本発明の実施の形態２における帯域阻止フィルタの図１３のＢ−Ｂ’断面図である。 本発明の実施の形態３における帯域阻止フィルタの展開構造図である。 本発明の実施の形態３における帯域阻止フィルタの図１６のＡ−Ａ'断面図である。 本発明の実施の形態３における帯域阻止フィルタの図１６のＢ−Ｂ’断面図である。 本発明の実施の形態４における帯域阻止フィルタの展開構造図である。 本発明の実施の形態４における帯域阻止フィルタの図１９のＡ−Ａ'断面図である。 本発明の実施の形態４における帯域阻止フィルタの図１９のＢ−Ｂ’断面図である。 本発明の実施の形態５における帯域阻止フィルタの展開構造図である。 本発明の実施の形態５における帯域阻止フィルタの図２２のＡ−Ａ'断面図である。 本発明の実施の形態５における帯域阻止フィルタの図２２のＢ−Ｂ'断面図である。 本発明の実施の形態５における帯域阻止フィルタにおいて、第２導体の位置がフィルタの長手方向に変動した場合の構造の変化を説明する図である。 本発明の実施の形態５における帯域阻止フィルタにおいて、第１共振器内接続導体および第２共振器内接続導体の位置が導体パターンに対してフィルタの長手の同一方向に変動した場合の構造の変化を説明する図である。 本発明の実施の形態５における帯域阻止フィルタにおいて、第１共振器内接続導体および第２共振器内接続導体の位置が導体パターンに対してフィルタの長手の互いに異なる方向に変動した場合の構造の変化を説明する図である。 本発明の実施の形態６における帯域阻止フィルタの展開構造図である。 本発明の実施の形態６における帯域阻止フィルタの図２８のＡ−Ａ'断面図である。 本発明の実施の形態６における帯域阻止フィルタの図２８のＢ−Ｂ'断面図である。 本発明の実施の形態６における帯域阻止フィルタの図２８のＣ−Ｃ'断面図である。 本発明の実施の形態７における帯域阻止フィルタの展開構造図である。 本発明の実施の形態７における帯域阻止フィルタの図３２のＡ−Ａ'断面図である。 本発明の実施の形態７における帯域阻止フィルタの図３２のＢ−Ｂ'断面図である。 本発明の実施の形態７における帯域阻止フィルタにおいて共振器ストリップ導体上を流れる電流の主たる経路を説明する図である。 本発明の実施の形態７における帯域阻止フィルタにおいて、第２導体の位置がフィルタの長手方向に変動した場合の構造の変化を説明する図である。 本発明の実施の形態７における帯域阻止フィルタにおいて、第１共振器内接続導体および第２共振器内接続導体（２つのビア４４、６４）の位置が導体パターンに対してフィルタの長手の同一方向に変動した場合の構造の変化を説明する図である。 電磁界結合を用いた従来の帯域阻止フィルタの模式図である。 従来の帯域阻止フィルタの周波数特性の変化を示した図である。

符号の説明

１ａ〜１ｈ 誘電体層、２ａ、２ｂ 地導体、３、３ａ〜３ｄ 主線路のストリップ導体（主線路の信号導体）、１１、１１ａ、１１ｂ 共振器のストリップ導体（共振器用の信号導体）、１１ｚ 開放端、１２、１２ａ〜１２ｄ ビア、１３ ランド、１４ａ 第１の接続導体、１４ｂ 第２の接続導体、１５ 抜き穴、２１、２１ａ、２１ｂ 共振器のストリップ導体（共振器用の信号導体）、２１ｚ 開放端、２２、２２ａ〜２２ｈ ビア、２３、２３ａ〜２３ｅ ランド、２４ａ 第１の接続導体、２４ｂ 第２の接続導体、２５ 抜き穴、３１、３１ａ、３１ｂ 共振器のストリップ導体（共振器用の信号導体）、３１ｚ 開放端、３２、３２ａ〜３２ｄ ビア、３３ ランド、３４ａ 第１の接続導体、３４ｂ 第２の接続導体、３５ 抜き穴、４１、４１ａ、４１ｂ 第１導体、４４、４４ａ、４４ｂ 第１共振器内接続導体（ビア）、４５ 第１間隙（主線路のストリップ導体と第１導体の間の間隙）、４６ 第１導体と主線路のストリップ導体の接続位置あるいは、接続位置を示す破線、５１、５１ａ、５１ｂ 第２導体、５１ｚ、５１ａｚ、５１ｂｚ 第２導体の一方の端部（第３導体側の端部）、６１、６１ａ、６１ｂ 第３導体、６１ｚ、６１ａｚ、６１ｂｚ 第３導体における開放端、６４、６４ａ、６４ｂ 第２共振器内接続導体（ビア）、６５ 第２間隙（主線路のストリップ導体と第３導体の間の間隙）、ＩＮ 入力端子、ＯＵＴ 出力端子。

Claims (7)

1. 複数の誘電体層を積層した積層誘電体の少なくとも一方の主面に地導体が設けられ、前記複数の誘電体層の間、もしくは前記複数の誘電体層の間および前記地導体が設けられていない主面上にストリップ状の信号導体を設けた多層構造を有する帯域阻止フィルタであって、
   前記ストリップ状の信号導体は、
   入力端子および出力端子を備え、前記複数の誘電体層の少なくとも１つの誘電体層上に設けられた主線路の信号導体と、
   略１／４波長の長さを有し、少なくとも１つの誘電体層を介して前記主線路の信号導体と幅広面を対向させ、かつ、略平行に配列され、それぞれが前記主線路の信号導体と電磁界結合された複数の共振器用の信号導体と
   を含み、
   前記複数の共振器用の信号導体のそれぞれは、一端が開放端であり、他端が第１の接続導体を介して前記主線路の信号導体と電気的に接続されて結合線路形共振回路を構成し、前記結合線路形共振回路のそれぞれが縦続接続された構成を有する
   ことを特徴とする帯域阻止フィルタ。
2. 請求項１に記載の帯域阻止フィルタにおいて、
   前記複数の共振器用の信号導体の少なくとも１つは、前記主線路の信号導体が設けられた誘電体層に対して上側の誘電体層上および下側の誘電体層上に設けられた１組の信号導体で構成されることを特徴とする帯域阻止フィルタ。
3. 請求項１に記載の帯域阻止フィルタにおいて、
   前記地導体は、前記積層誘電体の両方の主面に設けられ、
   前記複数の共振器用の信号導体は、前記主線路の信号導体に関して誘電体層の積層方向に対称な１組の信号導体で構成される
   ことを特徴とする帯域阻止フィルタ。
4. 請求項２または３に記載の帯域阻止フィルタにおいて、
   前記１組の信号導体で構成された共振器用の信号導体の少なくとも１つは、前記１組の信号導体の開放端の近傍同士が第２の接続導体を介して接続されて結合線路形共振回路を構成することを特徴とする帯域阻止フィルタ。
5. 複数の誘電体層を積層した積層誘電体の少なくとも一方の主面に地導体が設けられ、前記複数の誘電体層の間、もしくは前記複数の誘電体層の間および前記地導体が設けられていない主面上にストリップ状の信号導体を設けた多層構造を有する帯域阻止フィルタであって、
   前記ストリップ状の信号導体は、
   入力端子および出力端子を備え、前記複数の誘電体層の少なくとも１つの誘電体層上に設けられた主線路の信号導体と、
   前記主線路の信号導体と同一の誘電体層上で、前記主線路の信号導体の長手方向の一部分に設けられ、一端が前記主線路の信号導体の一部分と接続され、前記一端以外の周囲が前記主線路の信号導体との間で第１間隙を有するように、前記主線路の信号導体の長手方向に延在する第１導体と、少なくとも１つの誘電体層を介して前記主線路の信号導体と幅広面を対向させ、かつ、略平行に配置されて前記主線路の信号導体と電磁界結合され、前記第１導体の他端と第１共振器内接続導体を介して一端が接続された第２導体と、前記主線路の信号導体と同一の誘電体層上で、前記主線路の信号導体の長手方向の他の一部分に設けられ、前記主線路の信号導体との間で周囲が第２間隙を有して直流的に絶縁された状態で配置され、前記第２導体における他端と第２共振器内接続導体を介して一端が接続され、かつ、前記第１導体における一端から他端へと前記第１導体が延在する長手方向と同一方向に、前記第２共振器内接続導体が接続された一端から他端へと延在する第３導体との３つの導体から一組が構成され、前記主線路の信号導体の長手方向に対する前記第１導体、前記第２導体、および前記第３導体のそれぞれの長手方向の長さの和が略１／４波長となる複数組の共振器用の信号導体と、
   を含み、
   前記複数組の共振器用の信号導体のそれぞれは、前記第３導体の他端が開放端であり、前記第３導体の一端が前記第２共振器内接続導体、前記第２導体、前記第１共振器内接続導体、および前記第１導体を介して前記主線路の信号導体と電気的に接続されて結合線路形共振回路を構成し、前記結合線路形共振回路のそれぞれが縦続接続された構成を有する
   ことを特徴とする帯域阻止フィルタ。
6. 請求項５に記載の帯域阻止フィルタにおいて、
   前記複数組の共振器用の信号導体の少なくとも１つは、前記主線路の信号導体が設けられた誘電体層に対して上側の誘電体層上および下側の誘電体層上に設けられた１組の信号導体で構成された第２導体を有することを特徴とする帯域阻止フィルタ。
7. 請求項５に記載の帯域阻止フィルタにおいて、
   前記地導体は、前記積層誘電体の両方の主面に設けられ、
   前記複数組の共振器用の信号導体を構成する前記第２導体は、前記主線路の信号導体が設けられた誘電体層に対して上側の誘電体層上および下側の誘電体層上に設けられ、前記主線路の信号導体に関して誘電体層の積層方向に対称な１組の信号導体で構成される
   ことを特徴とする帯域阻止フィルタ。

Images