JP4583135B2 - 低電圧動作回路 - Google Patents

Description

本発明は、定電流発生回路、基準電圧発生回路等を低電圧の電源電圧で動作させる低電圧動作回路に関する。

図４及び図５を参照しつつ、一般的なバンドギャップ型基準電圧発生回路と定電流発生回路について説明する。図４は、一般的なバンドギャップ型基準電圧発生回路を示す回路図である。また、図５は、一般的な定電流発生回路を示す回路図である。

＝＝＝バンドギャップ型基準電圧発生回路の構成＝＝＝
図４において、ダイオード接続（ベース・コレクタ間が短絡）されたＮＰＮトランジスタＱ１とＮＰＮトランジスタＱ２とは、電流ミラー回路を構成する。そして、トランジスタＱ１のエミッタは直接接地され、一方、トランジスタＱ２のエミッタは抵抗Ｒ３を介して接地される。ＮＰＮトランジスタＱ３のベースはトランジスタＱ２のコレクタと接続され、エミッタは接地されている。更に、トランジスタＱ１及びＱ２のコレクタには各々抵抗Ｒ１及びＲ２が接続されている。そして、上記のトランジスタＱ１、Ｑ２、Ｑ３及び抵抗Ｒ１、Ｒ２、Ｒ３は、基準電圧発生部を構成する。

抵抗Ｒ４及びダイオードＤ１、Ｄ２は、電源電圧ＶＣＣと接地との間に直列接続されており、抵抗Ｒ４及びダイオードＤ１の接続点には定電圧が発生する。ＮＰＮトランジスタＱ９は、この定電圧がベースに印加されて動作するものであり、前記基準電圧発生部が起動した後は動作を停止するものである。このトランジスタＱ９のエミッタは抵抗Ｒ１、Ｒ２の一端側の共通接続点と接続される。ＮＰＮトランジスタＱ４は、トランジスタＱ９と並列接続され、後述するように当該トランジスタＱ９と相補的に動作するものであり、そのベースはトランジスタＱ３のコレクタと接続される。更に、ＮＰＮトランジスタＱ１０は、ベースがトランジスタＱ４のベースと接続され、コレクタが電源電圧ＶＣＣと接続され、エミッタが抵抗Ｒ７を介して接地される。そして、トランジスタＱ１０のエミッタは基準電圧ＶＲＥＦを出力する端子となる。つまり、このトランジスタＱ１０は、基準電圧ＶＲＥＦを出力するためのバッファの機能を有するものである。

前記基準電圧発生部においては、温度変化の影響を受けない基準電圧を発生させるため、トランジスタＱ１及びＱ３のコレクタ電流を等しくすることが必要となる。そこで、当該コレクタ電流の供給元として電流ミラー回路を用いる場合、ＰＮＰトランジスタＱ５及びＱ６からなる電流ミラー回路と、ＰＮＰトランジスタＱ７及びＱ８からなる電流ミラー回路とを用いることとなる。詳しくは、トランジスタＱ５のエミッタは抵抗Ｒ５を介して電源電圧ＶＣＣと接続され、ダイオード接続された側のトランジスタＱ６のエミッタは抵抗Ｒ６を介して電源電圧ＶＣＣと接続される。更に、ダイオード接続された側のトランジスタＱ７のエミッタはトランジスタＱ５のコレクタと接続されるとともに当該トランジスタＱ７のコレクタはトランジスタＱ４、Ｑ９のコレクタと接続され、一方、トランジスタＱ８のエミッタはトランジスタＱ６のコレクタと接続されるとともに当該トランジスタＱ８のコレクタはトランジスタＱ４、Ｑ１０のベースと接続されている。つまり、トランジスタＱ５及びＱ６からなる電流ミラー回路と、トランジスタＱ７及びＱ８からなる電流ミラー回路とは、ダイオード接続された側のトランジスタＱ６（Ｑ７）がダイオード接続されていない側のトランジスタＱ８（Ｑ５）と直列接続された２段の電流ミラー回路となっている。これにより、トランジスタＱ５及びＱ６のベース電流による影響をトランジスタＱ７及びＱ８で補正することができ、前記基準電圧発生部に適切な電流を供給することが可能となる。

＝＝＝バンドギャップ型基準電圧発生回路の動作＝＝＝
初めに、温度依存性のない電圧ＶＲＥＦ′を発生する動作を説明する。トランジスタＱ２を流れる出力電流は、トランジスタＱ１を流れる出力電流よりも小さくなるように設定される。そのために、例えば、トランジスタＱ２の電流密度はトランジスタＱ１の約１／１０に設定される。すると、トランジスタＱ１のベースエミッタ間電圧がトランジスタＱ２のベースエミッタ間電圧よりも大きくなり、抵抗Ｒ３の両端にΔＶＢＥが発生する。同時に、トランジスタＱ２のコレクタ負荷となる抵抗Ｒ２の両端には、ΔＶＢＥ・Ｒ２／Ｒ３の増幅電圧が発生する（但し、数式で表されるＲ２、Ｒ３は、抵抗Ｒ２、Ｒ３の抵抗値とする）。従って、抵抗Ｒ１、Ｒ２の一端側（トランジスタＱ４、Ｑ９のエミッタ）に発生する電圧ＶＲＥＦ′は、トランジスタＱ３のベースエミッタ間電圧ＶＢＥと、トランジスタＱ２の増幅電圧ΔＶＢＥ・Ｒ２／Ｒ３との和となる。ここで、ＶＢＥは負の温度係数を有し、ΔＶＢＥ・Ｒ２／Ｒ３は正の温度係数を有する。そこで、抵抗Ｒ２、Ｒ３の抵抗値を適当に選択すれば、増幅電圧ΔＶＢＥ・Ｒ２／Ｒ３はΔＶＢＥを反転増幅したものとなることから、電圧ＶＲＥＦ′として、温度変化の影響を受けることのない電圧値を発生することが可能となる。特に、半導体集積回路内でバンドギャップ型基準電圧発生回路を構成する場合、ＶＢＥとΔＶＢＥ・Ｒ２／Ｒ３との和がシリコンのエネルギーギャップ電圧（約１．２Ｖ）となったときに、電圧ＶＲＥＦ′は温度変化の影響を受けなくなる。

電源電圧ＶＣＣが投入されると、トランジスタＱ９のベースにはダイオードＤ１、Ｄ２の順方向電圧の加算電圧（例えば１．４Ｖ）が発生する。このとき、電圧ＶＲＥＦ′がまだ発生していないため、トランジスタＱ９は動作し、これに伴って電流ミラー回路を構成するトランジスタＱ５、Ｑ６、Ｑ７、Ｑ８も動作する。これにより、トランジスタＱ７のコレクタ電流がトランジスタＱ９を介して前記基準電圧発生部に供給され、電圧ＶＲＥＦ′が発生することとなる。トランジスタＱ３が動作することに伴って、トランジスタＱ４が動作し始める。このとき、電圧ＶＲＥＦ′は、トランジスタＱ４のベースエミッタ間電圧だけ上昇し、更にトランジスタＱ１０のベースエミッタ間電圧だけ下降して基準電圧ＶＲＥＦとなるため、基準電圧ＶＲＥＦは電圧ＶＲＥＦ′と等しくなる。尚、バンドギャップ型基準電圧発生回路が動作すると、トランジスタＱ４のベース電圧はトランジスタＱ９のベース電圧より高くなるため、トランジスタＱ４がトランジスタＱ９に代わって相補的に動作することとなる。つまり、抵抗Ｒ４、ダイオードＤ１、Ｄ２、及びトランジスタＱ９は、バンドギャップ型基準電圧発生回路を動作させるための起動回路の機能を果たすものである。こうして、電源電圧ＶＣＣと温度変化の影響を受けない基準電圧ＶＲＥＦが継続して発生することとなる。

＝＝＝定電流発生回路の構成＝＝＝
図５において、誤差増幅器ＥＡＭＰは、＋（非反転）入力端子に所定の基準電圧ＶＲＥＦが印加されるとともに、−（反転入力）端子に検出抵抗Ｒ１０１の両端に発生する検出電圧が印加され、基準電圧ＶＲＥＦと検出電圧との差に応じた出力電圧を発生するものである。つまり、誤差増幅器ＥＡＭＰは、＋端子及び−端子の印加電圧の誤差がゼロとなったときに所定レベルの一定電圧を出力することとなる。尚、基準電圧ＶＲＥＦの供給元としては、例えば図４に示すバンドギャップ型基準電圧発生回路を使用することができる。ＮＰＮトランジスタＱ１０１は、誤差増幅器ＥＡＭＰからの出力電圧がベースに印加されて動作するものである。このトランジスタＱ１０１のエミッタは検出抵抗Ｒ１０１を介して接地されている。ＰＮＰトランジスタＱ１０２は、エミッタが抵抗Ｒ１０２を介して電源電圧ＶＣＣと接続され、コレクタがトランジスタＱ１０１のコレクタと接続される。また、ＰＮＰトランジスタＱ１０３は、エミッタが抵抗Ｒ１０３を介して電源電圧ＶＣＣと接続され、ベースがトランジスタＱ１０２のベースと接続されている。そして、当該トランジスタＱ１０３のコレクタは、後段の回路を動作させるための定電流を出力する端子となっている。また、ＰＮＰトランジスタＱ１０４は、エミッタがトランジスタＱ１０２、Ｑ１０３のベースと共通接続され、ベースがトランジスタＱ１０２のコレクタと接続され、コレクタが接地されている。上記のトランジスタＱ１０２、Ｑ１０３、Ｑ１０４より電流ミラー回路が構成される。

＝＝＝定電流発生回路の動作＝＝＝
先ず、電源電圧ＶＣＣが投入される。例えば基準電圧ＶＲＥＦが電源電圧ＶＣＣから生成される場合、所定レベルの基準電圧ＶＲＥＦが発生することとなる。トランジスタＱ１０１は、このときの誤差増幅器ＥＡＭＰからの出力電圧に応じたバイアス状態となる。一方、電源電圧ＶＣＣが投入されると、トランジスタＱ１０２が動作し、トランジスタＱ１０２のコレクタ電流が所定のバイアス状態となっているトランジスタＱ１０１を介して検出抵抗Ｒ１０１に流れる。これにより、誤差増幅器ＥＡＭＰは、基準電圧ＶＲＥＦと検出抵抗Ｒ１０１の両端に発生する検出電圧が印加されて、両電圧の差に応じた出力電圧を出力し、この出力電圧に応じたバイアス状態でトランジスタＱ１０１は動作することとなる。即ち、検出抵抗Ｒ１０１の両端電圧を誤差増幅器ＥＡＭＰに印加すべく形成されたループは負帰還ループであり、誤差増幅器ＥＡＭＰは、−端子の印加電圧が基準電圧ＶＲＥＦと等しくなるようにトランジスタＱ１０１をバイアスすることとなる。これにより、検出抵抗Ｒ１０１の両端に基準電圧ＶＲＥＦと同電圧が発生した状態で、誤差増幅器ＥＡＭＰの出力電圧は安定し、換言すればトランジスタＱ１０１のバイアス状態は安定し、つまり、トランジスタＱ１０３のコレクタから定電流が供給されることとなる。
特開平６−１５１７０５

しかしながら、図４のバンドギャップ型基準電圧発生回路の場合、基準電圧ＶＲＥＦ＝１．２Ｖとした場合、トランジスタＱ４のエミッタ電位＝１．２Ｖ、トランジスタＱ４のコレクタエミッタ間電圧＝約０．３Ｖ、電源ＶＣＣからトランジスタＱ７のコレクタまでの電圧＝約１．５Ｖ（抵抗Ｒ６による電圧降下を含む）となるため、電源電圧ＶＣＣとしては、（１．２＋０．３＋１．５）Ｖ＝３Ｖ程度の電源電圧が必要となる。

また、図５の定電流発生回路の場合、基準電圧ＶＲＥＦ＝１．２Ｖとした場合、検出抵抗Ｒ１０１の両端の検出電圧＝１．２Ｖ、トランジスタＱ１０１のコレクタエミッタ間電圧＝約０．３Ｖ、トランジスタＱ１０２、Ｑ１０４のベースエミッタ間電圧が各々約０．７Ｖとなるため、電源電圧ＶＣＣとしては、抵抗Ｒ１０２の電圧降下を考慮しても（１．２＋０．３＋０．７＋０．７）Ｖ＝２．９Ｖより大きい３Ｖ程度の電源電圧が必要となる。

何れの場合も、３Ｖ未満の低電圧で動作が不完全であるため、例えば携帯用の電子機器に図４、図５の回路を使用すると、電力消費量が大となって、電池寿命が短くなるといった問題があった。そのため、バンドギャップ型基準電圧発生回路や定電流発生回路としては、３Ｖよりも更に低い低電圧の電源電圧で正常に動作可能な回路が要求されていた。

そこで、本発明は、バンドギャップ型基準電圧発生回路や定電流発生回路を効果的に動作させる低電圧動作回路を提供することを目的とする。

前記課題を解決するための発明は、誤差増幅器と、検出抵抗と直列接続され、前記誤差増幅器の出力電圧に応じて動作する第１トランジスタと、前記第１トランジスタと直列接続される第２トランジスタと、前記第２トランジスタと制御電極が共通接続される第３トランジスタと、前記第２トランジスタの制御電極と、前記第１トランジスタ及び前記第２トランジスタの直列接続部との電位差を、所定値以下とする複数の第４トランジスタと、前記検出抵抗の両端電圧を順方向電圧だけ低下させる第５トランジスタと、を備え、前記第２トランジスタ、前記第３トランジスタ、前記複数の第４トランジスタは、電流ミラー回路を構成し、前記誤差増幅器は、基準電圧と、前記検出抵抗の両端電圧から順方向電圧だけ上昇した前記第５トランジスタの出力電圧と、の差に応じた出力電圧を発生することを特徴とする低電圧動作回路である。

また、電流ミラー回路と、前記電流ミラー回路の出力電流が供給される出力トランジスタと、を有するバンドギャップ型基準電圧発生回路を動作させる低電圧動作回路であって、前記電流ミラー回路を構成するダイオード接続された一方のトランジスタと直列接続される第１トランジスタと、前記出力トランジスタと直列接続されるとともに、前記第１トランジスタと制御電極が共通接続される第２トランジスタと、前記第１トランジスタの制御電極と、前記第１トランジスタの前記一方のトランジスタの側となる電極との電位差を、所定値以下とする複数の第３トランジスタと、定電流回路と、を備え、前記第１トランジスタ、前記第２トランジスタ、前記複数の第３トランジスタは、電流ミラー回路を構成し、前記定電流回路は、前記複数の第３トランジスタを定電流で動作させることを特徴とする低電圧動作回路である。

本発明によれば、基準電圧や定電流を発生する回路を低電圧電源で効果的に駆動することが可能となる。

本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。

＝＝＝第１実施形態＝＝＝
図１を参照しつつ、本発明にかかる低電圧発生回路について説明する。図１は、本発明にかかる低電圧発生回路の第１実施形態であり、バンドギャップ型基準電圧発生回路に適用した場合の回路図である。尚、図１において、図４と同一構成については同一符号を記すこととする。

＜＜＜回路構成＞＞＞
図１において、ダイオード接続（ベース・コレクタ間が短絡）されたＮＰＮトランジスタＱ１とＮＰＮトランジスタＱ２とは、電流ミラー回路を構成する。そして、トランジスタＱ１のエミッタは直接接地され、一方、トランジスタＱ２のエミッタは抵抗Ｒ３を介して接地される。ＮＰＮトランジスタＱ３（出力トランジスタ）のベースは前記電流ミラー回路の出力となるトランジスタＱ２のコレクタと接続され、エミッタは接地されている。更に、トランジスタＱ１及びＱ２のコレクタには各々抵抗Ｒ１及びＲ２が接続されている。そして、一点鎖線で囲まれた上記のトランジスタＱ１、Ｑ２、Ｑ３及び抵抗Ｒ１、Ｒ２、Ｒ３は、バンドギャップ型基準電圧発生回路ＢＧを構成する。

抵抗Ｒ４及びダイオードＤ１、Ｄ２は、電源電圧ＶＣＣと接地との間に直列接続されており、抵抗Ｒ４及びダイオードＤ１の接続点と、ダイオードＤ１及びＤ２の接続点には各々異なる第１定電圧、第２定電圧が発生する。ＮＰＮトランジスタＱ９は、この第１定電圧がベースに印加されて動作するものであり、バンドギャップ型基準電圧発生回路ＢＧが起動した後は動作を停止するものである。このトランジスタＱ９のエミッタは抵抗Ｒ１、Ｒ２の一端側の共通接続点と接続される。ＮＰＮトランジスタＱ４は、トランジスタＱ９と並列接続され、後述するように当該トランジスタＱ９と相補的に動作するものであり、そのベースはトランジスタＱ３のコレクタと接続される。更に、ＮＰＮトランジスタＱ１０は、ベースがトランジスタＱ４のベースと接続され、コレクタが電源電圧ＶＣＣと接続され、エミッタが抵抗Ｒ７を介して接地される。そして、トランジスタＱ１０のエミッタは基準電圧ＶＲＥＦを出力する端子となる。つまり、このトランジスタＱ１０は、基準電圧ＶＲＥＦを出力するためのバッファの機能を有するものである。

バンドギャップ型基準電圧発生回路ＢＧにおいては、温度変化の影響を受けない基準電圧ＶＲＥＦを発生させるため、トランジスタＱ１及びＱ３のコレクタ電流を等しくすることが必要となる。そこで、当該コレクタ電流の供給元として電流ミラー回路を用いる場合、ダイオード接続される側のトランジスタの出力電流と、ダイオード接続されていない側のトランジスタの出力電流との誤差が極めて小さくなることが要求される。

そこで、ＰＮＰトランジスタＱ２０１（第１トランジスタ）、ＰＮＰトランジスタＱ２０２（第２トランジスタ）、ＮＰＮトランジスタＱ２０３（第３トランジスタ）、ＰＮＰトランジスタＱ２０４（第３トランジスタ）で構成される電流ミラー回路が適用される。詳しくは、トランジスタＱ２０１のエミッタは抵抗Ｒ２０１を介して電源電圧ＶＣＣと接続され、そのコレクタはトランジスタＱ４及びＱ９の共通コレクタと接続される。トランジスタＱ２０２のエミッタは抵抗Ｒ２０２を介して電源電圧ＶＣＣと接続され、そのコレクタはトランジスタＱ３のコレクタ（トランジスタＱ４、Ｑ１０のベース）と接続される。更に、トランジスタＱ２０１及びＱ２０２のベース（制御電極）は共通接続される。また、トランジスタＱ２０３のベースはトランジスタＱ２０１のコレクタと接続され、そのコレクタは電源電圧ＶＣＣと接続されている。更に、トランジスタＱ２０４のベースはトランジスタＱ２０３のエミッタと接続され、そのエミッタはトランジスタＱ２０１及びＱ２０２の共通ベースと接続され、そのコレクタは接地される。また、ＮＰＮトランジスタＱ２０５のベースには第２定電圧が印加され、そのコレクタはトランジスタＱ２０４のベースと接続されるとともにそのエミッタは接地されている。抵抗Ｒ４、ダイオードＤ１及びＤ２、トランジスタＱ２０５は定電流回路を構成する。

ここで、抵抗Ｒ２０３の抵抗値をトランジスタＱ２０３及びＱ２０４のベースエミッタ間電圧に比べて無視できる程度とした場合、トランジスタＱ２０１及びＱ２０２のベース電圧とトランジスタＱ２０１のコレクタ電圧とを比較すると、トランジスタＱ２０１及びＱ２０２のベース電圧をトランジスタＱ２０４のベースエミッタ間電圧だけ下降するとともにトランジスタＱ２０３のベースエミッタ間電圧だけ上昇することで、トランジスタＱ２０１のコレクタ電圧となる。即ち、トランジスタＱ２０１及びＱ２０２のベース電圧とトランジスタＱ２０１のコレクタ電圧とは、トランジスタＱ２０３及びＱ２０４の接続によって略等しく設定されることとなる。換言すれば、トランジスタＱ２０１及びＱ２０２のベース電圧と、トランジスタＱ２０１のコレクタ電圧との電位差はほぼゼロ（所定値以下）となる。

＜＜＜回路動作＞＞＞
初めに、温度依存性のない電圧ＶＲＥＦ′を発生する動作を説明する。トランジスタＱ２を流れる出力電流は、抵抗Ｒ３で定まるエミッタ抵抗値により、トランジスタＱ１を流れる出力電流よりも小さくなるように設定される。例えば、トランジスタＱ２の電流密度はトランジスタＱ１の約１／１０に設定される。すると、トランジスタＱ１のベースエミッタ間電圧がトランジスタＱ２のベースエミッタ間電圧よりも大きくなり、抵抗Ｒ３の両端にΔＶＢＥが発生する。同時に、トランジスタＱ２のコレクタ負荷となる抵抗Ｒ２の両端には、ΔＶＢＥ・Ｒ２／Ｒ３の増幅電圧が発生する（但し、数式で表されるＲ２、Ｒ３は、抵抗Ｒ２、Ｒ３の抵抗値とする）。従って、抵抗Ｒ１、Ｒ２の一端側（トランジスタＱ４、Ｑ９のエミッタ）に発生する電圧ＶＲＥＦ′は、トランジスタＱ３のベースエミッタ間電圧ＶＢＥと、トランジスタＱ２の増幅電圧ΔＶＢＥ・Ｒ２／Ｒ３との和となる。ここで、ＶＢＥは負の温度係数を有し、ΔＶＢＥ・Ｒ２／Ｒ３は正の温度係数を有する。そこで、抵抗Ｒ２、Ｒ３の抵抗値を適当に選択すれば、増幅電圧ΔＶＢＥ・Ｒ２／Ｒ３はΔＶＢＥを反転増幅したものとなることから、電圧ＶＲＥＦ′として、温度変化の影響を受けることのない電圧値を発生することが可能となる。特に、半導体集積回路内でバンドギャップ型基準電圧発生回路を構成する場合、ＶＢＥとΔＶＢＥ・Ｒ２／Ｒ３との和がシリコンのエネルギーギャップ電圧（約１．２Ｖ）となったときに、電圧ＶＲＥＦ′は温度変化の影響を受けなくなる。

電源電圧ＶＣＣが投入された場合、トランジスタＱ９のベースにはダイオードＤ１、Ｄ２の順方向電圧を加算した第１定電圧（例えば１．４Ｖ）が印加される。このとき、電圧ＶＲＥＦ′がまだ発生していないため、トランジスタＱ９はそのエミッタ電圧が接地付近まで低下した状態であるために動作し、これに伴って電流ミラー回路を構成するトランジスタＱ２０１、Ｑ２０２、Ｑ２０３、Ｑ２０４も動作することとなる。一方、トランジスタＱ２０５のベースには第１定電圧よりも低い第２定電圧が印加され、トランジスタＱ２０５は一定バイアスで駆動される。これにより、トランジスタＱ２０４のベース電流が一定となり、トランジスタＱ２０４は、トランジスタＱ２０１及びＱ２０２のベースから一定のベース電流をコレクタ電流として引き込むこととなる。従って、トランジスタＱ２０１及びＱ２０２は一定バイアスで駆動される。ここで、トランジスタＱ２０４のエミッタ電流と、トランジスタＱ２０３のベース電流とを比較する。トランジスタＱ２０１、Ｑ２０３、Ｑ２０４の電流増幅率をｈＦＥとした場合、トランジスタＱ２０３のベース電流は、トランジスタＱ２０４のエミッタ電流に比べて（１／ｈＦＥ）の２乗程度となる。換言すれば、トランジスタＱ２０３は、トランジスタＱ２０４のエミッタ電流に対して（１／ｈＦＥ）の２乗程度のベース電流を設定することで動作する。つまり、トランジスタＱ２０１のコレクタからトランジスタＱ２０３のベースに流れ込む電流量は、トランジスタＱ２０１のコレクタ電流に比べて無視できる程、極めて小さな電流値に設定することが可能となる。これにより、トランジスタＱ２０１及びＱ２０２の電流ミラー比の、誤差が極めて微小なコレクタ電流を確実に得ることができる。

トランジスタＱ２０１のコレクタ電流がトランジスタＱ９を介してバンドギャップ型基準電圧発生回路ＢＧに供給され、電圧ＶＲＥＦ′が発生することとなる。トランジスタＱ３が動作することに伴って、トランジスタＱ４が動作し始める。このとき、電圧ＶＲＥＦ′は、トランジスタＱ４のベースエミッタ間電圧だけ上昇し、更にトランジスタＱ１０のベースエミッタ間電圧だけ下降して基準電圧ＶＲＥＦとなるため、基準電圧ＶＲＥＦは電圧ＶＲＥＦ′と等しくなる。尚、バンドギャップ型基準電圧発生回路が動作すると、トランジスタＱ４のベース電圧はトランジスタＱ９のベース電圧より高くなるため、トランジスタＱ４がトランジスタＱ９に代わって相補的に動作することとなる。つまり、抵抗Ｒ４、ダイオードＤ１、Ｄ２、及びトランジスタＱ９は、バンドギャップ型基準電圧発生回路ＢＧを動作させるための起動回路の機能を果たすものである。こうして、電源電圧ＶＣＣが定常状態となると、温度変化の影響を受けない基準電圧ＶＲＥＦが継続して発生することとなる。

以上説明したように、トランジスタＱ２０１、Ｑ２０２、Ｑ２０３、Ｑ２０４を有する電流ミラー回路を適用することにより、トランジスタＱ２０１のコレクタ電流に比べて、当該トランジスタＱ２０１のコレクタからトランジスタＱ２０３のベースに流れ込む電流は無視できる程の電流値でしかないため、トランジスタＱ２０１及びＱ２０２のコレクタから略等しいコレクタ電流を得ることができる。従って、温度特性に依存しない基準電圧ＶＲＥＦを確実に得ることが可能となる。

また、図１で構成される回路を採用することにより、基準電圧ＶＲＥＦ＝１．２Ｖの場合、トランジスタＱ４のエミッタ電圧＝１．２Ｖ、トランジスタＱ４のコレクタエミッタ間電圧＝約０．３Ｖ、トランジスタＱ２０１のコレクタエミッタ間電圧＝約０．３Ｖとなるため、加算電圧は（１．２＋０．３＋０．３）Ｖ＝１．８Ｖとなる。抵抗Ｒ２０１の抵抗値を考慮しても２Ｖ程度の電源電圧ＶＣＣを用意すればよいこととなる。従って、図１のバンドギャップ型基準電圧発生回路ＢＧを動作させる低電圧動作回路は、２Ｖ程度の電源電圧ＶＣＣを用意すれば正常に基準電圧ＶＲＥＦを出力することができる。換言すれば、携帯機器を動作させるために用いるバンドギャップ型基準電圧発生回路として、電池寿命を長くできる回路を提供することが可能となる。更に、図１の低電圧動作回路は、集積回路とすることも可能である。

＝＝＝第２実施形態＝＝＝
図２を参照しつつ、本発明にかかる低電圧発生回路について説明する。図２は、本発明にかかる低電圧発生回路の第２実施形態であり、定電流発生回路に適用した場合の回路図である。尚、図２において、図５と同一構成については同一符号を記すこととする。

＜＜＜回路構成＞＞＞
図２において、誤差増幅器ＥＡＭＰは、＋（非反転）入力端子に所定の基準電圧ＶＲＥＦが印加されるとともに、−（反転入力）端子に検出抵抗Ｒ１０１の両端に発生する検出電圧が印加され、基準電圧ＶＲＥＦと検出電圧との差に応じた出力電圧を発生するものである。つまり、誤差増幅器ＥＡＭＰは、＋端子及び−端子の印加電圧の誤差がゼロとなったときに所定レベルの一定電圧を出力することとなる。尚、基準電圧ＶＲＥＦの供給元としては、例えば図１に示す低電圧動作回路を使用することができる。ＮＰＮトランジスタＱ１０１（第１トランジスタ）は、誤差増幅器ＥＡＭＰからの出力電圧がベースに印加されて動作するものである。このトランジスタＱ１０１のエミッタは検出抵抗Ｒ１０１を介して接地されている。トランジスタＱ１０１のコレクタ側には、ＰＮＰトランジスタＱ１０２（第２トランジスタ）、ＰＮＰトランジスタＱ１０３（第３トランジスタ）、ＮＰＮトランジスタＱ３０１（第４トランジスタ）、ＰＮＰトランジスタ（第４トランジスタ）にて構成される電流ミラー回路が設けられる。詳しくは、トランジスタＱ１０２は、エミッタが抵抗Ｒ１０２を介して電源電圧ＶＣＣと接続され、コレクタがトランジスタＱ１０１のコレクタと接続される。また、ＰＮＰトランジスタＱ１０３は、エミッタが抵抗Ｒ１０３を介して電源電圧ＶＣＣと接続され、ベースがトランジスタＱ１０２のベースと共通接続されている。そして、当該トランジスタＱ１０３のコレクタは、後段の回路を動作させるための定電流を出力する端子となっている。また、トランジスタＱ３０１のベースはトランジスタＱ１０２のコレクタと接続され、そのコレクタは電源電圧ＶＣＣと接続され、エミッタは抵抗Ｒ３０１を介して接地されている。更に、トランジスタＱ３０２のベースはトランジスタＱ３０１のエミッタと接続され、そのエミッタはトランジスタＱ１０２及びＱ１０３の共通ベースと接続され、そのコレクタは抵抗Ｒ３０２を介して接地される。ここで、トランジスタＱ１０２及びＱ１０３のベース電圧とトランジスタＱ１０２のコレクタ電圧とを比較すると、トランジスタＱ１０２及びＱ１０３のベース電圧をトランジスタＱ３０２のベースエミッタ間電圧だけ下降するとともにトランジスタＱ３０１のベースエミッタ間電圧だけ上昇することで、トランジスタＱ１０２のコレクタ電圧となる。即ち、トランジスタＱ１０２及びＱ１０３のベース電圧とトランジスタＱ１０２のコレクタ電圧とは、トランジスタＱ３０１及びＱ３０２の接続によって等しく設定されることとなる。換言すれば、トランジスタＱ１０２及びＱ１０３のベース電圧と、トランジスタＱ１０２のコレクタ電圧との電位差はゼロ（所定値以下）となる。

＜＜＜回路動作＞＞＞
先ず、電源電圧ＶＣＣが投入される。例えば基準電圧ＶＲＥＦが電源電圧ＶＣＣから生成される場合、所定レベル（例えば１．２Ｖ）の基準電圧ＶＲＥＦが発生することとなる。トランジスタＱ１０１は、このときの誤差増幅器ＥＡＭＰからの出力電圧に応じたバイアス状態となる。一方、電源電圧ＶＣＣが投入されると、トランジスタＱ１０２が動作し、トランジスタＱ１０２のコレクタ電流が所定のバイアス状態となっているトランジスタＱ１０１を介して検出抵抗Ｒ１０１に流れる。これにより、誤差増幅器ＥＡＭＰは、基準電圧ＶＲＥＦと検出抵抗Ｒ１０１の両端に発生する検出電圧が印加されて、両電圧の差に応じた出力電圧を出力し、この出力電圧に応じたバイアス状態でトランジスタＱ１０１は動作することとなる。即ち、検出抵抗Ｒ１０１の両端電圧を誤差増幅器ＥＡＭＰに印加すべく形成されたループは負帰還ループであり、誤差増幅器ＥＡＭＰは、−端子の印加電圧が基準電圧ＶＲＥＦと等しくなるようにトランジスタＱ１０１をバイアスすることとなる。これにより、検出抵抗Ｒ１０１の両端に基準電圧ＶＲＥＦと同電圧が発生した状態で、誤差増幅器ＥＡＭＰの出力電圧は安定し、換言すればトランジスタＱ１０１のバイアス状態は安定し、つまり、トランジスタＱ１０３のコレクタから定電流が供給されることとなる。

ここで、トランジスタＱ３０２のエミッタ電流と、トランジスタＱ３０１のベース電流とを比較する。トランジスタＱ１０２、Ｑ３０１、Ｑ３０２の電流増幅率をｈＦＥとした場合、トランジスタＱ３０１のベース電流は、トランジスタＱ３０２のエミッタ電流に比べて（１／ｈＦＥ）の２乗程度となる。換言すれば、トランジスタＱ３０１は、トランジスタＱ３０２のエミッタ電流に対して（１／ｈＦＥ）の２乗程度のベース電流を設定することで動作する。つまり、トランジスタＱ１０２のコレクタからトランジスタＱ３０１のベースに流れ込む電流量は、トランジスタＱ１０２のコレクタ電流に比べて無視できる程、極めて小さな電流値に設定することが可能となる。これにより、トランジスタＱ２０１及びＱ２０２のサイズに応じた電流ミラー比の、誤差が極めて微小なコレクタ電流を確実に得ることができる。これにより、電流ミラー比に応じた定電流をトランジスタＱ１０３のコレクタから供給することが可能となる。

また、電流ミラー回路を構成するトランジスタＱ１０２、Ｑ３０１、Ｑ３０２を、オン抵抗が小さい低飽和のトランジスタで構成することが可能である。こうすることにより、基準電圧ＶＲＥＦ＝１．２Ｖの場合、検出抵抗Ｒ１０１の両端に発生する検出電圧＝１．２Ｖ、トランジスタＱ１０１のコレクタエミッタ間電圧＝約０．３Ｖ、トランジスタＱ１０２のコレクタエミッタ間電圧＝約０．３Ｖとなるため、加算電圧は（１．２＋０．３＋０．３）Ｖ＝１．８Ｖとなる。抵抗Ｒ１０２の抵抗値を考慮しても２Ｖ程度の電源電圧ＶＣＣを用意すればよいこととなる。従って、図２の定電流を発生させる低電圧動作回路は、２Ｖ程度の電源電圧ＶＣＣを用意すれば正常に定電流を発生することができる。換言すれば、携帯機器を動作させるために用いる定電流発生回路として、電池寿命を長くできる回路を提供することが可能となる。更に、図２の回路構成を採用することにより、２Ｖ程度という比較的低電圧な電源電圧ＶＣＣでありながらも、定電流を出力するトランジスタＱ１０３の十分な駆動能力を確保することが可能となる。

更に、図２の低電圧動作回路は、集積回路とすることも可能である。特に、図２の低電圧動作回路の基準電圧ＶＲＥＦとして図１の低電圧動作回路から出力される基準電圧ＶＲＥＦを使用する場合、同一の電源電圧ＶＣＣを使用できるため、図１及び図２の低電圧動作回路を同一チップ上に形成することが容易となる。

＝＝＝第３実施形態＝＝＝
図３を参照しつつ、本発明にかかる低電圧発生回路について説明する。図３は、本発明にかかる低電圧発生回路の第３実施形態であり、定電流発生回路に適用した場合の他の回路図である。尚、図３において、図２と同一構成については同一符号を記すこととする。

＜＜＜回路構成＞＞＞
図３において、誤差増幅器ＥＡＭＰの＋（非反転）入力端子には、所定の基準電圧ＶＲＥＦが印加され、その−（反転入力）端子には、検出抵抗Ｒ１０１の両端電圧をＰＮＰトランジスタＱ４０１（第５トランジスタ）のベースエミッタ間電圧だけ上昇させた電圧が検出電圧として印加される。そして、誤差増幅器ＥＡＭＰは、＋端子及び−端子の印加電圧の差に応じた出力電圧を発生する。つまり、誤差増幅器ＥＡＭＰは、＋端子及び−端子の印加電圧の誤差がゼロとなったときに所定レベルの一定電圧を出力することとなる。上記のトランジスタＱ４０１は、ベースが検出抵抗Ｒ１０１の非接地側の一端と接続され、エミッタが抵抗Ｒ４０１を介して電源電圧ＶＣＣと接続され、コレクタが接地される。更に、トランジスタＱ４０１のエミッタは誤差増幅器ＥＡＭＰの−端子と接続されている。尚、基準電圧ＶＲＥＦの供給元としては、例えば図１に示す低電圧動作回路を使用することができる。ＮＰＮトランジスタＱ１０１（第１トランジスタ）は、誤差増幅器ＥＡＭＰからの出力電圧がベースに印加されて動作するものである。このトランジスタＱ１０１のエミッタは検出抵抗Ｒ１０１を介して接地されている。トランジスタＱ１０１のコレクタ側には、ＰＮＰトランジスタＱ１０２（第２トランジスタ）、ＰＮＰトランジスタＱ１０３（第３トランジスタ）、ＮＰＮトランジスタＱ３０１（第４トランジスタ）、ＰＮＰトランジスタ（第４トランジスタ）にて構成される電流ミラー回路が設けられる。詳しくは、トランジスタＱ１０２は、エミッタが抵抗Ｒ１０２を介して電源電圧ＶＣＣと接続され、コレクタがトランジスタＱ１０１のコレクタと接続される。また、ＰＮＰトランジスタＱ１０３は、エミッタが抵抗Ｒ１０３を介して電源電圧ＶＣＣと接続され、ベースがトランジスタＱ１０２のベースと共通接続されている。そして、当該トランジスタＱ１０３のコレクタは、後段の回路を動作させるための定電流を出力する端子となっている。また、トランジスタＱ３０１のベースはトランジスタＱ１０２のコレクタと接続され、そのコレクタは電源電圧ＶＣＣと接続され、エミッタは抵抗Ｒ３０１を介して接地されている。更に、トランジスタＱ３０２のベースはトランジスタＱ３０１のエミッタと接続され、そのエミッタはトランジスタＱ１０２及びＱ１０３の共通ベースと接続され、そのコレクタは抵抗Ｒ３０２を介して接地される。ここで、トランジスタＱ１０２及びＱ１０３のベース電圧とトランジスタＱ１０２のコレクタ電圧とを比較すると、トランジスタＱ１０２及びＱ１０３のベース電圧をトランジスタＱ３０２のベースエミッタ間電圧だけ下降するとともにトランジスタＱ３０１のベースエミッタ間電圧だけ上昇することで、トランジスタＱ１０２のコレクタ電圧となる。即ち、トランジスタＱ１０２及びＱ１０３のベース電圧とトランジスタＱ１０２のコレクタ電圧とは、トランジスタＱ３０１及びＱ３０２の接続によって等しく設定されることとなる。換言すれば、トランジスタＱ１０２及びＱ１０３のベース電圧と、トランジスタＱ１０２のコレクタ電圧との電位差はゼロ（所定値以下）となる。

＜＜＜回路動作＞＞＞
先ず、電源電圧ＶＣＣが投入される。例えば基準電圧ＶＲＥＦが電源電圧ＶＣＣから生成される場合、所定レベル（例えば１．２Ｖ）の基準電圧ＶＲＥＦが発生することとなる。トランジスタＱ１０１は、このときの誤差増幅器ＥＡＭＰからの出力電圧に応じたバイアス状態となる。一方、電源電圧ＶＣＣが投入されると、トランジスタＱ１０２が動作し、トランジスタＱ１０２のコレクタ電流が所定のバイアス状態となっているトランジスタＱ１０１を介して検出抵抗Ｒ１０１に流れる。これにより、誤差増幅器ＥＡＭＰは、基準電圧ＶＲＥＦと、検出抵抗Ｒ１０１の両端電圧及びトランジスタＱ４０１のベースエミッタ間電圧の加算電圧（検出電圧）が印加されて、両電圧の差に応じた出力電圧を出力し、この出力電圧に応じたバイアス状態でトランジスタＱ１０１は動作することとなる。即ち、上記の加算電圧を誤差増幅器ＥＡＭＰに印加すべく形成されたループは負帰還ループであり、誤差増幅器ＥＡＭＰは、−端子の印加電圧が基準電圧ＶＲＥＦと等しくなるようにトランジスタＱ１０１をバイアスすることとなる。これにより、検出抵抗Ｒ１０１の両端に基準電圧ＶＲＥＦからトランジスタＱ４０１のベースエミッタ間電圧を減算した電圧と同電圧が発生した状態で、誤差増幅器ＥＡＭＰの出力電圧は安定し、換言すればトランジスタＱ１０１のバイアス状態は安定し、つまり、トランジスタＱ１０３のコレクタから定電流が供給されることとなる。

ここで、トランジスタＱ３０２のエミッタ電流と、トランジスタＱ３０１のベース電流とを比較する。トランジスタＱ１０２、Ｑ３０１、Ｑ３０２の電流増幅率をｈＦＥとした場合、トランジスタＱ３０１のベース電流は、トランジスタＱ３０２のエミッタ電流に比べて（１／ｈＦＥ）の２乗程度となる。換言すれば、トランジスタＱ３０１は、トランジスタＱ３０２のエミッタ電流に対して（１／ｈＦＥ）の２乗程度のベース電流を設定することで動作する。つまり、トランジスタＱ１０２のコレクタからトランジスタＱ３０１のベースに流れ込む電流量は、トランジスタＱ１０２のコレクタ電流に比べて無視できる程、極めて小さな電流値に設定することが可能となる。これにより、トランジスタＱ２０１及びＱ２０２のサイズに応じた電流ミラー比の、誤差が極めて微小なコレクタ電流を確実に得ることができる。これにより、電流ミラー比に応じた定電流をトランジスタＱ１０３のコレクタから供給することが可能となる。

また、電流ミラー回路を構成するトランジスタＱ１０２、Ｑ３０１、Ｑ３０２を、オン抵抗が小さい低飽和のトランジスタで構成することが可能である。こうすることにより、基準電圧ＶＲＥＦ＝１．２Ｖの場合、検出抵抗Ｒ１０１の両端に発生する検出電圧＝（１．２−０．７）Ｖ＝０．５Ｖ、トランジスタＱ１０１のコレクタエミッタ間電圧＝約０．３Ｖ、トランジスタＱ１０２のコレクタエミッタ間電圧＝約０．３Ｖとなるため、この加算電圧は（０．５＋０．３＋０．３）Ｖ＝１．１Ｖとなる。抵抗Ｒ１０２の抵抗値を考慮しても１．５Ｖ程度の電源電圧ＶＣＣを用意すればよいこととなる。従って、図３の定電流を発生させる低電圧動作回路は、１．５Ｖ程度の電源電圧ＶＣＣを用意すれば正常に定電流を発生することができる。換言すれば、携帯機器を動作させるために用いる定電流発生回路として、電池寿命を図２に比べて大幅に長くできる回路を提供することが可能となる。更に、図３の回路構成を採用することにより、１．５Ｖ程度という図２よりも低い電源電圧ＶＣＣでありながらも、定電流を出力するトランジスタＱ１０３の十分な駆動能力を確保することが可能となる。更に、図３の低電圧動作回路は、集積回路とすることも可能である。

＝＝＝まとめ＝＝＝
以上説明したように、基準電圧ＶＲＥＦと検出抵抗Ｒ１０１の両端電圧との差に応じた出力電圧を発生する誤差増幅器ＥＡＭＰと、検出抵抗Ｒ１０１と直列接続され、誤差増幅器ＥＡＭＰの出力電圧に応じて動作するトランジスタＱ１０１と、トランジスタＱ１０１と直列接続されるトランジスタＱ１０２と、トランジスタＱ１０２とベースが共通接続されるトランジスタＱ１０３と、トランジスタＱ１０２のベース電圧と、トランジスタＱ１０１及びトランジスタＱ１０２の直列接続部の電圧と、を等しくするトランジスタＱ３０１、Ｑ３０２と、を備え、トランジスタＱ１０２、Ｑ１０３、Ｑ３０１、Ｑ３０２は、電流ミラー回路を構成するものである。これにより、定電流を発生する回路に使用する電源電圧ＶＣＣを低電圧化することが可能となる。

また、トランジスタＱ３０１、Ｑ３０２は、トランジスタＱ１０１及びトランジスタＱ１０２の直列接続部からトランジスタＱ３０１のベースに流れ込む電流が、トランジスタＱ１０２及びＱ１０３の制御電極を流れる電流に対して、（１／ｈＦＥ）の２乗程度となるように、トランジスタＱ１０１及びトランジスタＱ１０２の直列接続部と、トランジスタＱ１０２及びＱ１０３の共通ベースとの間に接続されてなるものである。これにより、電流ミラー回路におけるトランジスタＱ１０２及びＱ１０３から出力されるコレクタ電流の誤差を極めて小さくできる。従って、後段の回路に供給すべき正確な定電流を発生することが可能となる。

また、図２及び図３で構成される回路を採用することにより、電源電圧ＶＣＣが低電圧でありながらも、定電流を出力するトランジスタＱ１０３の駆動能力を十分に確保することが可能となる。

また、検出抵抗Ｒ１０１の両端電圧を順方向電圧だけ低い電圧とするトランジスタＱ４０１を、更に備え、誤差増幅器ＥＡＭＰは、基準電圧ＶＲＥＦと、検出抵抗Ｒ１０１の両端電圧から順方向電圧だけ上昇したトランジスタＱ４０１の出力電圧と、の差に応じた出力電圧を発生する。これにより、図２に比べて更に電源電圧ＶＣＣを低電圧化した低電圧動作回路を提供することが可能となる。

また、電流ミラー回路（Ｑ１、Ｑ２）と、この電流ミラー回路の出力電流が供給される出力トランジスタＱ３と、を有するバンドギャップ型基準電圧発生回路ＢＧを動作させる低電圧動作回路であって、上記の電流ミラー回路を構成するダイオード接続された一方のトランジスタＱ１と直列接続されるトランジスタＱ２０１と、トランジスタＱ３と直列接続されるとともに、トランジスタＱ２０１とベースが共通接続されるトランジスタＱ２０２と、トランジスタＱ２０１のベース電圧とコレクタ電圧と、を略等しくするトランジスタＱ２０３及びＱ２０４と、を備え、トランジスタＱ２０１、Ｑ２０２、Ｑ２０３、Ｑ２０４は、電流ミラー回路を構成するものである。これにより、温度変化に依存しない基準電圧ＶＲＥＦを発生するバンドギャップ型基準電圧発生回路の電源電圧ＶＣＣを低電圧化することが可能となる。

また、トランジスタＱ２０３及びＱ２０４は、トランジスタＱ２０１のコレクタからトランジスタＱ２０３のベースに流れ込む電流が、トランジスタＱ２０１及びＱ２０２のベースを流れる電流に対して、（１／ｈＦＥ）の２乗程度となるように、トランジスタＱ２０１のコレクタと、トランジスタＱ２０１及びＱ２０２の共通ベースとの間に接続されてなるものである。これにより、電流ミラー回路を構成するトランジスタＱ２０１及びＱ２０２から出力されるコレクタ電流の誤差を極めて小さくできる。従って、低電圧の電源電圧ＶＣＣの下で基準電圧ＶＲＥＦを確実に発生させることが可能となる。

更に、トランジスタＱ２０３及びＱ２０４を定電流で動作させる定電流回路を、備えた。これにより、トランジスタＱ２０３及びＱ２０４を一定のバイアス状態で駆動させ、安定した基準電圧ＶＲＥＦを得ることが可能となる。

以上、本発明にかかる低電圧動作回路について説明したが、上記の説明は、本発明の理解を容易とするためのものであり、本発明を限定するものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明にはその等価物が含まれることは勿論である。

本発明の第１実施形態を示す回路図である。 本発明の第２実施形態を示す回路図である。 本発明の第３実施形態を示す回路図である。 従来のバンドギャップ型基準電圧発生回路を示す回路図である。 従来の定電流発生回路を示す回路図である。

符号の説明

ＢＧ バンドギャップ型基準電圧発生回路
Ｑ２０１、Ｑ２０２、Ｑ２０３、Ｑ２０４ 電流ミラー回路
Ｒ４、Ｄ１、Ｄ２、Ｑ２０５ 定電流回路
Ｑ１０２、Ｑ１０３、Ｑ３０１、Ｑ３０２ 電流ミラー回路
ＥＡＭＰ 誤差増幅器
Ｒ１０１ 検出抵抗
Ｑ４０１ 第５トランジスタ

Claims (4)

1. 誤差増幅器と、
   検出抵抗と直列接続され、前記誤差増幅器の出力電圧に応じて動作する第１トランジスタと、
   前記第１トランジスタと直列接続される第２トランジスタと、
   前記第２トランジスタと制御電極が共通接続される第３トランジスタと、
   前記第２トランジスタの制御電極と、前記第１トランジスタ及び前記第２トランジスタの直列接続部との電位差を、所定値以下とする複数の第４トランジスタと、
   前記検出抵抗の両端電圧を順方向電圧だけ低下させる第５トランジスタと、を備え、
   前記第２トランジスタ、前記第３トランジスタ、前記複数の第４トランジスタは、電流ミラー回路を構成し、
   前記誤差増幅器は、基準電圧と、前記検出抵抗の両端電圧から順方向電圧だけ上昇した前記第５トランジスタの出力電圧と、の差に応じた出力電圧を発生する
   ことを特徴とする低電圧動作回路。
2. 前記複数の第４トランジスタは、
   前記第１トランジスタ及び前記第２トランジスタの直列接続部から流れ込む電流が、前記第２トランジスタ及び前記第３トランジスタの制御電極を流れる電流に対して、（１／前記各第４トランジスタの電流増幅率）の複数のべき乗となるように、
   前記第１トランジスタ及び前記第２トランジスタの直列接続部と、前記第２トランジスタ及び前記第３トランジスタの制御電極との間に接続されてなることを特徴とする請求項１に記載の低電圧動作回路。
3. 電流ミラー回路と、前記電流ミラー回路の出力電流が供給される出力トランジスタと、を有するバンドギャップ型基準電圧発生回路を動作させる低電圧動作回路であって、
   前記電流ミラー回路を構成するダイオード接続された一方のトランジスタと直列接続される第１トランジスタと、
   前記出力トランジスタと直列接続されるとともに、前記第１トランジスタと制御電極が共通接続される第２トランジスタと、
   前記第１トランジスタの制御電極と、前記第１トランジスタの前記一方のトランジスタの側となる電極との電位差を、所定値以下とする複数の第３トランジスタと、
   定電流回路と、を備え、
   前記第１トランジスタ、前記第２トランジスタ、前記複数の第３トランジスタは、電流ミラー回路を構成し、
   前記定電流回路は、前記複数の第３トランジスタを定電流で動作させる
   ことを特徴とする低電圧動作回路。
4. 前記複数の第３トランジスタは、
   前記第１トランジスタの前記一方のトランジスタの側となる電極から流れ込む電流が、前記第１トランジスタ及び前記第２トランジスタの制御電極を流れる電流に対して、（１／前記各第３トランジスタの電流増幅率）の複数のべき乗となるように、
   前記第１トランジスタの前記一方のトランジスタの側となる電極と、前記第１トランジスタ及び前記第２トランジスタの制御電極との間に接続されてなることを特徴とする請求項３に記載の低電圧動作回路。

Images