JP4583135B2 - 低電圧動作回路 - Google Patents
低電圧動作回路 Download PDFInfo
- Publication number
- JP4583135B2 JP4583135B2 JP2004304755A JP2004304755A JP4583135B2 JP 4583135 B2 JP4583135 B2 JP 4583135B2 JP 2004304755 A JP2004304755 A JP 2004304755A JP 2004304755 A JP2004304755 A JP 2004304755A JP 4583135 B2 JP4583135 B2 JP 4583135B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- circuit
- current
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
図4において、ダイオード接続(ベース・コレクタ間が短絡)されたNPNトランジスタQ1とNPNトランジスタQ2とは、電流ミラー回路を構成する。そして、トランジスタQ1のエミッタは直接接地され、一方、トランジスタQ2のエミッタは抵抗R3を介して接地される。NPNトランジスタQ3のベースはトランジスタQ2のコレクタと接続され、エミッタは接地されている。更に、トランジスタQ1及びQ2のコレクタには各々抵抗R1及びR2が接続されている。そして、上記のトランジスタQ1、Q2、Q3及び抵抗R1、R2、R3は、基準電圧発生部を構成する。
初めに、温度依存性のない電圧VREF′を発生する動作を説明する。トランジスタQ2を流れる出力電流は、トランジスタQ1を流れる出力電流よりも小さくなるように設定される。そのために、例えば、トランジスタQ2の電流密度はトランジスタQ1の約1/10に設定される。すると、トランジスタQ1のベースエミッタ間電圧がトランジスタQ2のベースエミッタ間電圧よりも大きくなり、抵抗R3の両端にΔVBEが発生する。同時に、トランジスタQ2のコレクタ負荷となる抵抗R2の両端には、ΔVBE・R2/R3の増幅電圧が発生する(但し、数式で表されるR2、R3は、抵抗R2、R3の抵抗値とする)。従って、抵抗R1、R2の一端側(トランジスタQ4、Q9のエミッタ)に発生する電圧VREF′は、トランジスタQ3のベースエミッタ間電圧VBEと、トランジスタQ2の増幅電圧ΔVBE・R2/R3との和となる。ここで、VBEは負の温度係数を有し、ΔVBE・R2/R3は正の温度係数を有する。そこで、抵抗R2、R3の抵抗値を適当に選択すれば、増幅電圧ΔVBE・R2/R3はΔVBEを反転増幅したものとなることから、電圧VREF′として、温度変化の影響を受けることのない電圧値を発生することが可能となる。特に、半導体集積回路内でバンドギャップ型基準電圧発生回路を構成する場合、VBEとΔVBE・R2/R3との和がシリコンのエネルギーギャップ電圧(約1.2V)となったときに、電圧VREF′は温度変化の影響を受けなくなる。
図5において、誤差増幅器EAMPは、+(非反転)入力端子に所定の基準電圧VREFが印加されるとともに、−(反転入力)端子に検出抵抗R101の両端に発生する検出電圧が印加され、基準電圧VREFと検出電圧との差に応じた出力電圧を発生するものである。つまり、誤差増幅器EAMPは、+端子及び−端子の印加電圧の誤差がゼロとなったときに所定レベルの一定電圧を出力することとなる。尚、基準電圧VREFの供給元としては、例えば図4に示すバンドギャップ型基準電圧発生回路を使用することができる。NPNトランジスタQ101は、誤差増幅器EAMPからの出力電圧がベースに印加されて動作するものである。このトランジスタQ101のエミッタは検出抵抗R101を介して接地されている。PNPトランジスタQ102は、エミッタが抵抗R102を介して電源電圧VCCと接続され、コレクタがトランジスタQ101のコレクタと接続される。また、PNPトランジスタQ103は、エミッタが抵抗R103を介して電源電圧VCCと接続され、ベースがトランジスタQ102のベースと接続されている。そして、当該トランジスタQ103のコレクタは、後段の回路を動作させるための定電流を出力する端子となっている。また、PNPトランジスタQ104は、エミッタがトランジスタQ102、Q103のベースと共通接続され、ベースがトランジスタQ102のコレクタと接続され、コレクタが接地されている。上記のトランジスタQ102、Q103、Q104より電流ミラー回路が構成される。
先ず、電源電圧VCCが投入される。例えば基準電圧VREFが電源電圧VCCから生成される場合、所定レベルの基準電圧VREFが発生することとなる。トランジスタQ101は、このときの誤差増幅器EAMPからの出力電圧に応じたバイアス状態となる。一方、電源電圧VCCが投入されると、トランジスタQ102が動作し、トランジスタQ102のコレクタ電流が所定のバイアス状態となっているトランジスタQ101を介して検出抵抗R101に流れる。これにより、誤差増幅器EAMPは、基準電圧VREFと検出抵抗R101の両端に発生する検出電圧が印加されて、両電圧の差に応じた出力電圧を出力し、この出力電圧に応じたバイアス状態でトランジスタQ101は動作することとなる。即ち、検出抵抗R101の両端電圧を誤差増幅器EAMPに印加すべく形成されたループは負帰還ループであり、誤差増幅器EAMPは、−端子の印加電圧が基準電圧VREFと等しくなるようにトランジスタQ101をバイアスすることとなる。これにより、検出抵抗R101の両端に基準電圧VREFと同電圧が発生した状態で、誤差増幅器EAMPの出力電圧は安定し、換言すればトランジスタQ101のバイアス状態は安定し、つまり、トランジスタQ103のコレクタから定電流が供給されることとなる。
図1を参照しつつ、本発明にかかる低電圧発生回路について説明する。図1は、本発明にかかる低電圧発生回路の第1実施形態であり、バンドギャップ型基準電圧発生回路に適用した場合の回路図である。尚、図1において、図4と同一構成については同一符号を記すこととする。
図1において、ダイオード接続(ベース・コレクタ間が短絡)されたNPNトランジスタQ1とNPNトランジスタQ2とは、電流ミラー回路を構成する。そして、トランジスタQ1のエミッタは直接接地され、一方、トランジスタQ2のエミッタは抵抗R3を介して接地される。NPNトランジスタQ3(出力トランジスタ)のベースは前記電流ミラー回路の出力となるトランジスタQ2のコレクタと接続され、エミッタは接地されている。更に、トランジスタQ1及びQ2のコレクタには各々抵抗R1及びR2が接続されている。そして、一点鎖線で囲まれた上記のトランジスタQ1、Q2、Q3及び抵抗R1、R2、R3は、バンドギャップ型基準電圧発生回路BGを構成する。
初めに、温度依存性のない電圧VREF′を発生する動作を説明する。トランジスタQ2を流れる出力電流は、抵抗R3で定まるエミッタ抵抗値により、トランジスタQ1を流れる出力電流よりも小さくなるように設定される。例えば、トランジスタQ2の電流密度はトランジスタQ1の約1/10に設定される。すると、トランジスタQ1のベースエミッタ間電圧がトランジスタQ2のベースエミッタ間電圧よりも大きくなり、抵抗R3の両端にΔVBEが発生する。同時に、トランジスタQ2のコレクタ負荷となる抵抗R2の両端には、ΔVBE・R2/R3の増幅電圧が発生する(但し、数式で表されるR2、R3は、抵抗R2、R3の抵抗値とする)。従って、抵抗R1、R2の一端側(トランジスタQ4、Q9のエミッタ)に発生する電圧VREF′は、トランジスタQ3のベースエミッタ間電圧VBEと、トランジスタQ2の増幅電圧ΔVBE・R2/R3との和となる。ここで、VBEは負の温度係数を有し、ΔVBE・R2/R3は正の温度係数を有する。そこで、抵抗R2、R3の抵抗値を適当に選択すれば、増幅電圧ΔVBE・R2/R3はΔVBEを反転増幅したものとなることから、電圧VREF′として、温度変化の影響を受けることのない電圧値を発生することが可能となる。特に、半導体集積回路内でバンドギャップ型基準電圧発生回路を構成する場合、VBEとΔVBE・R2/R3との和がシリコンのエネルギーギャップ電圧(約1.2V)となったときに、電圧VREF′は温度変化の影響を受けなくなる。
図2を参照しつつ、本発明にかかる低電圧発生回路について説明する。図2は、本発明にかかる低電圧発生回路の第2実施形態であり、定電流発生回路に適用した場合の回路図である。尚、図2において、図5と同一構成については同一符号を記すこととする。
図2において、誤差増幅器EAMPは、+(非反転)入力端子に所定の基準電圧VREFが印加されるとともに、−(反転入力)端子に検出抵抗R101の両端に発生する検出電圧が印加され、基準電圧VREFと検出電圧との差に応じた出力電圧を発生するものである。つまり、誤差増幅器EAMPは、+端子及び−端子の印加電圧の誤差がゼロとなったときに所定レベルの一定電圧を出力することとなる。尚、基準電圧VREFの供給元としては、例えば図1に示す低電圧動作回路を使用することができる。NPNトランジスタQ101(第1トランジスタ)は、誤差増幅器EAMPからの出力電圧がベースに印加されて動作するものである。このトランジスタQ101のエミッタは検出抵抗R101を介して接地されている。トランジスタQ101のコレクタ側には、PNPトランジスタQ102(第2トランジスタ)、PNPトランジスタQ103(第3トランジスタ)、NPNトランジスタQ301(第4トランジスタ)、PNPトランジスタ(第4トランジスタ)にて構成される電流ミラー回路が設けられる。詳しくは、トランジスタQ102は、エミッタが抵抗R102を介して電源電圧VCCと接続され、コレクタがトランジスタQ101のコレクタと接続される。また、PNPトランジスタQ103は、エミッタが抵抗R103を介して電源電圧VCCと接続され、ベースがトランジスタQ102のベースと共通接続されている。そして、当該トランジスタQ103のコレクタは、後段の回路を動作させるための定電流を出力する端子となっている。また、トランジスタQ301のベースはトランジスタQ102のコレクタと接続され、そのコレクタは電源電圧VCCと接続され、エミッタは抵抗R301を介して接地されている。更に、トランジスタQ302のベースはトランジスタQ301のエミッタと接続され、そのエミッタはトランジスタQ102及びQ103の共通ベースと接続され、そのコレクタは抵抗R302を介して接地される。ここで、トランジスタQ102及びQ103のベース電圧とトランジスタQ102のコレクタ電圧とを比較すると、トランジスタQ102及びQ103のベース電圧をトランジスタQ302のベースエミッタ間電圧だけ下降するとともにトランジスタQ301のベースエミッタ間電圧だけ上昇することで、トランジスタQ102のコレクタ電圧となる。即ち、トランジスタQ102及びQ103のベース電圧とトランジスタQ102のコレクタ電圧とは、トランジスタQ301及びQ302の接続によって等しく設定されることとなる。換言すれば、トランジスタQ102及びQ103のベース電圧と、トランジスタQ102のコレクタ電圧との電位差はゼロ(所定値以下)となる。
先ず、電源電圧VCCが投入される。例えば基準電圧VREFが電源電圧VCCから生成される場合、所定レベル(例えば1.2V)の基準電圧VREFが発生することとなる。トランジスタQ101は、このときの誤差増幅器EAMPからの出力電圧に応じたバイアス状態となる。一方、電源電圧VCCが投入されると、トランジスタQ102が動作し、トランジスタQ102のコレクタ電流が所定のバイアス状態となっているトランジスタQ101を介して検出抵抗R101に流れる。これにより、誤差増幅器EAMPは、基準電圧VREFと検出抵抗R101の両端に発生する検出電圧が印加されて、両電圧の差に応じた出力電圧を出力し、この出力電圧に応じたバイアス状態でトランジスタQ101は動作することとなる。即ち、検出抵抗R101の両端電圧を誤差増幅器EAMPに印加すべく形成されたループは負帰還ループであり、誤差増幅器EAMPは、−端子の印加電圧が基準電圧VREFと等しくなるようにトランジスタQ101をバイアスすることとなる。これにより、検出抵抗R101の両端に基準電圧VREFと同電圧が発生した状態で、誤差増幅器EAMPの出力電圧は安定し、換言すればトランジスタQ101のバイアス状態は安定し、つまり、トランジスタQ103のコレクタから定電流が供給されることとなる。
図3を参照しつつ、本発明にかかる低電圧発生回路について説明する。図3は、本発明にかかる低電圧発生回路の第3実施形態であり、定電流発生回路に適用した場合の他の回路図である。尚、図3において、図2と同一構成については同一符号を記すこととする。
図3において、誤差増幅器EAMPの+(非反転)入力端子には、所定の基準電圧VREFが印加され、その−(反転入力)端子には、検出抵抗R101の両端電圧をPNPトランジスタQ401(第5トランジスタ)のベースエミッタ間電圧だけ上昇させた電圧が検出電圧として印加される。そして、誤差増幅器EAMPは、+端子及び−端子の印加電圧の差に応じた出力電圧を発生する。つまり、誤差増幅器EAMPは、+端子及び−端子の印加電圧の誤差がゼロとなったときに所定レベルの一定電圧を出力することとなる。上記のトランジスタQ401は、ベースが検出抵抗R101の非接地側の一端と接続され、エミッタが抵抗R401を介して電源電圧VCCと接続され、コレクタが接地される。更に、トランジスタQ401のエミッタは誤差増幅器EAMPの−端子と接続されている。尚、基準電圧VREFの供給元としては、例えば図1に示す低電圧動作回路を使用することができる。NPNトランジスタQ101(第1トランジスタ)は、誤差増幅器EAMPからの出力電圧がベースに印加されて動作するものである。このトランジスタQ101のエミッタは検出抵抗R101を介して接地されている。トランジスタQ101のコレクタ側には、PNPトランジスタQ102(第2トランジスタ)、PNPトランジスタQ103(第3トランジスタ)、NPNトランジスタQ301(第4トランジスタ)、PNPトランジスタ(第4トランジスタ)にて構成される電流ミラー回路が設けられる。詳しくは、トランジスタQ102は、エミッタが抵抗R102を介して電源電圧VCCと接続され、コレクタがトランジスタQ101のコレクタと接続される。また、PNPトランジスタQ103は、エミッタが抵抗R103を介して電源電圧VCCと接続され、ベースがトランジスタQ102のベースと共通接続されている。そして、当該トランジスタQ103のコレクタは、後段の回路を動作させるための定電流を出力する端子となっている。また、トランジスタQ301のベースはトランジスタQ102のコレクタと接続され、そのコレクタは電源電圧VCCと接続され、エミッタは抵抗R301を介して接地されている。更に、トランジスタQ302のベースはトランジスタQ301のエミッタと接続され、そのエミッタはトランジスタQ102及びQ103の共通ベースと接続され、そのコレクタは抵抗R302を介して接地される。ここで、トランジスタQ102及びQ103のベース電圧とトランジスタQ102のコレクタ電圧とを比較すると、トランジスタQ102及びQ103のベース電圧をトランジスタQ302のベースエミッタ間電圧だけ下降するとともにトランジスタQ301のベースエミッタ間電圧だけ上昇することで、トランジスタQ102のコレクタ電圧となる。即ち、トランジスタQ102及びQ103のベース電圧とトランジスタQ102のコレクタ電圧とは、トランジスタQ301及びQ302の接続によって等しく設定されることとなる。換言すれば、トランジスタQ102及びQ103のベース電圧と、トランジスタQ102のコレクタ電圧との電位差はゼロ(所定値以下)となる。
先ず、電源電圧VCCが投入される。例えば基準電圧VREFが電源電圧VCCから生成される場合、所定レベル(例えば1.2V)の基準電圧VREFが発生することとなる。トランジスタQ101は、このときの誤差増幅器EAMPからの出力電圧に応じたバイアス状態となる。一方、電源電圧VCCが投入されると、トランジスタQ102が動作し、トランジスタQ102のコレクタ電流が所定のバイアス状態となっているトランジスタQ101を介して検出抵抗R101に流れる。これにより、誤差増幅器EAMPは、基準電圧VREFと、検出抵抗R101の両端電圧及びトランジスタQ401のベースエミッタ間電圧の加算電圧(検出電圧)が印加されて、両電圧の差に応じた出力電圧を出力し、この出力電圧に応じたバイアス状態でトランジスタQ101は動作することとなる。即ち、上記の加算電圧を誤差増幅器EAMPに印加すべく形成されたループは負帰還ループであり、誤差増幅器EAMPは、−端子の印加電圧が基準電圧VREFと等しくなるようにトランジスタQ101をバイアスすることとなる。これにより、検出抵抗R101の両端に基準電圧VREFからトランジスタQ401のベースエミッタ間電圧を減算した電圧と同電圧が発生した状態で、誤差増幅器EAMPの出力電圧は安定し、換言すればトランジスタQ101のバイアス状態は安定し、つまり、トランジスタQ103のコレクタから定電流が供給されることとなる。
以上説明したように、基準電圧VREFと検出抵抗R101の両端電圧との差に応じた出力電圧を発生する誤差増幅器EAMPと、検出抵抗R101と直列接続され、誤差増幅器EAMPの出力電圧に応じて動作するトランジスタQ101と、トランジスタQ101と直列接続されるトランジスタQ102と、トランジスタQ102とベースが共通接続されるトランジスタQ103と、トランジスタQ102のベース電圧と、トランジスタQ101及びトランジスタQ102の直列接続部の電圧と、を等しくするトランジスタQ301、Q302と、を備え、トランジスタQ102、Q103、Q301、Q302は、電流ミラー回路を構成するものである。これにより、定電流を発生する回路に使用する電源電圧VCCを低電圧化することが可能となる。
Q201、Q202、Q203、Q204 電流ミラー回路
R4、D1、D2、Q205 定電流回路
Q102、Q103、Q301、Q302 電流ミラー回路
EAMP 誤差増幅器
R101 検出抵抗
Q401 第5トランジスタ
Claims (4)
- 誤差増幅器と、
検出抵抗と直列接続され、前記誤差増幅器の出力電圧に応じて動作する第1トランジスタと、
前記第1トランジスタと直列接続される第2トランジスタと、
前記第2トランジスタと制御電極が共通接続される第3トランジスタと、
前記第2トランジスタの制御電極と、前記第1トランジスタ及び前記第2トランジスタの直列接続部との電位差を、所定値以下とする複数の第4トランジスタと、
前記検出抵抗の両端電圧を順方向電圧だけ低下させる第5トランジスタと、を備え、
前記第2トランジスタ、前記第3トランジスタ、前記複数の第4トランジスタは、電流ミラー回路を構成し、
前記誤差増幅器は、基準電圧と、前記検出抵抗の両端電圧から順方向電圧だけ上昇した前記第5トランジスタの出力電圧と、の差に応じた出力電圧を発生する
ことを特徴とする低電圧動作回路。 - 前記複数の第4トランジスタは、
前記第1トランジスタ及び前記第2トランジスタの直列接続部から流れ込む電流が、前記第2トランジスタ及び前記第3トランジスタの制御電極を流れる電流に対して、(1/前記各第4トランジスタの電流増幅率)の複数のべき乗となるように、
前記第1トランジスタ及び前記第2トランジスタの直列接続部と、前記第2トランジスタ及び前記第3トランジスタの制御電極との間に接続されてなることを特徴とする請求項1に記載の低電圧動作回路。 - 電流ミラー回路と、前記電流ミラー回路の出力電流が供給される出力トランジスタと、を有するバンドギャップ型基準電圧発生回路を動作させる低電圧動作回路であって、
前記電流ミラー回路を構成するダイオード接続された一方のトランジスタと直列接続される第1トランジスタと、
前記出力トランジスタと直列接続されるとともに、前記第1トランジスタと制御電極が共通接続される第2トランジスタと、
前記第1トランジスタの制御電極と、前記第1トランジスタの前記一方のトランジスタの側となる電極との電位差を、所定値以下とする複数の第3トランジスタと、
定電流回路と、を備え、
前記第1トランジスタ、前記第2トランジスタ、前記複数の第3トランジスタは、電流ミラー回路を構成し、
前記定電流回路は、前記複数の第3トランジスタを定電流で動作させる
ことを特徴とする低電圧動作回路。 - 前記複数の第3トランジスタは、
前記第1トランジスタの前記一方のトランジスタの側となる電極から流れ込む電流が、前記第1トランジスタ及び前記第2トランジスタの制御電極を流れる電流に対して、(1/前記各第3トランジスタの電流増幅率)の複数のべき乗となるように、
前記第1トランジスタの前記一方のトランジスタの側となる電極と、前記第1トランジスタ及び前記第2トランジスタの制御電極との間に接続されてなることを特徴とする請求項3に記載の低電圧動作回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004304755A JP4583135B2 (ja) | 2004-10-19 | 2004-10-19 | 低電圧動作回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004304755A JP4583135B2 (ja) | 2004-10-19 | 2004-10-19 | 低電圧動作回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006119758A JP2006119758A (ja) | 2006-05-11 |
JP4583135B2 true JP4583135B2 (ja) | 2010-11-17 |
Family
ID=36537606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004304755A Expired - Fee Related JP4583135B2 (ja) | 2004-10-19 | 2004-10-19 | 低電圧動作回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4583135B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102722205A (zh) * | 2011-03-29 | 2012-10-10 | 北京兆易创新科技有限公司 | 一种低压带隙基准产生电路 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100901769B1 (ko) | 2007-11-15 | 2009-06-11 | 한국전자통신연구원 | 저전압 고정밀도 밴드갭 기준전압 발생기 |
JP5301147B2 (ja) * | 2007-12-13 | 2013-09-25 | スパンション エルエルシー | 電子回路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02135512A (ja) * | 1988-11-16 | 1990-05-24 | Hitachi Ltd | 電圧監視回路 |
JPH06282338A (ja) * | 1993-03-24 | 1994-10-07 | Seiko Instr Inc | 定電流回路及びランプ電圧発生回路 |
JPH0784658A (ja) * | 1993-08-13 | 1995-03-31 | Tektronix Inc | 電流源 |
-
2004
- 2004-10-19 JP JP2004304755A patent/JP4583135B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02135512A (ja) * | 1988-11-16 | 1990-05-24 | Hitachi Ltd | 電圧監視回路 |
JPH06282338A (ja) * | 1993-03-24 | 1994-10-07 | Seiko Instr Inc | 定電流回路及びランプ電圧発生回路 |
JPH0784658A (ja) * | 1993-08-13 | 1995-03-31 | Tektronix Inc | 電流源 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102722205A (zh) * | 2011-03-29 | 2012-10-10 | 北京兆易创新科技有限公司 | 一种低压带隙基准产生电路 |
Also Published As
Publication number | Publication date |
---|---|
JP2006119758A (ja) | 2006-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7151365B2 (en) | Constant voltage generator and electronic equipment using the same | |
JP4556795B2 (ja) | 電源回路 | |
JP4583135B2 (ja) | 低電圧動作回路 | |
JP4896419B2 (ja) | コンパレータ | |
US6566852B2 (en) | Voltage generator, output circuit for error detector, and current generator | |
JP3179444B2 (ja) | 電源監視回路 | |
JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
JP4966054B2 (ja) | 差動増幅回路 | |
JP4655154B2 (ja) | ウィンドウコンパレータ回路 | |
JP2009093446A (ja) | 電圧制御回路 | |
JP2000124744A (ja) | 定電圧発生回路 | |
JP3589032B2 (ja) | 起動回路 | |
JP2008282313A (ja) | 電源回路 | |
US6806770B2 (en) | Operational amplifier | |
JP6446974B2 (ja) | 温度検出回路及び半導体装置 | |
KR0173944B1 (ko) | 히스테리시스를 갖는 비교기 | |
US7391595B2 (en) | System and method for breakdown protection in start-up sequence with multiple power domains | |
JP2010028311A (ja) | 演算増幅器 | |
JP3526484B2 (ja) | 高入力インピーダンス回路 | |
JP2604497B2 (ja) | 複数出力電源回路 | |
KR100577552B1 (ko) | 반도체 메모리 장치의 내부 전압 변환회로 | |
US7656218B2 (en) | Signal output circuit and semiconductor integrated circuit | |
JP4729099B2 (ja) | 半導体装置、温度センサ、及びこれを用いた電子機器 | |
JP3074036B2 (ja) | 定電圧回路 | |
JPS6084616A (ja) | 定電圧回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100831 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |