JP4581070B2 - エネルギー回収回路を有するゲートドライバ装置 - Google Patents

Description

本発明は、パワーＭＯＳＦＥＴ用のゲートドライバに関する。特に、方形波ゲートドライバとともにエネルギー受信回路が組み込まれるゲートドライバ装置に関するものであり、これによりゲートドライバにおけるターンオフロスを回収するものである。

現在、パワーＭＯＳＦＥＴ用のゲートドライバは、方形波ドライバ、準共振ドライバ、及び、共振ドライバの３つの主な種類に分類することができる。図１に示すような方形波ゲートドライバは、一般に、ＩＣ内に実現されており、このＩＣは、同一の制御信号により駆動されるトーテムポールＮ及びＰチャネルスイッチから構成されている。方形波ドライバの利点は、その装置の簡潔さにあり、またスイッチング周波数の独立性にある。しかし、ＭＯＳＦＥＴにおけるゲートキャパシタンスの充電及び放電によるターンオンロス及びターンオフロスの回収のためのスキームは、存在しない。これでは、高周波動作に耐えることができない。

図２に示すような準共振ドライバは、ゲートドライバのターンオンロスを排除することができ、また、図３に示すような共振ドライバは、各スイッチングサイクルでの共振インダクタＬｇと実効ゲートキャパシタＣｇとの間の循環エネルギーにより、ターンオンロス及びターンオフロスの双方を排除することができる。しかし、「パルス幅変調（ＰＷＭ）」モードと「可変周波数制御」モードの双方で動作することのできる方形波ドライバと異なり、準共振ドライバ及び共振ドライバはともに、スイッチング周波数及びデューティサイクルの依存性により、「可変周波数制御」モードの狭い周波数範囲でのみ、正しく動作することができる。そのため、準共振ドライバ及び共振ドライバにおける回路の動作周波数は、厳しく制限される。

したがって、スイッチング周波数の独立したゲートドライバが一方で必要とされ、ＭＯＳＦＥＴのゲートキャパシタンスからのエネルギーを回収できるゲートドライバが他方で必要とされている。

本発明は、エネルギー回収回路が方形波ゲートドライバに組み込まれた新しいゲートドライバ装置を提供する。エネルギー回収回路は、ゲートドライバのターンオフ動作の間、ゲートキャパシタに蓄積されたエネルギーをパワーソースに転送することにより、ターンオフロスを回収することを可能にする。特に、エネルギー回収回路は、ゲートドライバがターンオフする際にゲートキャパシタからインダクタにエネルギーを放電する第１ループ回路と、インダクタから電源にエネルギーを放電する第２ループ回路とを、備えている。第１ループ回路は第１装置、好ましくはＦＥＴがオンすることにより形成され、第２ループ回路は単方向装置、好ましくはダイオードを用いることにより形成される。故に、ゲートキャパシタのエネルギーは、ゲートドライバがターンオフした際に電源に転送され、また、ゲートドライバ装置は、スイッチング周波数の独立した方形波ドライバとしての動作フレキシビリティーを依然として維持する。

図４に示すように、本発明に係る新しいゲートドライバ装置においては、（点線のボックス１０内に示す）エネルギー回収回路が、方形波ゲートドライバ回路とともに、組み込まれており、ゲートドライバのターンオフロスを回収する。特に、エネルギー回収回路は、インダクタＬと、単方向導通Ｄと、スイッチＱ３とを備えている。ここで、本実施形態においては、Ｑ３はＦＥＴであり、Ｄはダイオードである。

図４に示すように、インダクタＬは、ゲートキャパシタＣｇと、ＦＥＴ Ｑ３及びダイオードＤの接点との間に、接続されている。ゲートドライバがターンオフ動作の間にＦＥＴ Ｑ３とダイオードＤがターンオンすると、２つの連続したステップで、ゲートキャパシタＣｇから電源Ｖｃにエネルギーを回収するために、２つのループ回路が形成される。これを以下に詳細に説明する。

メインのＦＥＴ Ｓをターンオンするために、方形波ゲートドライバ回路のＦＥＴ Ｑ１がオンになり、ゲートキャパシタＣｇがＶｃに充電され、Ｓのゲートが引き上げられる。これは、図１に示した従来の方形波ゲートドライバと同様である。

しかし、メインのＦＥＴ Ｓをターンオフするために、本発明のゲートドライバ装置は、図１に示した従来の方形波ゲートドライバとは異なった動作をする。特に、Ｑ１がオフになった後、方形波ゲートドライバ回路のＦＥＴ Ｑ２は、従来の方形波ゲートドライバのようにゲートをグランドにクランプするために、直ちにはオンにならない。代わりに、デッドタイムｔ_ｄが、Ｑ１のターンオフとＱ２のターンオンとの間に加えられ、エネルギー回収回路が、ターンオフするゲートエネルギーを電源Ｖｃに回収する動作をする。その詳細は、図５のタイミング図に示されている。

図５に示すように、特に、Ｑ１が時刻ｔ_０でターンオフしたとき、Ｑ３はターンオンする。第１ループ回路がＣｇ、Ｌ、Ｑ３の間に形成され、ゲートキャパシタＣｇから共振インダクタＬにエネルギーを、共振方式により、放電又は転送する。Ｑ３は、ｔ_１までの期間Ｔ_ｏｎＱ３の間、オンが維持される。Ｑ３のオン時間は、インダクタＬとゲートキャパシタＣｇの設計により定まり、数式 Ｔ_ｏｎＱ３＝π／２×√（Ｌ・Ｃｇ）により定義される。

トータルのデッドタイムｔ_ｄは、Ｔ_ｏｎＱ３より僅かに長くなるべきであり、好ましくは、１０〜２０％のマージンがあるべきである。

ｔ_１において、Ｑ３がターンオフすると、共振インダクタＬに蓄積されたエネルギーは、ダイオードＤとＦＥＴ Ｑ２のボディーダイオードＢＤ２とを通って、電源に戻る。このため、ゲートキャパシタＣｇに蓄積されたエネルギーが、十分に、回収される。

ｔ_２において、電圧ゼロでＱ２がターンオンし、Ｓのゲートがグランドにクランプされ、ゲートキャパシタＣｇに残っているエネルギーの放電が完了する。

図５に示すように、立ち下がりエッジの期間を除いて、ゲート電圧Ｖｇの波形は方形波に似ている。立ち下がりエッジは、エネルギー回収回路を変形することにより、正弦曲線の波形になる。

デットタイムｔ_ｄが、パワーステージのデューティサイクルやスイッチング周波数と相関関係にないことは、明らかである。したがって、本発明のゲートドライバ装置は、従来の方形波ドライブを、ターンオフゲートエネルギーを回収するという追加の利点に、簡単に置き換えることができる。

以上、好ましい実施形態を詳細に説明した。本発明の精神から逸脱することなく、様々な変更や変形が当業者にとって明らかであることが、理解されよう。このため、本発明の範囲は、もっぱら、添付したクレームにより限定されるものである。

本発明の上記及び更なる特徴及び利点は、従来技術及び添付した図面を参照した本発明の好ましい実施形態の記述を読むことにより、より明らかになるであろう。
図１は、従来の方形波ゲートドライバ回路を示す。 図２は、準共振ゲートドライバ回路を示す。 図３は、共振ゲートドライバを示す。 図４は、本発明のゲートドライバ装置の回路。 図５は、図４のゲートドライバ装置のタイミング図。

Claims (7)

1. パワーＭＯＳＦＥＴ（Ｓ）を駆動するゲートドライバ装置であって、
   制御駆動電力を供給する、電源（Ｖｃ）と、
   方形波の制御信号に基づいて制御される方形波ゲートドライバ回路であって、前記パワーＭＯＳＦＥＴをターンオンするために、前記パワーＭＯＳＦＥＴのゲートに接続されたゲートキャパシタ（Ｃｇ）の充電をする、方形波ゲートドライバ回路と、
   前記方形波ゲートドライバ回路のターンオフ動作の間、前記ゲートキャパシタを前記電源に放電する、エネルギー回収回路（１０）と、
   を備え、
   前記エネルギー回収回路は、
   ａ．第１及び第２端子を有する、共振インダクタ（Ｌ）と、
   ｂ．前記第２端子と前記電源の第１サイドとの間に接続された、第１可制御型導通装置（Ｑ３）と、
   ｃ．前記第１可制御型導通装置と直列に接続され、前記電源の第２サイドに接続された、第１単方向導通装置（Ｄ）と、
   ｄ．前記第２端子に接続され、前記第１可制御型導通装置（Ｑ３）と並列に接続された、第２単方向導通装置と、
   を備え、
   ｅ．前記共振インダクタ（Ｌ）の前記第１端子は、前記ゲートキャパシタ（Ｃｇ）に接続されており、前記第１可制御型導通装置（Ｑ３）はＦＥＴであり、
   前記方形波ゲートドライバ回路は、
   前記共振インダクタの前記第１端子と前記電源の前記第１サイドとの間に接続された、第２可制御型導通装置（Ｑ２）であって、前記第１単方向導通装置（Ｄ）と当該第２可制御型導通装置（Ｑ２）のボディーダイオード（ＢＤ２）とを介して、前記共振インダクタから前記電源にエネルギーを放電するための、第２可制御型導通装置（Ｑ２）と、
   前記電源から前記ゲートキャパシタを充電するためのループ回路を形成するために、前記共振インダクタの前記第１端子と前記電源の前記第２サイドとの間に接続された、第３可制御型導通装置（Ｑ１）と、
   を備える、ことを特徴とするゲートドライバ装置。
2. 前記第１及び第２単方向導通装置はダイオードである、ことを特徴とする請求項１に記載のゲートドライバ装置。
3. 前記第２可制御型導通装置（Ｑ２）はＦＥＴである、ことを特徴とする請求項１又は請求項２に記載のゲートドライバ装置。
4. 前記第３可制御型導通装置（Ｑ１）はＦＥＴである、ことを特徴とする請求項１乃至請求項３のいずれかに記載のゲートドライバ装置。
5. 方形波の制御信号に基づいてパワーＭＯＳＦＥＴ（Ｓ）を駆動する方形波ゲートドライバ回路のターンオフ動作におけるエネルギーを回収する方法であって、
   前記方形波ゲートドライバ回路の前記ターンオフ動作の間、ゲートキャパシタ（Ｃｇ）を前記方形波ゲートドライバの電源（Ｖｃ）に放電するエネルギー回収回路（１０）を設け、
   前記方形波ゲートドライバ回路がターンオフする際に、前記エネルギー回収回路を通じて、前記ゲートキャパシタを放電する方法であって、
   前記エネルギー回収回路は、
   ａ．第１及び第２端子を有する、共振インダクタ（Ｌ）と、
   ｂ．前記第２端子と前記電源の第１サイドとの間に接続された、第１可制御型導通装置（Ｑ３）と、
   ｃ．前記第１可制御型導通装置と直列に接続され、前記電源の第２サイドに接続された、第１単方向導通装置（Ｄ）と、
   ｄ．前記第２端子に接続され、前記第１可制御型導通装置（Ｑ３）と並列に接続された、第２単方向導通装置と、
   を備え、
   ｅ．前記共振インダクタ（Ｌ）の前記第１端子は、前記ゲートキャパシタ（Ｃｇ）に接続されており、前記第１可制御型導通装置はＦＥＴであり、
   前記方形波ゲートドライバ回路は、
   前記共振インダクタ（Ｌ）の前記第１端子と前記電源（Ｖｃ）の前記第１サイドとの間に接続された、第２可制御型導通装置（Ｑ２）と、
   前記共振インダクタの前記第１端子と前記電源の前記第２サイドとの間に接続された、第３可制御型導通装置（Ｑ１）と、
   を備えており、
   当該方法は、
   前記電源（Ｖｃ）から前記ゲートキャパシタ（Ｃｇ）を充電して、前記パワーＭＯＳＦＥＴをターンオンするために、第３可制御型導通装置（Ｑ１）をターンオンする第１ステップと、
   前記ゲートキャパシタ（Ｃｇ）から前記共振インダクタ（Ｌ）にエネルギーを放電するために、前記第３可制御型導通装置（Ｑ１）をターンオフし、第１可制御型導通装置（Ｑ３）をターンオンする第２ステップと、
   前記第１単方向導通装置（Ｄ）と前記第２可制御型導通装置（Ｑ２）のボディーダイオード（ＢＤ２）とを介して、前記共振インダクタから前記電源にエネルギーを放電するために、前記第２可制御型導通装置をオフにしたまま、前記第１可制御型導通装置（Ｑ３）をターンオフする第３ステップと、
   を備えることを特徴とする方法。
6. 前記第２ステップでは、所定期間、前記第１可制御型導通装置（Ｑ３）をオンに維持することを特徴とする請求項５に記載の方法。
7. 前記所定期間はπ／２ × √（Ｌ・Ｃｇ）であり、Ｌは前記共振インダクタのインダクタンスであり、Ｃｇは前記ゲートキャパシタのキャパシタンスであることを特徴とする請求項６に記載の方法。

Images