JP4567245B2 - プロセッサモジュールによる周辺素子の駆動装置及びその駆動方法 - Google Patents
プロセッサモジュールによる周辺素子の駆動装置及びその駆動方法 Download PDFInfo
- Publication number
- JP4567245B2 JP4567245B2 JP2001224161A JP2001224161A JP4567245B2 JP 4567245 B2 JP4567245 B2 JP 4567245B2 JP 2001224161 A JP2001224161 A JP 2001224161A JP 2001224161 A JP2001224161 A JP 2001224161A JP 4567245 B2 JP4567245 B2 JP 4567245B2
- Authority
- JP
- Japan
- Prior art keywords
- coprocessor
- interfaces
- peripheral
- selection
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000002093 peripheral effect Effects 0.000 title claims description 67
- 238000000034 method Methods 0.000 title claims description 7
- 239000004020 conductor Substances 0.000 description 10
- 238000004891 communication Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/21—Pc I-O input output
- G05B2219/21007—A processor to evaluate signals of detector only, I-O processor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Communication Control (AREA)
- Multi Processors (AREA)
Description
【発明の属する技術分野】
本発明は,予め設定された数の選択インターフェイスを有するプロセッサモジュールを具備する,車両内のエンジン制御における,周辺素子の駆動装置及びその方法に関する。
【0002】
【従来の技術】
専門雑誌「エレクトロニックエンジニアリング(Electronic Engineering)」1986年6月の第58巻,第714号,第36ページのホワイトレイ(K.J.Whiteley)の論文「デバイス選択のためのEPROMデコーダ(EPROM Decoder for device selection)」は,大略,少なくとも1つの構成部分を使用あるいは駆動するマイクロプロセッサシステムが開示されている。上記システムは,かかる構成部分に働きかけるために,モジュール選択ロジックを必要としているが,通常は,選択機能を示すために,幾つかのTTL−モジュールは固定的に配線される。
【0003】
上記論文において,各周辺モジュールの選択あるいは駆動は,EPROMにより実現される。EPROMの選択出力の数が,駆動される周辺モジュールの数に比べて過小である場合には,中間に接続されているデコーダモジュール(例えば4:16−デコーダ)により,各種選択出力信号がアドレスコード化に使用され,デコーダがモジュール選択のためにコード化を作動させることにより,選択可能性が拡大される。
【0004】
このように,デコーダを使用することにより,直接配線の場合の選択出力の数に応じた最大可能な数の周辺モジュールよりも多い数の周辺モジュールを,EPROMを介して選択あるいは駆動することができる。
【0005】
したがって,選択導線の数の増大は,デコーダモジュールあるいはデコーダ回路により達成することができる。このとき,デコーダモジュールの入力は,プロセッサモジュールの選択インターフェイスと接続されており,同様にデコーダの出力は,周辺モジュールと接続されている。
【0006】
真理表にしたがって,デコーダのためのビットコンビネーションあるいはコード化は,「デコーダに接続されている周辺モジュールのいずれもが働きかけられていない」状態もカバーしなければならないので(通常:ロー駆動が選択されている場合には,全ての入力がハイ),デコーダの1つの出力は,選択導線として利用することができない。したがって,加入者の最大数は,好ましくないことに,1だけ減少する。
【0007】
かかるTTL−モジュールによるアドレスデコード化の構造は,同様に,1993年のクラウス デンボウスキー(Klaus Dembowsky)の専門書「PC制御される測定技術(PC−gesteuerte Messtechnik)」に示されている(これは,Markt&Technik Buch−und Softwareverlag GmbH&Co.からISBN番号3−87791−516−7で出されている)。第58から65ページには,論理モジュールがそのために使用されるデコーダ回路の構造が示されている。
【0008】
【発明が解決しようとする課題】
しかしながら,上記公報においては,コストの視点から,固定のアドレス領域(即ち,固定の数の周辺モジュール)のための各TTL−モジュールからデコード化を構築しなければならないため,周辺素子のアドレスあるいは周辺素子の数の変更が必要な場合であっても柔軟に対応することができない。一方,柔軟に対応しようとする場合には,TTL−モジュールまたはPAL(Programmable Aray Logic)−モジュールを比較器モジュールと組み合わせて使用することが挙げられるが,コストが増大するという問題がある。
【0009】
また,上記状況を柔軟な対応とコスト低減との間で最適化するためには,コストのかかる固定配線の論理モジュールを省略しなければならない。
【0010】
したがって,本発明の目的は,例えば周辺素子のアドレスあるいは周辺素子の数の変更が必要な場合であっても,コスト増大を招くことなく柔軟に対応することが可能な新規かつ改良された周辺素子の駆動装置及びその駆動方法を提供することにある。
【0011】
【課題を解決するための手段】
上記課題を解決するため,本願発明の第1の観点によれば,予め設定された第1の数の選択インターフェイスを有するプロセッサモジュールを具備する,車両内のエンジン制御における周辺素子の駆動装置において,前記駆動装置には,入力インターフェイスと出力インターフェイスとを具備するコプロセッサが設けられており,前記周辺素子の第2の数が前記選択インターフェイスの前記第1の数よりも大きい場合に,予め設定された第3の数の選択インターフェイスが前記コプロセッサの同一の第3の数の入力インターフェイスと接続され,予め設定された第4の数の周辺素子が前記コプロセッサの対応する前記第4の数の前記出力インターフェイスを介して駆動される,ことを特徴とする周辺素子の駆動装置が提供される。
【0012】
上記記載の発明では,固定配線された,例えばTTL−モジュールの形式の論理の代わりに,コプロセッサを使用するので,潜在的なコスト削減を実現することができる。
【0013】
また,前記選択インターフェイスの第3の数は,前記選択インターフェイスの第1の数と前記周辺素子の第2の数との差に応じて予め設定される,如く構成することができる。
【0014】
また,前記コプロセッサの前記出力インターフェイスの前記第4の数は,前記選択インターフェイスの前記第1の数と前記周辺素子の前記第2の数の差に応じて予め設定される,如く構成することができる。
【0015】
前記コプロセッサは,前記プロセッサモジュール内に統合されており,かつ前記コプロセッサの前記出力インターフェイスが前記プロセッサモジュールの前記選択インターフェイスとして使用される,如く構成すれば,コプロセッサがプロセッサ能力を支援することができるので効果的である。このとき,コプロセッサの該当する出力インターフェイスは,同様に選択インターフェイスとして機能するので,より多くの数の周辺素子に働きかけあるいは選択することができる。
【0016】
また,上記課題を解決するため,本願発明の第2の観点によれば,予め設定された第1の数の選択インターフェイスを有するプロセッサモジュールを具備する車両内のエンジン制御における周辺素子の駆動方法であって,入力インターフェイスと出力インターフェイスとを有するコプロセッサは,周辺素子の第2の数が前記選択インターフェイスの前記第1の数よりも大きい場合に,予め設定された第4の数の周辺素子を,信号によって前記第4の数の出力インターフェイスを介して駆動し,前記信号は,予め設定された第3の数の前記選択インターフェイスを介して前記コプロセッサの同一の第3の数の入力インターフェイスに伝達される,ことを特徴とする周辺素子の駆動方法が提供される。
【0017】
上記記載の発明では,固定配線された,例えばTTL−モジュールの形式の論理の代わりに,コプロセッサを使用するので,潜在的なコスト削減を実現することができる。
【0018】
また,前記コプロセッサは,出力インターフェイスでの信号に対する入力インターフェイスでの信号の対応づけに従って,前記周辺素子を駆動する,如く構成すれば,コプロセッサによってコプロセッサ入力と出力の簡単な対応付けが実現されるので,コプロセッサ能力あるいは全プロセッサ能力は少しも損なわれないことである。これは,コプロセッサ入力信号から選択信号を形成するための手間は,極めて小さいことによるものである。
【0019】
【発明の実施の形態】
以下,本発明の好適な実施の形態について,添付図面を参照しながら詳細に説明する。尚,以下の説明及び添付図面において,同一の機能及び構成を有する構成要素については,同一符号を付することにより,重複説明を省略する。
【0020】
(第1の実施の形態)
まず,図1を参照しながら,第1の実施の形態にかかる電子制御装置ついて説明する。図1は,第1の実施の形態にかかる電子制御装置の構成を示すブロック図である。
【0021】
本実施形態にかかる電子制御装置(例えば車両内のエンジン制御装置,トランスミッション制御装置,ブレーキ制御装置など)内では,周辺素子との間でデータや信号を交換するために,シリアルインターフェイスを具備するプロセッサモジュールが使用される。
【0022】
このとき,インターフェイスモジュール101とコプロセッサモジュール(あるいはコプロセッサ)102とを具備するプロセッサモジュール100が図示されている。また,本来のプロセッサ(あるいはプロセッサモジュールのメインプロセッサ)は,符号108で示される。
【0023】
また,プロセッサモジュールにより駆動される5つの周辺素子103,104,105,106,107が,同様に,図示されている。このとき,周辺素子103は,例えばウォッチドッグを有する安定化回路を示す。他の周辺素子104,105,106,107は,例えば,例えば噴射のための出力段回路,シリアルのEEPROM,他の監視回路(例えばウォッチドッグ)などが該当する。
【0024】
プロセッサモジュール100のインターフェイスモジュール101は,クロック導線SCK,各方向でデータ交換するための各データ導線MSO(ModulSignal Out)とMSI(Modul Signal In)及び,各周辺モジュールに働きかけるためにあるいは選択するために(選択),複数の導線あるいはインターフェイスを有する。これらの選択インターフェイスあるいはチップ選択導線CS1〜CS4は,通常,周辺素子が直接接続されている場合に,周辺素子のうちの最大数(例えば4)に働きかけることができる。
【0025】
このとき,プロセッサモジュール100あるいはインターフェイスモジュール101のクロック導線SCKのための接続端と,全周辺モジュール103〜107のクロック導線SCKのための接続端は,互いに接続されている。
【0026】
同様に,MSOとMSIに関するデータ線についても該当する。図面を見やすくするために,周辺モジュール103〜107内のデータ線あるいはデータ線の接続端は,プロセッサモジュール100の視点から同様にSO(Signal Out)とSI(Signal In)で示されている。
【0027】
通常の場合(即ち,デコーダモジュールまたはコプロセッサの使用がない場合)には,選択インターフェイスCS1からCS4の選択信号は,プロセッサモジュールあるいはその内部のインターフェイスモジュール101から各周辺素子103〜107に導かれる。
【0028】
このとき,MSOとMSIの導線は,例えばバス(例えばSPI(Serial Peripheral Interface))として実現することができる。また,周辺素子に関するSPI機能性は,例えば初期化,ウォッチドッグ通信,出力段診断,入力,識別子の読込み,データの読み書きなどが該当する。
【0029】
周辺素子は,例えば選択導線上にロー信号が印加された場合に,選択あるいは働きかけられる(選択される)。このとき,障害を防止するために,同時にロー信号を印加することができるのは最大で1本の選択導線あるいは選択インターフェイスのみである。このことにより,障害のない通信を可能にすることができる。同様に,ハイ信号による選択を有する逆の論理によりおこなうこともできる。
【0030】
プロセッサモジュール100のインターフェイスモジュールは,メインプロセッサとは関係なく作動するのが好ましい。このことにより,バス負荷が高い場合でもメインプロセッサの計算能力は制限されない。特殊なメモリ領域に,シリアルのインターフェイスを介して送信すべき指令シーケンスを格納することができる。インターフェイスモジュール101は,かかる指令を自動的に送信し,受信したデータを再び特殊なメモリ領域に格納し,メインプロセッサはそれにアクセスすることができる。メインプロセッサは,所定のメモリ領域上でのみ書込みアクセスあるいは読出しアクセスを実施すればよい。
【0031】
従来技術との比較
選択導線の数の増大は,例えばデコーダモジュールあるいはデコーダ回路により達成することができる。このとき,デコーダモジュールの入力は,プロセッサモジュールの選択インターフェイスCS1〜CS4と接続される。同様にデコーダの出力は,周辺モジュールと接続されている。
【0032】
したがって,従来技術に基づいて2:4−デコーダを使用する場合には,例えば2つの選択インターフェイスCS3とCS4がデコーダモジュールの入力と接続されることになる。また,デコーダ出力は,原理的に全部で4つの周辺素子を駆動するために使用することができる。
【0033】
真理表に従ってデコーダのためのビットコンビネーションは,「デコーダに接続されている周辺モジュールのどれも働きかけられていない」状態もカバーしなければならないので(通常:全ての入力がハイ),デコーダの1つの出力は選択導線として利用することができない。従って加入者の最大数は,1だけ減少される。
【0034】
また,例えばプロセッサモジュール内に設けられている,メインプロセッサ108とは無関係に作動するコプロセッサ102は,デコーダとして利用される。
【0035】
図示するように,インターフェイスモジュール101の4本の選択導線CS1〜CS4が設けられている場合に,可能な加入者数(即ち,周辺素子の数)を1だけ拡大するためには,コプロセッサユニットの2つの入力CI1とCI2及び3つの出力CO1〜CO3が必要である。
【0036】
コプロセッサが原理的にはじめから複数の入力と出力を搭載している場合には,周辺素子の数あるいは応答は,コプロセッサ入力CI1〜CInと個々の選択インターフェイスCS1〜CS4との接続を変更することにより,極めてフレキシブルに適合させることができる。
【0037】
コプロセッサ102は,常に入力信号を読み込んで,各々出力のビットコンビネーションに応じて,3つの出力CO1〜CO3の最大で1つの出力を「ロー」にする。その場合に入力及び出力信号の結合について以下の真理表が考えられる。
【0038】
【表1】
【0039】
従って,本実施形態においては,コプロセッサ102を使用して4つの選択インターフェイスCS1〜CS4により最大数5の周辺素子に働きかけることができる。このとき,コプロセッサの入力及び出力インターフェイス数の増大により,より多くの周辺素子に働きかけることもできる。
【0040】
コプロセッサ内で16の出力インターフェイスCOに対して4つの入力インターフェイスCIが使用される場合には,完全にデコーダの代わりをすることができる。それにもかかわらず,接続すべき周辺素子の数に対してより柔軟に対応することができる。
【0041】
加入者数(即ち,特にSPI−バス−加入者としての周辺素子の数)に関係する,入力と出力の必要な数が,表2に4つの選択インターフェイス(即ち,プロセッサモジュールのチップ選択出力)について示される。
【0042】
【表2】
【0043】
表2に示すように,提供されるプロセッサモジュールの出力インターフェイスに対して余剰の周辺素子に応じて,コプロセッサの必要とされる入力あるいは入力インターフェイスと出力あるいは出力インターフェイス及びそれに伴って使用されるピン合計が予め設定可能であることがわかる。
【0044】
コプロセッサがすでにプロセッサモジュール100内に設けられている場合には,本実施形態においては,付加的なハードウェアコストなしで,シリアルのインターフェイスについて周辺素子の数を拡大できるという利点を有する。したっがって,デコーダモジュールのためのハードウェアとその装着あるいは検査などの付加的なコストが省略される。同様に付加的な導体プレート面のコストもなくなる。
【0045】
コプロセッサによるインターフェイスモジュールのシミュレーションまたは他の選択信号としてのメインプロセッサを介しての標準出力ピンの駆動に相当する,他の純粋なソフトウェア解決に比較して,紹介した解決はさらに,非常に僅少なソフトウェアコスト及び非常に僅少なプロセッサ能力で十分である。
【0046】
インターフェイスモジュールとコプロセッサは,各々,メインプロセッサとは無関係であるので,これら独立したモジュール間の情報の流れは必要とされないという利点を有する。このことにより,モジュールの付加的な負担が防止される。
【0047】
コプロセッサによるデコーダのシミュレーションのためのコード需要は,極めて少ない。したがって,コプロセッサ自体は,何ら負担を受けず,主として他のタスクのために,特にメインプロセッサを支援するために使用できる。
【0048】
例えば本実施形態においては,MSOとMSIインターフェイスを採用した構成を例に挙げて説明したが,双方向接続,例えばバスI/O,周辺素子側に該当するペンダントを有するバス入出力インターフェイスを使用することもできる。
【0049】
インターフェイスモジュール101内で調節可能なバス(あるいはMSIとMSO)を介しての選択(即ち周辺素子の駆動)と,通信のスタート(例えばSCKにおけるクロック信号のスタート)との間の待機時間は,コプロセッサによる周辺素子の選択あるいは駆動が障害なしに実施できるように,適合させることができる。
【0050】
以上,本発明に係る好適な実施の形態について説明したが,本発明はかかる構成に限定されない。当業者であれば,特許請求の範囲に記載された技術思想の範囲内において,各種の修正例および変更例を想定し得るものであり,それらの修正例および変更例についても本発明の技術範囲に包含されるものと了解される。
【0051】
【発明の効果】
固定配線された,例えばTTL−モジュールの形式の論理の代わりに,コプロセッサを使用するので,潜在的なコスト削減を実現することができる。
【図面の簡単な説明】
【図1】第1の実施の形態にかかる電子制御装置の構成を示すブロック図である。
【符号の説明】
100 プロセッサモジュール
101 インターフェイスモジュール
102 コプロセッサ
103 周辺素子
Claims (5)
- 予め設定された第1の数の選択インターフェイスを有するプロセッサモジュールを具備する,車両内のエンジン制御における周辺素子の駆動装置において,
前記駆動装置には,入力インターフェイスと出力インターフェイスとを具備するコプロセッサが設けられており,
前記周辺素子の数である第2の数が前記選択インターフェイスの前記第1の数よりも大きい場合に,予め設定された第3の数の選択インターフェイスが前記コプロセッサの同一の第3の数の入力インターフェイスと接続され,予め設定された第4の数の周辺素子が前記コプロセッサの対応する前記第4の数の前記出力インターフェイスを介して駆動され、
前記コプロセッサは,自身の第4の数の出力インターフェイスでの信号に対する自身の第3の数の入力インターフェイスでの信号の対応づけに従って,前記周辺素子を駆動する,
ことを特徴とする周辺素子の駆動装置。 - 前記選択インターフェイスの第3の数は,前記選択インターフェイスの第1の数と前記周辺素子の第2の数との差に応じて予め設定される,
ことを特徴とする請求項1に記載の周辺素子の駆動装置。 - 前記コプロセッサの前記出力インターフェイスの前記第4の数は,前記選択インターフェイスの前記第1の数と前記周辺素子の前記第2の数の差に応じて予め設定される,
ことを特徴とする請求項1に記載の周辺素子の駆動装置。 - 前記コプロセッサは,前記プロセッサモジュール内に統合されており,かつ,
前記コプロセッサの前記出力インターフェイスが前記プロセッサモジュールの前記選択インターフェイスとして使用される,
ことを特徴とする請求項1に記載の周辺素子の駆動装置。 - 予め設定された第1の数の選択インターフェイスを有するプロセッサモジュールがを具備する車両内のエンジン制御における周辺素子の駆動方法であって,
入力インターフェイスと出力インターフェイスとを有するコプロセッサは,周辺素子の数である第2の数が前記選択インターフェイスの前記第1の数よりも大きい場合に,
予め設定された第4の数の周辺素子を,信号によって前記第4の数の出力インターフェイスを介して駆動し,
前記信号は,予め設定された第3の数の前記選択インターフェイスを介して前記コプロセッサの同一の第3の数の入力インターフェイスに伝達され、
前記コプロセッサは,自身の第4の数の出力インターフェイスでの信号に対する自身の第3の数の入力インターフェイスでの信号の対応づけに従って,前記周辺素子を駆動する,
ことを特徴とする周辺素子の駆動方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10036637A DE10036637B4 (de) | 2000-07-26 | 2000-07-26 | Vorrichtung zur Ansteuerung von Peripherieelementen mit einem Prozessorbaustein |
DE10036637.6 | 2000-07-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002122042A JP2002122042A (ja) | 2002-04-26 |
JP4567245B2 true JP4567245B2 (ja) | 2010-10-20 |
Family
ID=7650426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001224161A Expired - Fee Related JP4567245B2 (ja) | 2000-07-26 | 2001-07-25 | プロセッサモジュールによる周辺素子の駆動装置及びその駆動方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4567245B2 (ja) |
DE (1) | DE10036637B4 (ja) |
IT (1) | ITMI20011584A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10237174B4 (de) | 2002-08-14 | 2012-06-21 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur seriellen Übertragung von Daten von einem Prozessorbaustein an mindestens ein Peripherieelement |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6116250A (ja) * | 1984-07-04 | 1986-01-24 | Nippon Denso Co Ltd | 車両用制御装置 |
JPH0740794A (ja) * | 1993-07-26 | 1995-02-10 | Hitachi Ltd | 自動車用制御ユニット |
JPH08165951A (ja) * | 1994-12-13 | 1996-06-25 | Nippondenso Co Ltd | 内燃機関の電子制御装置 |
JP2001159368A (ja) * | 1999-10-11 | 2001-06-12 | Robert Bosch Gmbh | 内燃機関の制御方法及びその装置 |
JP2002508861A (ja) * | 1997-04-02 | 2002-03-19 | シーメンス アクチエンゲゼルシヤフト | 自由にプログラム可能な制御装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4670748A (en) * | 1985-08-09 | 1987-06-02 | Harris Corporation | Programmable chip select decoder |
EP0733976A1 (en) * | 1995-03-23 | 1996-09-25 | Canon Kabushiki Kaisha | Chip select signal generator |
US5724604A (en) * | 1995-08-02 | 1998-03-03 | Motorola, Inc. | Data processing system for accessing an external device and method therefor |
DE19611942C2 (de) * | 1996-03-26 | 2003-02-20 | Daimler Chrysler Ag | Halbleiterschaltkreis für ein elektronisches Steuergerät |
-
2000
- 2000-07-26 DE DE10036637A patent/DE10036637B4/de not_active Expired - Fee Related
-
2001
- 2001-07-24 IT IT2001MI001584A patent/ITMI20011584A1/it unknown
- 2001-07-25 JP JP2001224161A patent/JP4567245B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6116250A (ja) * | 1984-07-04 | 1986-01-24 | Nippon Denso Co Ltd | 車両用制御装置 |
JPH0740794A (ja) * | 1993-07-26 | 1995-02-10 | Hitachi Ltd | 自動車用制御ユニット |
JPH08165951A (ja) * | 1994-12-13 | 1996-06-25 | Nippondenso Co Ltd | 内燃機関の電子制御装置 |
JP2002508861A (ja) * | 1997-04-02 | 2002-03-19 | シーメンス アクチエンゲゼルシヤフト | 自由にプログラム可能な制御装置 |
JP2001159368A (ja) * | 1999-10-11 | 2001-06-12 | Robert Bosch Gmbh | 内燃機関の制御方法及びその装置 |
Also Published As
Publication number | Publication date |
---|---|
DE10036637A1 (de) | 2002-02-14 |
ITMI20011584A1 (it) | 2003-01-24 |
DE10036637B4 (de) | 2006-07-27 |
ITMI20011584A0 (it) | 2001-07-24 |
JP2002122042A (ja) | 2002-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0905631A2 (en) | Microprocessor with multiplexed and non-multiplexed address/data busses | |
US6240481B1 (en) | Data bus control for image forming apparatus | |
JP3740746B2 (ja) | 増設ユニットを備えるプログラマブルコントローラ | |
CN1142639A (zh) | 具有多功能可分级并行输入/输出端口的数据处理系统 | |
JP4567245B2 (ja) | プロセッサモジュールによる周辺素子の駆動装置及びその駆動方法 | |
US5261115A (en) | Multi-board system with shift board selection | |
US5786885A (en) | Image processing system | |
JPH10171559A (ja) | 周辺装置の接続方法および接続装置 | |
WO1994025908A1 (en) | Two computer systems coupled to each other | |
JP2001075745A (ja) | 情報処理装置、半導体メモリ装着用アダプタ | |
JP2005010966A (ja) | Lsi装置 | |
JPH0337073Y2 (ja) | ||
JP2751878B2 (ja) | マルチプロセッサ装置 | |
KR20010063912A (ko) | 마스터 및 슬레이브 기능 변환장치 | |
JPH04160549A (ja) | パーソナルコンピュータシステム | |
JPH04177452A (ja) | 情報処理装置 | |
JP2785604B2 (ja) | 情報処理装置 | |
WO1999011026A3 (en) | Three-state output in a part of a cross-connecting device | |
JPH03136157A (ja) | アドレス設定装置 | |
JPH01191963A (ja) | マイクロコンピュータ装置 | |
JPH03126143A (ja) | 中央処理装置の周辺回路 | |
JPH06259369A (ja) | 情報処理装置 | |
JPH0296853A (ja) | 保有主記憶容量のチェック方式 | |
JPH01100624A (ja) | 半導体ファイルメモリ装置 | |
JPH05216806A (ja) | 入力機器制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100805 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |