JP4555026B2 - 光電変換モジュール、積層基板接合体 - Google Patents

光電変換モジュール、積層基板接合体 Download PDF

Info

Publication number
JP4555026B2
JP4555026B2 JP2004248486A JP2004248486A JP4555026B2 JP 4555026 B2 JP4555026 B2 JP 4555026B2 JP 2004248486 A JP2004248486 A JP 2004248486A JP 2004248486 A JP2004248486 A JP 2004248486A JP 4555026 B2 JP4555026 B2 JP 4555026B2
Authority
JP
Japan
Prior art keywords
laminated substrate
substrate
optical element
insulating layer
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004248486A
Other languages
English (en)
Other versions
JP2006066705A (ja
Inventor
正樹 大野
俊克 高田
敏文 小嶋
大野　　猛
俊和 堀尾
彩子 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2004248486A priority Critical patent/JP4555026B2/ja
Priority to US11/138,426 priority patent/US7404680B2/en
Priority to DE602005015385T priority patent/DE602005015385D1/de
Priority to EP05011636A priority patent/EP1602955B1/en
Priority to CN200910001366XA priority patent/CN101446675B/zh
Publication of JP2006066705A publication Critical patent/JP2006066705A/ja
Priority to US11/932,565 priority patent/US7484897B2/en
Application granted granted Critical
Publication of JP4555026B2 publication Critical patent/JP4555026B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Light Receiving Elements (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、光電変換モジュール及びそのような光電変換モジュールの構成部品として用いられる積層基板接合体に関するものである。
近年、インターネットに代表される情報通信技術の発達や、情報処理装置の処理速度の飛躍的向上などに伴って、画像等の大容量データを送受信するニーズが高まりつつある。かかる大容量データを情報通信設備を通じて自由にやり取りするためには１０Ｇｂｐｓ以上の情報伝達速度が望ましく、そのような高速通信環境を実現しうる技術として光通信技術に大きな期待が寄せられている。一方、機器内の配線基板間での接続や、配線基板内のＬＳＩチップ間での接続など、比較的短い距離における信号伝達に関しても近年高速化が望まれている。このため、従来一般的であった金属ケーブルや金属配線から、光ファイバや光導波路等の光伝送体を用いた光伝送への移行が理想的であると考えられている。
そして最近では、光−電気間の信号変換を行う光素子（例えば面発光素子や面受光素子）を支持体上に搭載してなる光電変換モジュールが種々提案されている（例えば特許文献１参照）。特許文献１には、シリコン製支持体上に光素子を配設し、さらにそれを実装用基体上に搭載してなる構造が開示されている。この支持体は、光素子が配設される素子配設面と、位置決め用凸部を有する位置合わせ面とを備えている。一方、実装用基体側には、光導波路及び位置決め用凸部が形成されている。そして、位置決め用凸部と位置決め用凹部との嵌合をもって、光素子と光導波路との光軸合わせが達成されるようになっている。
また、光電変換モジュールに直接関連する技術というわけではないが、例えば特許文献２には、電子部品をセラミック製支持体上に搭載してなる構造が開示されている。このセラミック製支持体は、絶縁層の積層方向が互いに直交する２つの積層基板の接合体であり、各々の積層基板には電子部品が搭載されている。両積層基板の接合界面にはシールド導体が介在され、それゆえ両積層基板同士は電気的に独立したものとして成立している。そして、このような構造の利点は部品全体の低背化にあるものと考えられる。ただし、当該特許文献２においては、光素子を搭載することについて具体的に開示乃至示唆するには到っていない。
特開２００２−１７０９６５号公報（図２，図４等） 特開２００４−３１７４３号公報（図１等）
しかしながら、特許文献１記載の従来技術のシリコン製支持体は、傾斜面を含む複数の面に凹凸を設けた複雑な三次元的形状を有している。よって、これを得るためには高度かつ特殊な加工技術が要求され、製造の困難化やコスト高を招く原因となる。また、上記従来技術の構造では、部品の低背化の要求にも応じにくく、高精度な光軸合わせも達成しにくいと考えられる。
そこで、本願発明者は、特許文献２記載のセラミック製支持体上に光素子を搭載して光電変換モジュールを構成することを検討してみた。しかし、現状の構造には、光素子と光伝送体との光軸合わせの際の位置基準となる部分が存在していない。そのため、両者の光軸合わせが難しくなると予想され、それゆえ高い精度で光結合することができず、効率のよい光伝送の実現が困難であると予想された。また、２つの積層基板同士が電気的に独立しているため、セラミック製支持体全体にわたる回路を形成できないという欠点もある。
本発明は上記の課題に鑑みてなされたものであり、その目的は、全体の低背化を達成しやすくて、光部品と他部品とを高い精度で光結合でき、しかも比較的簡単に製造することができる光電変換モジュールを提供することにある。本発明の別の目的は、上記の優れた光電変換モジュールを実現するうえで好適な積層基板接合体を提供することにある。
上記の課題を解決するための手段としては、複数の絶縁層を積層してなり、光素子が搭載可能な光素子搭載部を有する第１積層基板と、複数の絶縁層を積層してなる第２積層基板とを備え、前記第１積層基板及び前記第２積層基板が、前記絶縁層を構成する材料よりも熱伝導性の低い材料からなる断熱層を介して、前記絶縁層の積層方向を直交させた状態で接合され、かつ前記断熱層内の導通経路を経て電気的に接続されるとともに、前記第１積層基板の内部には、前記第１積層基板上に搭載されるべき前記光素子が発生する熱を前記第１積層基板裏面に設けた第１バンプ用パッドに伝達するための第１積層基板側放熱経路が形成され、前記第２積層基板の内部には、前記第２積層基板上に搭載されるべき素子が発生する熱を前記第２積層基板裏面に設けた第２バンプ用パッドに伝達するための第２積層基板側放熱経路が、前記第１積層基板側放熱経路とは別個に形成されている積層基板接合体と、 前記第１積層基板に搭載された光素子と、前記第１積層基板に設けられ、前記光素子と前記光素子に光結合されるべき他部品との光軸合わせの際の位置基準となる光結合部材とを備えることを特徴とする光電変換モジュールがある。
従って、この光電変換モジュールの構成によると、光結合部材を位置基準として用いることにより、光素子と他部品との光軸合わせを容易に行うことが可能となる。よって、両者を高い精度で光結合できるようになり、効率のよい光伝送を実現しやすくなる。また、積層基板接合体を用いてそれに光素子や光結合部材を支持させる構造であるため、モジュール厚さ方向の寸法を抑えた形態を選択でき、結果として全体の低背化を達成しやすくなる。さらに、このような構造であれば、積層基板接合体の製造プロセスを積層基板ごとに分離できることに加えて、複雑な三次元的形状に加工するプロセスが不要となる。よって、製造が比較的簡単になり、低コスト化も達成しやすくなる。しかも、２つの積層基板同士が電気的に接続されているため、個々の積層基板に部品を搭載して積層基板接合体全体にわたり回路を形成できるという利点もある。
上記光電変換モジュールは、光素子や光結合素子の支持体である積層基板接合体を備えている。積層基板接合体は、接合体主面及びその主面の反対側にある接合体裏面を有する、全体として平板状の部材である。かかる積層基板接合体は、複数の絶縁層を積層してなる第１積層基板と、複数の絶縁層を積層してなる第２積層基板とを備えている。そして、前記第１積層基板及び前記第２積層基板は、前記絶縁層の積層方向を直交させた状態で接合され、かつ電気的に接続されている。
第１積層基板及び第２積層基板を構成する絶縁層は、樹脂絶縁層であってもセラミック絶縁層であってもよい。例えば、第１積層基板及び第２積層基板が、ともに複数の樹脂絶縁層を積層してなる樹脂積層基板であるような場合には、全体の低コスト化を達成しやすくなる。樹脂積層基板の好適例としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）等からなる樹脂絶縁層を積層してなるものを挙げることができる。なお、この種の樹脂絶縁層を積層してなるコア基板上にビルドアップ層を積層形成してなるものを、樹脂積層基板として用いることもできる。
また、第１積層基板及び第２積層基板が、ともに複数のセラミック絶縁層を積層してなるセラミック積層基板であるような場合には、下記の利点がある。即ち、セラミック積層基板は、剛性が高くて寸法的に安定していることに加え、放熱性が高くて熱を外部に効率よく放散することができる。よって、光素子が熱等による影響を受けて光結合の精度が低下する等の不都合が生じにくく、効率のよい光伝送を実現しやすくなる。つまり、セラミック積層基板からなる積層基板接合体は、光素子の支持体として極めて好適な性質を有している。セラミック積層基板の好適例としては、アルミナ積層基板、ベリリア積層基板、ムライト積層基板、窒化アルミニウム積層基板、窒化珪素積層基板、窒化ほう素積層基板、炭化珪素積層基板などがある。ここに列挙したものは特に放熱性に優れている。
上記積層基板接合体は、例えば第２積層基板の側面に第１積層基板を接合することにより構成され、この場合には第１積層基板と第２積層基板とを互いの絶縁層の積層方向を直交させた状態で接合する。従って、このとき第２積層基板における絶縁層は、積層基板接合体の厚さ方向に沿って積層された状態となり、第１積層基板における絶縁層は、積層基板接合体の平面方向に沿って積層された状態となる。なお「直交させた状態」とは、絶縁層の積層方向のなす角度が厳密に９０°となっていなくてもよい。
第２積層基板の側面に第１積層基板を接合した構成を採用した場合、光電変換モジュールを構成する光素子は、第１積層基板に搭載されることが好ましい。その理由は、光路変換部を設けることなく積層基板接合体の側面に光伝送体を接続できるため、低コスト化及び部品の低背化に有利だからである。
第１積層基板に搭載される光素子としては、発光部を有する発光素子や、受光部を有する受光素子がある。発光素子の具体例としては、発光ダイオード（Light Emitting Diode；ＬＥＤ）、半導体レーザダイオード（Laser Diode ；ＬＤ）、面発光レーザ（Vertical Cavity Surface Emitting Laser；ＶＣＳＥＬ）等がある。発光素子は、入力した電気信号を光信号に変換した後、その光信号を所定部位に向けて発光部から出射する機能を備えている。一方、受光素子の具体例としては、ｐｉｎフォトダイオード（pin Photo Diode；pin ＰＤ）、アバランシェフォトダイオード（ＡＰＤ）等がある。受光素子は、光信号を受光部にて入射し、その入射した光信号を電気信号に変換して出力する機能を有している。前記光素子に使用する好適な材料としては、例えば、Ｓｉ、Ｇｅ、ＩｎＧａＡｓ、ＧａＡｓＰ、ＧａＡｌＡｓなどを挙げることができる。
光電変換モジュールは、光素子に加えて、さらに光素子駆動用の半導体集積回路素子（いわゆるドライバＩＣ）及び光信号増幅用の半導体集積回路素子（いわゆるレシーバＩＣ）のうちの少なくともいずれかを備えていてもよい。その理由は、半導体集積回路素子をモジュール外に有する場合に比べて、半導体集積回路素子と光素子との導通距離が短くなり、動作速度が速くなるからである。
この種の半導体集積回路素子は、第１積層基板及び第２積層基板のいずれにも搭載可能であるが、第２積層基板の側面に第１積層基板を接合した構成を採用した場合には、後者のほうが好ましい。換言すると、光素子及び前記半導体集積回路素子は別々の積層基板に搭載されることがよい。第１積層基板に光素子を搭載し、第２積層基板に前記半導体集積回路素子を搭載すれば、電磁的・熱的な影響に起因する性能の低下や、全体の大型化を回避することができる。仮に両者を同じ積層基板に搭載すると、両者が物理的に近接しすぎてしまい、光素子が前記半導体集積回路素子から電磁的・熱的な影響を受けやすくなる。また、両者を第１積層基板に搭載しようとしても、そのためのスペースを確保することが困難となり、結果的に全体の小型化が達成しにくくなる。
このほか光電変換モジュールには、さらに、光素子や半導体集積回路素子以外の電子部品や素子が設けられていてもよい。この場合、搭載スペースが確保しやすい、光素子に電磁的・熱的な影響を与えにくいという理由で、上記の電子部品や素子は、第１積層基板よりも第２積層基板に搭載されることが好ましい。前記電子部品の具体例としては、チップトランジスタ、チップダイオード、チップ抵抗、チップコンデンサ、チップコイルなどを挙げることができる。これらの電子部品は、能動部品であっても受動部品であってもよい。前記素子の具体例としては、薄膜トランジスタ、薄膜ダイオード、薄膜抵抗、薄膜コンデンサ、薄膜コイルなどを挙げることができる。これらの素子は、能動素子であっても受動素子であってもよい。この場合、チップコンデンサや薄膜コンデンサを設けておくことにより、低抵抗化及び低インダクタンス化を図ることができるため、光電変換モジュールの高性能化を実現しやすくなる。
なお、光素子は第１積層基板に設けられた光素子用キャビティ内に収容されていることがよく、前記半導体集積回路素子は第２積層基板に設けられた半導体集積回路素子用キャビティ内に収容されていることがよい。この構成であると、光素子や半導体集積回路素子の積層基板接合体表面からの突出量が小さくなるため、全体の低背化等を達成しやすくなる。また、光素子や半導体集積回路素子と積層基板積層体側とを例えばワイヤボンディングで接続するような場合には、ワイヤ長が短くなるので、動作速度の向上にもつながる。
特に積層基板接合体がセラミック製の第１積層基板及びセラミック製の第２積層基板を用いて構成されている場合、積層基板同士が面接触しない状態で互いに接合されていることがよい。より具体的には、第１積層基板及び第２積層基板は、セラミック絶縁層を構成するセラミック材料よりも熱伝導性の低い材料からなる断熱層を介して、機械的に接合されていることがよい。
そしてこの構成であると、第２積層基板側から第１積層基板側への熱の伝達が回避される結果、光素子が熱から保護され、光電変換モジュールの動作安定化が図られる。この場合に好適な断熱層としては、有機樹脂材料を主体とする接着剤層などを挙げることができる。また、いわゆる異方導電性材料などを使用してもよく、これを使用すれば積層基板同士の接着を図ると同時に両者を電気的に接続することができる。
第１積層基板及び第２積層基板はそれぞれ別個に放熱経路を有していることがよく、この構成によれば、第２積層基板側の熱を第１積層基板側に伝達させることなく、第１積層基板及び第２積層基板の熱をそれぞれ外部に逃がすことができる。かかる放熱経路は、積層基板に設けられた導体層やビア導体等により構成される。なお、第１積層基板にグラウンド層を設けた場合、そのグラウンド層を放熱経路の一部として兼用してもよい。一般にグラウンド層はベタ状に形成されるため、熱を効率よく伝達できるからである。
上記光電変換モジュールは、光素子と光素子に光結合されるべき他部品との光軸合わせの際の位置基準となる光結合部材を備えている。光結合部材の形状については特に限定されないが、例えばピン状のもの（ガイドピン）が好ましく、その材料としてはある程度硬質な金属がよい。かかるガイドピンは精密加工穴に嵌着されることが好ましい。また、光結合部材の直径については、相手側の他部品の有する位置合わせ凹部と嵌合できるように、当該位置合わせ凹部とほぼ同径であることが好ましい。光結合部材の数については特に限定されないが、位置合わせ精度の向上及び固定強度の向上という観点からすると、単数よりは複数であることがよい。
全体の低背化を達成するためには、光結合部材は、光素子と同じく第１積層基板に設けられることがよく、さらには第１積層基板における同一の面に設けられることがよい。この場合には、例えば、光素子を挟んでその両側に光結合部材を配置することが好ましい。
光結合部材がガイドピンである場合、第１積層基板に穴部を設け、その穴部にガイドピンを嵌合支持させることがよい。特に第１積層基板がセラミック積層基板である場合、第１積層基板に充填凹部を開口形成し、前記充填凹部内に前記セラミック積層基板よりも加工性のよい材料からなる充填材を充填し、前記充填材に精密加工穴を形成し、前記精密加工穴に前記光結合部材として機能するガイドピンを嵌合支持させることがよい。
このような構成であると、ガイドピンを支持する穴が精密加工穴であるため、光素子と他部品との光軸合わせをより正確に行うことが可能となり、両者を高い精度で光結合することができる。また、セラミックは、放熱性や寸法安定性に優れるという利点を有する反面、硬質であって加工性に劣るという欠点を有する。このため、セラミック積層基板を直接加工して精密加工穴を設けることは困難であり、コスト高にもつながる。それに対して、易加工性材料からなる充填材に精密穴加工を施して形成された精密加工穴は、比較的容易にかつ低コストで得ることができる。なお、精密加工穴を形成する具体的手法としては、ドリル加工、パンチ加工、レーザ加工などがあるが、コスト性などを考慮すると精密ドリルを使用したドリル加工が最も好ましい。
また、前記充填材としては、セラミック積層基板よりも硬度が低くて加工性のよい樹脂材料、金属材料、ガラス材料などを選択することがよく、中でも特に樹脂材料を選択することが好ましい。樹脂材料はセラミック材料に比べて一般的に硬度が低いため、加工に要する労力やコストが少なくて済むからである。また、樹脂材料はセラミック材料に比べて一般的に安価であるため、低コスト化にも向くからである。
光結合部材を用いて光素子と光結合されるべき「他部品」としては、光伝送機能、集光機能及び光反射機能のうちの少なくとも１つを有する部品のことを指す。具体例を挙げると、光伝送機能を有する光部品としては、例えば光導波路や光ファイバなどがある。光ファイバは例えば光ファイバコネクタ付きであってもよい。集光機能を有する光部品としては、例えばマイクロレンズアレイ等に代表されるレンズ部品などがある。光反射機能を有する光部品としては、例えば光路変換部品などがある。なお、本発明の光部品支持基板には、光部品が１つのみ支持されていてもよく、２つ以上の光部品が支持されていてもよい。
また、上記の別の課題を解決するための手段としては、光素子を備える光電変換モジュールに用いられる積層基板接合体であって、複数の絶縁層を積層してなり、前記光素子が搭載可能な光素子搭載部を有する第１積層基板と、複数の絶縁層を積層してなる第２積層基板とを備え、前記第１積層基板及び前記第２積層基板が、前記絶縁層を構成する材料よりも熱伝導性の低い材料からなる断熱層を介して、前記絶縁層の積層方向を直交させた状態で接合され、かつ前記断熱層内の導通経路を経て電気的に接続されるとともに、前記第１積層基板の内部には、前記第１積層基板上に搭載されるべき前記光素子が発生する熱を前記第１積層基板裏面に設けた第１バンプ用パッドに伝達するための第１積層基板側放熱経路が形成され、前記第２積層基板の内部には、前記第２積層基板上に搭載されるべき素子が発生する熱を前記第２積層基板裏面に設けた第２バンプ用パッドに伝達するための第２積層基板側放熱経路が、前記第１積層基板側放熱経路とは別個に形成されていることを特徴とする積層基板接合体がある。なお、第２積層基板は半導体集積回路素子搭載部を有していてもよい。
従って、この構成によると、光素子搭載部に光素子を搭載できることに加え、断熱層によって第２積層基板側から第１積層基板側への熱の伝達が回避される結果、光素子を熱から保護することができる。
さらに、上記の別の課題を解決するための手段としては、光素子及びガイドピンを備える光電変換モジュールに用いられる積層基板接合体であって、複数のセラミック絶縁層を積層してなり、前記光素子が搭載可能な光素子搭載部及び前記ガイドピンが嵌合可能な精密加工穴を有する第１積層基板と、複数のセラミック絶縁層を積層してなる第２積層基板とを備え、前記第１積層基板及び前記第２積層基板が、前記セラミック絶縁層を構成する材料よりも熱伝導性の低い材料からなる断熱層を介して、前記セラミック絶縁層の積層方向を直交させた状態で接合され、かつ前記断熱層内の導通経路を経て電気的に接続されるとともに、前記第１積層基板の内部には、前記第１積層基板上に搭載されるべき前記光素子が発生する熱を前記第１積層基板裏面に設けた第１バンプ用パッドに伝達するための第１積層基板側放熱経路が形成され、前記第２積層基板の内部には、前記第２積層基板上に搭載されるべき素子が発生する熱を前記第２積層基板裏面に設けた第２バンプ用パッドに伝達するための第２積層基板側放熱経路が、前記第１積層基板側放熱経路とは別個に形成されていることを特徴とする積層基板接合体がある。
従って、この構成によると、第１積層基板の光素子搭載部に光素子を搭載できることに加え、同じく第１積層基板の精密加工穴にガイドピンを嵌合支持することができる。そして、精密加工穴にガイドピンを嵌合支持してこれを位置基準として用いれば、光素子と他部品との光軸合わせをより正確に行うことが可能となる。また、セラミック製の積層基板接合体を主体として構成されているため、放熱性や寸法安定性に優れており、光素子の支持体として好適である。
［第１実施形態］
以下、本発明を具体化した第１実施形態を図１〜図９に基づいて詳細に説明する。
図１は、本実施形態の光電変換モジュール４１をプリント配線基板１１上に搭載して、ＭＴコネクタ２１付きの光ファイバ２６を接続した状態を示す概略正面図である。図２は、光電変換モジュール４１を示す斜視図である。図３は図２のＡ−Ａ線における概略断面図である。図４は図２のＢ−Ｂ線における概略断面図である。
図１等に示されるように、モジュール搭載用のプリント配線基板１１は、複数の絶縁層１５及び複数の導体層（図示略）を有するいわゆる多層板であって、表面１２及び裏面１３を有している。プリント配線基板１１の表面１２には図示しない複数のパッドが形成されており、それらのパッド上には２個の光電変換モジュール４１がバンプ接続されている。本実施形態では、図１において左側に位置する光電変換モジュール４１は、電気信号を光信号に変換する発光側モジュールであって、図１において右側に位置する光電変換モジュール４１は、光信号を電気信号に変換する受光側モジュールである。なお、プリント配線基板１１の表面１２には、光電変換モジュール４１のほかにＩＣチップ１６等が同じくバンプ接続されている。
図１〜図４に示されるように、本実施形態の光電変換モジュール４１は、積層基板接合体４０、光素子１７、半導体集積回路素子１８、ガイドピン３１（光結合部材）等を備えている。光素子１７等の支持体である積層基板接合体４０は、上面４２及び下面４３を有する矩形平板状の部材であって、セラミック製の第１積層基板５１とセラミック製の第２積層基板６１とを備えている。
第１積層基板５１は複数のセラミック絶縁層５２を積層した構造のアルミナ多層基板であり、第２積層基板６１は複数のセラミック絶縁層６２を積層した構造のアルミナ多層基板である。第１積層基板５１は第２積層基板６１よりも小さく形成されるとともに、第２積層基板６１の側面に対して異方導電性材料層４４（断熱層）を介して接合されている。第１積層基板５１のセラミック絶縁層５２は積層基板接合体４０の平面方向（図２における水平方向）に沿って積層されていて、第２積層基板６１のセラミック絶縁層６２は積層基板接合体４０の厚さ方向（図２における垂直方向）に沿って積層されている。つまり、第１積層基板５１及び第２積層基板６１では、セラミック絶縁層５２，６２の積層方向が互いに直交している。また、第１積層基板５１及び第２積層基板６１は、その内部に導体層７３やビア導体７４ａ，７４ｂをそれぞれ有している。ビア導体７４ａは導体層７３同士を異層間で導通させるために機能し、ビア導体７４ｂは内部の熱を外部に逃がすためのいわゆるサーマルビアとして機能している。
第１積層基板５１の下面及び第２積層基板６１の下面にはそれぞれ複数のバンプ用パッド７９が設けられ、それらのバンプ用パッド７９上にははんだバンプ８０が形成されている。また、互いに対向している第１積層基板５１の側面及び第２積層基板６１の側面には、それぞれ側面接続パッド７６が形成されている。一対の側面接続パッド７６同士は、異方導電性材料層４４内に含まれる導電性物質を介して電気的に導通している。これにより第１積層基板５１側の導体と第２積層基板６１側の導体とが電気的に接続されている。
第１積層基板５１の内部には、導体からなるグラウンド層７５がベタ状に形成されている。グラウンド層７５には抜け穴が形成され、その抜け穴内をビア導体７４ａが貫通している。
第１積層基板５１の別の側面（第１積層基板主面）には導体からなる光素子搭載部５３が形成され、その光素子搭載部５３の上には光素子１７が受発光面を横向きにした状態で搭載されている。本実施形態の場合、発光側モジュールについては面発光素子の一種であるＶＣＳＥＬが搭載され、受光側モジュールについては面受光素子の一種であるフォトダイオードが搭載されている。光素子搭載部５３の近傍には複数のボンディングパッド７８が配置されている。そして、各ボンディングパッド７８と光素子１７側の各端子とは、それぞれボンディングワイヤ８１を介して電気的に接続されている。
また、光素子搭載部５３は、グラウンド層７５に対し、サーマルビアとして機能する複数のビア導体７４ｂを介して接続されている。その結果、光素子１７の発生した熱が、光素子搭載部５３、ビア導体７４ｂ、グラウンド層７５、バンプ用パッド７９及びはんだバンプ８０からなる第１積層基板側放熱経路を介して、プリント配線基板１１側に逃がされるようになっている。つまり、グラウンド層７５は放熱構造としての役割も果たしている。なお、第１積層基板５１の側面におけるコーナー部には、アライメント時の便宜を図るために、十字状のアライメントマーク８２が設けられている。
第２積層基板６１の上面（第２積層基板主面）には導体からなる集積回路素子搭載部６３が形成され、その集積回路素子搭載部６３の上には半導体集積回路素子１８が搭載されている。本実施形態の場合、発光側モジュールについてはドライバＩＣが搭載され、受光側モジュールについてはレシーバＩＣが搭載されている。集積回路素子搭載部６３の近傍には複数のボンディングパッド７７が配置されている。そして、各ボンディングパッド７７と半導体集積回路素子１８側の各端子とは、それぞれボンディングワイヤ８１を介して電気的に接続されている。集積回路素子搭載部６３は、サーマルビアとして機能する複数のビア導体７４ｂに接続されている。その結果、半導体集積回路素子１８の発生した熱が、集積回路素子搭載部６３、ビア導体７４、バンプ用パッド７９及びはんだバンプ８０からなる第２積層基板側放熱経路を介して、プリント配線基板１１側に逃がされるようになっている。このように本実施形態の光電変換モジュール４１は、積層基板ごとに別個に放熱経路を有している。従って、光素子１７より半導体集積回路素子１８の発熱量のほうが多くても、第２積層基板６１側にて発生した熱の第１積層基板５１側への伝達が抑制可能となる。このため、第１積層基板５１及び第２積層基板６１の熱をそれぞれプリント配線基板１１側に逃がすことができる。
図２，図４に示されるように、第１積層基板５１の側面において光素子搭載部５３を挟む位置には、断面円形状の充填凹部９１が２つ貫通形成されている。そして、それらの充填凹部９１内には、積層基板接合体４０を構成するセラミックよりも加工性のよい樹脂材料からなる充填材９３が充填されている。この充填材９３には断面円形状の精密加工穴９２が形成されている。精密加工穴９２は２つであって、いずれも第１積層基板５１の両側面にて開口する貫通穴である。精密加工穴９２はＭＴコネクタ２１における２つのガイドピン穴の位置に対応して配置され、それらの中心軸間距離は４．６ｍｍ±０．００３ｍｍに設定されている。これら精密加工穴９２の内径は、ＭＴコネクタ側ガイドピン穴の内径と等しく、７．０ｍｍ±０．００１ｍｍに設定されている。
そして、これら２つの精密加工穴９２には、金属製のガイドピン３１がその一部を突出させた状態で嵌合支持されている。第１積層基板５１に設けられたガイドピン３１は、ＭＴコネクタ２１を有する光ファイバ２６と光素子１７との光軸合わせの際の位置基準として用いられる部材である。前記ガイドピン３１は光電変換モジュール４１の平面方向に沿って突出しているため、全体の厚さ方向の寸法が大きくなることもなく、低背化を達成することができる。なお、本実施形態において具体的には、ＪＩＳ Ｃ ５９８１に規定するガイドピン「ＣＮＦ１２５Ａ−２１」（直径０．６９９ｍｍ）が使用されている。
次に、光電変換モジュール４１の製造方法を図５〜図９を参照しながら説明する。
（１）第１積層基板５１の作製
第１積層基板５１の作製にあたっては、アルミナ粉末、有機バインダ、溶剤、可塑剤などを均一に混合・混練してなる原料スラリーを作製し、この原料スラリーを用いてドクターブレード装置によるシート成形を行って、所定厚みのグリーンシートを複数枚形成する。次に、グリーンシートにおける所定部分に、例えば打ち抜き加工を施すことにより、ビア用孔を形成する。次に、ビア用孔内にビア導体用の金属ペースト（例えばタングステンペースト）を充填する。そして、前記金属ペーストをグリーンシートの表面及び裏面に印刷することにより、後に光素子搭載部５３、導体層７３、グラウンド層７５、側面接続パッド７６、ボンディングパッド７８となる印刷層を形成する。さらに、これら複数枚のグリーンシートを積層し、所定圧力でプレスして各グリーンシートを一体化し、未焼結のグリーンシート積層体とする。次に、このグリーンシート積層体に対して前記金属ペーストを印刷し、後にバンプ用パッド７９となる印刷層を形成する。また、このグリーンシート積層体をドリル加工し、充填凹部９１を貫通形成する。この段階ではまだグリーンシート積層体は未焼結であるため、充填凹部９１のドリル加工により比較的容易に充填凹部９１を形成することができる。次に、従来周知の手法に従って乾燥工程や脱脂工程などを行った後、さらにアルミナが焼結しうる加熱温度（例えば１６５０℃〜１９５０℃）にて焼成工程を行う。これにより、アルミナ及びタングステンを焼結させ、第１積層基板５１とする。
次に、エポキシ樹脂、硬化剤、シリカフィラー等の混合物を３本ロールにて混練し、充填凹部９１を埋めるための充填材９３とする。即ち、本実施形態の充填材９３は、熱硬化性樹脂中に無機フィラーを含んだものである。そして、この充填材９３を従来公知の手法（例えば印刷法）により充填凹部９１内に充填し、１２０℃，１時間の条件で加熱することにより、充填材９３を半硬化させる。ここで、充填材９３を完全に硬化させないのは、次工程での穴加工をよりいっそう容易に行うためである。
続いて、精密ドリルを用いた精密穴加工を行って、半硬化状態の前記充填材９３に精密加工穴９２を貫通形成する（図７参照）。このような穴加工法によれば、光軸合わせの際の正確な基準となるガイドピン穴を容易にかつ確実に得ることができる。なお、樹脂材料に対する穴加工であるため、加工に要する労力やコストを低減することができ、ひいては光電変換モジュール４１の低コスト化を図ることができる。
次に、上記第１積層基板５１を１５０℃，５時間の条件で加熱する本硬化処理を行って、充填材９３を完全に硬化させる。さらに、従来周知の手法により仕上げ加工を行って、精密加工穴９２の穴径を０．７００ｍｍとなるように微調整する。このときの加工に要求される精度は、具体的には±０．００１ｍｍである。
（２）第２積層基板６１の作製
上記の原料スラリーを用いてシート成形を行ってグリーンシートを複数枚形成し、これらの所定部分に打ち抜き加工を施してビア用孔を形成する。次に、ビア用孔内に上記金属ペーストを充填する。そして、前記金属ペーストをグリーンシートの表面及び裏面に印刷することにより、後に集積回路素子搭載部６３、導体層７３、ボンディングパッド７７、バンプ用パッド７９となる印刷層を形成する。さらに、グリーンシートの積層、圧着を行って未焼結のグリーンシート積層体とし、これに対して前記金属ペーストを印刷して、後に側面接続パッド７６となる印刷層を形成する。次に、乾燥工程及び脱脂工程の後、焼成工程を行ってアルミナ及びタングステンを焼結させ、第２積層基板６１とする（図５参照）。
光素子搭載部５３を有する第１積層基板主面を上向きにして第１積層基板５１をチップマウンタにセットし、光素子搭載部５３上に光素子１７を接着剤で接着して搭載する。なお、部品の位置合わせを行う際にアライメントマーク８２を用いてもよい。次に、第１積層基板主面を上向きにして第１積層基板５１をボンディング装置にセットし、ワイヤボンディングを実施する。その結果、第１積層基板５１に搭載された光素子１７が第１積層基板５１側の導体と電気的に接続される。本工程においては、第１積層基板５１の第１積層基板主面を上向きにできるので、接着やワイヤボンディングを比較的簡単に行うことができる（図８参照）。
（４）半導体集積回路素子１８の搭載
集積回路素子搭載部６３を有する第２積層基板主面を上向きにして第２積層基板６１をチップマウンタにセットし、集積回路素子搭載部６３上に半導体集積回路素子１８を接着剤で接着して搭載する。次に、第２積層基板主面を上向きにして第２積層基板６１をボンディング装置にセットし、ワイヤボンディングを実施する。その結果、第２積層基板６１に搭載された半導体集積回路素子１８が第２積層基板６１側の導体と電気的に接続される。本工程においては、第２積層基板６１の第２積層基板主面を上向きにできるので、接着やワイヤボンディングを比較的簡単に行うことができる（図６参照）。
（５）第１積層基板５１と第２積層基板６１との接合
横向きにした第１積層基板５１と上向きにした第２積層基板６１との間に、フィルム状の異方導電性材料層４４を配置する。そして、第１積層基板５１と第２積層基板６１とで異方導電性材料層４４を挟む方向に押圧力を加えるとともに、所定の温度を加える。すると、第１積層基板５１及び第２積層基板６１が互いのセラミック絶縁層５２，６２の積層方向を直交させた状態で機械的に接合され、かつ電気的に接続される（図９参照）。
（６）ガイドピン３１の接合、プリント配線基板１１上への実装など
接合工程により得られた積層基板接合体４０の精密加工穴９２にガイドピン３１を嵌合支持させた後、バンプ用パッド７９上にはんだバンプ８０を設け、さらに所定温度及び所定時間のリフローを行って、光電変換モジュール４１をプリント配線基板１１上に実装する。なお、かかる実装工程の後でガイドピン３１の接合を行ってもよい。さらに、光電変換モジュール４１の各ガイドピン３１をＭＴコネクタ２１側の各ガイドピン穴に嵌合させれば、ガイドピン３１が位置基準となり、ＭＴコネクタ２１付きの光ファイバ２６と光素子１７との光軸が合った状態となる。
従って、本実施形態によれば以下の効果を得ることができる。
（１）この光電変換モジュール４１の構成によると、ガイドピン３１を位置基準として用いることにより、光素子１７とＭＴコネクタ２１付きの光ファイバ２６との光軸合わせを容易に行うことが可能となる。よって、両者を高い精度で光結合できるようになり、効率のよい光伝送を実現しやすくなる。
（２）また、第１積層基板５１及び第２積層基板６１からなる積層基板接合体４０を用いて、それに光素子１７、半導体集積回路素子１８及びガイドピン３１を支持させる構造であるため、モジュール厚さ方向の寸法を抑えた形態を選択することができる。つまり、積層基板接合体４０の側面に光素子１７及びガイドピン３１を設けた形態を選択することができ、結果として全体の低背化を達成しやすくなる。
（３）さらに、このような構造であれば、積層基板接合体４０の製造プロセスを積層基板ごとに分離できることに加えて、従来技術のように複雑な三次元的形状に加工するプロセスが不要となる。よって、製造が比較的簡単になり、低コスト化も達成しやすくなる。
（４）しかも、第１積層基板５１、第２積層基板６１同士が電気的に接続されているため、個々の積層基板に部品を搭載できるとともに、積層基板接合体４０全体にわたり回路を形成できるという利点もある。つまり、積層基板接合体４０全体を部品の搭載部分及び回路として有効活用でき、スペースを無駄なく使用することができる。勿論、このことは全体の小型化にも有利である。
（５）また、第１積層基板５１及び第２積層基板６１がともにセラミック積層基板であるため、剛性、寸法安定性及び放熱性に優れた光電変換モジュール４１とすることができる。よって、光素子１７が熱等による影響を受けて光結合の精度が低下する等の不都合を回避でき、効率のよい光伝送を実現しやすくなる。
本発明は、上記実施形態に限定されるものではなく、発明の範囲を逸脱しない限度において、適宜変更して適用できることは言うまでもない。
・例えば、図１０，図１１に示す別の実施形態の光電変換モジュール１４１では、第１積層基板５１の側面中央部にキャビティ１４３が設けられ、そのキャビティ１４３内に光素子１７が収容されている。また、第２積層基板６１の上面中央部にキャビティ１４２が設けられ、そのキャビティ１４２内に半導体集積回路素子１８が収容されている。この構成によれば、半導体集積回路素子１８の第２積層基板６１上面からの突出量が小さくなるため、より確実に全体の低背化を達成することができる。また、光素子１７や半導体集積回路素子１８と積層基板接合体４０側とをつなぐボンディングワイヤ８１を短くできるので、動作速度の向上にもつながる。
・図１２に示す別の実施形態（参考例）の光電変換モジュール２４１では、異方導電性材料層４４の代わりにエポキシ樹脂等からなる接着剤層２４２（断熱層）を用いて、第１積層基板５１と第２積層基板６１とを接着している。また、側面接続パッド７６を省略する代わりに、第１積層基板５１及び第２積層基板６１の上面にそれぞれボンディングパッド２４３を設け、それらをボンディングワイヤ８１で接続している。このような構造であっても、第１積層基板５１及び第２積層基板６１同士を機械的に接合しかつ電気的に接続することができる。
・図１３に示す別の実施形態の光電変換モジュール３４１では、第１積層基板５１及び第２積層基板６１に側面接続パッド３４２が形成され、それら同士がはんだバンプ３４４を介して互いに接続されている。また、第１積層基板５１及び第２積層基板６１間の隙間は、エポキシ樹脂等からなるアンダーフィル３４３（断熱層）によって埋められている。このような構造であっても、第１積層基板５１及び第２積層基板６１同士を機械的に接合しかつ電気的に接続することができる。
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
（１）複数のセラミック絶縁層を積層してなる第１積層基板と、複数のセラミック絶縁層を積層してなり前記第１積層基板よりも大きい第２積層基板とを備え、前記第１積層基板が、前記セラミック絶縁層の積層方向を直交させた状態で前記第２積層基板の側面に接合され、かつ電気的に接続されたセラミック製の積層基板接合体と、前記第１積層基板に搭載された光素子と、前記第１積層基板に設けられ、前記光素子と前記光素子に光結合されるべき他部品との光軸合わせの際の位置基準となる光結合部材とを備えることを特徴とする光電変換モジュール。
（２）前記（１）において、前記光結合部材はガイドピンであることを特徴とする光電変換モジュール。
（３）前記（１）において、前記第１積層基板には充填凹部が開口形成され、前記充填凹部内には前記セラミック積層基板よりも加工性のよい材料からなる充填材が充填され、前記充填材には精密加工穴が形成され、前記精密加工穴には前記光結合部材として機能するガイドピンが嵌合されていることを特徴とする光電変換モジュール。
（４）前記（１）において、前記第１積層基板及び前記第２積層基板は、前記セラミック絶縁層を構成するセラミック材料よりも熱伝導性の低い材料からなる断熱層を介して、機械的に接合されていることを特徴とする光電変換モジュール。
（５）前記（４）において、前記断熱層は異方導電性材料であることを特徴とする積層基板接合体。
（６）前記（１）において、前記第１積層基板及び前記第２積層基板は、別個に放熱経路を有することを特徴とする光電変換モジュール。
（７）複数の絶縁層を積層してなる第１積層基板と、複数の絶縁層を積層してなる第２積層基板とを備え、前記第１積層基板及び前記第２積層基板が、前記絶縁層の積層方向を直交させた状態で接合され、かつ電気的に接続された積層基板接合体を備える光電変換モジュールの製造方法であって、前記第１積層基板上に光素子を搭載する光素子搭載工程と、前記第２積層基板上に、前記光素子駆動用の半導体集積回路素子及び前記光信号増幅用の半導体集積回路素子のうちの少なくともいずれかを搭載する半導体集積回路素子搭載工程とを実施した後、前記第１積層基板及び前記第２積層基板を前記絶縁層の積層方向を直交させた状態で機械的に接合する接合工程を実施することを特徴とする光電変換モジュールの製造方法。
（８）前記（７）において、さらに、前記第１積層基板に、前記光素子と前記光素子に光結合されるべき他部品との光軸合わせの際の位置基準となる光結合部材を取り付ける光結合部材取付工程を含むことを特徴とする光電変換モジュールの製造方法。
本発明を具体化した第１実施形態の光電変換モジュールをプリント配線基板上に搭載し、ＭＴコネクタ付きの光ファイバを接続した状態を示す概略正面図。 第１実施形態の光電変換モジュールを示す斜視図。 図２のＡ−Ａ線における概略断面図。 図２のＢ−Ｂ線における概略断面図。 第１実施形態の光電変換モジュールの製造プロセスにおいて、第２積層基板を示す概略断面図。 上記製造プロセスにおいて、半導体集積回路素子が搭載された第２積層基板を示す概略断面図。 上記製造プロセスにおいて、第１積層基板を示す概略断面図。 上記製造プロセスにおいて、光素子が搭載された第１積層基板を示す概略断面図。 上記製造プロセスにおいて、第１積層基板と第２積層基板とを接合した状態を示す概略断面図。 別の実施形態の光電変換モジュールを示す概略断面図。 図１１の光電変換モジュールを示す斜視図。 別の実施形態の光電変換モジュールを示す概略断面図。 別の実施形態の光電変換モジュールを示す概略断面図。
符号の説明
１７…光素子
１８…半導体集積回路素子
２１…他部品としてのＭＴコネクタ
３１…光結合部材としてのガイドピン
４０…積層基板接合体
４１，１４１，２４１，３４１…光電変換モジュール
４４…断熱層としての異方導電性材料層
５１…第１積層基板
５２，６２…絶縁層としてのセラミック絶縁層
５３…光素子搭載部
６１…第２積層基板
９２…精密加工穴
１４２…半導体集積回路素子用キャビティ
１４３…光素子用キャビティ
２４２…断熱層としての接着剤層
３４２…断熱層としてのアンダーフィル

Claims (11)

  1. 複数の絶縁層を積層してなり、光素子が搭載可能な光素子搭載部を有する第１積層基板と、複数の絶縁層を積層してなる第２積層基板とを備え、前記第１積層基板及び前記第２積層基板が、前記絶縁層を構成する材料よりも熱伝導性の低い材料からなる断熱層を介して、前記絶縁層の積層方向を直交させた状態で接合され、かつ前記断熱層内の導通経路を経て電気的に接続されるとともに、前記第１積層基板の内部には、前記第１積層基板上に搭載されるべき前記光素子が発生する熱を前記第１積層基板裏面に設けた第１バンプ用パッドに伝達するための第１積層基板側放熱経路が形成され、前記第２積層基板の内部には、前記第２積層基板上に搭載されるべき素子が発生する熱を前記第２積層基板裏面に設けた第２バンプ用パッドに伝達するための第２積層基板側放熱経路が、前記第１積層基板側放熱経路とは別個に形成されている積層基板接合体と、
    前記第１積層基板に搭載された光素子と、
    前記第１積層基板に設けられ、前記光素子と前記光素子に光結合されるべき他部品との光軸合わせの際の位置基準となる光結合部材と
    を備えることを特徴とする光電変換モジュール。
  2. 前記断熱層は、有機樹脂フィルム中に導電性物質を含ませた異方導電性材料層であり、前記断熱層内の導通経路は、前記第１積層基板及び前記第２積層基板にて互いに対向配置された側面接続パッドと、それら側面接続パッド間に位置する前記導電性物質とにより構成されることを特徴とする請求項１に記載の光電変換モジュール。
  3. 前記断熱層は、有機樹脂材料を主体とするアンダーフィルであり、前記断熱層内の導通経路は、前記第１積層基板及び前記第２積層基板にそれぞれ設けられた側面接続パッドと、それら側面接続パッド間に位置するはんだバンプとにより構成されることを特徴とする請求項１に記載の光電変換モジュール。
  4. 前記第２積層基板には、光素子駆動用の半導体集積回路素子及び光信号増幅用の半導体集積回路素子のうちの少なくともいずれかが搭載されることを特徴とする請求項１乃至３のいずれか１項に記載の光電変換モジュール。
  5. 前記光素子は前記第１積層基板に設けられた光素子用キャビティ内に収容され、前記半導体集積回路素子は前記第２積層基板に設けられた半導体集積回路素子用キャビティ内に収容されていることを特徴とする請求項４に記載の光電変換モジュール。
  6. 光素子を備える光電変換モジュールに用いられる積層基板接合体であって、
    複数の絶縁層を積層してなり、前記光素子が搭載可能な光素子搭載部を有する第１積層基板と、
    複数の絶縁層を積層してなる第２積層基板と
    を備え、前記第１積層基板及び前記第２積層基板が、前記絶縁層を構成する材料よりも熱伝導性の低い材料からなる断熱層を介して、前記絶縁層の積層方向を直交させた状態で接合され、かつ前記断熱層内の導通経路を経て電気的に接続されるとともに、
    前記第１積層基板の内部には、前記第１積層基板上に搭載されるべき前記光素子が発生する熱を前記第１積層基板裏面に設けた第１バンプ用パッドに伝達するための第１積層基板側放熱経路が形成され、
    前記第２積層基板の内部には、前記第２積層基板上に搭載されるべき素子が発生する熱を前記第２積層基板裏面に設けた第２バンプ用パッドに伝達するための第２積層基板側放熱経路が、前記第１積層基板側放熱経路とは別個に形成されている
    ことを特徴とする積層基板接合体。
  7. 前記断熱層は、有機樹脂フィルム中に導電性物質を含ませた異方導電性材料層であり、前記断熱層内の導通経路は、前記第１積層基板及び前記第２積層基板にて互いに対向配置された側面接続パッドと、それら側面接続パッド間に位置する前記導電性物質とにより構成されることを特徴とする請求項６に記載の積層基板接合体。
  8. 前記断熱層は、有機樹脂材料を主体とするアンダーフィルであり、前記断熱層内の導通経路は、前記第１積層基板及び前記第２積層基板にそれぞれ設けられた側面接続パッドと、それら側面接続パッド間に位置するはんだバンプとにより構成されることを特徴とする請求項６に記載の積層基板接合体。
  9. 光素子及びガイドピンを備える光電変換モジュールに用いられる積層基板接合体であって、
    複数のセラミック絶縁層を積層してなり、前記光素子が搭載可能な光素子搭載部及び前記ガイドピンが嵌合可能な精密加工穴を有する第１積層基板と、
    複数のセラミック絶縁層を積層してなる第２積層基板と
    を備え、前記第１積層基板及び前記第２積層基板が、前記セラミック絶縁層を構成する材料よりも熱伝導性の低い材料からなる断熱層を介して、前記セラミック絶縁層の積層方向を直交させた状態で接合され、かつ前記断熱層内の導通経路を経て電気的に接続されるとともに、
    前記第１積層基板の内部には、前記第１積層基板上に搭載されるべき前記光素子が発生する熱を前記第１積層基板裏面に設けた第１バンプ用パッドに伝達するための第１積層基板側放熱経路が形成され、
    前記第２積層基板の内部には、前記第２積層基板上に搭載されるべき素子が発生する熱を前記第２積層基板裏面に設けた第２バンプ用パッドに伝達するための第２積層基板側放熱経路が、前記第１積層基板側放熱経路とは別個に形成されている
    ことを特徴とする積層基板接合体。
  10. 前記断熱層は、有機樹脂フィルム中に導電性物質を含ませた異方導電性材料層であり、前記断熱層内の導通経路は、前記第１積層基板及び前記第２積層基板にて互いに対向配置された側面接続パッドと、それら側面接続パッド間に位置する前記導電性物質とにより構成されることを特徴とする請求項９に記載の積層基板接合体。
  11. 前記断熱層は、有機樹脂材料を主体とするアンダーフィルであり、前記断熱層内の導通経路は、前記第１積層基板及び前記第２積層基板にそれぞれ設けられた側面接続パッドと、それら側面接続パッド間に位置するはんだバンプとにより構成されることを特徴とする請求項９に記載の積層基板接合体。
JP2004248486A 2004-05-31 2004-08-27 光電変換モジュール、積層基板接合体 Expired - Fee Related JP4555026B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004248486A JP4555026B2 (ja) 2004-08-27 2004-08-27 光電変換モジュール、積層基板接合体
US11/138,426 US7404680B2 (en) 2004-05-31 2005-05-27 Optical module, optical module substrate and optical coupling structure
DE602005015385T DE602005015385D1 (de) 2004-05-31 2005-05-30 Optisches Modul, Substrat hierfür und optische Koppelstruktur
EP05011636A EP1602955B1 (en) 2004-05-31 2005-05-30 Optical module, optical module substrate and optical coupling structure
CN200910001366XA CN101446675B (zh) 2004-05-31 2005-05-31 光学模块、光学模块基底和光耦合结构
US11/932,565 US7484897B2 (en) 2004-05-31 2007-10-31 Optical module, optical module substrate and optical coupling structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004248486A JP4555026B2 (ja) 2004-08-27 2004-08-27 光電変換モジュール、積層基板接合体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008199270A Division JP4975698B2 (ja) 2008-08-01 2008-08-01 光電変換モジュール

Publications (2)

Publication Number Publication Date
JP2006066705A JP2006066705A (ja) 2006-03-09
JP4555026B2 true JP4555026B2 (ja) 2010-09-29

Family

ID=36112894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004248486A Expired - Fee Related JP4555026B2 (ja) 2004-05-31 2004-08-27 光電変換モジュール、積層基板接合体

Country Status (1)

Country Link
JP (1) JP4555026B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4952235B2 (ja) * 2006-12-22 2012-06-13 日亜化学工業株式会社 発光装置及びそれを用いたバックライト
JP5538671B2 (ja) * 2007-09-19 2014-07-02 シャープ株式会社 発光装置およびｌｅｄランプ
JP2009147046A (ja) * 2007-12-13 2009-07-02 Rohm Co Ltd 電子部品モジュール
JP5162331B2 (ja) * 2008-05-22 2013-03-13 富士ゼロックス株式会社 光通信モジュールおよび光通信装置
KR101526568B1 (ko) * 2008-06-24 2015-06-05 엘지이노텍 주식회사 세라믹 기판과 금속막의 접합방법, 발광 다이오드 패키지및 그 제조방법
JP5193145B2 (ja) * 2008-11-11 2013-05-08 日本特殊陶業株式会社 光電変換素子搭載用配線基板
JP5300439B2 (ja) * 2008-11-27 2013-09-25 京セラ株式会社 発光ランプ及び発光ランプを用いた照明装置
TR201815475T4 (tr) * 2009-02-05 2018-11-21 Philips Lighting Holding Bv Led kombinasyonları için iyileştirilmiş paketleme.
JP5248449B2 (ja) * 2009-05-14 2013-07-31 シャープ株式会社 発光装置
JP5531650B2 (ja) * 2010-01-29 2014-06-25 富士通オプティカルコンポーネンツ株式会社 光受信デバイス
JP5407078B2 (ja) * 2010-02-24 2014-02-05 新光電気工業株式会社 半導体パッケージ
JP6651868B2 (ja) * 2016-01-26 2020-02-19 住友電気工業株式会社 光受信モジュール
JP7497578B2 (ja) 2020-02-26 2024-06-11 富士フイルムビジネスイノベーション株式会社 発光装置、光学装置及び情報処理装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01164053A (ja) * 1987-12-21 1989-06-28 Hitachi Ltd 半導体集積回路装置の冷却方法及びその冷却方法を実施する冷却装置
JPH08222671A (ja) * 1994-12-14 1996-08-30 Toshiba Corp 回路モジュールの冷却装置
JPH10268148A (ja) * 1997-03-21 1998-10-09 Sumitomo Electric Ind Ltd 多電極アレイ装置
JP2001004880A (ja) * 1999-06-24 2001-01-12 Nec Corp 光モジュール用セラミック基板の製造方法、光モジュール用セラミック基板、および光モジュール
JP2002359472A (ja) * 2001-05-30 2002-12-13 Kyocera Corp 光電子実装回路基板及び実装基板
JP2003107283A (ja) * 2001-05-30 2003-04-09 Ngk Insulators Ltd マイクロホールアレイ、光ファイバアレイ、レンズアレイ、光ファイバアレイ基板、レンズアレイ基板、コネクタ、及びマイクロホールアレイの製造方法
JP2004031743A (ja) * 2002-06-27 2004-01-29 Kyocera Corp セラミック部品

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01164053A (ja) * 1987-12-21 1989-06-28 Hitachi Ltd 半導体集積回路装置の冷却方法及びその冷却方法を実施する冷却装置
JPH08222671A (ja) * 1994-12-14 1996-08-30 Toshiba Corp 回路モジュールの冷却装置
JPH10268148A (ja) * 1997-03-21 1998-10-09 Sumitomo Electric Ind Ltd 多電極アレイ装置
JP2001004880A (ja) * 1999-06-24 2001-01-12 Nec Corp 光モジュール用セラミック基板の製造方法、光モジュール用セラミック基板、および光モジュール
JP2002359472A (ja) * 2001-05-30 2002-12-13 Kyocera Corp 光電子実装回路基板及び実装基板
JP2003107283A (ja) * 2001-05-30 2003-04-09 Ngk Insulators Ltd マイクロホールアレイ、光ファイバアレイ、レンズアレイ、光ファイバアレイ基板、レンズアレイ基板、コネクタ、及びマイクロホールアレイの製造方法
JP2004031743A (ja) * 2002-06-27 2004-01-29 Kyocera Corp セラミック部品

Also Published As

Publication number Publication date
JP2006066705A (ja) 2006-03-09

Similar Documents

Publication Publication Date Title
US7404680B2 (en) Optical module, optical module substrate and optical coupling structure
JP5384819B2 (ja) 光電気混載パッケージ、光電気混載モジュール
JP4555026B2 (ja) 光電変換モジュール、積層基板接合体
CN101446675B (zh) 光学模块、光学模块基底和光耦合结构
JP2006245057A (ja) ハイブリットモジュール及びその製造方法並びにハイブリット回路装置
TWI605280B (zh) Electronic module
WO2015002188A1 (ja) 光モジュール用部材、光モジュールおよび電子機器
JP4639101B2 (ja) 部品支持基板及びその製造方法、光デバイス
JP4246563B2 (ja) 光部品支持基板及びその製造方法、光部品付き光部品支持基板及びその製造方法
JP4975698B2 (ja) 光電変換モジュール
JP4764669B2 (ja) 光パッケージ、光素子付き光パッケージ及び光導波路モジュール
JP4260694B2 (ja) 光モジュール、光モジュール用セラミック基板
JP4202216B2 (ja) 光電気複合配線構造体、光学素子搭載基板と光導波路層と光路変換部品とからなる構造体
JP4895957B2 (ja) 光電気混載パッケージ、光電気混載モジュール
JP2005115190A (ja) 光電気複合配線基板、積層光導波路構造体
JP5952101B2 (ja) 光電気混載ユニット、素子搭載モジュール
JP2005003944A (ja) 光導波路構造体及びその製造方法
JP5090261B2 (ja) 光モジュール
JP5193145B2 (ja) 光電変換素子搭載用配線基板
JP2005099761A (ja) 光部品支持基板及びその製造方法、光部品付き光部品支持基板及びその製造方法
JP2005085844A (ja) 光電気複合配線構造体及びその製造方法
JP4673100B2 (ja) 部品支持基板、光デバイス
WO2023074342A1 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP4298608B2 (ja) 光部品支持基板の製造方法、光部品付き光部品支持基板の製造方法
JP2004258066A (ja) 光導波路基板の製造方法、光電気複合実装配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100715

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4555026

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees