JP4553710B2 - プラズマディスプレイパネルの駆動方法 - Google Patents

プラズマディスプレイパネルの駆動方法 Download PDF

Info

Publication number
JP4553710B2
JP4553710B2 JP2004355771A JP2004355771A JP4553710B2 JP 4553710 B2 JP4553710 B2 JP 4553710B2 JP 2004355771 A JP2004355771 A JP 2004355771A JP 2004355771 A JP2004355771 A JP 2004355771A JP 4553710 B2 JP4553710 B2 JP 4553710B2
Authority
JP
Japan
Prior art keywords
voltage
electrode
discharge
subfield
sustain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004355771A
Other languages
English (en)
Other versions
JP2005331912A (ja
Inventor
周烈 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2005331912A publication Critical patent/JP2005331912A/ja
Application granted granted Critical
Publication of JP4553710B2 publication Critical patent/JP4553710B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23QDETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q11/00Accessories fitted to machine tools for keeping tools or parts of the machine in good working condition or for cooling work; Safety devices specially combined with or arranged in, or specially adapted for use in connection with, machine tools
    • B23Q11/08Protective coverings for parts of machine tools; Splash guards
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23QDETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q1/00Members which are comprised in the general build-up of a form of machine, particularly relatively large fixed members
    • B23Q1/0009Energy-transferring means or control lines for movable machine parts; Control panels or boxes; Control parts
    • B23Q1/0045Control panels or boxes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927Details of initialising
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/066Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明はプラズマディスプレイパネル(PDP,Plasma Display Panel)の駆動方法及びプラズマディスプレイパネルに関するものである。
プラズマディスプレイパネルは,気体放電により生成されたプラズマで文字又は映像を表示する平面表示装置で,その大きさによって数十ないし数百万個以上の画素がマトリックス状に配列されている。
一般に,プラズマディスプレイパネルは,1フィールドがそれぞれ加重値を有する複数のサブフィールドに分けられて駆動され,オンされるサブフィールドの組合による加重値の和により諧調が表現される。各サブフィールドは,リセット期間,アドレス期間,及び維持期間からなる。リセット期間は,リセット放電によりアドレス放電を安定に行うため,壁電荷を初期化する役割をする。アドレス期間は,パネルにおいて,オンされるセルとオンされないセルを選択し,オンされるセルに壁電荷を積んでおく動作を行う期間である。維持期間は,アドレッシングされたセルに実際に画像を表示するための維持放電を行う期間である。
一般に,リセット期間には,全てのセルに対して初期化を行わなければならないので,リセット期間に高い電圧が印加される。このような高い電圧により,リセット期間には全てのセルで放電が起こるが,0階調の画面を表現する場合にもリセット放電が起こるため,画面が曇って見える。したがって,このような現象を減らすため,リセット期間に微弱な放電で初期化する方法が提案された。ところが,微弱な放電で初期化する場合においても,全てのサブフィールドのリセット期間に常に微弱な放電があるので,画面が曇って見える現象が存在する。
かかる現象を防止するため,1フィールドのうち,一つのサブフィールドでだけリセット波形を印加する方法がクラタ(Kurata)などにより開示された(例えば,特許文献1参照)。この特許文献1は,1フィールドの一番目サブフィールドでのみ全てのセルを初期化する波形を印加し,残りのサブフィールドでは直前サブフィールドで維持放電が起こったセルに対してだけ初期化を行う波形を印加する。こうすると,全画面が0階調であるときは,一番目サブフィールドのリセット期間にのみ微弱な放電が起こるので,画面が曇って見える現象を除去することができる。
米国特許第6,294,875号明細書 米国登録特許第5,745,086号明細書
しかしながら上記従来の方法である特許文献1においては,直前サブフィールドで維持放電が起こったセルに対してだけ初期化を行うため,走査電極に高電圧が印加され,維持放電が終了した後,維持電極を一定電圧でバイアスし,走査電極の電圧をランプ状に低下させる。ところで,走査電極に高電圧が印加されて維持放電が起こると,走査電極に(−)壁電荷が形成され,維持電極に(+)壁電荷が形成されるため,走査電極に対する維持電極の壁電圧が高い状態で終了する。したがって,走査電極の電圧が低下しているうち,走査電極と維持電極との間で放電が先に起こり,次いで走査電極とアドレス電極との間で放電が起こる。すると,走査電極と維持電極との間の放電が主に起こるため,走査電極とアドレス電極との間では放電が適切に起こらない。その結果,セルによって,走査電極とアドレス電極との間の壁電荷状態が均一でないことがある。この際,所望の状態に比べ,走査電極とアドレス電極との間で壁電荷が少なく形成されたセルにおいては,アドレス期間に選択されるセルでアドレス放電が弱く起こり,壁電荷が少なく形成され,維持期間で維持放電が弱く起こる低放電現象が現れることがある。また,所望の状態に比べ,走査電極とアドレス電極との間で壁電荷が多く形成されたセルにおいては,アドレス期間に選択されないセルでアドレス放電が起こるため,維持期間で維持放電が起こる誤放電現象が現れることがあるという問題があった。
そこで,本発明は,このような問題に鑑みてなされたもので,その目的とするところは,補助リセット期間において,アドレス電極と走査電極間で主に放電を引き起こして走査電極とアドレス電極との間の壁電荷状態が均一に保ち,低放電現象や誤放電現象を防止する新規改良されたプラズマディスプレイパネルの駆動方法及びプラズマディスプレイパネルを提供することにある。
上記課題を解決するために,本発明のある観点によれば,走査電極としての複数の第1電極と,複数の第2電極と,前記第1電極及び前記第2電極と交差する方向に形成される複数の第3電極と,を含み,前記第1電極,前記第2電極及び前記第3電極により放電セルが形成されるプラズマディスプレイパネルにおける,1フィールドを複数のサブフィールドに分割して駆動する方法において:前記複数のサブフィールドのうち少なくとも一つのサブフィールドは,直前サブフィールドで維持放電が起こった放電セルに対して初期化を行う補助リセット期間を有し;前記複数のサブフィールドのうち少なくとも一つのサブフィールドは,全ての放電セルに対して初期化を行うメインリセット期間を有し,前記補助リセット期間において,直前サブフィールドの維持放電により前記第1電極及び前記第2電極に形成された壁電荷を消去する第1段階と,前記第3電極と前記第1電極間の壁電圧をアドレス可能な状態に初期化する第2段階と,を含み、前記第2段階は,前記第2電極に第1電圧を印加した状態で,前記第1電極の電圧を前記第1及び前記第2電極間で放電が発生しない第3電圧から第4電圧まで漸進的に低下させる段階を含み、前記第1段階は,前記第2電極に第5電圧を印加した状態で,前記第1電極の電圧を維持放電パルスの電圧よりも低く前記第1及び前記第2電極間で放電が発生しない第6電圧に上昇させた後、前記第6電圧から第7電圧まで漸進的に上昇させる段階を含み、前記メインリセット期間において,前記第2電極に第18電圧を印加した状態で,前記第1電極の電圧を第19電圧から前記第20電圧まで漸進的に上昇させる第3段階と,前記第2電極に第21電圧を印加した状態で,前記第1電極の電圧を第22電圧から第23電圧まで漸進的に低下させる第4段階を含み,前記第7電圧と前記第5電圧の差は,前記第1電圧と前記第4電圧の差以下であり,前記第20電圧と前記第18電圧の差は,前記第7電圧と前記第5電圧の差より大きいことを特徴とする,プラズマディスプレイパネルの駆動方法が提供される。
また,前記第18電圧は前記第電圧と同一であり,前記第21電圧は前記第電圧と同一であってもよい。
また,上記第1段階は,上記第2電極に第5電圧を印加した状態で,上記第1電極の電圧を第6電圧から第7電圧まで漸進的に上昇させる段階を含んでもよい。
また,上記直前サブフィールドの維持放電は,上記第2電極に前記維持放電パルスが印加された状態で終了するものであってもよい
また,上記第7電圧と上記第5電圧の差は,上記第1電圧と上記第4電圧の差以下であってもよい。
また,上記第6電圧は,維持期間に維持放電のために上記第1電極に印加される高電圧より低電圧であってもよい。
また,上記第3電圧は,維持期間に維持放電のために上記第1電極に印加される高電圧より低電圧であってもよい。
また,上記第5電圧は接地電圧であってもよい。
また,上記複数のサブフィールドのうち少なくとも一つのサブフィールドは,実質的に全ての放電セルに対して初期化を行うメインリセット期間を有してもよく,上記第7電圧は,上記メインリセット期間に上記第1電極に印加される最高電圧と同一であってもよく,上記第5電圧は,上記第1電極に上記最高電圧が印加されている間に上記第2電極に印加される電圧より高い電圧であってもよい。
また,上記第1段階は,維持期間に維持放電のために上記第1電極に印加される維持放電パルスの幅より狭い期間の間,第8電圧を有するパルスを上記第1電極に印加する段階を含んでもよい。
また,上記第8電圧は上記維持放電パルスの電圧と同一であってもよく,上記第1電極に上記第8電圧が印加されている間,上記第2電極には,上記第1電極に上記維持放電パルスが印加されている間に上記第2電極に印加される電圧と同一電圧が印加されてもよい。
また,上記第1段階は,維持期間に維持放電のために上記第1電極に印加される維持放電パルスの幅より広い期間の間,上記維持放電パルスの電圧より低い第9電圧を有するパルスを上記第1電極に印加する段階を含んでもよい。
また,上記第1電極に上記第9電圧が印加されている間,上記第2電極には,上記第1電極に上記維持放電パルスが印加されている間に上記第2電極に印加される電圧と同一電圧が印加されてもよい。
上記課題を解決するために,本発明の別の観点によれば,走査電極としての複数の第1電極と,複数の第2電極と,前記第1電極及び前記第2電極と交差する方向に形成される複数の第3電極と,を含み,前記第1電極,前記第2電極及び前記第3電極により放電セルが形成されるプラズマディスプレイパネルにおける,1フィールドを複数のサブフィールドに分割して駆動する方法において:前記複数のサブフィールドのうち少なくとも一つの第1サブフィールドのリセット期間は、全ての放電セルに対して初期化を行うメインリセット期間であり、当該リセット期間において,前記第1電極の電圧から前記第2電極の電圧を差し引いた値を,第10電圧から第11電圧まで漸進的に増加させた後,第12電圧から第13電圧まで漸進的に低下させる段階と;前記複数のサブフィールドのうち少なくとも一つの第2サブフィールドのリセット期間において,前記第1電極の電圧から前記第2電極の電圧を差し引いた値を,維持放電パルスの電圧よりも低く前記第1及び前記第2電極間で放電が発生しない第14電圧に上昇させた後、前記第14電圧から前記第11電圧より低い第15電圧まで漸進的に上昇させた後,前記第1及び前記第2電極間で放電が発生しない第16電圧から第17電圧まで漸進的に低下させる段階と;を含み、前記第15電圧の大きさは,前記第17電圧の絶対値より小さいことを特徴とする,プラズマディスプレイパネルの駆動方法が提供される。
また,上記第17電圧は,上記第13電圧と同一であってもよい。
また,上記第15電圧の大きさは,上記第17電圧の絶対値より小さくてもよい。
また,上記第14電圧は,上記第10電圧より低くてもよい。
また,上記第16電圧は,上記第12電圧より低くてもよい。
また,上記第1サブフィールドのリセット期間において,上記第1電極の電圧から上記第2電極の電圧を差し引いた値が上記第10電圧から上記第11電圧まで漸進的に増加する間,全ての放電セルで放電が起こってもよく,上記第2サブフィールドのリセット期間において,上記第1電極の電圧から上記第2電極の電圧を差し引いた値が上記第14電圧から上記第15電圧まで漸進的に増加する間,直前サブフィールドで維持放電が起こった放電セルで放電が起こってもよい。
また,上記第2サブフィールドの直前サブフィールドの維持期間に維持放電のために上記第2電極に上記第1電極より高い電圧が印加された後,上記第2サブフィールドのリセット期間が行われてもよい。
上記課題を解決するために,本発明の別の観点によれば,複数の第1電極と,複数の第2電極と,上記第1電極及び上記第2電極と交差する方向に形成される複数の第3電極と,を含み,上記第1電極,上記第2電極及び上記第3電極により放電セルが形成されるプラズマディスプレイパネルにおける,1フィールドを複数のサブフィールドに分割して駆動する方法において:上記複数のサブフィールドのうち少なくとも一つの第2サブフィールドの直前サブフィールドの維持期間に,維持放電のために上記第2電極に上記第1電極の電圧より第18電圧だけ高い電圧を第1期間の間に印加する段階と;上記第2サブフィールドのリセット期間に,上記第1電極に上記第2電極より第19電圧だけ高い電圧を第2期間の間に印加する段階と;上記リセット期間に,上記第1電極の電圧から上記第2電極の電圧を差し引いた値を第20電圧から第21電圧まで低下させる段階と;を含み,上記第18電圧と上記第19電圧,または上記第1期間と上記第2期間のうち少なくともいずれかが相異なることを特徴とする,プラズマディスプレイパネルの駆動方法が提供される。
また,上記第2期間は,上記第1期間より短くてもよい。
また,上記第19電圧は,上記第18電圧と同一であってもよい。
また,上記第2期間は,上記第1期間より長くてもよく,上記第19電圧は,上記第18電圧より低くてもよい。
また,上記複数のサブフィールドのうち少なくとも一つの第1サブフィールドのリセット期間において,上記第1電極の電圧を第22電圧から第23電圧まで漸進的に上昇させる段階と,上記第1電極の電圧を第24電圧から第25電圧まで漸進的に低下させる段階と,をさらに含んでもよい。
上記課題を解決するために,本発明の別の観点によれば,複数の第1電極と,複数の第2電極と,上記第1電極及び上記第2電極と交差する方向に形成される複数の第3電極と,を含み,上記第1電極,上記第2電極及び上記第3電極により放電セルが形成されるプラズマディスプレイパネルにおいて:1フィールドが複数のサブフィールドに分割されて駆動されるように制御する制御部と;少なくとも一つの第1サブフィールドのリセット期間に実質的に全ての放電セルに対して初期化放電を引き起こす第1リセット波形を上記放電セルに印加し,少なくとも一つの第2サブフィールドのリセット期間に直前サブフィールドで維持放電が起こった放電セルに対して初期化放電を引き起こす第2リセット波形を上記放電セルに印加する駆動部と;を含み,上記第2リセット波形は,上記第1電極と上記第2電極間の電圧差,及び上記第1電極と上記第3電極間の電圧差を漸進的に減少させる第1駆動波形と,上記第1駆動波形の印加時に上記第1電極と上記第3電極間の放電が上記第1電極と上記第2電極間の放電より先に起こるように,上記放電セルの壁電圧を設定する第2駆動波形と,を含むことを特徴とするプラズマディスプレイパネルが提供される。
本発明によれば,維持期間に形成された走査電極(Y電極)と維持電極(X電極)の壁電荷を消去し,走査電極(Y電極)に対するアドレス電極(A電極)の壁電圧を高めた後に補助リセットを行うので,補助リセットにおいて,走査電極(Y電極)とアドレス電極(A電極)間で主に放電が起こる。したがって,補助リセット期間においても,全ての走査電極(Y電極)とアドレス電極(A電極)間の壁電荷をアドレス可能な状態に適宜設定することができるプラズマディスプレイパネルの駆動方法及びプラズマディスプレイパネルを提供できるものである。
以下に添付図面を参照しながら,本発明の好適な実施の形態について詳細に説明する。なお,本明細書及び図面において,実質的に同一の機能構成を有する構成要素については,同一の符号を付することにより重複説明を省略する。
本発明の説明において,壁電荷とは,セルの壁(例えば,誘電体層)上で各電極に近く形成される電界のことである。そして,壁電荷は実際に電極自体と接触しないが,ここでは,電極に“形成される”,“蓄積される”又は“積もる”などのように説明する。また,壁電圧とは,壁電荷によりセルの壁に形成される電位差をいう。そして,弱放電とは,アドレス期間でのアドレッシングのための放電及び維持期間での維持放電より微弱な放電を言う。
以下,本発明の一実施形態によるプラズマディスプレイパネルの駆動方法及びプラズマディスプレイパネルについて図面を参照して詳細に説明する。
図1は本発明の一実施形態によるプラズマディスプレイパネルの概略概念図である。
同図に示すように,本発明の一実施形態によるプラズマディスプレイパネルは,プラズマディスプレイパネル100,制御部200,アドレス電極駆動部300,維持電極駆動部400,及び走査電極駆動部500を含む。
プラズマディスプレイパネル100は,列方向に伸びている複数のアドレス電極A1〜Amと,行方向に互いに対をなして伸びている複数の維持電極X1〜Xn及び走査電極Y1〜Ynとを含む。維持電極X1〜Xnは,各走査電極Y1〜Ynに対応して形成することができる。そして,プラズマディスプレイパネル100は,維持電極X1〜Xn及び走査電極Y1〜Ynが配列された基板(図示せず。)と,アドレス電極A1〜Amが配列された基板(図示せず。)とからなる。このように構成される場合,両基板は,走査電極Y1〜Ynとアドレス電極A1〜Am,そして維持電極X1〜Xnとアドレス電極A1〜Amがそれぞれ直交するように,放電空間を介在して対向配置できる。この際,アドレス電極A1〜Amと維持電極X1〜Xn及び走査電極Y1〜Ynの交差部にある放電空間がセルを形成する。維持電極及び走査電極は誘電体層で覆われており,アドレス電極は絶縁層と色相表現のための蛍光体で覆われている。このようなプラズマディスプレイパネル100の構造は一例であり,以降に説明する駆動波形が適用できるほかの構造のパネルにも本発明を提供することができる。
なお,本実施形態において第1電極は走査電極に相当し,第2電極は維持電極に相当し,第3電極はアドレス電極に相当する。
制御部200は,外部から映像信号を受信して,アドレス駆動制御信号,維持電極駆動制御信号及び走査電極駆動制御信号を出力する。また,制御部200は,1フィールドをそれぞれの加重値を有する複数のサブフィールドに分割して駆動し,オンされるサブフィールドの加重値の組合により諧調を表現する。また,制御部200は,1サブフィールドをリセット期間,アドレス期間,及び維持期間に分割して駆動する。
リセット期間において,駆動部300,400,500は,アドレス電極A1〜Am,維持電極X1〜Xn及び走査電極Y1〜Ynにリセットのための電圧を印加し,セルをアドレス可能な状態に設定する。そして,本発明の一実施形態において,リセット期間は,大きくはメインリセット期間と補助リセット期間からなる。ここで,メインリセット期間は,全てのセルに対してリセット放電を引き起こし得るリセット期間であり,補助リセット期間は,直前サブフィールドで維持放電があったセルに対してリセット放電を引き起こし得るリセット期間である。
アドレス期間において,走査電極駆動部500は,走査電極Y1〜Ynが選択される順に(例えば,順次)走査電極Y1〜Ynに選択電圧を印加し,アドレス電極駆動部300は,制御部200からアドレス駆動制御信号を受信し,各走査電極に選択電圧が印加される都度,オンされるセルを選択するためのアドレス電圧を各アドレス電極A1〜Amに印加する。すなわち,アドレス期間において,選択電圧が印加された走査電極と,その走査電極に選択電圧が印加されるとき,アドレス電圧が印加されたアドレス電極とにより形成されるセルが,オンされるセルとして選択される。
維持期間において,維持電極駆動部400と走査電極駆動部500は,制御部200から制御信号を受信し,維持電極X1〜Xnと走査電極Y1〜Ynに維持放電のための電圧を印加する。
つぎに,各サブフィールドにおいて,アドレス電極A1〜Am,維持電極X1〜Xn,及び走査電極Y1〜Ynに印加される駆動波形について,図2ないし図8を参照して詳細に説明する。以降の説明においては,一つのアドレス電極(以下,“A電極”という),維持電極(以下,“X電極”という),及び走査電極(以下,“Y電極”という)により形成されるセルを基準に説明する。
なお,本実施形態において第1期間は維持放電パルスのパルス幅,第2期間は補助リセット期間の高電圧印加期間,第1リセット波形はメインリセット期間に印加される電圧波形,第2リセット波形は補助リセット期間に印加される電圧波形,第1駆動波形は補助リセット期間における電圧下降している電圧波形,第2駆動波形は補助リセット期間における電圧上昇している電圧波形に相当する。
図2は本発明の第1実施形態によるプラズマディスプレイパネルの駆動波形図,図3a〜図3dはそれぞれ図2の第1サブフィールドの維持期間に維持放電が起こった場合の壁電荷状態を示す図,図4a及び図4bはそれぞれ図2の第1サブフィールドの維持期間に維持放電が起こらなかった場合の壁電荷状態を示す図である。図2においては,複数のサブフィールドのなかで二つのサブフィールドのみを示し,便宜上二つのサブフィールドを第1サブフィールドと第2サブフィールドとして示した。
図2に示すように,1サブフィールドは,リセット期間,アドレス期間,及び維持期間からなる。図2においては,第1サブフィールドのリセット期間をメインリセット期間として示し,第2サブフィールドのリセット期間を補助リセット期間として示した。
なお,この第1実施形態において,第1電圧はVe,第2電圧は基準電圧,第3電圧はVs2,第4電圧はVnf,第5電圧は基準電圧,第6電圧はVs1,第7電圧はVset1,第10電圧はVs,第11電圧はVset,第12電圧はVs−Ve,第13電圧はVnf−Ve,第14電圧はVs1,第15電圧はVset1,第16電圧はVs2−Ve,第17電圧はVnf−Ve,第18電圧はVs,第19電圧はVset1,第20電圧はVs2,第21電圧はVnf,第22電圧はVs,第23電圧はVset,第24電圧はVs,第25電圧はVnfに相当する。
まず,第1サブフィールドのリセット期間において,Y電極に,Vs電圧からVset電圧まで漸進的に増加してからVsに低下し,次いでVnf電圧まで漸進的に低下するメインリセット波形を印加する。
具体的に言えば,X電極及びA電極を基準電圧(図2においては,基準電圧を0Vと仮定する)でバイアスした状態で,Y電極の電圧をVs電圧からVset電圧まで漸進的に上昇させる。図2においては,ランプ形状に上昇するものとして示した。Y電極の電圧が上昇しているうち,Y電極とX電極間,かつY電極とA電極間で弱放電が起こり,Y電極には(−)壁電荷が形成され,A電極及びX電極には(+)壁電荷が形成される。そして,電極の電圧が図2のように漸進的に変化する場合は,セルで弱放電が起こり,外部から印加された電圧とセルの壁電圧の和が放電開始電圧状態を維持するように,壁電荷が形成される。このような原理については,ウェーバ(Weber)の米国登録特許第5,745,086号(特許文献2)に開示されている。
次いで,A電極とX電極をそれぞれ基準電圧とVe電圧でバイアスした状態で,Y電極の電圧をVs電圧からVnf電圧まで低下させる。Y電極の電圧が低下しているうち,Y電極とX電極間で弱放電が起こり,さらにY電極とA電極間で弱放電が起こる。すると,Y電極の(−)壁電荷が消去され,X電極とA電極の(+)壁電荷が消去される。一般に,アドレス期間に選択されないセルが維持期間に誤放電しないように,Y電極とX電極間の壁電圧がほぼ0Vに近いように,Ve電圧とVnf電圧が設定される。すなわち,(Ve−Vnf)電圧がY電極とX電極間の放電開始電圧(Vfxy)程度に設定される。
つぎに,アドレス期間において,X電極をVe電圧で維持した状態で,オンされるセルを選択するため,Y電極とA電極にそれぞれVscL電圧を有する走査パルス及びVa電圧を有するアドレスパルスを印加する。そして,選択されないY電極はVscL電圧より高いVscH電圧でバイアスし,オンされないセルのアドレス電極には基準電圧を印加する。この際,VscL電圧はVnf電圧と同一であるか又は異なる。
具体的に言えば,まず第1行のY電極(図1のY1)にVscL電圧の走査パルスを印加するとともに,第1行のうち,表示しようとするセルに位置するA電極にVa電圧のアドレスパルスを印加する。すると,第1行のY電極Y1とVa電圧の印加されたA電極間で放電が起こり,次いでY電極Y1と該走査電極に隣接したX電極(図1のX1)間で放電が起こる。その結果,Y電極に(+)壁電荷,A電極及びX電極にそれぞれ(−)壁電荷が形成される。
次いで,第2行のY電極(図1のY2)にVscL電圧の走査パルスを印加するとともに,第2行のうち,表示しようとするセルに位置するA電極にVa電圧のアドレスパルスを印加する。すると,前述したように,Va電圧が印加されたA電極とY電極により形成されるセルでアドレス放電が起こり,前述したように,壁電荷が形成される。同様に,残りの行のY電極に対しても,順次VscL電圧の走査パルスを印加するとともに,表示しようとするセルに位置するA電極にVa電圧のアドレスパルスを印加して壁電荷を形成する。
アドレス期間において,アドレス放電によりY電極に(+)壁電荷が形成され,X電極に(−)壁電荷が形成されたので,維持期間には,まずY電極にVs電圧を有する維持放電パルスを印加し,X電極に基準電圧を印加する。この際,Vs電圧は,アドレス放電によりY電極とX電極間に形成された壁電圧とともにY電極とX電極間で放電を引き起こし得る電圧である。すると,アドレス期間に放電が起こったセルにおいては,Y電極とX電極間で放電が起こる。そして,図3aに示すように,維持放電が起こったセルのY電極とX電極にはそれぞれ(+)壁電荷と(−)壁電荷が積もり,A電極には(+)壁電荷が積もる。
つぎに,Y電極に基準電圧を印加し,X電極にVs電圧の維持放電パルスを印加する。この際,直前維持放電によりY電極とX電極間に壁電圧が形成されたので,Y電極とX電極間で放電が起こる。その結果,図3bに示すように,Y電極とX電極にはそれぞれ(−)壁電荷と(+)壁電荷が形成され,A電極には(+)壁電荷が形成される。
その後,Y電極にVs電圧の維持放電パルスを印加する過程と,X電極にVs電圧の維持放電パルスを印加する過程を,当該サブフィールドが表示する加重値に対応する回数だけ繰り返す。仮に,従来技術で説明したように,Y電極にVs電圧が印加された状態で,Y電極の電圧が漸進的に低下すると(すなわち,リセット期間が行われると),Y電極に対するX電極の壁電圧が高く形成され,かつY電極とX電極に印加される電圧の差がY電極とA電極に印加される電圧の差より大きいので,Y電極とX電極間で先に放電が起こる。これにより,リセット期間において,A電極とY電極間の弱放電よりは,X電極とY電極間の弱放電が主に起こるので,A電極とY電極の壁電荷状態が所望状態とならない。
したがって,本発明の第1実施形態においては,第2サブフィールドのリセット期間に,Y電極に,Vs1電圧からVset1電圧まで漸進的に上昇した後,Vs2電圧からVnf電圧まで漸進的に低下する補助リセット波形を印加する。
具体的に言えば,第1サブフィールドの維持期間に,X電極にVs電圧が印加されて,セルが図3bのような状態となった状態で,X電極に基準電圧を印加し,Y電極の電圧をVset1電圧まで漸進的に上昇させる。すると,図3bの状態において,Y電極の壁電荷による電位がX電極の壁電荷による電位より高いので,X電極とY電極間の壁電圧とY電極電圧の和がX電極とY電極間の放電開始電圧(Vfxy)を超えると,Y電極とX電極間で弱放電が起こる。また,Y電極の電圧が上昇しているうち,Y電極とA電極間の壁電圧とY電極電圧の和がA電極とY電極間の放電開始電圧(Vfay)を超えると,Y電極とA電極間でも弱放電が発生する。
ところで,一般に,A電極とY電極間の放電開始電圧(Vfay)がX電極とY電極間の放電開始電圧より低いので,Y電極電圧がVset1電圧となったとき,図3cのように,Y電極に対するA電極壁電圧がY電極に対するX電極壁電圧より高くなる。この際,Y電極の電圧を基準電圧からVset1電圧まで上昇させることもできるが,こうするとリセット期間が長くなるので,図2に示すように,Vs1電圧からY電極の電圧を漸進的に上昇させる。そして,図3bのような状態で形成された壁電圧とVs1電圧の和がX電極とY電極間の放電開始電圧(Vfxy)を超えないように,Vs1電圧を設定する。図3bの状態でVs電圧が印加されると,X電極とY電極間で放電が起こるので,Vs1電圧はVs電圧よりは低く基準電圧より高い電圧に設定する。
次いで,図3dに示すようにX電極とA電極にそれぞれVe電圧と基準電圧を印加した状態で,Y電極の電圧をVs2電圧からVnf電圧まで漸進的に低下させる。Y電極の電圧をVset1電圧からVnf電圧まで漸進的に低下させることができるが,こうすると,リセット期間が長くなるので,放電が開始されない電圧(Vs2)から低下させることができる。この際,Y電極とA電極間の壁電圧がY電極とX電極間の壁電圧より高く形成されており,かつY電極とA電極間の放電開始電圧(Vfay)がY電極とX電極間の放電開始電圧(Vfxy)より低いので,Y電極が漸進的に低下するとき,X電極にVe電圧が印加されても,A電極とY電極間で先に弱放電が起こり得る。したがって,リセット期間にX電極とY電極間の弱放電よりはA電極とY電極間の弱放電が主に形成されるので,全てのセルにおいて,A電極とY電極間の壁電荷状態を均一に形成することができる。
つぎに,第2サブフィールドにおいても,アドレス期間にアドレス放電によりオンされるセルを選択し,維持期間にアドレス放電が行ったセルに対して維持放電を行う。この際,リセット期間において,全てのセルのA電極とY電極間の壁電荷状態が類似するように設定されたので,アドレス期間でのアドレス放電が均一に起こり得る。したがって,アドレス放電が弱くなって発生する低放電,又はアドレス放電が起こってはけないセルでアドレス放電が起こることにより生じる維持期間での維持放電につながる誤放電を除去することができる。
後続のサブフィールドにおいても,第2サブフィールドで説明したリセット期間を行うことができる。また,1フィールドを形成する複数のサブフィールドにおいて,第1サブフィールドのようなサブフィールドと第2サブフィールドのようなサブフィールドを混ぜ合わせて使用することもできる。
また,第1サブフィールドで維持放電が起こらなかった場合の壁電荷の状態を図4a及び図4bに示す。図4aは維持期間後の壁電荷の状態であり,図4bは補助リセット期間において走査電極にVset1が印加されたときの壁電荷の状態である。図4a,図4bにおいて壁電荷に差異はなく,維持放電が起こらなかった場合,補助リセット期間で放電が起こらない。
つぎに,本発明の第1実施形態による駆動波形において,Vset1電圧の条件について説明する。第2サブフィールドのリセット期間は補助リセット期間であって,直前サブフィールドで維持放電が起こった場合にのみリセット放電が起こる必要がある。すなわち,直前サブフィールドで維持放電が起こらなかった場合にはリセット放電が起こらないように,Vset1電圧が設定される。ところが,前述したように,Y電極の電圧がVset電圧まで上昇すると,全てのセルで放電が起こるので,Vset1電圧はVset電圧より低い電圧に設定される。
そして,直前サブフィールドで維持放電が起こらないとアドレス放電も起こらなかったので,セルは直前サブフィールドのリセット期間に設定された壁電荷状態を維持する。リセット期間の最終状態では,Y電極にVnf電圧が印加され,X電極にVe電圧が印加されたので,X電極に対するY電極の壁電圧(Vwnf)は下記の数学式1のようになる。
Figure 0004553710
ここで,VfxyはX電極とY電極間の放電開始電圧の絶対値である。
このような壁電荷状態を有するセルが第2サブフィールドのリセット期間に放電されないようにするためには,X電極に対するY電極の壁電圧(Vwnf)とY電極の電圧を合わせた値が放電開始電圧(Vfxy)を超えないとよい。すなわち,下記の数式2のように,Y電極の最終電圧(Vset1)と壁電圧(Vwnf)の和が放電開始電圧より小さいと,リセット期間に放電が起こらない。数式1と数式2をまとめると,Vset1電圧は数式3の条件を満足させるとよい。ところが,前述したように,維持期間での誤放電を防止するため,一般に,リセット期間にX電極Y電極間の壁電圧をおよそ0Vに設定するので,(Ve−Vnf)電圧はだいたい放電開始電圧(Vfxy)と一致する。したがって,第2サブフィールドのリセット期間のVset1電圧は,数式3のように,X電極とY電極間の放電開始電圧(Vfxy),つまり(Ve−Vnf)電圧より低いとよい。
Figure 0004553710
Figure 0004553710
そして,Vset1電圧を,A電極とY電極間の放電開始電圧(Vfay)以上に,かつX電極とY電極間の放電開始電圧(Vfxy)を超えない範囲に設定すると,X電極とY電極間には壁電圧が消去され,A電極とY電極間にはA電極の壁電荷による電位が高まる方向に壁電圧が形成される。このようになると,リセット期間の低下期間に,A電極とY電極間の放電がX電極とY電極間の放電より先に起こり得る。
このように,本発明の第1実施形態においては,Y電極の電圧をVset1電圧まで漸進的に増加させたが,これとは異なり,図5に示すように,Y電極の電圧をVset電圧まで上昇させることもできる。図5は本発明の第2実施形態によるプラズマディスプレイパネルの駆動波形図である。
なお,この第2実施形態にかかる第1電圧はVe,第2電圧は基準電圧,第3電圧はVs,第4電圧はVnf,第5電圧はVe1,第6電圧はVs,第7電圧はVset,第10電圧はVs,第11電圧はVset,第12電圧はVs−Ve,第13電圧はVnf−Ve,第14電圧はVs−Ve1,第15電圧はVset−Ve1,第16電圧はVs−Ve,第17電圧はVnf−Ve,第18電圧はVs,第19電圧はVset,第20電圧はVs,第21電圧はVnf,第22電圧はVs1,第23電圧はVset,第24電圧はVs,第25電圧はVnfに相当する。
図5に示すように,本発明の第2実施形態による駆動波形は,第2サブフィールドのリセット期間,つまり補助リセット期間にX電極とY電極に印加される電圧を除くと,第1実施形態と同一である。
具体的に言えば,第2サブフィールドのリセット期間(補助リセット期間)でX電極の電圧をVe電圧より低いVe1電圧でバイアスした状態で,Y電極の電圧をVset電圧まで漸進的に上昇させる。この際,Vset電圧とVe1電圧の差がVset1電圧と同一であると,X電極とY電極間の壁電圧は,第1実施形態においてY電極の電圧がVset1電圧まで上昇した場合と同一である。そして,リセット期間を減らすため,Y電極の電圧をVs電圧から上昇させることができる。ところが,Y電極とA電極間の電圧差(Vset)が第1実施形態での電圧差(Vset1)より増加したので,Y電極に対するA電極の壁電圧が第1実施形態の場合より高くなる。したがって,第1実施形態に比べ,A電極とY電極間の放電をより安定的に引き起こすことができる。
また,第1サブフィールドのメインリセット波形において,上昇開始電圧と下降開始電圧を,図6に示すように,補助リセット波形と同一にすることもできる。図6は本発明の第3実施形態によるプラズマディスプレイパネルの駆動波形図である。
同図に示すように,本発明の第3実施形態による駆動波形は,第1サブフィールドのリセット期間,つまりメインリセット期間での上昇開始電圧(Vs1)と下降開始電圧(Vs2)を除くと,第1実施形態と同一である。
なお,この第3実施形態にかかる第1電圧はVe,第2電圧は基準電圧,第3電圧はVs2,第4電圧はVnf,第5電圧は基準電圧,第6電圧はVs1,第7電圧はVset1に,第10電圧はVs1,第11電圧はVset,第12電圧はVs2−Ve,第13電圧はVnf−Ve,第14電圧はVs1,第15電圧はVset1,第16電圧はVs2−Ve,第17電圧はVnf−Ve,第18電圧はVs,第19電圧はVset1,第20電圧はVs2,第21電圧はVnf,第22電圧はVs1,第23電圧はVset,第24電圧はVs1,第25電圧はVnfに相当する。
具体的に言えば,第1サブフィールドのリセット期間(メインリセット期間)でY電極の電圧をVs1電圧からVset電圧まで漸進的に上昇させた後,Vs2電圧からVnf電圧まで漸進的に低下させる。ここで,Vs1電圧とVs2電圧は,それぞれ補助リセット期間にY電極の電圧が上昇し始める電圧(Vs1)及びY電極の電圧が低下し始める電圧(Vs2)と同一である。こうすると,メインリセット波形と補助リセット波形を実質的に同一な形態に形成することができる。
以上,本発明の第1ないし第3実施形態においては,補助リセット期間にY電極の電圧を漸進的に変化(つまり,上昇)させて壁電荷を消去したが,これとは異なる方式で壁電荷を消去することもできる。以下ではこのような実施形態について図7及び図8を参照して詳細に説明する。
図7及び図8はそれぞれ本発明の第4実施形態及び第5実施形態によるプラズマディスプレイパネルの駆動波形図である。
なお,第4実施形態にかかる第1電圧はVe,第2電圧は基準電圧,第3電圧はVs3,第4電圧はVnf,第5電圧は基準電圧,第8電圧はVsに,第18電圧はVs,第19電圧はVs,第20電圧はVs3,第21電圧はVnf,第22電圧はVs,第23電圧はVset,第24電圧はVs,第25電圧はVnfに相当する。
また,第5実施形態にかかる第1電圧はVe,第2電圧は基準電圧,第3電圧はVs4,第4電圧はVnf,第5電圧は基準電圧,第8電圧はVs4,第18電圧はVs,第19電圧はVs4,第20電圧はVs4,第21電圧はVnf,第22電圧はVs,第23電圧はVset,第24電圧はVs,第25電圧はVnfに相当する。
図7に示すように,本発明の第4実施形態による駆動波形においては,細幅パルスでX電極とY電極間の壁電荷を消去する。ここで,細幅パルスとは,維持期間に印加される維持放電パルスと実質的に類似した電圧と維持放電パルスより幅の小さいパルスをいう。
具体的に言えば,第1サブフィールドの維持期間において,X電極にVs電圧が印加され,セルが図3bのようになった状態で,X電極に基準電圧を印加し,Y電極にVs電圧を有する細幅パルスを印加する。すると,Y電極とX電極間に形成された壁電圧とVs電圧により,Y電極とX電極間で放電が起こり,放電が完了する前にVs電圧が除去される。すると,Y電極とX電極に形成された壁電荷が放電に関与した後,逆極性の電荷がY電極とX電極に積もる前にVs電圧が除去されるので,Y電極とX電極に形成された壁電荷を除去することができる。また,A電極に形成された(+)壁電荷は放電に関与しないので,Y電極に対するA電極の壁電圧を高めることができる。ただし,この場合においても,維持放電がなかったセルでは,Y電極とX電極間に壁電圧が形成されていないので,細幅パルスにより放電が起こらなくなる。
次いで,Y電極の電圧をVnf電圧まで漸進的に低下させる。この場合にも,Y電極とX電極間の壁電圧が低くなったので,Y電極とA電極間で主に放電が起こるようにすることができる。この際,前述したものと同様に,リセット期間の短縮のため,放電が起こらない電圧(Vs3)までY電極の電圧を急激に低下させた後,Vs3電圧からVnf電圧まで漸進的に低下させることができる。
つぎに,図8に示すように,本発明の第5実施形態による駆動波形においては,広幅パルスでX電極とY電極間の壁電荷を消去する。ここで,広幅パルスとは,維持期間に印加される維持放電パルスより低い電圧と維持放電パルスより広い幅を有するパルスをいう。ただし,広幅パルスの電圧は壁電圧とともに放電を引き起こし得る電圧である。
具体的に言えば,第1サブフィールドの維持期間において,X電極にVs電圧が印加され,セルが図3bのようになった状態で,X電極に基準電圧を印加し,Y電極にVs電圧より低いVs4電圧を有する広幅パルスを印加する。すると,Y電極とX電極間に形成された壁電圧とVs電圧により,Y電極とX電極間で放電が起こる。この際,放電は,一般の維持放電とは異なり,小規模に起こり,Y電極とX電極に形成された壁電荷が放電に関与して消去される。すなわち,Y電極とX電極に形成された壁電荷を消去することができる。また,A電極に形成された(+)壁電荷は放電に関与しないので,Y電極に対するA電極の壁電圧を高めることができる。ただし,この場合にあっても,維持放電がなかったセルでは,Y電極とX電極間に壁電圧が形成されていないので,広幅パルスにより放電が起こらない。
次いで,Y電極の電圧をVnf電圧まで漸進的に低下させる。この場合にも,Y電極とX電極間の壁電圧が低くなったので,Y電極とA電極間で主に放電が起こるようにすることができる。
以上説明したように,本発明の実施形態によると,補助リセットが行われるに先立ち,維持期間にY電極とX電極に形成された壁電荷を消去して,補助リセットでY電極とA電極間の放電が先に起こるようにする。特に,壁電荷の消去に際して,Y電極に対するA電極の壁電圧を高めると,Y電極とA電極間の放電がより安定的に起こり得る。
そして,本発明の実施形態においては,二つのサブフィールドのみを例として説明したが,1フィールドのうちで,一番目サブフィールドを第1サブフィールドのように形成し,残りのサブフィールドを第2サブフィールドのように形成することができる。また,1フィールドのうちで,第1サブフィールドのようなサブフィールドを二つ以上使用することもできる。
そして,図2,図5,図6,図7及び図8には,リセット期間にY電極の電圧がランプ状に変更(低下又は上昇)するものと示したが,これとは異なり,曲線状に低下させることもできる。Y電極の電圧を一定の電圧だけ変更した後,Y電極を一定期間フローティングする方式を繰り返することで,Y電極の電圧を漸進的に変更することもできる。以降には,このような形態の波形について図9a及び図9bを参照して詳細に説明する。
図9a及び図9bはリセット期間に印加される下降波形の相違した例を示すもので,図9aは放電が起こらなかった場合を示し,図9bは放電が起こった場合を示す。
図9aに示すように,Y電極に印加される電圧を一定量だけ低下させた後,Y電極に供給される電圧を遮断して,Y電極を一定期間フローティングさせる。そして,Y電極の電圧を一定量だけ低下させ,Y電極を一定期間フローティングさせる動作を所定回数だけ繰り返す。
この動作を繰り返すうち,Y電極とA電極(又は,X電極,以下ではA電極のみを例示して説明する)間の電圧差が放電開始電圧以上となると,Y電極とA電極間で放電が起こる。そして,Y電極とA電極間で放電が開始した後,Y電極がフローティング状態となると,外部電源から流入する電荷がないので,Y電極の電圧が壁電荷の量によって変わることになる。したがって,壁電荷の変化量が直ちに放電空間(セル)の内部電圧を低下させるので,少量の壁電荷変化のみでも放電が消滅される。そして,放電空間内部の電圧が低下する場合には,フローティングされているY電極の電圧が,図9bに示すように,一定電圧だけ上昇する。
このように,Y電極の電圧低下により放電が起こると,Y電極とX電極に形成された壁電荷が減少するとともに放電空間内部の電圧が急激に低下して,放電空間内部に強い放電消滅が発生する。その後,さらにY電極の電圧を低下させて放電を引き起こした後,Y電極をフローティングすると,上記と同様に,壁電荷が減少するとともに,放電空間内部に強い放電消滅が起こる。そして,このような動作が所定回数だけ繰り返されると,ランプ状の波形のように,壁電荷を,放電開始電圧を維持しながら,消去することができる。
図9a及び図9bでは下降波形について説明したが,上昇波形においても,Y電極の電圧を一定電圧だけ上昇させた後,Y電極をフローティングさせる動作を繰り返すこともできる。
そして,本発明の実施形態においては,Y電極とX電極の壁電荷消去のために印加する上昇波形,細幅パルス,又は広幅パルスを補助リセット期間に含めて説明した。ところが,これらパルスは直前サブフィールドの維持期間に維持放電が起こった場合に放電を引き起こすので,直前サブフィールドの維持期間に含めることもできる。
また,本発明の実施形態においては,Y電極の電圧を漸進的に変更させたが,本発明で説明した電極間の相対的な電圧差を満足させるなら,Y電極,X電極及びA電極に印加される電圧をほかの形態に変更することもできる。
以上,添付図面を参照しながら本発明の好適な実施形態について説明したが,本発明は係る例に限定されないことは言うまでもない。当業者であれば,特許請求の範囲に記載された範疇内において,各種の変更例または修正例に想到し得ることは明らかであり,それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明は,プラズマディスプレイの駆動方法とプラズマディスプレイパネルに適用可能であり,特にリセット期間を有するプラズマディスプレイの駆動方法とプラズマディスプレイパネルに適用可能である。
本発明の実施形態によるプラズマディスプレイパネルの概略概念図である。 本発明の第1実施形態によるプラズマディスプレイパネルの駆動波形図である。 図2の第1サブフィールドの維持期間に維持放電が起こった場合の壁電荷状態を示す図である。(走査電極にVsが印加されている。) 図2の第1サブフィールドの維持期間に維持放電が起こった場合の壁電荷状態を示す図である。(維持電極にVsが印加されている。) 図2の第1サブフィールドの維持期間に維持放電が起こった場合の補助リセット期間開始時における壁電荷状態を示す図である。 図2の第1サブフィールドの維持期間に維持放電が起こった場合の補助リセット期間終了時における「壁電荷状態を示す図である。 図2の第1サブフィールドの維持期間に維持放電が起こらなかった場合の維持期間終了時における壁電荷状態を示す図である。 図2の第1サブフィールドの維持期間に維持放電が起こらなかった場合の補助リセット期間における壁電荷状態を示す図である。 本発明の第2実施形態によるプラズマディスプレイパネルの駆動波形図である。 本発明の第3実施形態によるプラズマディスプレイパネルの駆動波形図である。 本発明の第4実施形態によるプラズマディスプレイパネルの駆動波形図である。 本発明の第5実施形態によるプラズマディスプレイパネルの駆動波形図である。 放電が起こらない場合に,リセット期間に印加される下降波形の一例を示す説明図である。 放電が起こった場合に,リセット期間に印加される下降波形の一例を示す説明図である。
符号の説明
100 プラズマディスプレイパネル
200 制御部
300 アドレス電極駆動部
400 維持電極駆動部
500 走査電極駆動部
A1〜Am アドレス電極
X1〜Xn 維持電極
Y1〜Yn 走査電極

Claims (12)

  1. 走査電極としての複数の第1電極と,複数の第2電極と,前記第1電極及び前記第2電極と交差する方向に形成される複数の第3電極と,を含み,前記第1電極,前記第2電極及び前記第3電極により放電セルが形成されるプラズマディスプレイパネルにおける,1フィールドを複数のサブフィールドに分割して駆動する方法において:
    前記複数のサブフィールドのうち少なくとも一つのサブフィールドは,直前サブフィールドで維持放電が起こった放電セルに対して初期化を行う補助リセット期間を有し;
    前記複数のサブフィールドのうち少なくとも一つのサブフィールドは,全ての放電セルに対して初期化を行うメインリセット期間を有し,
    前記補助リセット期間において,
    直前サブフィールドの維持放電により前記第1電極及び前記第2電極に形成された壁電荷を消去する第1段階と,
    前記第3電極と前記第1電極間の壁電圧をアドレス可能な状態に初期化する第2段階と,
    を含み、
    前記第2段階は,前記第2電極に第1電圧を印加した状態で,前記第1電極の電圧を前記第1及び前記第2電極間で放電が発生しない第3電圧から第4電圧まで漸進的に低下させる段階を含み、
    前記第1段階は,前記第2電極に第5電圧を印加した状態で,前記第1電極の電圧を維持放電パルスの電圧よりも低く前記第1及び前記第2電極間で放電が発生しない第6電圧に上昇させた後、前記第6電圧から第7電圧まで漸進的に上昇させる段階を含み、
    前記メインリセット期間において,
    前記第2電極に第18電圧を印加した状態で,前記第1電極の電圧を第19電圧から前記第20電圧まで漸進的に上昇させる第3段階と,
    前記第2電極に第21電圧を印加した状態で,前記第1電極の電圧を第22電圧から第23電圧まで漸進的に低下させる第4段階を含み,
    前記第7電圧と前記第5電圧の差は,前記第1電圧と前記第4電圧の差以下であり,
    前記第20電圧と前記第18電圧の差は,前記第7電圧と前記第5電圧の差より大きいことを特徴とする,プラズマディスプレイパネルの駆動方法。
  2. 前記第18電圧は前記第電圧と同一であり,前記第21電圧は前記第電圧と同一であることを特徴とする,請求項1に記載のプラズマディスプレイパネルの駆動方法。
  3. 前記直前サブフィールドの維持放電は,前記第2電極に前記維持放電パルスが印加される期間内に終了することを特徴とする,請求項1または2のいずれか1項に記載のプラズマディスプレイパネルの駆動方法。
  4. 前記第6電圧は,維持期間に維持放電のために前記第1電極に印加される高電圧より低電圧であることを特徴とする,請求項1,2または3のいずれか1項に記載のプラズマディスプレイパネルの駆動方法。
  5. 前記第3電圧は,維持期間に維持放電のために前記第1電極に印加される高電圧より低電圧であることを特徴とする,請求項1,2,3または4のいずれか1項に記載のプラズマディスプレイパネルの駆動方法。
  6. 前記第5電圧は接地電圧であることを特徴とする,請求項1,2,3,4または5のいずれか1項に記載のプラズマディスプレイパネルの駆動方法。
  7. 走査電極としての複数の第1電極と,複数の第2電極と,前記第1電極及び前記第2電極と交差する方向に形成される複数の第3電極と,を含み,前記第1電極,前記第2電極及び前記第3電極により放電セルが形成されるプラズマディスプレイパネルにおける,1フィールドを複数のサブフィールドに分割して駆動する方法において:
    前記複数のサブフィールドのうち少なくとも一つの第1サブフィールドのリセット期間は、全ての放電セルに対して初期化を行うメインリセット期間であり、当該リセット期間において,前記第1電極の電圧から前記第2電極の電圧を差し引いた値を,第10電圧から第11電圧まで漸進的に増加させた後,第12電圧から第13電圧まで漸進的に低下させる段階と;
    前記複数のサブフィールドのうち少なくとも一つの第2サブフィールドのリセット期間において,前記第1電極の電圧から前記第2電極の電圧を差し引いた値を,維持放電パルスの電圧よりも低く前記第1及び前記第2電極間で放電が発生しない第14電圧に上昇させた後、前記第14電圧から前記第11電圧より低い第15電圧まで漸進的に上昇させた後,前記第1及び前記第2電極間で放電が発生しない第16電圧から第17電圧まで漸進的に低下させる段階と;
    を含み、
    前記第15電圧の大きさは,前記第17電圧の絶対値より小さいことを特徴とする,プラズマディスプレイパネルの駆動方法。
  8. 前記第17電圧は,前記第13電圧と同一であることを特徴とする,請求項7に記載のプラズマディスプレイパネルの駆動方法。
  9. 前記第14電圧は,前記第10電圧より低いことを特徴とする,請求項7または8のいずれか1項に記載のプラズマディスプレイパネルの駆動方法。
  10. 前記第16電圧は,前記第12電圧より低いことを特徴とする,請求項7,8または9のいずれか1項に記載のプラズマディスプレイパネルの駆動方法。
  11. 前記第1サブフィールドのリセット期間において,前記第1電極の電圧から前記第2電極の電圧を差し引いた値が前記第10電圧から前記第11電圧まで漸進的に増加する間,全ての放電セルで放電が起こり,
    前記第2サブフィールドのリセット期間において,前記第1電極の電圧から前記第2電極の電圧を差し引いた値が前記第14電圧から前記第15電圧まで漸進的に増加する間,直前サブフィールドで維持放電が起こった放電セルで放電が起こることを特徴とする請求項7,8,9または10のいずれか1項に記載のプラズマディスプレイパネルの駆動方法。
  12. 前記第2サブフィールドの直前サブフィールドの維持期間に維持放電のために前記第2電極に前記第1電極より高い電圧が印加された後,前記第2サブフィールドのリセット期間が行われることを特徴とする請求項7,8,9,10または11のいずれか1項に記載のプラズマディスプレイパネルの駆動方法。
JP2004355771A 2004-05-21 2004-12-08 プラズマディスプレイパネルの駆動方法 Expired - Fee Related JP4553710B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040036330A KR100560521B1 (ko) 2004-05-21 2004-05-21 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치

Publications (2)

Publication Number Publication Date
JP2005331912A JP2005331912A (ja) 2005-12-02
JP4553710B2 true JP4553710B2 (ja) 2010-09-29

Family

ID=34939752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004355771A Expired - Fee Related JP4553710B2 (ja) 2004-05-21 2004-12-08 プラズマディスプレイパネルの駆動方法

Country Status (5)

Country Link
US (1) US20050259042A1 (ja)
EP (1) EP1598801A1 (ja)
JP (1) JP4553710B2 (ja)
KR (1) KR100560521B1 (ja)
CN (1) CN100495494C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9298315B2 (en) 2012-03-29 2016-03-29 Samsung Display Co., Ltd. Display device including photo sensor and driving method thereof

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100589248B1 (ko) * 2004-11-05 2006-06-19 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 구동장치
JP5044895B2 (ja) * 2005-04-26 2012-10-10 パナソニック株式会社 プラズマディスプレイ装置
KR100705807B1 (ko) * 2005-06-13 2007-04-09 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100683792B1 (ko) * 2005-08-10 2007-02-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법
KR100680226B1 (ko) * 2005-09-28 2007-02-08 엘지전자 주식회사 플라즈마 표시장치와 그 구동방법
KR100739079B1 (ko) * 2005-11-18 2007-07-12 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100839424B1 (ko) * 2007-01-08 2008-06-19 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100893686B1 (ko) * 2007-10-01 2009-04-17 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100903647B1 (ko) * 2007-10-26 2009-06-18 엘지전자 주식회사 플라즈마 디스플레이 패널 구동 장치 및 그를 이용한플라즈마 디스플레이 장치
JP2009186932A (ja) * 2008-02-08 2009-08-20 Hitachi Ltd プラズマディスプレイ装置の駆動方法及びプラズマディスプレイ装置
JP4655095B2 (ja) * 2008-02-18 2011-03-23 ミツミ電機株式会社 アンテナ装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002014652A (ja) * 2000-06-30 2002-01-18 Matsushita Electric Ind Co Ltd 表示パネルの駆動方法
JP2002351395A (ja) * 2001-05-30 2002-12-06 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2003050562A (ja) * 2001-08-08 2003-02-21 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置の駆動方法
JP2003255887A (ja) * 2002-03-07 2003-09-10 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2003280575A (ja) * 2002-03-27 2003-10-02 Matsushita Electric Ind Co Ltd Ac型プラズマディスプレイパネルの駆動方法
JP2003288041A (ja) * 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2004013168A (ja) * 2003-08-07 2004-01-15 Matsushita Electric Ind Co Ltd Ac型プラズマディスプレイパネルの駆動方法
JP2004037883A (ja) * 2002-07-04 2004-02-05 Matsushita Electric Ind Co Ltd プラズマディスプレイの駆動方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745086A (en) * 1995-11-29 1998-04-28 Plasmaco Inc. Plasma panel exhibiting enhanced contrast
TW516014B (en) 1999-01-22 2003-01-01 Matsushita Electric Ind Co Ltd Driving method for AC plasma display panel
JP4124305B2 (ja) 1999-04-21 2008-07-23 株式会社日立プラズマパテントライセンシング プラズマディスプレイの駆動方法および駆動装置
DE10162258A1 (de) * 2001-03-23 2002-09-26 Samsung Sdi Co Verfahren und Vorrichtung zum Betreiben einer Plasmaanzeige
KR100452688B1 (ko) 2001-10-10 2004-10-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100493912B1 (ko) * 2001-11-24 2005-06-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002014652A (ja) * 2000-06-30 2002-01-18 Matsushita Electric Ind Co Ltd 表示パネルの駆動方法
JP2002351395A (ja) * 2001-05-30 2002-12-06 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2003050562A (ja) * 2001-08-08 2003-02-21 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置の駆動方法
JP2003255887A (ja) * 2002-03-07 2003-09-10 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2003280575A (ja) * 2002-03-27 2003-10-02 Matsushita Electric Ind Co Ltd Ac型プラズマディスプレイパネルの駆動方法
JP2003288041A (ja) * 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2004037883A (ja) * 2002-07-04 2004-02-05 Matsushita Electric Ind Co Ltd プラズマディスプレイの駆動方法
JP2004013168A (ja) * 2003-08-07 2004-01-15 Matsushita Electric Ind Co Ltd Ac型プラズマディスプレイパネルの駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9298315B2 (en) 2012-03-29 2016-03-29 Samsung Display Co., Ltd. Display device including photo sensor and driving method thereof

Also Published As

Publication number Publication date
US20050259042A1 (en) 2005-11-24
JP2005331912A (ja) 2005-12-02
CN1700276A (zh) 2005-11-23
CN100495494C (zh) 2009-06-03
EP1598801A1 (en) 2005-11-23
KR20050111140A (ko) 2005-11-24
KR100560521B1 (ko) 2006-03-17

Similar Documents

Publication Publication Date Title
JP4284295B2 (ja) プラズマ表示装置およびプラズマ表示パネルの駆動方法
JP4339041B2 (ja) プラズマディスプレイパネル及びその駆動方法
US20050259042A1 (en) Driving method of plasma display panel and plasma display
JP2005338784A (ja) プラズマ表示装置とプラズマパネルの駆動方法
JP4509966B2 (ja) プラズマ表示装置及びその駆動方法
US20060082522A1 (en) Method of driving plasma display panel
EP1655716A1 (en) Driving method of plasma display panel, and plasma display device
KR100627412B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100589403B1 (ko) 플라즈마 표시 패널 및 그의 구동방법
JP2006337981A (ja) プラズマディスプレイ装置およびその駆動方法
KR100739079B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
US20070205967A1 (en) Plasma display device and driving method thereof
KR100884535B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
JP2005266743A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100649529B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
EP2045795A2 (en) Plasma display, and driving method thereof
KR100739595B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100814886B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
JP2007034272A (ja) プラズマ表示装置及びその駆動方法
KR100551040B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
JP2004013168A (ja) Ac型プラズマディスプレイパネルの駆動方法
KR100515361B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100739578B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100796653B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100778448B1 (ko) 플라즈마 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070912

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090924

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees