KR100560521B1 - 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치 - Google Patents

Abstract

플라즈마 표시 패널에서, 복수의 서브필드 중 직전 서브필드에서 유지방전이 일어난 방전 셀에 대해서만 초기화를 수행하는 보조 리셋 기간을 가지는 서브필드와 모든 방전 셀에 대해서 초기화를 수행하는 메인 리셋 기간을 가지는 서브필드가 있다. 보조 리셋 기간에서는 유지방전에 의해 주사 전극과 유지 전극 사이에 형성된 벽 전압에 의해 주사 전극과 유지 전극 사이의 방전이 주사 전극과 어드레스 전극 사이의 방전보다 먼저 일어나서 주사 전극과 어드레스 전극 사이의 벽 전하 상태가 균일해지지 않을 수 있다. 본 발명에서는 보조 리셋을 수행하기 전에 유지방전에 의해 주사 전극과 유지 전극 사이에 형성된 벽 전압을 제거한다.

PDP, 보조 리셋, 벽 전하, 벽 전압, 소거, 리셋

Description

플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치{DRIVING METHOD OF PLASMA DISPLAY PANEL AND PLASMA DISPLAY DEVICE}

도 1은 플라즈마 표시 패널의 일부 사시도이다.

도 2는 플라즈마 표시 패널의 전극 배열을 나타내는 도면이다.

도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 개념도이다.

도 4는 본 발명의 제1 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다.

도 5a 내지 도 5d는 각각 도 4의 제1 서브필드의 유지 기간에서 유지방전이 일어난 경우의 벽 전하 상태를 나타내는 도면이다.

도 6a 및 도 6b는 각각 도 4의 제1 서브필드의 유지 기간에서 유지방전이 일어나지 않은 경우의 벽 전하 상태를 나타내는 도면이다.

도 7 내지 도 10은 각각 본 발명의 제2 내지 제5 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다.

도 11a 및 도 11b는 각각 리셋 기간에 인가되는 하강 파형의 다른 실시예를 나타내는 도면이다.

본 발명은 플라즈마 표시 패널(plasma display panel, PDP)의 구동 방법 및 플라즈마 표시 장치에 관한 것이다.

플라즈마 표시 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 먼저 도 1 및 도 2를 참조하여 플라즈마 표시 패널의 구조에 대하여 설명한다.

도 1은 플라즈마 표시 패널의 일부 사시도이며, 도 2는 플라즈마 표시 패널의 전극 배열도를 나타낸다.

도 1에 나타낸 바와 같이, 플라즈마 표시 패널은 서로 마주보며 떨어져 있는 두 개의 유리 기판(1, 6)을 포함한다. 유리 기판(1) 위에는 주사 전극(4)과 유지 전극(5)이 쌍을 이루어 평행하게 형성되어 있으며, 주사 전극(4)과 유지 전극(5)은 유전체층(2) 및 보호막(3)으로 덮여 있다. 유리 기판(6) 위에는 복수의 어드레스 전극(8)이 형성되어 있으며, 어드레스 전극(8)은 유전체층(7)으로 덮여 있다. 어드레스 전극(8) 사이에 있는 유전체층(7) 위에는 어드레스 전극(8)과 격벽(9)이 형성되어 있다. 또한 유전체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 유리 기판(1, 6)은 주사 전극(4)과 어드레스 전극(8) 및 유지 전극(5)과 어드레스 전극(8)이 직교하도록 방전 공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스전극(8)과, 쌍을 이루는 주사 전극(4)과 유지 전극(5)과의 교차부에 있는 방전 공간(11)이 방전 셀(이하, "셀"이라 함)(12)을 형성한다.

그리고 도 2에 나타낸 바와 같이, 플라즈마 표시 패널의 전극은 n×m의 매트릭스 구조를 가지고 있다. 열 방향으로는 어드레스전극(A1-Am)이 뻗어 있고 행 방향으로는 주사 전극(Y1-Yn) 및 유지 전극(X1-Xn)이 쌍으로 배열되어 있다.

일반적으로 플라즈마 표시 패널은 1 필드가 각각 가중치를 가지는 복수의 서브필드로 나누어져 구동되며, 켜지는 서브필드의 조합에 따른 가중치의 합에 의해 계조가 표현된다. 각 서브필드는 리셋 기간, 어드레스 기간, 유지 기간으로 이루어진다. 리셋 기간은 리셋 방전을 통하여 어드레스 방전을 안정적으로 수행하기 위해 벽 전하를 초기화하는 역할을 한다. 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀에 벽 전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 유지방전을 수행하는 기간이다.

일반적으로 리셋 기간에서는 모든 셀에 대해서 초기화를 하여야 하므로 리셋 기간 동안 큰 전압이 인가된다. 이러한 큰 전압에 의해 리셋 기간에서는 모든 셀에 방전이 일어나는데, 0계조의 화면을 표현하는 경우에도 리셋 방전이 일어나서 화면이 뿌옇게 보인다. 따라서 이러한 현상을 줄이기 위해 리셋 기간에서 미약한 방전으로 초기화하는 방법이 제안되었다. 그런데 미약한 방전으로 초기화하는 경우에도 모든 서브필드의 리셋 기간에서 항상 미약한 방전이 있으므로 화면이 뿌옇게 보이는 현상은 존재한다.

이러한 현상을 방지하기 위해 한 필드 중에서 하나의 서브필드에서만 리셋 파형을 인가하는 방법이 쿠라타(Kurata) 등의 미국특허 제6,294,875호에 개시되어 있다. 쿠라타의 특허는 한 필드에서 첫 번째 서브필드에서만 모든 셀을 초기화하는 파형을 인가하고, 나머지 서브필드에서는 직전 서브필드에서 유지방전이 일어난 셀에 대해서만 초기화를 하는 파형을 인가한다. 이와 같이 하면, 전체 화면이 0계조일 때는 첫 번째 서브필드의 리셋 기간에서만 미약한 방전이 일어나므로, 화면이 뿌옇게 되는 현상을 제거할 수 있다.

쿠라타의 특허에서는 직전 서브필드에서 유지방전이 일어난 셀에 대해서만 초기화를 하기 위해, 주사 전극에 높은 전압이 인가되어 유지방전이 끝난 후 유지 전극을 일정 전압으로 바이어스하고 주사 전극의 전압을 램프 형태로 감소시킨다. 그런데 주사 전극에 높은 전압이 인가되어 유지방전이 일어나면, 주사 전극에 (-) 벽 전하가 형성되고 유지 전극에 (+) 벽 전하가 형성되어 주사 전극에 대한 유지 전극의 벽 전압이 높은 상태로 종료된다. 따라서 주사 전극의 전압이 감소하는 중에 주사 전극과 유지 전극 사이에서 방전이 먼저 일어나고, 이어서 주사 전극과 어드레스 전극 사이에서 방전이 일어난다. 그러면 주사 전극과 유지 전극 사이의 방전이 주로 일어나기 때문에, 주사 전극과 어드레스 전극 사이에서는 방전이 적절하게 일어나지 않는다. 그 결과 셀에 따라서 주사 전극과 어드레스 전극 사이의 벽 전하 상태가 균일하지 않게 될 수 있다. 이때, 원하는 상태보다 주사 전극과 어드레스 전극 사이에서 벽 전하가 적게 형성되어 있는 셀에서는, 어드레스 기간에서 선택될 셀에서 어드레스 방전이 약하게 일어나서 벽 전하가 적게 형성되어, 유지 기간에서 유지방전이 약하게 일어나는 저방전 현상이 나타날 수 있다. 또한 원하는 상태보다 주사 전극과 어드레스 전극 사이에서 벽 전하가 많이 형성되어 있는 셀에서는, 어드레스 기간에서 선택되지 않을 셀에서 어드레스 방전이 일어나서 유지 기간에서 유지방전이 일어나는 오방전 현상이 나타날 수 있다.

본 발명이 이루고자 하는 기술적 과제는 보조 리셋 기간에서 어드레스 전극과 주사 전극 사이에서 주로 방전을 일으킬 수 있는 플라즈마 표시 패널의 구동 방법을 제공하는 것이다.

이러한 과제를 해결하기 위해 본 발명은 보조 리셋 전에 주사 전극과 유지 전극 사이의 벽 전하를 소거한다.

본 발명의 한 특징에 따르면, 복수의 제1 전극 및 제2 전극과 상기 제1 전극 및 제2 전극과 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며 상기 제1 전극, 제2 전극 및 제3 전극에 의해 방전 셀이 형성되는 플라즈마 표시 패널에서, 한 필드를 복수의 서브필드로 분할하여 구동하는 방법이 제공된다. 상기 복수의 서브필드 중 적어도 하나의 서브필드는 직전 서브필드에서 유지방전이 일어난 방전 셀에 대해서 초기화를 수행하는 보조 리셋 기간을 가진다. 상기 보조 리셋 기간에서, 본 발명의 구동 방법은, 직전 서브필드의 유지방전에 의해 제1 전극과 제2 전극에 형성된 벽 전하를 소거하는 제1 단계, 그리고 제3 전극과 제1 전극 사이의 벽 전압을 어드레스 가능한 상태로 초기화하는 제2 단계를 포함한다.

본 발명의 한 실시예에 따르면, 상기 제2 단계는 상기 제2 전극에 제1 전압 을 인가하고 상기 제3 전극에 제2 전압을 인가한 상태에서 상기 제1 전극의 전압을 제3 전압에서 제4 전압까지 점진적으로 감소시키는 단계를 포함한다.

본 발명의 한 실시예에 따르면, 상기 제1 단계는 상기 제2 전극에 제5 전압을 인가한 상태에서 상기 제1 전극의 전압을 제6 전압에서 제7 전압까지 점진적으로 증가시키는 단계를 포함한다.

본 발명의 한 실시예에 따르면, 상기 직전 서브필드의 유지방전은 상기 제2 전극에 높은 전압이 인가된 상태에서 종료된다.

본 발명의 다른 실시예에 따르면, 상기 제7 전압과 상기 제5 전압의 차는 상기 제1 전압과 상기 제4 전압의 차 이하이다.

본 발명의 다른 실시예에 따르면, 상기 제6 전압은 유지 기간에서 유지방전을 위해 상기 제1 전극에 인가되는 높은 전압보다 낮은 전압이다.

본 발명의 다른 실시예에 따르면, 상기 제3 전압은 유지 기간에서 유지방전을 위해 상기 제1 전극에 인가되는 높은 전압보다 낮은 전압이다.

본 발명의 다른 실시예에 따르면, 상기 제5 전압은 접지 전압이다.

본 발명의 다른 실시예에 따르면, 상기 복수의 서브필드 중 적어도 하나의 서브필드는 실질적으로 모든 방전 셀에 대해서 초기화를 수행하는 메인 리셋 기간을 가진다. 여기서, 상기 제7 전압은 상기 메인 리셋 기간에서 상기 제1 전극에 인가되는 최고 전압과 동일하며, 상기 제5 전압은 상기 제1 전극에 상기 최고 전압이 인가되는 동안 상기 제2 전극에 인가되는 전압보다 높은 전압이다.

본 발명의 한 실시예에 따르면, 상기 제1 단계는 유지 기간에서 유지방전을 위해 상기 제1 전극에 인가되는 유지방전 펄스의 폭보다 좁은 기간 동안 제5 전압을 가지는 펄스를 상기 제1 전극에 인가하는 단계를 포함한다.

본 발명의 다른 실시예에 따르면, 상기 제5 전압은 상기 유지방전 펄스의 전압과 동일하며, 상기 제1 전극에 상기 제5 전압이 인가되는 동안 상기 제2 전극에는 상기 제1 전극에 상기 유지방전 펄스가 인가되는 동안 상기 제2 전극에 인가되는 전압과 동일한 전압이 인가된다.

본 발명의 한 실시예에 따르면, 상기 제1 단계는 유지 기간에서 유지방전을 위해 상기 제1 전극에 인가되는 유지방전 펄스의 폭보다 넓은 기간 동안 상기 유지방전 펄스의 전압보다 낮은 제5 전압을 가지는 펄스를 상기 제1 전극에 인가하는 단계를 포함한다.

본 발명의 다른 실시예에 따르면, 상기 제1 전극에 상기 제5 전압이 인가되는 동안 상기 제2 전극에는 상기 제1 전극에 상기 유지방전 펄스가 인가되는 동안 상기 제2 전극에 인가되는 전압과 동일한 전압이 인가된다.

본 발명의 다른 특징에 따른 플라즈마 표시 패널의 구동 방법은, 상기 복수의 서브필드 중 적어도 하나의 제1 서브필드의 리셋 기간에서 상기 제1 전극의 전압에서 제2 전극의 전압을 뺀 값을 제1 전압에서 제2 전압까지 점진적으로 증가시킨 후, 제3 전압에서 제4 전압까지 점진적으로 감소시키는 단계, 그리고 상기 복수의 서브필드 중 적어도 하나의 제2 서브필드의 리셋 기간에서 상기 제1 전극의 전압에서 제2 전극의 전압을 뺀 값을 제5 전압에서 상기 제2 전압보다 낮은 제6 전압까지 점진적으로 증가시킨 후, 제7 전압에서 제8 전압까지 점진적으로 감소시키는 단계를 포함한다.

본 발명의 한 실시예에 따르면, 상기 제8 전압은 상기 제4 전압과 동일한 전압이다.

본 발명의 다른 실시예에 따르면, 상기 제6 전압의 크기는 상기 제8 전압의 절대값보다 작다.

본 발명의 또다른 특징에 따른 플라즈마 표시 패널의 구동 방법은, 상기 복수의 서브필드 중 적어도 하나의 제1 서브필드 직전 서브필드의 유지 기간에서 유지방전을 위해 상기 제2 전극에 상기 제1 전극의 전압보다 제1 전압만큼 높은 전압이 제1 기간 동안 인가되는 단계, 상기 제1 서브필드의 리셋 기간에서 상기 제1 전극에 상기 제2 전극보다 제2 전압만큼 높은 전압이 제2 기간 동안 인가되는 단계, 그리고 상기 리셋 기간에서 상기 제1 전극의 전압에서 상기 제2 전극의 전압을 뺀 값을 제3 전압에서 제4 전압까지 감소시키는 단계를 포함한다. 여기서, 상기 제1 전압과 상기 제2 전압 및 상기 제1 기간과 상기 제2 기간 중 적어도 하나가 다르다.

본 발명의 한 실시예에 따르면, 상기 제2 기간이 상기 제1 기간보다 짧다. 이때, 상기 제2 전압이 상기 제1 전압과 동일할 수 있다.

본 발명의 한 실시예에 따르면, 상기 제2 기간이 상기 제1 기간보다 길고 상기 제2 전압이 상기 제1 전압보다 작다.

본 발명의 또다른 특징에 따르면, 플라즈마 표시 패널, 제어부 및 구동부를 포함하는 플라즈마 표시 장치가 제공된다. 플라즈마 표시 패널은 복수의 제1 전극 및 제2 전극과 상기 제1 전극 및 제2 전극과 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며, 상기 제1 전극, 제2 전극 및 제3 전극에 의해 방전 셀이 형성된다. 제어부는 한 필드가 복수의 서브필드로 분할되어 구동되도록 제어한다. 구동부는, 적어도 하나의 제1 서브필드의 리셋 기간에서 실질적으로 모든 방전 셀에 대해서 초기화 방전을 일으키는 제1 리셋 파형을 상기 방전 셀에 인가하며, 적어도 하나의 제2 서브필드의 리셋 기간에서 직전 서브필드에서 유지방전이 일어난 방전 셀에 대해서 초기화 방전을 일으키는 제2 리셋 파형을 상기 방전 셀에 인가한다. 그리고 상기 리셋 파형은, 상기 제1 전극과 제2 전극의 전압의 차 및 상기 제1 전극과 상기 제3 전극의 전압의 차를 점진적으로 감소시키는 제1 구동 파형, 그리고 상기 제1 구동 파형의 인가 시에 상기 제1 전극과 상기 제3 전극의 방전이 상기 제1 전극과 상기 제2 전극 사이의 방전보다 먼저 일어나도록 상기 방전 셀의 벽 전압을 설정하는 제2 구동 파형을 포함한다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.

그리고 본 발명에서 언급되는 벽 전하란 셀의 벽(예를 들어, 유전체층) 상에서 각 전극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체 에 접촉되지는 않지만, 여기서는 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위차를 말한다. 그리고 약 방전은 어드레스 기간에서의 어드레싱을 위한 방전 및 유지 기간에서의 유지방전보다 미약한 방전을 말하는 것이다.

이제 본 발명의 실시예에 따른 플라즈마 표시 패널의 구동 방법과 플라즈마 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.

도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 개념도이다.

도 3에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 유지 전극 구동부(400) 및 주사 전극 구동부(500)를 포함한다.

플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(A1∼Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(X1∼Xn) 및 주사 전극(Y1∼Yn)을 포함한다. 유지 전극(X1∼Xn)은 각 주사 전극(Y1∼Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다. 그리고 플라즈마 표시 패널(100)은 유지 및 주사 전극(X1∼Xn, Y1∼Yn)이 배열된 절연 기판(도시하지 않음)과 어드레스 전극(A1∼Am)이 배열된 절연 기판(도시하지 않음)으로 이루어진다. 두 절연 기판은 주사 전극(Y1∼Yn)과 어드레스 전극(A1∼Am) 및 유지 전극(X1∼Xn)과 어드레스 전극(A1∼Am)이 각각 직교하도록 방전 공간을 사이에 두고 대향하여 배치된다. 이때, 어드레스 전극(A1∼Am)과 유지 및 주사 전극(X1∼Xn, Y1∼Yn)의 교차부에 있는 방전 공간이 셀을 형성한다.

제어부(200)는 외부로부터 영상 신호를 수신하여 어드레스 구동 제어 신호, 유지 전극 구동 제어 신호 및 주사 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 필드를 각각의 가중치를 가지는 복수의 서브필드로 분할하여 구동하며, 켜지는 서브필드의 가중치의 조합에 의해 계조가 표현된다. 또한, 제어부는 한 서브필드를 리셋 기간, 어드레스 기간 및 유지 기간으로 분할하여 구동한다.

리셋 기간에서, 구동부(300, 400, 500)는 어드레스, 유지 및 주사 전극(A1∼Am, X1∼Xn, Y1∼Yn)에 리셋을 위한 전압을 인가하여, 셀을 어드레스 가능한 상태로 설정한다. 그리고 본 발명의 실시예에서 리셋 기간은 크게 메인 리셋 기간과 보조 리셋 기간으로 이루어진다. 여기서, 메인 리셋 기간은 모든 셀에 대해서 리셋 방전을 일으킬 수 있는 리셋 기간이며, 보조 리셋 기간은 직전 서브필드에서 유지방전이 있었던 셀에 대해서 리셋 방전을 일으킬 수 있는 리셋 기간이다.

어드레스 기간에서, 주사 전극 구동부(500)는 주사 전극(Y1∼Yn)이 선택되는 순서대로(예를 들어, 순차적으로) 주사 전극(Y1∼Yn)에 선택 전압을 인가하고, 어드레스 전극 구동부(300)는 제어부(200)로부터 어드레스 구동 제어 신호를 수신하여 각 주사 전극에 선택 전압이 인가될 때마다 켜질 셀을 선택하기 위한 어드레스 전압을 각 어드레스 전극(A1∼Am)에 인가한다. 즉, 어드레스 기간에서 선택 전압이 인가된 주사 전극과 그 주사 전극에 선택 전압이 인가될 때 어드레스 전압이 인가된 어드레스 전극에 의해 형성되는 셀이 켜질 셀로 선택된다.

유지 기간에서, 유지 전극 구동부(400)와 주사 전극 구동부(500)는 제어부(200)로부터 제어 신호를 수신하여 유지 전극(X1∼Xn)과 주사 전극(Y1∼Yn)에 유지방전을 위한 전압을 인가한다.

다음, 각 서브필드에서 어드레스 전극(A1∼Am), 유지 전극(X1∼Xn) 및 주사 전극(Y1∼Yn)에 인가되는 구동 파형에 대해서 도 4 내지 도 10을 참조하여 상세하게 설명한다. 그리고 아래에서는 하나의 어드레스 전극(이하, "A 전극"이라 함), 유지 전극(이하, "X 전극"이라 함) 및 주사 전극(이하, "Y 전극"이라 함)에 의해 형성되는 셀을 기준으로 설명을 한다.

도 4는 본 발명의 제1 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다. 도 5a 내지 도 5d는 각각 도 4의 제1 서브필드의 유지 기간에서 유지방전이 일어난 경우의 벽 전하 상태를 나타내는 도면이며, 도 6a 및 도 6b는 각각 도 4의 제1 서브필드의 유지 기간에서 유지방전이 일어나지 않은 경우의 벽 전하 상태를 나타내는 도면이다. 그리고 도 4에서는 복수의 서브필드 중 두 개의 서브필드만 도시하였으며, 편의상 두 서브필드를 각각 제1 서브필드와 제2 서브필드로 도시하였다.

도 4에 나타낸 바와 같이, 하나의 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다. 도 4에서는 제1 서브필드의 리셋 기간을 메인 리셋 기간으로 도시하였고, 제2 서브필드의 리셋 기간을 보조 리셋 기간으로 도시하였다.

먼저, 제1 서브필드의 리셋 기간에서 Y 전극에 Vs 전압에서 Vset 전압까지 점진적으로 증가한 후 Vs 전압에서 Vnf 전압까지 점진적으로 하강하는 메인 리셋 파형을 인가한다.

구체적으로, X 전극 및 A 전극을 기준 전압(도 4에서는 기준 전압을 0V로 가정함)으로 바이어스한 상태에서, Y 전극의 전압을 Vs 전압에서 Vset 전압까지 점진적으로 증가시킨다. 도 4에서는 램프 형태로 증가하는 것으로 도시하였다. Y 전극의 전압이 증가하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 약 방전이 일어나면서, Y 전극에는 (-) 벽 전하가 형성되고 A 전극과 X 전극에는 (+) 벽 전하가 형성된다. 그리고 전극의 전압이 도 4와 같이 점진적으로 변하는 경우에는 셀에 약 방전이 일어나면서 외부에서 인가된 전압과 셀의 벽 전압의 합이 방전 개시 전압 상태를 유지하도록 벽 전하가 형성된다. 이러한 원리에 대해서는 웨버(Weber)의 미국등록특허 제5,745,086에 개시되어 있다.

이어서, A 전극과 X 전극을 각각 기준 전압과 Ve 전압으로 바이어스한 상태에서 Y 전극의 전압을 Vs 전압에서 Vnf 전압까지 감소시킨다. Y 전극의 전압이 감소하는 중에 Y 전극과 X 전극 사이에서 약 방전이 일어나고 다시 Y 전극과 A 전극 사이에서 약 방전이 일어난다. 그러면 Y 전극의 (-) 벽 전하가 소거되고 X 전극과 A 전극의 (+) 벽 전하가 소거된다. 일반적으로, 어드레스 기간에서 선택되지 않는 셀이 유지 기간에서 오방전이 일어나지 않도록, Y 전극과 X 전극 사이의 벽 전압이 거의 0V에 가깝도록 Ve 전압과 Vnf 전압이 설정된다. 즉, (Ve-Vnf) 전압이 Y 전극과 X 전극 사이의 방전 개시 전압(Vfxy) 정도로 설정된다.

다음, 어드레스 기간에서 X 전극을 Ve 전압으로 유지한 상태에서 켜질 셀을 선택하기 위해 Y 전극과 A 전극에 각각 VscL 전압을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 선택되지 않는 Y 전극은 VscL 전압보 다 높은 VscH 전압으로 바이어스하고, 켜지지 않을 셀의 어드레스 전극에는 기준 전압을 인가한다. 이때, VscL 전압은 Vnf 전압과 동일하거나 다를 수 있다.

구체적으로, 먼저 첫 번째 행의 Y 전극(도 3의 Y1)에 VscL 전압의 주사 펄스를 인가하는 동시에 첫 번째 행 중 표시하고자 하는 셀에 위치하는 A 전극에 Va 전압의 어드레스 펄스를 인가한다. 그러면 첫 번째 행의 Y 전극(Y1)과 Va 전압이 인가된 A 전극 사이에서 방전이 일어나고, 이어서 Y 전극(Y1)과 이 주사 전극에 인접한 X 전극(도 3의 X1) 사이에서 방전이 일어난다. 그 결과, Y 전극에 (+) 벽 전하, A 전극과 X 전극에 각각 (-) 벽 전하가 형성된다.

이어서, 두 번째 행의 Y 전극(도 3의 Y2)에 VscL 전압의 주사 펄스를 인가하면서 두 번째 행 중 표시하고자 하는 셀에 위치하는 A 전극에 Va 전압의 어드레스 펄스를 인가한다. 그러면 앞에서 설명한 것처럼 Va 전압이 인가된 A 전극과 Y 전극에 의해 형성되는 셀에서 어드레스 방전이 일어나서 셀에 앞서 설명한 것처럼 벽 전하가 형성된다. 마찬가지로 나머지 행의 Y 전극에 대해서도 순차적으로 VscL 전압의 주사 펄스를 인가하면서 표시하고자 하는 셀에 위치하는 A 전극에 Va 전압의 어드레스 펄스를 인가하여 벽 전하를 형성한다.

어드레스 기간에서 어드레스 방전에 의해 Y 전극에 (+) 벽 전하가 형성되고 X 전극에 (-) 벽 전하가 형성되었으므로, 유지 기간에서는 먼저 Y 전극에 Vs 전압을 가지는 유지방전 펄스를 인가하고 X 전극에 기준 전압을 인가한다. 이때, Vs 전압은 어드레스 방전에 의해 Y 전극과 X 전극 사이에 형성된 벽 전압과 함께 Y 전극과 X 전극 사이에서 방전을 일으킬 수 있는 전압이다. 그러면 어드레스 기간에서 방전이 일어난 셀에서는 Y 전극과 X 전극 사이에서 방전이 일어나게 된다. 그리고 도 5a와 같이 유지방전이 일어난 셀의 Y 전극과 X 전극에는 각각 (+) 벽 전하와 (-) 벽 전하가 쌓이고 A 전극에는 (+) 벽 전하가 쌓인다.

다음, Y 전극에 기준 전압을 인가하고 X 전극에 Vs 전압의 유지방전 펄스를 인가한다. 이때, 직전 유지방전에 의해 Y 전극과 X 전극 사이에 벽 전압이 형성되었으므로, Y 전극과 X 전극 사이에서 방전이 일어난다. 그 결과, 도 5b와 같이 Y 전극과 X 전극에는 각각 (-) 벽 전하와 (+) 벽 전하가 형성되고 A 전극에는 (+) 벽 전하가 형성된다.

이후, Y 전극에 Vs 전압의 유지방전 펄스를 인가하는 과정과 X 전극에 Vs 전압의 유지방전 펄스를 인가하는 과정을 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복한다. 만약, 종래 기술에서 설명한 것처럼 Y 전극에 Vs 전압이 인가된 상태에서 Y 전극의 전압이 점진적으로 감소하면(즉, 리셋 기간이 수행되면), Y 전극에 대한 X 전극의 벽 전압이 높게 형성되어 있으며 또한 Y 전극과 X 전극에 인가되는 전압의 차가 Y 전극과 A 전극에 인가되는 전압의 차보다 크므로, Y 전극과 X 전극 사이에서 먼저 방전이 일어난다. 이에 따라 리셋 기간에서 A 전극과 Y 전극 사이의 약 방전보다 X 전극과 Y 전극 사이의 약 방전이 주로 일어나서 A 전극과 Y 전극의 벽 전하 상태가 원하는 상태로 되지 않는다.

따라서 본 발명의 제1 실시예에서는, 제2 서브필드의 리셋 기간에서 Y 전극에 Vs1 전압에서 Vset1 전압까지 점진적으로 증가한 후 Vs2 전압에서 Vnf 전압까지 점진적으로 하강하는 보조 리셋 파형을 인가한다.

구체적으로, 제1 서브필드의 유지 기간에서 X 전극에 Vs 전압이 인가되어 셀이 도 5b와 같이 된 상태에서, X 전극에 기준 전압을 인가하고 Y 전극의 전압을 Vset1 전압까지 점진적으로 증가시킨다. 그러면 도 5b의 상태에서 Y 전극의 벽 전하에 의한 전위가 X 전극의 벽 전하에 의한 전위보다 높으므로, X 전극과 Y 전극 사이의 벽 전압과 Y 전극 전압의 합이 X 전극과 Y 전극 사이의 방전 개시 전압(Vfxy)을 넘으면 Y 전극과 X 전극 사이에 약 방전이 발생한다. 또한, Y 전극이 증가하는 중에 Y 전극과 A 전극 사이의 벽 전압과 Y 전극 전압의 합이 A 전극과 Y 전극 사이의 방전 개시 전압(Vfay)을 넘으면 Y 전극과 A 전극 사이에서도 약 방전이 발생한다.

그런데 일반적으로 A 전극과 Y 전극 사이의 방전 개시 전압(Vfay)이 X 전극과 Y 전극 사이의 방전 개시 전압보다(Vfxy)보다 낮으므로, Y 전극 전압이 Vset1 전압이 되었을 때 도 5c와 같이 Y 전극에 대한 A 전극의 벽 전압이 Y 전극에 대한 X 전극의 벽 전압보다 높게 된다. 이때, Y 전극의 전압을 기준 전압에서 Vset1 전압까지 증가시킬 수도 있지만, 이와 같이 하면 리셋 기간이 길어지므로 도 4에 도시한 바와 같이 Vs1 전압부터 Y 전극 전압을 점진적으로 증가시킨다. 그리고 도 5b와 같은 상태에서 형성된 벽 전압과 Vs1 전압의 합이 X 전극과 Y 전극 사이의 방전 개시 전압(Vfxy)을 넘지 않도록 Vs1 전압을 설정한다. 도 5b의 상태에서 Vs 전압이 인가되면 X 전극과 Y 전극 사이에서 방전이 일어나므로 Vs1 전압은 Vs 전압보다 낮고 기준 전압보다 높은 전압으로 설정한다.

이어서, X 전극과 A 전극에 각각 Ve 전압과 기준 전압을 인가한 상태에서 Y 전극 전압을 Vs2 전압에서 Vnf 전압까지 점진적으로 감소시킨다. Y 전극의 전압을 Vset1 전압에서 Vnf 전압으로 점진적으로 감소시킬 수 있지만, 이와 같이 하면 리셋 기간이 길어지므로 방전이 시작되지 않는 전압(Vs2)부터 감소시킬 수 있다. 이때, Y 전극과 A 전극 사이의 벽 전압이 Y 전극과 X 전극 사이의 벽 전압보다 높게 형성되어 있으며 또한 Y 전극과 A 전극 사이의 방전 개시 전압(Vfay)이 Y 전극과 X 전극 사이의 방전 개시 전압(Vfxy)보다 낮으므로, Y 전극이 점진적으로 감소할 때 X 전극에 Ve 전압이 인가되어도 A 전극과 Y 전극 사이에서 먼저 약 방전이 일어날 수 있다. 따라서 리셋 기간에서 X 전극과 Y 전극 사이의 약 방전보다 A 전극과 Y 전극 사이의 약 방전이 주로 형성되므로, 모든 셀에서 A 전극과 Y 전극 사이의 벽 전하 상태를 균일하게 형성할 수 있다.

다음, 제2 서브필드에서도 어드레스 기간에서 어드레스 방전을 통하여 켜질 셀을 선택하고 유지 기간에서 어드레스 방전이 일어난 셀에 대해서 유지방전을 수행한다. 이때, 리셋 기간에서 모든 셀의 A 전극과 Y 전극 사이의 벽 전하 상태가 비슷하게 설정되었으므로, 어드레스 기간에서의 어드레스 방전이 균일하게 일어날 수 있다. 따라서 어드레스 방전이 약해서 발생하는 저 방전 또는 어드레스 방전이 일어나서는 안 되는 셀에서 어드레스 방전이 일어나서 유지 기간에서의 유지방전으로 이어지는 오방전을 제거할 수 있다.

그리고 이어지는 서브필드에서도 제2 서브필드에서 설명한 리셋 기간을 수행할 수 있다. 또한, 한 필드를 형성하는 복수의 서브필드에서 제1 서브필드와 같은 서브필드와 제2 서브필드와 같은 서브필드를 섞어서 사용할 수도 있다.

다음, 본 발명의 제1 실시예에 따른 구동 파형에서 Vset1 전압의 조건에 대해서 설명한다. 제2 서브필드의 리셋 기간은 보조 리셋 기간으로서, 직전 서브필드에서 유지방전이 일어난 경우에만 리셋 방전이 일어날 필요가 있다. 즉, 직전 서브필드에서 유지방전이 일어나지 않은 경우에는 리셋 방전이 일어나지 않도록 Vset1 전압이 설정된다. 그런데 앞에서 설명한 것처럼 Y 전극의 전압이 Vset 전압까지 증가하면 모든 셀에서 방전이 일어나므로, Vset1 전압은 Vset 전압보다 낮은 전압으로 설정된다.

그리고 직전 서브필드에서 유지방전이 일어나지 않으면 어드레스 방전도 일어나지 않았으므로 셀은 직전 서브필드의 리셋 기간에서 설정된 벽 전하 상태를 유지한다. 리셋 기간의 최종 상태에서는 Y 전극에 Vnf 전압이 인가되고 X 전극에 Ve 전압이 인가되었으므로, X 전극에 대한 Y 전극의 벽 전압(Vwnf)은 수학식 1과 같이 된다.

Vwnf = -Vfxy－Vnf＋Ve

여기서, Vfxy는 X 전극과 Y 전극 사이의 방전 개시 전압의 절대값이다.

이러한 벽 전하 상태를 가지는 셀이 제2 서브필드의 리셋 기간에서 방전이 일어나지 않으려면, X 전극에 대한 Y 전극의 벽 전압(Vwnf)과 Y 전극의 전압을 더한 값이 방전 개시 전압(Vfxy)을 넘지 않으면 된다. 즉, 수학식 2와 같이 Y 전극의 최종 전압(Vset1)과 벽 전압(Vwnf)의 합이 방전 개시 전압보다 작으면 리셋 기간에서 방전이 일어나지 않는다. 수학식 1과 수학식 2를 정리하면 Vset1 전압은 수학식 3의 조건을 만족하면 된다. 그런데 앞서 설명한 것처럼 유지 기간에서의 오방전을 방지하기 위해 일반적으로 리셋 기간에서 X 전극과 Y 전극 사이의 벽 전압을 대략 0V로 설정하므로 (Ve-Vnf) 전압은 대략 방전 개시 전압(Vfxy)과 일치한다. 그러므로 제2 서브필드의 리셋 기간의 Vset1 전압은 수학식 3과 같이 X 전극과 Y 전극 사이의 방전 개시 전압(Vfxy), 즉 (Ve-Vnf) 전압보다 작으면 된다.

Vwnf＋Vset1 ＜ Vfxy

Vset1< 2Vfxy－(Ve－Vnf) ≒ Vfxy ≒ Ve－Vnf

그리고 Vset1 전압을 A 전극과 Y 전극 사이의 방전 개시 전압(Vfay) 이상이며 X 전극과 Y 전극 사이의 방전 개시 전압(Vfxy) 범위로 설정하면, X 전극과 Y 전극 사이에는 벽 전압이 소거되고 A 전극과 Y 전극 사이에는 A 전극의 벽 전하에 의한 전위가 높아지는 방향으로 벽 전압이 형성된다. 이와 같이 되면, 리셋 기간의 하강 기간에서 A 전극과 Y 전극 사이의 방전이 X 전극과 Y 전극 사이의 방전보다 먼저 일어날 수 있다.

이와 같이 본 발명의 제1 실시예에서는 Y 전극의 전압을 Vset1 전압까지 점진적으로 증가시켰지만, 이와는 달리 도 7에 도시한 바와 같이 Y 전극의 전압을 Vset 전압까지 증가시킬 수 있다. 도 7은 본 발명의 제2 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다.

도 7에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 구동 파형은 제2 서 브필드의 리셋 기간, 즉 보조 리셋 기간에서 X 전극과 Y 전극에 인가되는 전압을 제외하면 제1 실시예와 동일하다.

구체적으로, 제2 서브필드의 리셋 기간(보조 리셋 기간)에서 X 전극의 전압을 Ve 전압보다 낮은 Ve1 전압으로 바이어스한 상태에서 Y 전극의 전압을 Vset 전압까지 점진적으로 증가시킨다. 이때, Vset 전압과 Ve1 전압의 차이가 Vset1 전압과 동일하다면 X 전극과 Y 전극 사이에서의 벽 전압은 제1 실시예에서 Y 전극의 전압이 Vset1 전압까지 증가한 경우와 동일하다. 그리고 리셋 기간을 줄이기 위해 Y 전극의 전압을 Vs 전압부터 증가시킬 수 있다. 그런데 Y 전극과 A 전극 사이의 전압차(Vset)가 제1 실시예에서의 전압차(Vset1)보다 증가하였으므로, Y 전극에 대한 A 전극의 벽 전압이 제1 실시예보다 더 높아진다. 따라서 제1 실시예에 비해서 A 전극과 Y 전극 사이의 방전을 더 안정적으로 일으킬 수 있다.

또한, 제1 서브필드의 메인 리셋 파형에서 상승 시작 전압과 하강 시작 전압을 도 8과 같이 보조 리셋 파형과 동일하게 할 수도 있다. 도 8은 본 발명의 제3 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다.

도 8을 보면, 본 발명의 제3 실시예에 따른 구동 파형은 제1 서브필드의 리셋 기간, 즉 메인 리셋 기간에서의 상승 시작 전압(Vs1)과 하강 시작 전압(Vs2)을 제외하면 제1 실시예와 동일하다.

구체적으로, 제1 서브필드의 리셋 기간(메인 리셋 기간)에서 Y 전극의 전압을 Vs1 전압에서 Vset 전압까지 점진적으로 증가시킨 후 Vs2 전압에서 Vnf 전압까지 점진적으로 감소시킨다. 여기서, Vs1 전압과 Vs2 전압은 각각 보조 리셋 기간에 서 Y 전극의 전압이 증가하기 시작하는 전압(Vs1) 및 Y 전극의 전압이 감소하기 시작하는 전압(Vs2)과 동일하다. 이와 같이 하면, 메인 리셋 파형과 보조 리셋 파형을 실질적으로 동일한 형태로 형성할 수 있다.

이상, 본 발명의 제1 내지 제3 실시예에서는 보조 리셋 기간에서 Y 전극의 전압을 점진적으로 변화(즉, 증가)시켜서 벽 전하를 소거하였지만, 이와는 다른 형태로 벽 전하를 소거할 수도 있다. 아래에서는 이러한 실시예에 대해서 도 9 및 도 10을 참조하여 상세하게 설명한다.

도 9 및 도 10은 각각 본 발명의 제4 및 제5 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다.

도 9를 보면, 본 발명의 제4 실시예에 따른 구동 파형에서는 세폭(細幅) 펄스로 X 전극과 Y 전극 사이의 벽 전하를 소거한다. 여기서 세폭 펄스는 유지 기간에서 인가되는 유지방전 펄스와 실질적으로 비슷한 전압과 유지방전 펄스보다 좁은 폭을 가지는 펄스를 말한다.

구체적으로, 제1 서브필드의 유지 기간에서 X 전극에 Vs 전압이 인가되어 셀이 도 5b와 같이 된 상태에서, X 전극에 기준 전압을 인가하고 Y 전극에 Vs 전압을 가지는 세폭 펄스를 인가한다. 그러면 Y 전극과 X 전극 사이에 형성된 벽 전압과 Vs 전압에 의해 Y 전극과 X 전극 사이에 방전이 일어나며, 방전의 완료되기 전에 Vs 전압이 제거된다. 그러면 Y 전극과 X 전극에 형성된 벽 전하들이 방전에 관여한 후 역극성의 전하들이 Y 전극과 X 전극에 쌓이기 전에 Vs 전압이 제거되므로 Y 전극과 X 전극에 형성된 벽 전하를 제거할 수 있다. 또한, A 전극에 형성된 (+) 벽 전하는 방전에 관여하지 않으므로 Y 전극에 대한 A 전극의 벽 전압을 높일 수 있다. 단, 이 경우에도 유지방전이 없었던 셀에서는 Y 전극과 X 전극 사이에 벽 전압이 형성되어 있지 않으므로 세폭 펄스에 의해 방전이 일어나지 않는다.

이어서, Y 전극의 전압을 Vnf 전압까지 점진적으로 감소시키며, 이 경우에도 Y 전극과 X 전극 사이의 벽 전압이 낮아졌으므로 Y 전극과 A 전극 사이에서 주로 방전이 일어나도록 할 수 있다. 이때, 앞서 설명한 것과 마찬가지로 리셋 기간의 단축을 위해 방전이 일어나지 않는 전압(Vs3)까지 Y 전극의 전압을 급격하게 감소시킨 후 Vs3 전압부터 Vnf 전압까지 점진적으로 감소시킬 수 있다.

다음, 도 10을 보면, 본 발명의 제5 실시예에 따른 구동 파형에서는 광폭(廣幅) 펄스로 X 전극과 Y 전극 사이의 벽 전하를 소거한다. 여기서 광폭 펄스는 유지 기간에서 인가되는 유지방전 펄스보다 낮은 전압과 유지방전 펄스보다 넓은 폭을 가지는 펄스를 말한다. 단, 광폭 펄스의 전압은 벽 전압과 함께 방전을 일으킬 수 있는 전압이다.

구체적으로, 제1 서브필드의 유지 기간에서 X 전극에 Vs 전압이 인가되어 셀이 도 5b와 같이 된 상태에서, X 전극에 기준 전압을 인가하고 Y 전극에 Vs 전압보다 낮은 Vs4 전압을 가지는 세폭 펄스를 인가한다. 그러면 Y 전극과 X 전극 사이에 형성된 벽 전압과 Vs 전압에 의해 Y 전극과 X 전극 사이에 방전이 일어난다. 이때 방전은 일반적인 유지 방전과 달리 소규모의 방전이 일어나서 Y 전극과 X 전극에 형성된 벽 전하들이 방전에 관여하여 소거된다. 즉, Y 전극과 X 전극에 형성된 벽 전하를 소거할 수 있다. 또한, A 전극에 형성된 (+) 벽 전하는 방전에 관여하지 않 으므로 Y 전극에 대한 A 전극의 벽 전압을 높일 수 있다. 단, 이 경우에도 유지방전이 없었던 셀에서는 Y 전극과 X 전극 사이에 벽 전압이 형성되어 있지 않으므로 광폭 펄스에 의해 방전이 일어나지 않는다.

이어서, Y 전극의 전압을 Vnf 전압까지 점진적으로 감소시키며, 이 경우에도 Y 전극과 X 전극 사이의 벽 전압이 낮아졌으므로 Y 전극과 A 전극 사이에서 주로 방전이 일어나도록 할 수 있다.

이상에서 설명한 것처럼, 본 발명의 실시예에서는 보조 리셋이 수행되기 전에 유지 기간에서 Y 전극과 X 전극에 형성된 벽 전하를 소거하여 보조 리셋에서 Y 전극과 A 전극 사이의 방전이 먼저 일어나도록 한다. 특히, 벽 전하 소거 시에 Y 전극에 대한 A 전극의 벽 전압을 높이면 Y 전극과 A 전극 사이의 방전이 더 안정적으로 일어날 수 있다.

그리고 본 발명의 실시예에서는 두 개의 서브필드만을 예로 들어 설명하였지만, 한 필드 내에서 첫 번째 서브필드를 제1 서브필드와 같이 형성하고 나머지 서브필드를 제2 서브필드와 같이 형성할 수 있다. 또한, 한 필드 내에서 제1 서브필드와 같은 서브필드를 2개 이상 사용할 수도 있다.

그리고 도 4, 도 7, 도 8, 도 9 및 도 10에서는 리셋 기간에서 Y 전극의 전압이 램프 형태로 변경(하강 또는 상승)되는 것으로 도시하였지만, 이와는 달리 곡선 형태로 하강시킬 수도 있다. Y 전극의 전압을 일정 전압만큼 변경한 후 Y 전극을 일정 기간 동안 플로팅하는 형태를 반복해서 Y 전극의 전압을 점진적으로 변경할 수도 있다. 아래에서는 이러한 형태의 파형에 대해서 도 11a 및 도 11b를 참조 하여 상세하게 설명한다.

도 11a 및 도 11b는 각각 리셋 기간에 인가되는 하강 파형의 다른 실시예를 나타내는 도면이며, 도 11a는 방전이 일어나지 않은 경우를 나타내고 도 11b는 방전이 일어난 경우를 나타낸다.

도 11a에 나타낸 바와 같이, Y 전극에 인가되는 전압을 일정량만큼 감소시킨 후 Y 전극에 공급되는 전압을 차단하여 Y 전극을 일정 기간 플로팅시킨다. 그리고 Y 전극의 전압을 일정량만큼 감소시키고 Y 전극을 일정 기간 플로팅시키는 동작을 소정 횟수만큼 반복한다.

이 동작을 반복하는 중에 Y 전극과 A 전극(또는 X 전극, 이하에서는 A 전극만을 예시하여 설명함) 사이의 전압차가 방전 개시 전압 이상이 되면, Y 전극과 A 전극 사이에서 방전이 일어난다. 그리고 Y 전극과 A 전극 사이에서 방전이 개시된 후 Y 전극이 플로팅 상태로 되면, 외부 전원으로부터 유입되는 전하가 없으므로 Y 전극의 전압이 벽 전하의 양에 따라 변하게 된다. 따라서 벽 전하의 변하량이 곧바로 방전 공간(셀) 내부 전압을 감소시키게 되어 적은 양의 벽 전하 변화만으로도 방전이 소멸하게 된다. 그리고 방전 공간 내부의 전압이 감소하는 경우에는 플로팅되어 있는 Y 전극의 전압이 도 11b에 나타낸 바와 같이 일정 전압만큼 증가한다.

이와 같이, Y 전극의 전압의 감소에 의해 방전이 일어나면 Y 전극과 X 전극에 형성되어 있던 벽 전하가 줄어들면서 방전 공간 내부의 전압이 급격히 감소하여 방전 공간 내부에 강한 방전 소멸이 발생한다. 그리고 나서, 다시 Y 전극의 전압을 감소시켜 방전을 형성시킨 후 Y 전극을 플로팅하면, 앞서와 마찬가지로 벽 전하가 줄어드는 동시에 방전 공간 내부에 강한 방전 소멸이 발생한다. 그리고 이러한 동작이 소정 횟수만큼 반복되면 램프 형태의 파형과 같이 벽 전하를 방전 개시 전압을 유지하면서 소거시킬 수 있다.

도 11a 및 도 11b에서는 하강 파형에 대해서 설명하였지만, 상승 파형에서도 Y 전극의 전압을 일정 전압만큼 증가시킨 후 Y 전극을 플로팅시키는 동작을 반복할 수도 있다.

그리고 본 발명의 실시예에서는 Y 전극과 X 전극의 벽 전하 소거를 위해서 인가하는 상승 파형, 세폭 펄스 또는 광폭 펄스를 보조 리셋 기간에 포함시켜서 설명하였다. 그런데 이들 펄스는 직전 서브필드의 유지 기간에서 유지방전이 일어난 경우에 방전을 일으키므로, 직전 서브필드의 유지 기간으로 포함시킬 수도 있다.

또한, 본 발명의 실시예에서는 Y 전극의 전압을 점진적으로 변경시켰지만, 본 발명에서 설명한 전극 간의 상대적인 전압차를 만족한다면 Y 전극, X 전극 및 A 전극에 인가되는 전압을 다른 형태로 변경할 수도 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

이와 같이 본 발명에 의하면, 유지 기간에서 형성된 Y 전극과 X 전극의 벽 전하를 소거하고 Y 전극에 대한 A 전극의 벽 전압을 높인 후에 보조 리셋을 수행하 므로, 보조 리셋에서 Y 전극과 A 전극 사이에서 주로 방전이 일어난다. 따라서 보조 리셋 기간에서도 모든 셀의 Y 전극과 A 전극 사이의 벽 전하를 어드레스 가능한 상태로 적절하게 설정할 수 있다.

Claims (26)

1. 삭제
2. 삭제
3. 복수의 제1 전극 및 제2 전극과 상기 제1 전극 및 제2 전극과 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며 상기 제1 전극, 제2 전극 및 제3 전극에 의해 방전 셀이 형성되는 플라즈마 표시 패널에서, 한 필드를 복수의 서브필드로 분할하여 구동하는 방법에 있어서,

   상기 복수의 서브필드 중 적어도 하나의 서브필드는 직전 서브필드에서 유지방전이 일어난 방전 셀에 대해서 초기화를 수행하는 보조 리셋 기간을 가지며,

   상기 보조 리셋 기간에서,

   상기 제2 전극에 제5 전압을 인가한 상태에서 상기 제1 전극의 전압을 제6 전압에서 제7 전압까지 점진적으로 증가시켜 직전 서브필드의 유지방전에 의해 제1 전극과 제2 전극에 형성된 벽 전하를 소거하는 제1 단계, 그리고

   상기 제2 전극에 제1 전압을 인가하고 상기 제3 전극에 제2 전압을 인가한 상태에서 상기 제1 전극의 전압을 제3 전압에서 제4 전압까지 점진적으로 감소시키는 단계

   를 포함하는 플라즈마 표시 패널의 구동 방법.
4. 제3항에 있어서,

   상기 직전 서브필드의 유지방전은 상기 제2 전극에 높은 전압이 인가된 상태에서 종료되는 플라즈마 표시 패널의 구동 방법.
5. 제3항에 있어서,

   상기 제7 전압과 상기 제5 전압의 차는 상기 제1 전압과 상기 제4 전압의 차 이하인 플라즈마 표시 패널의 구동 방법.
6. 제3항 내지 제5항 중 어느 한 항에 있어서,

   상기 제6 전압은 유지 기간에서 유지방전을 위해 상기 제1 전극에 인가되는 높은 전압보다 낮은 전압인 플라즈마 표시 패널의 구동 방법.
7. 제3항 내지 제5항 중 어느 한 항에 있어서,

   상기 제3 전압은 유지 기간에서 유지방전을 위해 상기 제1 전극에 인가되는 높은 전압보다 낮은 전압인 플라즈마 표시 패널의 구동 방법.
8. 제3항 내지 제5항 중 어느 한 항에 있어서,

   상기 제5 전압은 접지 전압인 플라즈마 표시 패널의 구동 방법.
9. 제3항 내지 제5항 중 어느 한 항에 있어서,

   상기 복수의 서브필드 중 적어도 하나의 서브필드는 실질적으로 모든 방전 셀에 대해서 초기화를 수행하는 메인 리셋 기간을 가지며,

   상기 제7 전압은 상기 메인 리셋 기간에서 상기 제1 전극에 인가되는 최고 전압과 동일하며, 상기 제5 전압은 상기 제1 전극에 상기 최고 전압이 인가되는 동안 상기 제2 전극에 인가되는 전압보다 높은 전압인 플라즈마 표시 패널의 구동 방법.
10. 삭제
11. 삭제
12. 복수의 제1 전극 및 제2 전극과 상기 제1 전극 및 제2 전극과 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며 상기 제1 전극, 제2 전극 및 제3 전극에 의해 방전 셀이 형성되는 플라즈마 표시 패널에서, 한 필드를 복수의 서브필드로 분할하여 구동하는 방법에 있어서,

    상기 복수의 서브필드 중 적어도 하나의 서브필드는 직전 서브필드에서 유지방전이 일어난 방전 셀에 대해서 초기화를 수행하는 보조 리셋 기간을 가지며,

    상기 보조 리셋 기간에서,

    유지 기간에서 유지방전을 위해 상기 제1 전극에 인가되는 유지방전 펄스의 폭보다 넓은 기간 동안 상기 유지방전 펄스의 전압보다 낮은 제5 전압을 가지는 펄스를 상기 제1 전극에 인가하는 단계, 그리고

    상기 제2 전극에 제1 전압을 인가하고 상기 제3 전극에 제2 전압을 인가한 상태에서 상기 제1 전극의 전압을 제3 전압에서 제4 전압까지 점진적으로 감소시키는 단계

    를 포함하는 플라즈마 표시 패널의 구동 방법.
13. 제12항에 있어서,

    상기 제1 전극에 상기 제5 전압이 인가되는 동안 상기 제2 전극에는 상기 제1 전극에 상기 유지방전 펄스가 인가되는 동안 상기 제2 전극에 인가되는 전압과 동일한 전압이 인가되는 플라즈마 표시 패널의 구동 방법.
14. 복수의 제1 전극 및 제2 전극과 상기 제1 전극 및 제2 전극과 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며 상기 제1 전극, 제2 전극 및 제3 전극에 의해 방전 셀이 형성되는 플라즈마 표시 패널에서, 한 필드를 복수의 서브필드로 분할하여 구동하는 방법에 있어서,

    상기 복수의 서브필드 중 적어도 하나의 제1 서브필드의 리셋 기간에서, 상기 제1 전극의 전압에서 제2 전극의 전압을 뺀 값을 제1 전압에서 제2 전압까지 점진적으로 증가시킨 후, 제3 전압에서 제4 전압까지 점진적으로 감소시키는 단계, 그리고

    상기 복수의 서브필드 중 적어도 하나의 제2 서브필드의 리셋 기간에서, 상기 제1 전극의 전압에서 제2 전극의 전압을 뺀 값을 제5 전압에서 상기 제2 전압보다 낮은 제6 전압까지 점진적으로 증가시킨 후, 제7 전압에서 제8 전압까지 점진적으로 감소시키는 단계

    를 포함하며,

    상기 제1 서브필드의 리셋 기간에서 실질적으로 모든 방전 셀에서 방전이 일어나며, 상기 제2 서브필드의 리셋 기간에서 직전 서브필드에서 유지 방전이 일어난 방전 셀에서 방전이 일어나는 플라즈마 표시 패널의 구동 방법.
15. 제14항에 있어서,

    상기 제8 전압은 상기 제4 전압과 동일한 전압인 플라즈마 표시 패널의 구동 방법.
16. 제14항에 있어서,

    상기 제6 전압의 크기는 상기 제8 전압의 절대값보다 작은 플라즈마 표시 패널의 구동 방법.
17. 제16항에 있어서,

    상기 제5 전압은 상기 제1 전압보다 낮은 플라즈마 표시 패널의 구동 방법.
18. 제16항에 있어서,

    상기 제7 전압은 상기 제3 전압보다 낮은 플라즈마 표시 패널의 구동 방법.
19. 삭제
20. 제14항 내지 제18항 중 어느 한 항에 있어서,

    상기 제2 서브필드의 직전 서브필드의 유지 기간에서 유지방전을 위해 상기 제2 전극에 상기 제1 전극보다 높은 전압이 인가된 후에 상기 제2 서브필드의 리셋 기간이 수행되는 플라즈마 표시 패널의 구동 방법.
21. 복수의 제1 전극 및 제2 전극과 상기 제1 전극 및 제2 전극과 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며 상기 제1 전극, 제2 전극 및 제3 전극에 의해 방전 셀이 형성되는 플라즈마 표시 패널에서, 한 필드를 복수의 서브필드로 분할하여 구동하는 방법에 있어서,

    상기 복수의 서브필드 중 적어도 하나의 제1 서브필드 직전 서브필드의 유지 기간에서 유지방전을 위해 상기 제2 전극에 상기 제1 전극의 전압보다 제1 전압만큼 높은 전압을 제1 기간 동안 인가하는 단계,

    상기 제1 서브필드의 리셋 기간에서 상기 제1 전극에 상기 제2 전극보다 제2 전압만큼 높은 전압을 제2 기간 동안 인가하는 단계,

    상기 제1 서브필드의 리셋 기간에서 상기 제1 전극의 전압에서 상기 제2 전극의 전압을 뺀 값을 제3 전압에서 제4 전압까지 감소시키는 단계,

    상기 복수의 서브필드 중 적어도 하나의 제2 서브필드의 리셋 기간에서, 상기 제1 전극의 전압을 제5 전압에서 제6 전압까지 점진적으로 증가시키는 단계, 그리고

    상기 제2 서브필드의 리셋 기간에서 상기 제1 전극의 전압을 제7 전압에서 제8 전압까지 점진적으로 감소시키는 단계를 포함하며,

    상기 제1 전압과 상기 제2 전압 및 상기 제1 기간과 상기 제2 기간 중 적어도 하나가 다른 플라즈마 표시 패널의 구동 방법.
22. 제21항에 있어서,

    상기 제2 기간이 상기 제1 기간보다 짧은 플라즈마 표시 패널의 구동 방법.
23. 제22항에 있어서,

    상기 제2 전압이 상기 제1 전압과 동일한 플라즈마 표시 패널의 구동 방법.
24. 제21항에 있어서,

    상기 제2 기간이 상기 제1 기간보다 길고 상기 제2 전압이 상기 제1 전압보다 작은 플라즈마 표시 패널의 구동 방법.
25. 삭제
26. 복수의 제1 전극 및 제2 전극과 상기 제1 전극 및 제2 전극과 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며 상기 제1 전극, 제2 전극 및 제3 전극에 의해 방전 셀이 형성되는 플라즈마 표시 패널,

    한 필드가 복수의 서브필드로 분할되어 구동되도록 제어하는 제어부, 그리고

    적어도 하나의 제1 서브필드의 리셋 기간에서 실질적으로 모든 방전 셀에 대해서 초기화 방전을 일으키는 제1 리셋 파형을 상기 방전 셀에 인가하며, 적어도 하나의 제2 서브필드의 리셋 기간에서 직전 서브필드에서 유지방전이 일어난 방전 셀에 대해서 초기화 방전을 일으키는 제2 리셋 파형을 상기 방전 셀에 인가하는 구동부를 포함하며,

    상기 제2 리셋 파형은,

    상기 제1 전극의 전압에서 상기 제2 전극의 전압을 뺀 전압 및 상기 제1 전극의 전압에서 상기 제3 전극의 전압을 뺀 전압을 점진적으로 감소시키는 제1 구동 파형, 그리고

    상기 제1 구동 파형의 인가 시에 상기 제1 전극과 상기 제3 전극의 방전이 상기 제1 전극과 상기 제2 전극 사이의 방전보다 먼저 일어나도록 상기 직전 서브필드에서 유지방전이 일어난 방전 셀의 벽 전압을 설정하는 제2 구동 파형을 포함하는 플라즈마 표시 패널의 구동 방법.

Images