JP4549043B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP4549043B2 JP4549043B2 JP2003310773A JP2003310773A JP4549043B2 JP 4549043 B2 JP4549043 B2 JP 4549043B2 JP 2003310773 A JP2003310773 A JP 2003310773A JP 2003310773 A JP2003310773 A JP 2003310773A JP 4549043 B2 JP4549043 B2 JP 4549043B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- display device
- control circuit
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Projection Apparatus (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
また、入力されたフレームデータをサブフレームに分割する機能と、該分割したサブフレームデータを記憶する機能と、該サブフレームデータを時分割表示のために必要な順序に配列する機能を持ち、前記フレームデータが入力される毎に該データ処理を行う表示データ制御回路を使用するとよい。
本発明は、複数のサブフレームから1フレームが構成される画像データについて、光変調素子を使用して、光源からの光を変調し、各サブフレームの画像は、光変調素子からの変調された光を偏向する光学系によってサブフレーム毎に偏向され、偏向した位置に対応する画像データを、各サブフレームとして表示する。このことで、高精細表示を実現する表示方法に関するものである(以下、この表示方法を、ピクセルシフトと呼ぶ)。
図2に、図1に示す画素をサブフレームに分解した例をPS1−時間分割による表示装置(時間分割による表示装置は自然数)〜PS4−時間分割による表示装置、として示す。
である。また、符号yは、光変調素子上に配列される位置を示す。なお、光変調素子上の配列は、左上から右へ、1行ずつ上から下へ配列されるとする。
光変調素子からの光を、例えば図3に示すように、平行平板とピエゾ素子を使用して光を変向、かつ偏向した位置に対応するサブフレームデータを光変調素子に入力する。このことで、本例では画素数が、光変調素子に対して4倍画の画像を再現することができる。
光変調素子で変調された光は、偏向素子(図2に示した平行平板とピエゾ素子)で偏向され、投写レンズからスクリーンへ投写される。
図4に、平行平板による偏向の様子を示した模式図である。各ピエゾ素子を動作させることで、平行平板を傾けることができ、図4に示すように、傾いた方向により、偏向が可能となる。図6に、偏向素子により偏向された各場所に表示される画像の表示順序を示す。
色の3原色である赤、緑、青を順次表示することで、単板の表示パネルを使用してカラー画像を実現する方法として、フィールドシーケンシャル法が広く知られている。フィールドシーケンシャル法制御回路の接続ブロック図を図10に示す。赤、緑、青の各色分割画像データは、それぞれ専用の入力ポートから入力される。
フィールドシーケンシャルによるデータの流れの一例を、表1に示す。表1は、赤、緑、青の各ポートに入力されるデータ、および光変調素子に出力されるデータを示している。なお、赤をR、緑をG、青をBで示し、添え字はフレームの番号を示す。R1は第1フレームの赤データ、G5は第5フレームの緑データを示す。
本発明は、このFS制御回路を使用して時分割表示による高精細表示を実現するものである。以下に具体的に実施例を示し説明する。
なお、本実施例1では、光変調素子として、表示容量1024×768の強誘電性液晶表示素子を使用した。1フレームの表示データを出力する装置として、パーソナルコンピュータ(以下PCと記載)を使用した。
PC上で1フレームの画像を4つのサブフレームに分解し、それぞれ個別のファイルとして出力するプログラム1を作成した。使用した画像は、静止画で、表示容量はQXGA(2048×1536)単色8ビット階調を使用した。ファイルのフォーマットはビットマップ(ファイル名は、時間分割による表示装置.bmp)を採用した。
プログラム2では、入力するデータは先のプログラム1で処理したPS1〜4.bmpである。出力ファイルは、各ファイルとも3サブフレームを組み合わせた4ファイルである。ファイル名はそれぞれPS11.bmp、PS22.bmp、PS33.bmp、PS44.bmp、とした。
光変調素子へは、同じく表2中の時間2〜5に示されるように、PS1〜PS4までを1単位として3回表示が完了した(以降、時間2〜5の内容で繰り返し)。
各ポートへの入力内容と光変調素子の出力内容は、時間にして、1単位分のずれが生じる。これは、入力されているデータを一度記憶素子へ記憶した後、必要なデータをシリアル変換により出力するためである。入力されたデータと出力するデータ間のお互いの関係については、本発明は何ら制限を受けるものではない。本実施例では、プログラム2で作成した4組み合わせを順次PCから表示装置へ出力することで、画像の表示を行った。
液晶層を挟持するガラス基板に対して、強誘電性液晶が垂直に配向したものである。電界を印加することで、液晶分子の状態が遷移して、基板に対して垂直方向に光軸をもつ入射光が、液晶分子の状態に応じて偏向し、出射光は入射光に平行である。強誘電性液晶を使用しているため、応答速度が早い。また、基板に対して垂直に配向した液晶の状態で偏向するため、偏向量の制御性が良好で、必要な位置に偏向させることが可能となった。もちろん、液晶を使用することで可動部品がないため、静粛性を実現することができた。
図14は液晶の状態を示している。この配向状態に応じて図13に示す2方向のシフトを実現する。図13に示すように、1素子で水平または垂直の1方向のシフトを実現する。
本発明に使用するために、シフト方向が互いに直交する2素子を使用する。表2に示すサブフレーム表示に応じて光偏向素子を動作することで、解像度XGA(1024×768)の光変調素子を使用して、QXGA(2048×1536)の画素数を持つ画像を表示することができた。
光学系、光偏向素子、光変調素子、表示を行う画像は、実施例1の構成を使用した。画像の処理については、実施例1で作成したプログラム1およびプログラム2を使用して、PCから各組み合わせとも1回ずつ順次転送を行う構成とした。光変調素子を直接制御するのは、実施例1と同じく3ポートの入力ポートをもつFS用の制御回路を使用した。試作した制御回路のブロック図を図11に示す。
構成は、ランダムアクセスが可能で、出力に高インピーダンス状態の設定が可能な記憶素子(実施例ではSRAMを使用した)、記憶素子へ入力するデータ、アドレスおよび記憶素子の入力状態(高インピーダンス状態を含む)を制御するメモリI/O・アドレスコントローラ、および出力時クロック用の発振器からなる。
本制御回路はPC等の外部素装置に接続され、表示が行われるための制御信号(垂直・水平同期信号、クロック、データイネーブル等)と、画像信号が接続されている。なお、アナログCRT用の場合、クロック信号とデータイネーブル信号は含まれない。この場合、垂直、水平同期信号から、クロック信号を再生することができる。また、アドレスは、すべての記憶素子で共通に接続した。
書き込み/読み出し切り替えスイッチで書き込み側を選択する。図11に示す書き込み素子切り替えスイッチ(1素子のみ選択可能とするため、各素子専用のプッシュスイッチを使用した)で、書き込みを行う記憶素子のみ、書き込み許可(/WE=L)状態とする。このとき他(書き込み素子切り替えスイッチで切り替えられていない素子)は、高インピーダンス状態(/CS=H)状態とする。書き込みを許可された記憶素子のみに必要なデータが書き込まれる。順次書き込む記憶素子を切替ながら4回分のデータの書き込みが終了すると表示を行うことができる。
前述の書き込み/読み出し切り替えスイッチで、読み出しを選択する。読み出し動作時のクロックを発生させる発振器(図11)からの信号を元に、読み出しのタイミング、速度が決定される。発振器からのクロック信号により、フレームバッファの制御を行うのは、読み出し動作時のみである。
以上により、1フレームの画像について、4回の読込みを行うことで、順次単独で表示を維持することができる。また、画像の処理は外部装置(この場合はPC)で行うため、低コスト化を実現することができた。
画像として、解像度QXGA(2048×1536)、RGB、各色8bit階調の画像を使用して、解像度XGA(1024×768)強誘電性液晶×3枚を使用した。PCでの信号処理は、解像度QXGA1フレームのRGB各色毎に処理を行った。実施例2で作成した制御回路をRGB毎に3回路準備し、3枚の光変調素子はそれぞれRGB各色用に使用した(光変調素子を制御するFS制御回路も、それぞれの光変調素子専用に3回路準備した)。
各色用のFS制御回路へ入力するサブフレームと、該FS制御回路から光変調素子へ出力されるサブフレームの関係を表3〜5に示す。表3〜5では、R、G、Bはそれぞれ赤、緑、青を示し、R1〜R4は表2で示すPS1〜PS4に対応する赤のデータ、G1〜G4は表2で示すPS1〜PS4に対応する緑のデータ、B1〜B4は表2で示すPS1〜PS4に対応する青のデータをそれぞれ示す。
実施例3記載の構成を使用して、表示を行う画像は、QXGA(2048×1536)RGB、各色8bit階調の画像を使用し、画像の信号を出力する外部装置は単純にQXGA(2048×1536)RGB、各色8bit階調の画像を出力するものを使用した。
このフレームバッファは、2フレーム分の記憶容量を持ち、一方のフレームバッファがデータを出力する動作と、新規にデータを更新する動作を、互いに交互に行う。各フレームバッファは、個別に書き込み/読み出し動作を行うため、互いに独立したアドレス線とデータI/Oをもつ。制御は、実施例3同様に/WE、/CEを制御することで行った。本実施例では、書き込み/読み出しの切り替え制御から、各動作時に必要なフレームバッファの素子、アドレス領域等、すべて外部から入力された制御信号を元に制御を行った。
各フレームバッファの内容とサブフレームの組みの関係を表6に示す。表中では2フレーム分のフレームバッファをメモリ1、メモリ2と示す。
表6では、時間1から5までの期間を示しているが、時間1〜4までを1単位として、以下繰り返すことで新しい表示内容に対応することができる。
入力されたデータの垂直同期信号等から、フレームレートを参照する。入力されたフレームデータは、順次フレームバッファに書き込む。必要なフレームバッファから、サブフレームデータを読み出して、FS制御回路へ出力する。
サブフレームの分離は、実施例4と同じくフレームデータが入力される毎に、サブフレーム毎に分離して書き込みを行った。これにより、記憶素子と記憶領域を順次指定することで、必要なサブフレームデータをFS制御回路へ出力することができる。
フレームバッファを3フレーム分使用することで、各フレームF2〜F7は均一な間隔で読込むことが可能となり、連続した画像データを順次表示することができた。
複数のサブフレームからなる表示データを、RGB各サブフレームを切り替えて表示を行う制御回路1を使用することで、専用の制御回路を作成することなく表示を行うことができ、回路コストを低減することができる。
サブフレームに対応した位置に光変調素子からの変調された光を偏向し、順次、偏向する方向とサブフレームの表示内容を対応させる。このことで、画素数を増加することで価格が急激に増加する光変調素子で、画素数を増やすことなく、安価に、高解像度表示を実現する。
1フレームを表示するために必要なサブフレームへの分割と組み合わせを、あらかじめ実行しておくことで、処理された画像を表示する機能は、回路規模小さく、安価に実現することができる。
フレームを時分割で表示するためのサブフレームの組あわせを演算により算出し、記憶素子に記憶し、必要な順序に読み出すことでフレームを時分割で表示方法を制御回路2によって提供する。
フレームデータが入力される毎に時分割表示を行うためのサブフレームの組み合わせに分割することで、連続した表示を実現する。
垂直配向液晶を使用することで、偏向量の制御が容易で、高信頼性を確保した表示方法を実現する。
表示容量が増加することで飛躍的に高価になる高精細な光変調素子を使用することなく、3フレーム分のフレームバッファを内容の更新とデータの処理を順次切替て行うことで、連続した表示を実現することができる。
また、光変調素子の画素数以上の高精細表示を、専用の制御回路を新規に作成することなく、安価に実現することができる。
Claims (11)
- 自発光、透過光、及び反射光の少なくとも一つを、入力された信号に応じて変調する機能をもつ光変調素子を使用し、該光変調素子に入力するための信号を出力する制御回路を具備し、
前記制御回路は、複数の信号を並列(以下パラレルと記載)に入力する入力手段と、
前記入力した複数の信号を表示に必用な各信号単位で順次シリアルに出力する出力手段と、
を有し、
電気的な信号により光を偏向する光学素子を使用し、1フレームの表示データをサブフレームに分割し、サブフレームに対応した位置に光変調素子からの変調された光を偏向し、順次、該偏向する方向とサブフレームの表示内容を対応させることで、光変調素子画素数以上の表示容量の画像を表示することで、1フレームの表示を時間分割により実現することを特徴とする表示装置。 - 請求項1記載の表示装置において、前記1フレームの表示はm個(m≦2)のサブフレームから構成され、前記制御回路は、同時にnサブフレームを入力する手段をもち、nサブフレーム毎にパラレルに前記制御回路に入力されたサブフレームは、前記制御回路からの出力として、1サブフレーム毎に順次配列されて出力され、かつサブフレームの順序は前記制御回路が光変調素子に表示を行うために必用な順序に従って配列を行うことを特徴とする表示装置。
- 請求項2記載の表示装置において、前記サブフレームの組み合わせの数は、前記mと前記nの最小公倍数をMとして、M/n組で示される組み合わせの数で順次繰り返して表示を行うことを特徴とする表示装置。
- 請求項1から3の何れかに記載の制御回路へ入力されるデータに基き、該制御回路が入力された表示データから順次サブフレームを表示することで、1フレームの画像を時分割で表示し、該1フレームの画像にあらかじめ演算を加えることで前記サブフレームの組み合わせデータを準備し、この組み合わせのデータを記憶する手段をもち、前記記憶したサブフレームの組み合わせの準備を順次繰り返して実行し、前記表示を行うことを特徴とする表示装置。
- 請求項4記載の1フレームの画像を時分割で表示するための、サブフレームデータの組み合わせデータを入力する手段と、該入力したサブフレームデータの組み合わせを記憶する手段と、該記憶したサブフレームデータの組み合わせを順次繰り返し表示することで、前記表示を行うことを特徴とする表示装置。
- 請求項3又は4記載の表示装置において、記憶素子を制御する機能と、サブフレームを組み合わせた表示用のデータを入力して前記記憶素子へ記憶する手段と、該記憶した表示用のデータを表示に必要な順序で読み出す機能と、該読み出した表示用データを制御回路に出力する機能を持つ表示データ制御回路を、使用することを特徴とする表示装置。
- 請求項1から3の何れかに記載の表示装置において、フレームデータを入力することで時分割表示を行うためのサブフレームの組み合わせに前記表示用データを配列する機能は、前記フレームデータを入力する毎に表示装置内部で実行することを特徴とする表示装置。
- 請求項7記載の表示装置において、入力されたフレームデータをサブフレームに分割する機能と、該分割したサブフレームデータを記憶する機能と、該サブフレームデータを時分割表示のために必要な順序に配列する機能を持ち、前記フレームデータが入力される毎に該データ処理を行う表示データ制御回路を使用することを特徴とする表示装置。
- 請求項8記載の表示装置において、光を偏向する機能は、液晶素子を使用したことを特徴とする表示装置。
- 請求項9記載の表示装置において、強誘電性液晶を、ガラス基板間に挟持する構成を持ち、該強誘電性液晶の分子が基板に対して略垂直方向に配向しており、電解を基板に対して垂直方向に印加することで、光の偏向を実現する素子を使用したことを特徴とする表示装置。
- 請求項10記載の表示装置で、光変調素子を3枚準備してそれぞれをRGB各色専用に使用し、前記制御回路を前記RGB毎に3回路使用してカラー画像を構成することを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003310773A JP4549043B2 (ja) | 2003-09-02 | 2003-09-02 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003310773A JP4549043B2 (ja) | 2003-09-02 | 2003-09-02 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005077956A JP2005077956A (ja) | 2005-03-24 |
JP4549043B2 true JP4549043B2 (ja) | 2010-09-22 |
Family
ID=34412513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003310773A Expired - Fee Related JP4549043B2 (ja) | 2003-09-02 | 2003-09-02 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4549043B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007017615A (ja) * | 2005-07-06 | 2007-01-25 | Sony Corp | 画像処理装置,画像処理方法及びプログラム |
JP2010181670A (ja) * | 2009-02-06 | 2010-08-19 | Seiko Epson Corp | プロジェクター |
JP2021175138A (ja) | 2020-04-28 | 2021-11-01 | パナソニックIpマネジメント株式会社 | 投写型画像表示装置とその制御方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001356411A (ja) * | 2000-06-16 | 2001-12-26 | Ricoh Co Ltd | 画像表示装置および該画像表示装置に用いられるグラフィックコントローラ |
JP2002182607A (ja) * | 2000-12-15 | 2002-06-26 | Seiko Epson Corp | 電気光学装置の駆動方法、電気光学装置の駆動回路および電気光学装置 |
JP2002328402A (ja) * | 2001-01-23 | 2002-11-15 | Ricoh Co Ltd | 光偏向方法、光偏向素子、光偏向デバイス及び画像表示装置 |
JP2003195820A (ja) * | 2001-12-21 | 2003-07-09 | Casio Comput Co Ltd | 液晶駆動装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6397921A (ja) * | 1986-10-14 | 1988-04-28 | Seiko Epson Corp | 液晶表示装置 |
-
2003
- 2003-09-02 JP JP2003310773A patent/JP4549043B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001356411A (ja) * | 2000-06-16 | 2001-12-26 | Ricoh Co Ltd | 画像表示装置および該画像表示装置に用いられるグラフィックコントローラ |
JP2002182607A (ja) * | 2000-12-15 | 2002-06-26 | Seiko Epson Corp | 電気光学装置の駆動方法、電気光学装置の駆動回路および電気光学装置 |
JP2002328402A (ja) * | 2001-01-23 | 2002-11-15 | Ricoh Co Ltd | 光偏向方法、光偏向素子、光偏向デバイス及び画像表示装置 |
JP2003195820A (ja) * | 2001-12-21 | 2003-07-09 | Casio Comput Co Ltd | 液晶駆動装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2005077956A (ja) | 2005-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7973781B2 (en) | Image display device and projector | |
US9667931B2 (en) | Electro-optic apparatus and control method thereof | |
JPH09101503A (ja) | 表示装置 | |
JP2003302952A (ja) | 表示装置 | |
JP4549043B2 (ja) | 表示装置 | |
US7733317B2 (en) | Image display apparatus and alternative current drive method | |
JP2006243144A (ja) | データ制御回路、画像処理装置及び表示装置 | |
JP4167452B2 (ja) | 画像表示装置 | |
JP2005208413A (ja) | 画像処理装置及び画像表示装置 | |
JP2006005524A (ja) | 画像処理装置及び表示装置 | |
JP2006162639A (ja) | 液晶表示装置およびプロジェクタ | |
CN111726595B (zh) | 光学模块及其控制方法以及投射型显示装置 | |
JP2007033522A (ja) | 画像出力装置及び画像表示装置 | |
JP2003043975A (ja) | 光走査型画像表示装置及びその画像表示方法 | |
JP4620933B2 (ja) | 情報表示装置 | |
JP2006038996A (ja) | 画像表示装置 | |
JP4428624B2 (ja) | 画像表示システム | |
JP2004062147A (ja) | 液晶駆動回路、空間光変調装置及び画像表示装置 | |
JP2004184457A (ja) | 画像処理装置及び画像表示装置 | |
JP4899701B2 (ja) | 駆動回路及びその駆動方法、並びに電気光学表示装置及び映像表示装置 | |
US10924715B2 (en) | Optical module, method for controlling the same, and projection-type display apparatus | |
JP2006085139A (ja) | 画像表示装置及びその駆動回路、及び画像出力装置 | |
JP4488337B2 (ja) | 表示装置 | |
JP2911141B2 (ja) | 液晶プロジェクタ | |
JP2006030592A (ja) | 画像表示装置及びその駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100122 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100518 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100706 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |