JP2002182607A - 電気光学装置の駆動方法、電気光学装置の駆動回路および電気光学装置 - Google Patents

Abstract

(57)【要約】 【課題】 サブフィールド駆動型の電気光学装置におい
て、消費電力を低減する。 【解決手段】 各メモリブロック３２０，３２１，３２
２をサブフィールドに対応付けて設けた。各メモリブロ
ックには、書込みアドレス制御部３１０によって階調デ
ータが同時に書き込まれる。但し、各メモリブロックの
読出し制御は、表示アドレス制御部３３０によって、サ
ブフィールド毎に個別に実行され、該サブフィールドに
関連しないメモリブロックは読出し禁止状態に設定され
る。これにより、必要なメモリブロックのみアクセスさ
れるから、消費電力が低減される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電気光学装置の駆
動に用いて好適な電気光学装置の駆動方法、電気光学装
置の駆動回路および電気光学装置に関する。

【０００２】

【背景技術】電気光学装置、例えば、電気光学材料とし
て液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に
代わるディスプレイデバイスとして、各種情報処理機器
の表示部や液晶テレビなどに広く用いられている。ここ
で、従来の電気光学装置は、例えば、次のように構成さ
れている。すなわち、従来の電気光学装置は、マトリク
ス状に配列した画素電極と、この画素電極に接続された
ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）の
ようなスイッチング素子などが設けられた素子基板と、
画素電極に対向する対向電極が形成された対向基板と、
これら両基板との問に充填された電気光学材料たる液晶
とから構成される。

【０００３】そして、このような構成において、走査線
を介してスイッチング素子に走査信号を印加すると、当
該スイッチング素子が導通状態となる。この導通状態の
際に、データ線を介して画素電極に、階調に応じた電圧
の画像信号を印加すると、当該画素電極および対向電極
の間の液晶層に画像信号の電圧に応じた電荷が蓄積され
る。電荷蓄積後、当該スイッチング素子をオフ状態とし
ても、当該液晶層における電荷の蓄積は、液晶層自身の
容量性や蓄積容量などによって維持される。このよう
に、各スイッチング素子を駆動させ、蓄積させる電荷量
を階調に応じて制御すると、画素毎に液晶の配向状態が
変化するので、画素毎に濃度が変化することになる。こ
のため、階調表示することが可能となるのである。

【０００４】この際、各画素の液晶層に電荷を蓄積させ
るのは一部の期間で良いため、第１に、走査線駆動回路
によって、各走査線を順次選択するとともに、第２に、
走査線の選択期間において、データ線駆動回路によっ
て、データ線を順次選択し、第３に、選択されたデータ
線に、階調に応じた電圧の画像信号をサンプリングする
構成により、走査線およびデータ線を複数の画素につい
て共通化した時分割マルチプレックス駆動が可能とな
る。

【０００５】しかしながら、データ線に印加される画像
信号は、階調に対応する電圧、すなわちアナログ信号で
ある。このため、電気光学装置の周辺回路には、Ｄ／Ａ
変換回路やオペアンプなとが必要となるので、装置全体
のコスト高を招致してしまう。くわえて、これらのＤ／
Ａ変換回路、オペアンプなとの特性や、各種の配線抵抗
などの不均一性に起因して、表示ムラが発生するので、
高品質な表示が極めて困難である、という問題があり、
特に、高精細な表示を行う場合に顕著となる。さらに、
液晶等の電気光学物質において、印加電圧と透過率との
関係は、電気光学物質の種類に応じて相違する。このた
め、電気光学装置を駆動する駆動回路としては、各種の
電気光学装置に対応できる汎用のものが望まれる。

【０００６】上述した事情により、本出願人は、１フレ
ームを複数のサブフィールドに分割し、サブフィールド
毎に各画素をオン／オフする技術を開発している。この
技術によれば、各サブフィールド内で画素がオン／オフ
される際の印加電圧は階調に拘らず一定であり、１フレ
ーム内で画素がオン状態になるデューティ比（または電
圧実効値）によって画素の階調が決定される。

【０００７】ここで、デューティ比を０〜１００％の間
で変化させながら電気光学装置の階調を観察すると、デ
ューティ比０％付近において、デューティ比が変化して
いるにもかかわらず階調が変化しない領域が存在する。
この領域が発生する態様は、液晶の組成に応じて異なる
が、階調が変化しない領域に対応して、指定された階調
に拘らず画素が常にオンまたはオフに設定される期間を
設ける必要がある。

【０００８】ここで、必要とされる画像の階調度を２^Ｎ
とした時、１フレーム内に２^Ｎ個のサブフィールドを設
ける方式と、Ｎ個のサブフィールドを設ける方式とが考
えられる。前者の方式においては、各サブフィールド期
間はほぼ等しい長さを有するが、電気光学装置の非線形
特性を補償するために、必要に応じてサブフィールド期
間は若干づつ増減される。これにより、前者の方式は電
気光学装置の非線形特性を精密に補償できる点で有利で
ある。

【０００９】一方、後者の方式においては、Ｎ個のサブ
フィールド期間は、階調データの各ビットに対応付けら
れる。２^０桁に対応付けられるサブフィールド期間は最
短になり、他のサブフィールドは、対応するビットの桁
数Ｍに応じて、最短サブフィールド長のほぼ２^Ｍ倍の長
さを有する。後者の方式は前者の方式と比較して、１フ
レーム内における画素のオン／オフ回数を少なくするこ
とができ、消費電力を低く抑えられる点で有利である。

【００１０】

【発明が解決しようとする課題】ところで、後者の方式
において階調データの１画素を構成するＮビットのデー
タは一旦メモリに書き込まれ、対応するサブフィールド
のオン／オフ制御に用いられる。各サブフィールドのオ
ン／オフ制御のために必要なビットは各１ビットである
が、従来のサブフィールド駆動回路においては全Ｎビッ
トが同時に読出され、この中から必要な１ビットのみが
使用されていた。かかる構成においては、本来必要とさ
れないビットもサブフィールド毎に読み出されるため、
メモリアクセスのための電力が無駄になっていた。この
発明は上述した事情に鑑みてなされたものであり、消費
電力を低減できる電気光学装置の駆動方法、電気光学装
置の駆動回路および電気光学装置を提供することを目的
としている。

【００１１】

【課題を解決するための手段】上記課題を解決するため
本発明にあっては、下記構成を具備することを特徴とす
る。なお、括弧内は例示である。請求項１記載の構成に
あっては、１フレームを複数のサブフィールドに分割
し、マトリクス状に配設された複数の画素を該サブフィ
ールド毎にオンまたはオフすることによって階調表示を
行う電気光学装置の駆動方法であって、階調データに基
づいて、前記各サブフィールドに対応する複数のメモリ
ブロックにオンまたはオフ情報を書き込む書込み過程
と、前記各サブフィールド毎に、前記複数のメモリブロ
ックのうち該サブフィールドに対応する一のメモリブロ
ックを読出し状態に設定し、他のメモリブロックを読出
し禁止状態に設定し、該一のメモリブロックから前記オ
ンまたはオフ情報を読み出す読出し過程と、該読出され
たオンまたはオフ情報に基づいて前記各画素のオンまた
はオフを制御する過程とを有することを特徴とする。ま
た、請求項２記載の構成にあっては、複数の走査線（１
１２）と複数のデータ線（１１４）との各交差に対応し
て配設された画素電極（１１８）と、前記画素電極毎に
設けられ、当該走査線を介して供給される走査信号によ
って、当該データ線と当該画素電極との間を導通させる
スイッチング素子（１１６）とからなる画素を駆動する
電気光学装置の駆動回路であって、１フレームを分割し
たサブフィールド毎に前記走査信号を前記走査線の各々
に順次供給する走査線駆動回路（１３０）と、前記各サ
ブフィールドに対応して設けられた複数のメモリブロッ
ク（３２０，３２１，３２２）と、前記各画素の階調に
応じて、前記各画素のオンまたはオフ情報を前記メモリ
ブロックに同時に書き込む書込み制御部（３１０）と、
前記各サブフィールド毎に、前記複数のメモリブロック
のうち該サブフィールドに対応する一のメモリブロック
を読出し状態に設定し、他のメモリブロックを読出し禁
止状態に設定し、該一のメモリブロックから前記オンま
たはオフ情報を読み出す読出し制御部（３３０）と、前
記オンまたはオフ情報に基づくデータ信号を、それぞれ
当該画素に対応する走査線に前記走査信号が供給される
期間に、当該画素に対応するデータ線に供給するデータ
線駆動回路（１４０）と、を具備することを特徴とす
る。また、請求項３記載の構成にあっては、複数の走査
線（１１２）と、複数のデータ線（１１４）と、これら
走査線およびデータ線の各交差に対応して配設され画素
を構成する画素電極（１１８）と、前記画素電極毎に設
けられ、当該走査線を介して供給される走査信号によっ
て、当該データ線と当該画素電極との導通を制御するス
イッチング素子とを備えた素子基板（１０１）と、前記
画素電極に対して対向配置された対向電極を備える対向
基板と、前記素子基板と前記対向基板との問に挟持され
た電気光学材料（液晶１０５）と、１フレームを分割し
たサブフィールド毎に前記走査信号を前記走査線の各々
に順次供給する走査線駆動回路（１３０）と、前記各サ
ブフィールドに対応して設けられた複数のメモリブロッ
ク（３２０，３２１，３２２）と、前記各画素の階調に
応じて、前記各画素のオンまたはオフ情報を前記メモリ
ブロックに同時に書き込む書込み制御部（３１０）と、
前記各サブフィールド毎に、前記複数のメモリブロック
のうち該サブフィールドに対応する一のメモリブロック
を読出し状態に設定し、他のメモリブロックを読出し禁
止状態に設定し、該一のメモリブロックから前記オンま
たはオフ情報を読み出す読出し制御部（３３０）と、前
記オンまたはオフ情報に基づくデータ信号を、それぞれ
当該画素に対応する走査線に前記走査信号が供給される
期間に、当該画素に対応するデータ線に供給するデータ
線駆動回路（１４０）とを具備することを特徴とする。
さらに、請求項４記載の構成にあっては、請求項１記載
の電気光学装置の駆動方法において、サブフィールド期
間を制御する信号に基づいて、前記メモリブロックの読
み出し状態及び読み出し禁止状態を設定する信号を生成
することを特徴とする。さらに、請求項５記載の構成に
あっては、請求項２記載の電気光学装置の駆動回路にお
いて、前記読出し制御部（３３０）は、サブフィールド
期間を制御する信号に基づいて、前記メモリブロックの
読み出し状態及び読み出し禁止状態を設定する信号を生
成することを特徴とする。さらに、請求項６記載の構成
にあっては、請求項３記載の電気光学装置において、前
記読出し制御部（３３０）は、サブフィールド期間を制
御する信号に基づいて、前記メモリブロックの読み出し
状態及び読み出し禁止状態を設定する信号を生成するこ
とを特徴とする。さらに、請求項７記載の構成にあって
は、請求項１記載の電気光学装置の駆動方法において、
前記１フレームは、前記複数のサブフィールドと、階調
データにかかわらず前記複数の画素をオン状態に設定す
るオン区間（Ｄ_on）とから構成されるものであり、前
記オン区間において前記複数のメモリブロックを読み出
し禁止状態に設定する過程をさらに有することを特徴と
する。さらに、請求項８記載の構成にあっては、請求項
２記載の電気光学装置の駆動回路において、前記１フレ
ームは、前記複数のサブフィールドと、階調データにか
かわらず前記複数の画素をオン状態に設定するオン区間
（Ｄ_on）とから構成されるものであり、前記読出し制
御部（３３０）は、前記オン区間において前記複数のメ
モリブロックを読み出し禁止状態に設定することを特徴
とする。さらに、請求項９記載の構成にあっては、請求
項３記載の電気光学装置において、前記１フレームは、
前記複数のサブフィールドと、階調データにかかわらず
前記複数の画素をオン状態に設定するオン区間（Ｄ_o
n）とから構成されるものであり、前記読出し制御部
（３３０）は、前記オン区間において前記複数のメモリ
ブロックを読み出し禁止状態に設定することを特徴とす
る。また、請求項１０記載の構成にあっては、１フレー
ムを複数のサブフィールドに分割し、マトリクス状に配
設された複数の画素を該サブフィールド毎にオンまたは
オフすることによって階調表示を行う電気光学装置の駆
動方法であって、階調データに基づいて、メモリにオン
またはオフ情報を書き込む書込み過程と、前記各サブフ
ィールド毎に、対応するサブフィールドに関するオンま
たはオフ情報のみを前記メモリから読み出す過程と、該
読出されたオンまたはオフ情報に基づいて前記各画素の
オンまたはオフを制御する過程とを有することを特徴と
する。また、請求項１１記載の構成にあっては、複数の
走査線（１１２）と複数のデータ線（１１４）との各交
差に対応して配設された画素電極（１１８）と、前記画
素電極毎に設けられ、当該走査線を介して供給される走
査信号によって、当該データ線と当該画素電極との間を
導通させるスイッチング素子（１１６）とからなる画素
を駆動する電気光学装置の駆動回路であって、１フレー
ムを分割したサブフィールド毎に前記走査信号を前記走
査線の各々に順次供給する走査線駆動回路（１３０）
と、前記各画素のオンまたはオフ情報を記憶するメモリ
（３２０，３２１，３２２）と、前記各画素の階調に応
じて、前記各画素のオンまたはオフ情報を前記メモリに
書き込む書込み制御部（３１０）と、前記各サブフィー
ルド毎に、対応するサブフィールドに関するオンまたは
オフ情報のみを前記メモリから読み出す読出し制御部
（３３０）と、前記オンまたはオフ情報に基づくデータ
信号を、それぞれ当該画素に対応する走査線に前記走査
信号が供給される期間に、当該画素に対応するデータ線
に供給するデータ線駆動回路（１４０）と、を具備する
ことを特徴とする。また、請求項１２記載の構成にあっ
ては、複数の走査線（１１２）と、複数のデータ線（１
１４）と、これら走査線およびデータ線の各交差に対応
して配設され画素を構成する画素電極（１１８）と、前
記画素電極毎に設けられ、当該走査線を介して供給され
る走査信号によって、当該データ線と当該画素電極との
導通を制御するスイッチング素子とを備えた素子基板
（１０１）と、前記画素電極に対して対向配置された対
向電極を備える対向基板と、前記素子基板と前記対向基
板との問に挟持された電気光学材料（液晶１０５）と、
１フレームを分割したサブフィールド毎に前記走査信号
を前記走査線の各々に順次供給する走査線駆動回路（１
３０）と、前記各画素のオンまたはオフ情報を記憶する
メモリ（３２０，３２１，３２２）と、前記各画素の階
調に応じて、前記各画素のオンまたはオフ情報を前記メ
モリに書き込む書込み制御部（３１０）と、前記各サブ
フィールド毎に、対応するサブフィールドに関するオン
またはオフ情報のみを前記メモリから読み出す読出し制
御部（３３０）と、前記オンまたはオフ情報に基づくデ
ータ信号を、それぞれ当該画素に対応する走査線に前記
走査信号が供給される期間に、当該画素に対応するデー
タ線に供給するデータ線駆動回路（１４０）と、を具備
することを特徴とする。

【００１２】

【発明の実施の形態】１．実施形態の構成 次に、本発明の一実施形態の電気光学装置の構成を図１
を参照し説明する。図において、タイミング信号生成回
路２００には、図示せぬ上位装置から垂直同期信号Ｖ
ｓ、水平同期信号Ｈｓおよび入力階調データＤ０〜Ｄ２
のドットクロック信号ＤＣＬＫが供給される。また、発
振回路１５０は、読み出しタイミングの基本クロックＲ
ＣＬＫをタイミング信号生成回路２００に供給する。タ
イミング信号生成回路２００は、これらの信号にしたが
って、次に説明する各種のタイミング信号やクロック信
号などを生成するものである。まず、交流化信号ＦＲ
は、１フレーム毎に極性反転する信号である。

【００１３】駆動信号ＬＣＯＭは、対向基板の対向電極
に印加される信号であり、本実施形態においては一定電
位（零電位）になる。スタートパルスＤＹは、各サブフ
ィールドにおいて最初に出力されるパルス信号である。
クロック信号ＣＬＹは、走査側（Ｙ側）の水平走査期間
を規定する信号である。ラッチパルスＬＰは、水平走査
期間の最初に出力されるパルス信号であって、クロック
信号ＣＬＹのレベル遷移（すなわち、立ち上がりおよび
立ち下がり）時に出力されるものである。クロック信号
ＣＬＸは、表示用のドットクロック信号である。

【００１４】−方、素子基板１０１上における表示領域
１０１ａには、図においてＸ（行）方向に延在して複数
本の走査線１１２が形成されている。また、複数本のデ
ータ線１１４が、Ｙ（列）方向に沿って延在して形成さ
れている。そして、画素１１０は、走査線１１２とデー
タ線１１４との各交差に対応して設けられて、マトリク
ス状に配列されている。ここで、説明の便宜上、本実施
形態では、走査線１１２の総本数をｍ本とし、データ線
１１４の総本数をｎ本として（ｍ、ｎはそれぞれ２以上
の整数）、ｍ行×ｎ列のマトリクス型表示装置として説
明するが、本発明をこれに限定する趣旨ではない。

【００１５】１．１．＜画素の構成＞画素１１０の具体
的な構成としては、例えば、図２（ａ）に示されるもの
が挙げられる。この構成では、トランジスタ（ＭＯＳ型
ＦＥＴ）１１６のゲートが走査線１１２に、ソースがデ
ータ線１１４に、ドレインが画素電極１１８に、それぞ
れ接続されるとともに、画素電極１１８と対向電極１０
８との間に電気光学材料たる液晶１０５が挟持されて液
晶層が形成されている。ここで、対向電極１０８は、後
述するように、実際には画素電極１１８と対向するよう
に対向基板に一面に形成される透明電極である。また、
画素電極１１８と対向電極１０８との聞においては蓄積
容量１１９が形成されて、液晶層に蓄積される電荷のリ
ークを防止している。なお、この実施形態では、蓄積容
量１１９を画素電極１１８と対向電極１０８の間に形成
したが、画素電極１１８と接地電位ＧＮＤ間や画素電極
１１８とゲート線間等に形成しても良い。

【００１６】ここで、図２（ａ）に示される構成では、
トランジスタ１１６として一方のチャネル型のみが用い
られているために、オフセット電圧が必要となるが、図
２（ｂ）に示されるように、Ｐチャネル型トランジスタ
とＮチャネル型トランジスタとを相補的に組み合わせた
構成とすれば、オフセット電圧の影響をキャンセルする
ことができる。ただし、この相補型構成では、走査信号
として互いに排他的レベルを供給する必要が生じるた
め、１行の画素１１０に対して走査線１１２ａ，１１２
ｂの２本の走査線が必要となる。

【００１７】１．２．＜走査線駆動回路１３０＞説明を
再び図１に戻す。走査線駆動回路１３０は、サブフィー
ルドの最初に供給されるスタートパルスＤＹをクロック
信号ＣＬＹにしたがって転送し、走査線１１２の各々に
走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmとして順次排他的に供
給するものである。

【００１８】１．３．＜データ変換回路３００＞データ
変換回路３００は、ドットクロック信号ＤＣＬＫに同期
して入力される入力階調データＤ０〜Ｄ２を、クロック
信号ＣＬＸに同期する二値信号Ｄｓに変換し出力するも
のである。ここで、データ変換回路３００の詳細構成を
図３を参照し説明する。図において３２０，３２１，３
２２はメモリブロックであり、各々階調データＤ０，Ｄ
１，Ｄ２を記憶するために設けられ、素子基板１０１の
表示領域（ｍ行×ｎ列）に対応して各々ｍ×ｎビットの
メモリ空間を有する。

【００１９】メモリブロック３２０，３２１，３２２
は、書込みおよび読出し動作を非同期に、かつ独立して
実行できるように構成されている。３１０は書込みアド
レス制御部であり、垂直同期信号Ｖｓ、水平同期信号Ｈ
ｓおよびドットクロック信号ＤＣＬＫに同期して、ライ
トイネーブル信号ＷＥおよび書込みアドレスＷＡＤをメ
モリブロック３２０，３２１，３２２に供給する。

【００２０】すなわち、書込みアドレス制御部３１０は
ドットクロック信号ＤＣＬＫをカウントアップし、この
カウント結果を書込みアドレスＷＡＤとして出力すると
ともに、書込みアドレスＷＡＤの値が確定する毎にライ
トイネーブル信号ＷＥを出力する。また、書込みアドレ
ス制御部３１０におけるカウント結果は、垂直同期信号
Ｖｓが入力される毎にリセットされる。これにより、各
メモリブロック３２０，３２１，３２２には、そのｍ×
ｎビットのメモリ空間を順次アクセスする書込みアドレ
スＷＡＤが供給され、階調データＤ０〜Ｄ２は対応する
メモリブロックの表示位置に応じたアドレスに順次格納
されてゆくことになる。なお、以上のような書き込み制
御のタイミングチャートを図１６に示しておく。

【００２１】次に、図５，図６を参照し、本実施形態に
おけるサブフィールド駆動の概要を説明しておく。図５
に示すように、各フレームは、階調データに拘らず画素
がオンになるオン区間Ｄ_onと、サブフィールドＳＦ
１，ＳＦ２，ＳＦ３とから構成される。図中の＋Ｖ，−
Ｖは液晶のオン電位である。サブフィールドＳＦ２の長
さはサブフィールドＳＦ１のほぼ２倍、サブフィールド
ＳＦ３の長さはサブフィールドＳＦ２のほぼ２倍になる
ように設定され、各画素のオン／オフ状態はサブフィー
ルド毎に切り換えられる。ここで、各画素のサブフィー
ルド毎のオン／オフ状態は、階調データの値に応じて図
６の真理値表に示すように設定される。なお、サブフィ
ールド数、サブフィールドの長さは、用途に応じて適宜
設定される。

【００２２】図３に戻り、表示アドレス制御部３３０
は、上記各サブフィールド期間が開始されると、対応す
る表示行のビットデータをアクセスするアドレス信号Ｒ
ＡＤを出力する。アドレス信号ＲＡＤは、クロック信号
ＣＬＸに同期し表示列数に応じて「ｎ−１」回インクリ
メントされる。これにより、対応する表示行に対して第
１列〜第ｎ列のビットを順次アクセスするようなアドレ
ス信号ＲＡＤが出力される。

【００２３】また、読出し信号ＲＤ０は、サブフィール
ドＳＦ１の間、常にイネーブル状態になる。但し、読出
し信号ＲＤ１，ＲＤ２はサブフィールドＳＦ１において
は常にオフ状態にされる。これにより、メモリブロック
３２０のみが読出し可能な状態になり、他のメモリブロ
ックは読出し禁止状態になる。そして、メモリブロック
３２０から、対応する表示行の第１列〜第ｎ列における
階調データの最下位ビットの階調データＤ０が読み出さ
れる。

【００２４】また、読出し信号ＲＤ１は、サブフィール
ドＳＦ２の間、常にイネーブル状態になる。但し、読出
し信号ＲＤ０，ＲＤ２はサブフィールドＳＦ２において
は常にオフ状態にされる。これにより、メモリブロック
３２１のみがアクセスされ、階調データの下位より第２
ビットの階調データＤ１が読み出される。

【００２５】同様に、読出し信号ＲＤ２は、サブフィー
ルドＳＦ３の間、常にイネーブル状態になる。但し、読
出し信号ＲＤ０，ＲＤ１はサブフィールドＳＦ３におい
ては常にオフ状態にされる。これにより、メモリブロッ
ク３２２のみがアクセスされ、最上位ビットの階調デー
タＤ２が読み出される。なお、以上のような読み出し制
御のタイミングチャートを図１２〜１５に示しておく。

【００２６】このように、本実施形態においては、各サ
ブフィールドＳＦ１，ＳＦ２，ＳＦ３においてメモリブ
ロック３２０，３２１，３２２の何れか一つのみが択一
的に読み出される。つまり、当該サブフィールド期間に
必要なデータのみが読み出される。よって、余分なデー
タが読み出されないため、従来と比較してデータ読み出
しに必要な電力を低減できるのである。さらに、本実施
形態のように各サブフィールドに対応したメモリブロッ
クを設けることにより、対象となるサブフィールドに関
連しないメモリブロックが読み出されることが防止さ
れ、メモリブロック３２０，３２１，３２２をアクセス
するための電力が著しく低減されることが解る。

【００２７】また、オン区間Ｄ_onが開始されると、ク
ロック信号ＣＬＸのｎ周期の期間、オン信号Ｓ_onがＨ
レベルに固定される。そして、オア回路３３２は、これ
ら階調データＤ０，Ｄ１，Ｄ２およびオン信号Ｓ_onの
論理和を二値信号Ｄｓとして出力する。なお、図５では
オン区間Ｄ_onは１フレーム期間内に１回設けている
が、複数回に分割して設けてもよい。また、オン区間Ｄ
_onだけでなく、オフ区間Ｄ_offを併せて設けても良
い。このようにオン区間Ｄ_onとオフ区間Ｄ_offを両方
設けることにより、１フレーム期間の長さを固定したま
までオン区間Ｄ_onの長さを調整することができるよう
になる。

【００２８】１．４．＜データ線駆動回路１４０＞次
に、データ線駆動回路１４０は、ある水平走査期間にお
いて二値信号Ｄｓをデータ線１１４の本数に相当するｎ
個順次ラッチした後、ラッチしたｎ個の二値信号Ｄｓ
を、次の水平走査期間において、電位選択回路１４４０
を介して、それぞれ対応するデータ線１１４にデータ信
号ｄ1, ｄ2, ｄ3, …ｄnとして一斉に供給するものであ
る。ここで、データ線駆動回路１４０の具体的な構成
は、図４に示される通りである。すなわち、データ線駆
動回路１４０は、Ｘシフトレジスタ１４１０と、第１の
ラッチ回路１４２０と、第２のラッチ回路１４３０と、
電位選択回路１４４０とから構成されている。

【００２９】このうちＸシフトレジスタ１４１０は、水
平走査期間の最初に供給されるラッチパルスＬＰをクロ
ック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ1,
Ｓ2,Ｓ3, …, Ｓnとして順次排他的に供給するものであ
る。次に、第１のラッチ回路１４２０は、二値信号Ｄｓ
をラッチ信号Ｓ1, Ｓ2, Ｓ3, …, Ｓnの立ち下がりにお
いて順次ラッチするものである。そして、第２のラッチ
回路１４３０は、第１のラッチ回路１４２０によりラッ
チされた二値信号Ｄｓの各々をラッチパルスＬＰの立ち
下がりにおいて一斉にラッチし、電位選択回路１４４０
に転送する。

【００３０】電位選択回路１４４０は、交流化信号ＦＲ
に基づいてこれらのラッチした二値信号を電位に変換
し、データ信号ｄ1, ｄ2, ｄ3, …,ｄnとしてデータ線
１１４に印加するものである。すなわち、交流化信号Ｆ
ＲがＬレベルであれば、データ信号ｄ1, ｄ2, ｄ3, …
ｄnのＨレベルは電位Ｖ1に、Ｌレベルは零電位に変換さ
れる。一方、交流化信号ＦＲがＨレベルであれば、デー
タ信号ｄ1, ｄ2, ｄ3,…ｄnのＨレベルは電位−Ｖ1に、
Ｌレベルは零電位に変換される。

【００３１】１．５．＜液晶装置の構成＞上述した電気
光学装置の構造について、図７(a)，(b)を参照して説明
する。ここで、同図(a)は、電気光学装置１００の構成
を示す平面図であり、同図(b)は、同図(a)におけるＡ−
Ａ´線の断面図である。これらの図に示されるように、
電気光学装置１００は、画素電極１１８などが形成され
た素子基板１０１と、対向電極１０８などが形成された
対向基板１０２とが、互いにシール材１０４によって一
定の間隙を保って貼り合わせられるとともに、この間隙
に電気光学材料としての液晶１０５が挟持された構造と
なっている。なお、実際には、シール材１０４には切欠
部分があって、ここを介して液晶１０５が封入された
後、封止材により封止されるが、これらの図においては
省略されている。

【００３２】ここで、素子基板１０１は、上述したよう
に半導体基板であるため不透明である。このため、画素
電極１１８は、アルミニウムなどの反射性金属から形成
されて、電気光学装置１００は、反射型として用いられ
ることになる。これに対して、対向基板１０２は、ガラ
スなどから構成されるので透明である。

【００３３】さて、素子基板１０１において、シール材
１０４の内側かつ表示領域１０１ａの外側領域には、遮
光膜１０６が設けられている。この遮光膜１０６が形成
される領域内のうち、領域１３０ａには走査線駆動回路
１３０が形成され、また領域１４０ａにはデータ線駆動
回路１４０が形成されている。すなわち、遮光膜１０６
は、この領域に形成される駆動回路に光が入射するのを
防止している。この遮光膜１０６には、対向電極１０８
とともに、駆動信号ＬＣＯＭが印加される構成となって
いる。このため、遮光膜１０６が形成された領域では、
液晶層への印加電圧がほほゼロとなるので、画素電極１
１８の電圧無印加状態と同じ表示状態となる。

【００３４】また、素子基板１０１において、データ線
駆動回路１４０が形成される領域１４０ａ外側であっ
て、シール材１０４を隔てた領域１０７には、複数の接
続端子が形成されて、外側からの制御信号や電源などを
入力する構成となっている。一方、対向基板１０２の対
向電極１０８は、基板貼合部分における４隅のうち、少
なくとも１箇所において設けられた導通材（図示省略）
によって、素子基板１０１における遮光膜１０６および
接続端子と電気的な導通が図られている。すなわち、駆
動信号ＬＣＯＭは、素子基板１０１に設けられた接続端
子を介して、遮光膜１０６に、さらに、導通材を介して
対向電極１０８に、それぞれ印加される構成となってい
る。

【００３５】ほかに、対向基板１０２には、電気光学装
置１００の用途に応じて、例えば、直視型であれば、第
１に、ストライプ状や、モザイク状、トライアングル状
等に配列したカラーフィルタが設けられ、第２に、例え
ば、金属材料や樹脂などからなる遮光膜（ブラックマト
リクス）が設けられる。なお、色光変調の用途の場合に
は、例えば、後述するプロジェクタのライトバルブとし
て用いる場合には、カラーフィルタは形成されない。ま
た、直視型の場合、電気光学装置１００に光を対向基板
１０２側から照射するフロントライトが必要に応じて設
けられる。くわえて、素子基板１０１およげ対向基板１
０２の電極形成面には、それぞれ所定の方向にラビング
処理された配向膜（図示省略）など設けられて、電圧無
印加状態における液晶分子の配向方向を規定する一方、
対向基板１０２の側には、配向方向に応じた偏光子（図
示省略）が設けられる。ただし、液晶１０５として、高
分子中に微小粒として分散させた高分子分散型液晶を用
いれば、前述の配向膜や偏光子などが不要となる結果、
光利用効率が高まるので、高輝度化や低消費電力化など
の点において有効である。

【００３６】２．実施形態の動作 次に、上述した実施形態に係る電気光学装置の動作につ
いて説明する。図８は、この電気光学装置の動作を説明
するためのタイミングチャートである。まず、交流化信
号ＦＲは、１フレーム（１Ｆ）ごとに極性反転する信号
である。一方、スタートパルスＤＹは、オン区間Ｄ_on
および各サブフィールドの開始時に供給される。

【００３７】ここで、交流化信号ＦＲがＬレベルとなる
１フレーム（１Ｆ）において、スタートパルスＤＹが供
給されると、走査線駆動回路１３０（図１参照）におけ
るクロック信号ＣＬＹにしたがった転送によって、走査
信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmが期間（ｔ）に順次排他的
に出力される。なお、期間（ｔ）は、最も短いサブフィ
ールドＳＦ１よりもさらに短い期間に設定されている。

【００３８】さて走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmは、
それぞれクロック信号ＣＬＹの半周期に相当するパルス
幅を有し、また、上から数えて１本目の走査線１１２に
対応する走査信号Ｇ1は、スタートパルスＤＹが供給さ
れた後、クロック信号ＣＬＹが最初に立ち上がってか
ら、少なくともクロック信号ＣＬＹの半周期だけ遅延し
て出力される構成となっている。したがって、スタート
パルスＤＹが供給されてから、走査信号Ｇ1が出力され
るまでに、ラッチパルスＬＰの１ショット（Ｇ0）がデ
ータ線駆動回路１４０に供給されることになる。

【００３９】そこで、このラッチパルスＬＰの１ショッ
ト（Ｇ0）が供給された場合について検討してみる。ま
ず、このラッチパルスＬＰの１ショット（Ｇ0）がデー
タ線駆動回路１４０に供給されると、データ線駆動回路
１４０（図４参照）におけるクロック信号ＣＬＸにした
がった転送によって、ラッチ信号Ｓ1, Ｓ2, Ｓ3, …,Ｓ
nが水平走査期間（１Ｈ）に順次排他的に出力される。
なお、ラッチ信号Ｓ1,Ｓ2, Ｓ3, …, Ｓnは、それぞれ
クロック信号ＣＬＸの半周期に相当するパルス幅を有し
ている。

【００４０】この際、図４における第１のラッチ回路１
４２０は、ラッチ信号Ｓ1の立ち下がりにおいて、上か
ら数えて１本目の走査線１１２と、左から数えて１本目
のデータ線１１４との交差に対応する画素１１０への二
値信号Ｄｓをラッチし、次に、ラッチ信号Ｓ２の立ち下
がりにおいて、上から数えて１本目の走査線１１２と、
左から数えて２本目のデータ線１１４との交差に対応す
る画素１１０への二値信号Ｄｓをラッチし、以下、同様
に、上から数えて１本目の走査線１１２と、左から数え
てｎ本目のデータ線１１４との交差に対応する画素１１
０への二値信号Ｄｓをラッチする。

【００４１】これにより、まず、図１において上から１
本目の走査線１１２との交差に対応する画素１行分の二
値信号Ｄｓが、第１のラッチ回路１４２０により点順次
的にラッチされることになる。なお、データ変換回路３
００は、第１のラッチ回路１４２０によるラッチのタイ
ミングに合わせて、各画素の階調データＤ０〜Ｄ２を二
値信号Ｄｓに変換して出力することはいうまでもない。

【００４２】次に、クロック信号ＣＬＹが立ち下がっ
て、走査信号Ｇ1が出力されると、図１において上から
数えて１本目の走査線１１２が選択される結果、当該走
査線１１２との交差に対応する画素１１０のトランジス
タ１１６がすべてオンとなる。一方、当該クロック信号
ＣＬＹの立ち下がりによってラッチパルスＬＰが出力さ
れる。そして、このラッチパルスＬＰの立ち下がりタイ
ミングにおいて、第２のラッチ回路１４３０は、第１の
ラッチ回路１４２０によって点順次的にラッチされた二
値信号Ｄｓを、電位選択回路１４４０を介して、対応す
るデータ線１１４の各々にデータ信号ｄ1, ｄ2, ｄ3,
…,ｄnとして一斉に供給する。このため、上から数えて
１行目の画素１１０においては、データ信号ｄ1, ｄ2,
ｄ3, …,ｄnの書込が同時に行われることとなる。

【００４３】この書込と並行して、図１において上から
２本目の走査線１１２との交差に対応する画素１行分の
二値信号Ｄｓが、第１のラッチ回路１４２０により点順
次的にラッチされる。そして、以降同様な動作が、ｍ本
目の走査線１１２に対応する走査信号Ｇｍが出力される
まで繰り返される。すなわち、ある走査信号Ｇｉ（ｉ
は、１≦ｉ≦ｍを満たす整数）が出力される１水平走査
期間（１Ｈ）においては、ｉ本目の走査繰１１２に対応
する画素１１０の１行分に対するデータ信号ｄ1,ｄ2,
ｄ3, …,ｄnの書込と、（ｉ＋１）本目の走査線１１２
に対応する画素１１０の１行分に対する二値信号Ｄｓの
点順次的なラッチとが並行して行われることになる。な
お、画素１１０に書き込まれたデータ信号は、次のサブ
フィールドＳf2における書込まで保持される。

【００４４】以下同様な動作が、オン区間Ｄ_onおよび
サブフィールドの開始を規定するスタートパルスＤＹが
供給される毎に繰り返される。但し、オン区間Ｄ_onに
おいては、二値信号Ｄｓのレベルは常にＨレベルであ
る。さらに、１フレーム経過後、交流化信号ＦＲがＨレ
ベルに反転した場合においても、各サブフィールドにお
いて同様な動作が繰り返される。

【００４５】３．電子機器の具体例 ３．１．＜プロジェクタ＞次に、上述した電気光学装置
を具体的な電子機器に用いた例のいくつかについて説明
する。まず、上記実施形態に係る電気光学装置をライト
バルブとして用いたプロジェクタについて説明する。図
９は、このプロジェクタの構成を示す平面図である。こ
の図に示されるように、プロジェクタ１１００内部に
は、偏光照明装置１１１０がシステム光軸ＰＬに沿って
配置されている。この偏光照明装置１１１０において、
ランプ１１１２からの出射光は、リフレクタ１１１４に
よる反射で略平行な光束となって、第１のインテグレー
タレンズ１１２０に入射する。これにより、ランプ１１
１２からの出射光は、複数の中間光束に分割される。こ
の分割された中間光束は、第２のインテグレータレンズ
を光入射側に有する偏光変換素子１１３０によって、偏
光方向がほぼ揃った一種類の偏光光束（ｓ偏光光束）に
変換されて、偏光照明装置１１１０から出射されること
となる。

【００４６】さて、偏光照明装置１１１０から出射され
たｓ偏光光束は、偏光ビームスプリッタ１１４０のｓ偏
光光束反射面１１４１によって反射される。この反射光
束のうち、青色光（Ｂ）の光束がダイクロイックミラー
１１５１の青色光反射層にて反射され、反射型の電気光
学装置１００Ｂによって変調される。また、ダイクロイ
ックミラー１１５１の青色光反射層を透過した光束のう
ち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１
５２の赤色光反射層にて反射され、反射型の電気光学装
置１００Ｒによって変調される。一方、ダイクロイック
ミラー１１５１の青色光反射層を透過した光束のうち、
緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２
の赤色光反射層を透過して、反射型の電気光学装置１０
０Ｇによって変調される。

【００４７】このようにして、電気光学装置１００Ｒ，
１００Ｇ，１００Ｂによってそれぞれ色光変調された赤
色、緑色、青色の光は、ダイクロイックミラー１１５
２、１１５１、偏光ビームスプリッタ１１４０によって
順次合成された後、投写光学系１１６０によって、スク
リーン１１７０に投写されることとなる。なお、電気光
学装置１００Ｒ、１００Ｂおよび１００Ｇには、ダイク
ロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、
Ｂの各原色に対応する光束が入射するので、カラーフィ
ルタは必要ない。

【００４８】３．２．＜モバイル型コンピュータ＞次
に、上記電気光学装置を、モバイル型のパーソナルコン
ピュータに適用した例について説明する。図１０は、こ
のパーソナルコンピュータの構成を示す正面図である。
図において、モバイル型コンピュータ１２００は、キー
ボード１２０２を備えた本体部１２０４と、表示ユニッ
ト１２０６とから構成されている。この表示ユニット１
２０６は、先に述べた電気光学装置１００の前面にフロ
ントライトを付加することにより構成されている。な
お、この構成では、電気光学装置１００を反射直視型と
して用いることになるので、画素電極１１８において、
反射光が様々な方向に散乱するように、凹凸が形成され
る構成が望ましい。

【００４９】モバイル型コンピュータにおいては、ユー
ザがキーボード１２０２等を一定時間操作しなかった場
合は、省電力モードに移行する。この場合、表示ユニッ
ト１２０６には「POWER SAVE」のような省電力表示が行
われる。かかる表示を行う場合には階調数を高くする必
要が無いため、モバイル型コンピュータにおいて動作す
るデバイスドライバ（ソフトウエア）の制御の下、例え
ば階調数「２」を指定する階調数選択信号が保持回路２
４０に供給される。

【００５０】３．３．＜携帯電話器＞さらに、上記電気
光学装置を、携帯電話器に適用した例について説明す
る。図１１は、この携帯電話器の構成を示す斜視図であ
る。図において、携帯電話器１３００は、複数の操作ボ
タン１３０２のほか、受話口１３０４、送話口１３０６
とともに、電気光学装置１００を備えるものである。こ
の電気光学装置１００にも、必要に応じてその前面にフ
ロントライトが設けられる。また、この構成でも電気光
学装置１００が反射直視型として用いられることになる
ので、画素電極１１８に凹凸が形成される構成が望まし
い。

【００５１】３．４．＜その他＞電子機器としては、以
上説明した他にも、液晶テレビや、ビューファインダ
型、モニタ直視型のビデオテープレコーダ、カーナビゲ
ーション装置、ページャ、電子手帳、電卓、ワードプロ
セッサ、ワークステーション、テレビ電話、ＰＯＳ端
末、タッチパネルを備えた機器等などが挙げられる。そ
して、これらの各種電子機器に対して、上述した電気光
学装置が適用可能なのは言うまでもない。

【００５２】４．変形例 本発明は上述した実施形態に限定されるものではなく、
例えば以下のように種々の変形が可能である。 （１）上述した実施形態にあっては、必要とされる画像
の階調度を２^Ｎ（上記例ではＮ＝３）とした時、Ｎ＝３
個のサブフィールドを設ける方式について説明したが、
２^Ｎ＝８個のサブフィールドを設ける方式も採用でき
る。この際、メモリブロック３２０，３２１，３２２に
代えて、 ３ビットの階調データを、８個のサブフィールドのオ
ン／オフを示す８ビットのデータに変換するデコーダ
と、 これら８ビットのデータを各々格納する、ｍ×ｎビッ
トの８個のメモリブロックとをデータ変換回路３００に
設けるとよい。

【００５３】（２）上述した実施形態にあっては、交流
化信号ＦＲを１フレームの周期で極性反転することとし
たが、本発明は、これに限られず、例えば、２フレーム
以上の周期で極性反転する構成としても良い。ただし、
上述した実施形態において、データ変換回路３００は、
スタートパルスＤＹをカウントするとともに、当該カウ
ント結果を交流化信号ＦＲの遷移によってリセットする
ことで、現状のサブフィールドを認識する構成としたの
で、交流化信号ＦＲを２フレーム以上の周期で極性反転
する場合には、フレームを規定するための何らかの信号
を与える必要が生じる。

【００５４】（３）上記実施形態において対向電極１０
８に印加する駆動信号ＬＣＯＭは零電位であったが、各
画素に印加される電圧はトランジスタ１１６の特性、蓄
積容量１１９や液晶の容量等によって、電圧がシフトす
る場合がある。この様な場合には、対向電極１０８に印
加する駆動信号ＬＣＯＭのレベルを電圧のシフト量に応
じてずらしてもよい。

【００５５】（４）また、上記実施形態においては、電
気光学装置を構成する素子基板１０１を半導体基板と
し、ここに、画素電極１１８に接続されるトランジスタ
１１６や、駆動回路の構成素子などを、ＭＯＳ型ＦＥＴ
で形成したが、本発明は、これに限られない。例えば、
素子基板１０１を、ガラスや石英などの非晶質基板と
し、ここに半導体簿膜を堆積してＴＦＴを形成する構成
としても良い。このようにＴＦＴを用いると、素子基板
１０１として透明基板を用いることができる。また、走
査線駆動回路１３０やデータ線駆動回路１４０は外付け
の構成としてもよい。さらに、タイミング信号生成回路
２００、データ変換回路３００、およびデータ線駆動回
路１４０を１チップにまとめたり、他の回路をまとめる
ような構成も可能である。

【００５６】（５）さらに、上記実施形態は本発明を液
晶を用いた電気光学装置に適用した例を説明したが、他
の電気光学装置、特に、オンまたはオフの２値的な表示
を行う画素を用いて、階調表示を行う電気光学装置のす
べてに適用可能である。このような電気光学装置として
はエレクトロルミネッセンス装置やプラズマディスプレ
イなどが考えられる。特に有機ＥＬの場合は、液晶のよ
うな交流駆動をする必要が無く、極性反転をしなくて良
い。

【００５７】（６）上記実施形態においては、走査信号
Ｇ1, Ｇ2, Ｇ3, … ,Ｇmを順次排他的に出力することに
よって走査線１１２を上から順に選択する例を挙げた
が、走査線１１２の選択順序はこれに限定されるもので
はなく、例えば走査信号を「Ｇ1,Ｇ11, Ｇ21, … ,Ｇ
2, Ｇ12, Ｇ22, … ,Ｇ3, Ｇ13, Ｇ23, … 」の如く、
複数ライン毎に飛ばしながら出力し、１サブフィールド
内で全ラインの走査線１１２を選択するようにしてもよ
い。

【００５８】以上説明したように、各サブフィールド毎
に、複数のメモリブロックのうち該サブフィールドに対
応する一のメモリブロックを読出し状態に設定し、他の
メモリブロックを読出し禁止状態に設定し、該一のメモ
リブロックからオンまたはオフ情報を読み出すから、メ
モリアクセスのための電力を有効に活用することがで
き、消費電力を低減することができる。

【図面の簡単な説明】

【図１】 本発明の一実施形態の電気光学装置の電気的
構成を示すブロック図である。

【図２】 上記実施形態における画素の構成例を示す図
である。

【図３】 上記実施形態におけるデータ変換回路３００
のブロック図である。

【図４】 上記実施形態におけるデータ線駆動回路１４
０のブロック図である。

【図５】 上記実施形態における階調データと画素電極
１１８への印加波形との関係を示すタイミングチャート
である。

【図６】 上記実施形態における階調データと画素電極
１１８への印加波形との関係を示す真理値表である。

【図７】 上記実施形態における電気光学装置の構造図
である。

【図８】 上記実施形態の電気光学装置のタイミングチ
ャートである。

【図９】 同電気光学装置を適用した電子機器の一例た
るプロジェクタ１１００の構成を示す図である。

【図１０】 同電気光学装置を適用した電子機器の一例
たるモバイル型コンピュータ１２００の正面図である。

【図１１】 同電気光学装置を適用した電子機器の一例
たる携帯電話器１３００の斜視図である。

【図１２】 データ変換回路３００の読み出し制御のタ
イミングチャートである。

【図１３】 データ変換回路３００の読み出し制御のタ
イミングチャートである。

【図１４】 データ変換回路３００の読み出し制御のタ
イミングチャートである。

【図１５】 データ変換回路３００の読み出し制御のタ
イミングチャートである。

【図１６】 データ変換回路３００の書き込み制御のタ
イミングチャートである。

【符号の説明】

１０１……素子基板 １０１ａ……表示領域 １０５……液晶 １０８……対向電極 １１２……走査線 １１４……データ線 １１６……トランジスタ １１８……画素電極 １１９……蓄積容量 １３０……走査線駆動回路 １４０……データ線駆動回路 ２００……タイミング信号生成回路 ３００……データ変換回路 ３１０……書込みアドレス制御部（書込み制御部） ３２０，３２１，３２２……メモリブロック ３３０……表示アドレス制御部（読出し制御部） ３３２……オア回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/30 Ｇ０９Ｇ 3/36 3/36 3/28 Ｋ (72)発明者 伊藤 昭彦 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 (72)発明者 石井 良 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 Ｆターム(参考） 2H093 NA16 NA31 NA55 NA80 NC13 NC15 NC22 NC23 NC34 ND39 NE03 NG02 5C006 AA14 AF03 AF04 AF06 AF51 AF68 BB16 BC03 BC12 BF02 BF03 BF04 BF24 EC11 FA47 FA56 5C080 AA10 BB05 DD26 EE29 FF11 GG12 JJ02 JJ03 JJ04 JJ06

Claims (12)

【特許請求の範囲】
1. 【請求項１】 １フレームを複数のサブフィールドに分
   割し、マトリクス状に配設された複数の画素を該サブフ
   ィールド毎にオンまたはオフすることによって階調表示
   を行う電気光学装置の駆動方法であって、 階調データに基づいて、前記各サブフィールドに対応す
   る複数のメモリブロックにオンまたはオフ情報を書き込
   む書込み過程と、 前記各サブフィールド毎に、前記複数のメモリブロック
   のうち該サブフィールドに対応する一のメモリブロック
   を読出し状態に設定し、他のメモリブロックを読出し禁
   止状態に設定し、該一のメモリブロックから前記オンま
   たはオフ情報を読み出す読出し過程と、 該読出されたオンまたはオフ情報に基づいて前記各画素
   のオンまたはオフを制御する過程とを有することを特徴
   とする電気光学装置の駆動方法。
2. 【請求項２】 複数の走査線と複数のデータ線との各交
   差に対応して配設された画素電極と、前記画素電極毎に
   設けられ、当該走査線を介して供給される走査信号によ
   って、当該データ線と当該画素電極との間を導通させる
   スイッチング素子とからなる画素を駆動する電気光学装
   置の駆動回路であって、 １フレームを分割したサブフィールド毎に前記走査信号
   を前記走査線の各々に順次供給する走査線駆動回路と、 前記各サブフィールドに対応して設けられた複数のメモ
   リブロックと、 前記各画素の階調に応じて、前記各画素のオンまたはオ
   フ情報を前記メモリブロックに同時に書き込む書込み制
   御部と、 前記各サブフィールド毎に、前記複数のメモリブロック
   のうち該サブフィールドに対応する一のメモリブロック
   を読出し状態に設定し、他のメモリブロックを読出し禁
   止状態に設定し、該一のメモリブロックから前記オンま
   たはオフ情報を読み出す読出し制御部と、 前記オンまたはオフ情報に基づくデータ信号を、それぞ
   れ当該画素に対応する走査線に前記走査信号が供給され
   る期間に、当該画素に対応するデータ線に供給するデー
   タ線駆動回路と、 を具備することを特徴とする電気光学装置の駆動回路。
3. 【請求項３】 複数の走査線と、複数のデータ線と、こ
   れら走査線およびデータ線の各交差に対応して配設され
   画素を構成する画素電極と、前記画素電極毎に設けら
   れ、当該走査線を介して供給される走査信号によって、
   当該データ線と当該画素電極との導通を制御するスイッ
   チング素子とを備えた素子基板と、 前記画素電極に対して対向配置された対向電極を備える
   対向基板と、 前記素子基板と前記対向基板との問に挟持された電気光
   学材料と、 １フレームを分割したサブフィールド毎に前記走査信号
   を前記走査線の各々に順次供給する走査線駆動回路と、 前記各サブフィールドに対応して設けられた複数のメモ
   リブロックと、 前記各画素の階調に応じて、前記各画素のオンまたはオ
   フ情報を前記メモリブロックに同時に書き込む書込み制
   御部と、 前記各サブフィールド毎に、前記複数のメモリブロック
   のうち該サブフィールドに対応する一のメモリブロック
   を読出し状態に設定し、他のメモリブロックを読出し禁
   止状態に設定し、該一のメモリブロックから前記オンま
   たはオフ情報を読み出す読出し制御部と、 前記オンまたはオフ情報に基づくデータ信号を、それぞ
   れ当該画素に対応する走査線に前記走査信号が供給され
   る期間に、当該画素に対応するデータ線に供給するデー
   タ線駆動回路とを具備することを特徴とする電気光学装
   置。
4. 【請求項４】 サブフィールド期間を制御する信号に基
   づいて、前記メモリブロックの読み出し状態及び読み出
   し禁止状態を設定する信号を生成することを特徴とする
   請求項１記載の電気光学装置の駆動方法。
5. 【請求項５】 前記読出し制御部は、サブフィールド期
   間を制御する信号に基づいて、前記メモリブロックの読
   み出し状態及び読み出し禁止状態を設定する信号を生成
   することを特徴とする請求項２記載の電気光学装置の駆
   動回路。
6. 【請求項６】 前記読出し制御部は、サブフィールド期
   間を制御する信号に基づいて、前記メモリブロックの読
   み出し状態及び読み出し禁止状態を設定する信号を生成
   することを特徴とする請求項３記載の電気光学装置。
7. 【請求項７】 前記１フレームは、前記複数のサブフィ
   ールドと、階調データにかかわらず前記複数の画素をオ
   ン状態に設定するオン区間とから構成されるものであ
   り、 前記オン区間において前記複数のメモリブロックを読み
   出し禁止状態に設定する過程をさらに有することを特徴
   とする請求項１記載の電気光学装置の駆動方法。
8. 【請求項８】 前記１フレームは、前記複数のサブフィ
   ールドと、階調データにかかわらず前記複数の画素をオ
   ン状態に設定するオン区間とから構成されるものであ
   り、 前記読出し制御部は、前記オン区間において前記複数の
   メモリブロックを読み出し禁止状態に設定することを特
   徴とする請求項２記載の電気光学装置の駆動回路。
9. 【請求項９】 前記１フレームは、前記複数のサブフィ
   ールドと、階調データにかかわらず前記複数の画素をオ
   ン状態に設定するオン区間とから構成されるものであ
   り、 前記読出し制御部は、前記オン区間において前記複数の
   メモリブロックを読み出し禁止状態に設定することを特
   徴とする請求項３記載の電気光学装置。
10. 【請求項１０】 １フレームを複数のサブフィールドに
    分割し、マトリクス状に配設された複数の画素を該サブ
    フィールド毎にオンまたはオフすることによって階調表
    示を行う電気光学装置の駆動方法であって、 階調データに基づいて、メモリにオンまたはオフ情報を
    書き込む書込み過程と、 前記各サブフィールド毎に、対応するサブフィールドに
    関するオンまたはオフ情報のみを前記メモリから読み出
    す過程と、 該読出されたオンまたはオフ情報に基づいて前記各画素
    のオンまたはオフを制御する過程とを有することを特徴
    とする電気光学装置の駆動方法。
11. 【請求項１１】 複数の走査線と複数のデータ線との各
    交差に対応して配設された画素電極と、前記画素電極毎
    に設けられ、当該走査線を介して供給される走査信号に
    よって、当該データ線と当該画素電極との間を導通させ
    るスイッチング素子とからなる画素を駆動する電気光学
    装置の駆動回路であって、 １フレームを分割したサブフィールド毎に前記走査信号
    を前記走査線の各々に順次供給する走査線駆動回路と、 前記各画素のオンまたはオフ情報を記憶するメモリと、 前記各画素の階調に応じて、前記各画素のオンまたはオ
    フ情報を前記メモリに書き込む書込み制御部と、 前記各サブフィールド毎に、対応するサブフィールドに
    関するオンまたはオフ情報のみを前記メモリから読み出
    す読出し制御部と、 前記オンまたはオフ情報に基づくデータ信号を、それぞ
    れ当該画素に対応する走査線に前記走査信号が供給され
    る期間に、当該画素に対応するデータ線に供給するデー
    タ線駆動回路と、 を具備することを特徴とする電気光学装置の駆動回路。
12. 【請求項１２】 複数の走査線と、複数のデータ線と、
    これら走査線およびデータ線の各交差に対応して配設さ
    れ画素を構成する画素電極と、前記画素電極毎に設けら
    れ、当該走査線を介して供給される走査信号によって、
    当該データ線と当該画素電極との導通を制御するスイッ
    チング素子とを備えた素子基板と、 前記画素電極に対して対向配置された対向電極を備える
    対向基板と、 前記素子基板と前記対向基板との問に挟持された電気光
    学材料と、 １フレームを分割したサブフィールド毎に前記走査信号
    を前記走査線の各々に順次供給する走査線駆動回路と、 前記各画素のオンまたはオフ情報を記憶するメモリと、 前記各画素の階調に応じて、前記各画素のオンまたはオ
    フ情報を前記メモリに書き込む書込み制御部と、 前記各サブフィールド毎に、対応するサブフィールドに
    関するオンまたはオフ情報のみを前記メモリから読み出
    す読出し制御部と、 前記オンまたはオフ情報に基づくデータ信号を、それぞ
    れ当該画素に対応する走査線に前記走査信号が供給され
    る期間に、当該画素に対応するデータ線に供給するデー
    タ線駆動回路と、 を具備することを特徴とする電気光学装置。