JP4545776B2 - バーンインソータおよびこれを用いたバーンインソート方法 - Google Patents

Description

本発明は、バーンインソータおよびバーンインソート方法に関し、より詳細には、回路素子をローディングするときにはＤＣ誤り／ロードヘッドに接近するように移動させ、バーンインボードにＤＣテストを通過した回路素子を移送するときにはテスト部を挿入ヘッドに接近するように移動することで、ヘッド部の移送距離を短縮させて作業時間を節約させるだけでなく、回路素子の処理量を増加させることができ、装備の小型化を提供することができるバーンインソータおよびバーンインソート方法に関する。

半導体素子の信頼性をテストする装備は多種多様である。その一例として、テストのために素子をバーンインボード（burn-in board）に安着させ、連続してテストを行うことができるバーンインソータ（burn-in sorter）が挙げられる。これは、バーンインソータ上で一定経路を経ながら素子にテストを行うものである。また、テストとは素子に一定電圧、一定温度、特定信号を送る方式で行われ、信頼性が低下したり移送過程で損傷した素子があるかを確認するものである。一般的には、一次でＤＣ（Direct Current）特性を検査し、二次でバーンインテストを介することで、損傷したり信頼性が低下した素子を等級別に分類して収納する。

前記素子をバーンインソータ内で移動させるためにヘッド（head）が用いられている。前記ヘッドは、素子を下部に脱着させるピッカ（picker）を備えており、ピッカの動きによって連続した素子の検査および分類が可能になる。

さらに詳しく説明するために図１を提示する。図１は特許文献１に記載されたバーンインソータの構成図である。

これに示すように、本体１の一側には、素子を収納したトレイが積載されたローダ部３が設置される。また、前記ローダ部３の反対側には、バーンインテストにより良品と判定された素子が収納されるトレイが積載されるアンローダ部４が設置される。

さらに、ローダ部３とアンローダ部４との間には、バーンインテストにより不良品または等級別に分類された素子が収納されるトレイが積載されたソート部５が設置される。本体１の外側には、バーンインテストされた素子が装着したバーンインボードＢが供給されるラック２が設置される。本体１の下部には、前記ラック２からバーンインボードＢを引き出して本体１の内側に引き入れるとともに、バーンインボードＢをラック２の元の位置に引き戻すテーブル２０が設置される。そして、ローダ部３の一側にはＤＣテスト部８が配置され、アンローダ部４の一側にはアンロードバッファ１０が配置される。

本体１の上側には、前記ＤＣテスト部８とバーンインボードＢおよびアンロードバッファ１０の上側を横断するＸ軸１０３主軸６が設置される。Ｘ軸１０３主軸６には、ローダ部３の素子をＤＣテスト部８に移送するロードヘッド１１が設置される。また、Ｘ軸１０３主軸６には、ＤＣテスト部８の素子をバーンインボードＢに移送し、バーンインボードＢの素子をアンロードバッファ１０に移送する挿入ヘッド１２および除去ヘッド１３が設置される。さらに、Ｘ軸１０３主軸６には、アンロードバッファ１０の素子をアンローダ部４に移送するアンロードヘッド１４が設置される。

ソート部５上側には、ＤＣテスト部８およびアンロードバッファ１０の不良素子をソート部５に移送するソートヘッド１５がＸ−Ｙ軸７に沿って移動するように設置されている。ローダ部３とアンローダ部４の後方には、ローダ部３で素子がすべてローディングされた後、空トレイをアンローダ部４に移送するトレイトランスファ１８がトレイ移送用Ｘ軸１９に沿って移動するように設置される。

このように構成されたバーンインソータの作動原理を詳察すると次のようになる。

バーンインソータが作動すると、テーブル２０に設置されたフック（図示せず）がラック２に引き出され、ラック２からバーンインボードＢの１つを引き出して本体１中央の作業位置に移送する。続いて、ローダ部３のトレイＴが後方に移動してＸ軸１０３主軸６下部に位置する。ロードヘッド１１がローダ部３の素子をホールディングしてＤＣテスト部８に移送する。ＤＣテスト部８では、素子のＤＣテストを行う。ＤＣテストが完了すれば、挿入ヘッド１２および除去ヘッド１３が同時にＤＣテスト部８およびバーンインボードＢ上に移動する。そして、挿入ヘッド１２はＤＣテスト部８の素子をホールディングし、除去ヘッド１３はバーンインボードＢ上のバーンインテストされた素子をホールディングする。

その後、挿入ヘッド１２と除去ヘッド１３は、再び左側に移動してバーンインボードＢとアンロードバッファ１０に素子をそれぞれ装着させ、再びＤＣテスト部８とバーンインボードＢ上に移動する。アンロードバッファ１０上でバーンインテスト済みの良品素子をアンローダ部４のトレイＴに装着させる。ここで、アンロードバッファ１０上に不良品と分類された素子がある場合、ソートヘッド１５がＸ−Ｙ軸７に沿ってアンロードバッファ１０の位置に移動し、前記不良素子をソート部５のトレイＴに装着させる。

バーンインボードＢ上のバーンインテスト済みの素子がすべて脱去された後、その位置に新しい素子がすべて満たされれば、テーブル２０上のバーンインボードＢは元の位置に移送するようになる。

しかし、従来の発明では、ＤＣテスト部が本体に固定されている。したがって、挿入ヘッドがＤＣテスト部に収納された回路素子をピックアップするためには、ロードヘッドがＤＣテスト部から回路素子をピックアップした後、ＤＣテスト部を完全に離れるまで待機しなければならない。これにより、ＤＣテストを準備する時間が増加し、作業能力を低下させてしまう。

大韓民国公開特許第２０００−６５７４９号明細書

上述した問題点を解決するために、本発明は、ＤＣテスト部をＤＣ誤り／ロードヘッドに移動することで、ＤＣ誤り／ロードヘッドの移送距離を短縮することができるバーンインソータおよびバーンインソート方法を提供することを目的とする。

また、本発明は、ＤＣテスト部が挿入ヘッドに接近することで挿入ヘッドの移送距離を短縮することができ、挿入ヘッドとロードヘッドの移動経路が重合しないバーンインソータおよびバーンインソート方法を提供することを他の目的とする。

また、本発明は、ＤＣテストを準備する時間を短縮してテストされる回路素子の数量を増加させることができるバーンインソータおよびバーンインソート方法を提供することをさらに他の目的とする。

上述した本発明の目的を達成するために、本発明の好ましい実施形態によれば、本発明のバーンインソータは、ＤＣテストを行うＤＣテスト部と、前記ＤＣテスト部を移動させる移送ユニットと、を含む。

また、前記バーンインソータは、第１方向に移動して前記ＤＣテスト部に回路素子をローディングするＤＣ誤り／ロードヘッドと、前記第１方向と交差する第２方向に移動して、ＤＣテストに通過した回路素子を前記ＤＣテスト部からバーンインボードに移送する挿入ヘッドと、を含む。

一方、前記ＤＣテスト部は、前記第２方向に動きながら、前記ＤＣテスト部に前記回路素子をローディングするときには前記ＤＣ誤り／ロードヘッドと接近するように移動し、前記バーンインボードに前記回路素子を移送するときには前記挿入ヘッドと接近するように移動することができる。ここで、前記テスト部に前記回路素子をローディングするということは、ＤＣテストを行う回路素子を前記テスト部に移送して安着させることを意味する。

また、前記バーンインソータは、前記ＤＣテスト部に回路素子を供給するトレイローダと、前記トレイローダに対向して位置し、前記良品を回収するトレイアンローダと、前記良品を除いた残りを収納するソート部と、をさらに含む。

ここで、前記ＤＣ誤り／ロードヘッドは、前記トレイローダと前記ＤＣテスト部または前記ソート部との間を移動する。

また、前記バーンインソータは、前記ＤＣテスト部と対向して形成され、前記バーンインボード上の回路素子を収納するアンロードバッファをさらに含む。また、前記バーンインソータは、前記第２方向に移動し、前記バーンインテストされた回路素子を前記アンロードバッファに移送する除去ヘッドと、前記第１方向に移動し、前記アンロードバッファに移送された回路素子を等級別に分類して前記トレイアンローダまたはソート部に移送するアンロード／ソートヘッドをさらに含むことがある。

前記アンロードバッファは、アンローディングするときには前記除去ヘッドに接近するように移動し、前記等級別に分類するときにはアンロード／ソートヘッドに接近するように移動することができる。ここで、前記アンロードバッファに回路素子をアンローディングするということは、前記バーンインボード上の回路素子を前記アンロードバッファに移送して安着させることを意味する。

このような、前記ＤＣ誤り／ロードヘッドおよびアンロード／ソートヘッドには、移動方向に複数のピッカが配列される。

また、前記挿入ヘッドおよび除去ヘッドには、移動方向と垂直方向に複数のピッカが配列される。特に、前記挿入ヘッドおよび除去ヘッドは一体形成され、同じ速力と方向を有する。

さらに、前記挿入ヘッドおよび除去ヘッドは互いに対向して形成され、前記第２方向に配列される一対のフレームの間で前記第２方向に移動することができる。

前記バーンインソータは、前記ＤＣ誤り／ロードヘッドと別途のＤＣテストで誤りが発生した回路素子を前記第１方向に移送するリジェクトヘッドをさらに含むことがある。

また、ＤＣテスト部に位置したＤＣテスト誤り回路素子は、別途で分類されずに前記バーンインボードまで移送されることがある。前記ＤＣテスト誤り回路素子を前記バーンインボードまで移送した後は、前記除去ヘッドによって前記アンロードバッファを経由して良品が収納される良品トレイまで移送される。その後、ＤＣテスト部で誤りが発生した回路素子は、前記除去ヘッドまたは前記アンロード／ソーティングヘッドによって一括して除去されることが好ましい。

また、本発明のバーンインソート方法は、まず、バーンインテストされた回路素子が挿入されたバーンインボードをボードテーブルに提供する。次に、トレイローダおよびトレイアンローダにトレイを提供する。次に、ＤＣ誤り／ロードヘッドは、ＤＣテストされる回路素子をトレイローダからＤＣテスト部に移送する。次に、ＤＣテスト部は、前記ＤＣテストされる回路素子をＤＣテストする。次に、ＤＣテストで誤りが発生した回路素子は、前記ＤＣ誤り／ロードヘッドによって別途のトレイに移送される。次に、ＤＣテストされる回路素子をピックアップするために前記ＤＣテスト部は挿入ヘッドに接近し、バーンインテストされた回路素子をピックアップするためにアンロードバッファは除去ヘッドに近接する。次に、前記挿入ヘッドおよび除去ヘッドは、ＤＣテストで正常な回路素子とバーンインテストされた回路素子とをそれぞれピックアップする。次に、前記除去ヘッドは、バーンインテストされた回路素子を前記アンロードバッファに移送する。これと同時に、前記挿入ヘッドは、ＤＣテストされた回路素子を前記バーンインボードに移送して挿入する。次に、前記アンロードバッファに移送された回路素子のうち、アンロード／ソートヘッドによって良品と判定された回路素子は、前記トレイアンローダに移送される。また、良品でない回路素子は前記ソート部に移送する。次に、バーンインボードすべてにバーンインテストされる回路素子が満たされれば、既存のバーンインボードはボードアンローダに回収される。そして、新しい回路素子が収納されたバーンインボードがボードローダから供給される。

以上ように、本発明によれば、ＤＣテストを行う回路素子またはＤＣテストの結果が誤りである回路素子を移送するＤＣ誤り／ロードヘッドの移動時間に合わせてＤＣテスト部がＤＣ誤り／ロードヘッドに接近するように移動することで、ＤＣテスト部を準備するのに必要となる時間および回路素子を分類するのに必要となる時間を節約する効果がある。

また、ＤＣテストを通過した回路素子をピックアップするために移動する挿入ヘッドの移動時間に合わせてＤＣテスト部が挿入ヘッドに接近するように移動することで、挿入ヘッドの移送距離が短縮するとともに、ＤＣテスト部を通過した回路素子をピックアップするのに投入される時間を節約することができる。さらに、挿入ヘッドの移送距離が短縮するに伴い、挿入ヘッドを移動させる第２フレームのサイズを減らす設定が可能であるため、全体の整備をコンパクトに構成することができ、装備を設置するのに必要となる空間を減らす効果がある。

また、ＤＣテストを行う回路素子とＤＣテストの結果が誤りである回路素子を移送するＤＣ誤り／ロードヘッドと、ＤＣテストを通過した回路素子を移送する挿入ヘッドが互いに交差して進行しないようにすることで、衝突による装備の損傷を予防することができ、安全な作業環境を構築することができる効果がある。

また、バーンインテストされた回路素子を移送する除去ヘッドの移動時間に合わせてアンロードバッファが除去ヘッドに接近するように移動することで、バーンインテストされた回路素子を良品およびその他の等級別に分類する時間を節約することができ、除去ヘッドを移動させる第２フレームのサイズを減らすことにより、装備の小型化に寄与することができる。さらに、アンロードバッファがソート／アンロードヘッドの移送時間に合わせてソート／アンロードヘッドの移送経路上に位置するようにすることで、アンロードバッファから回路素子をピックアップする時間を短縮することができる。これに伴い、除去ヘッドとソート／アンロードヘッドが進行するものの、互いに交差しないように構成することで、衝突の危険を防ぐ効果がある。

また、回路素子のテストおよび等級別に分類する一連の過程において必要とされる時間が短縮されることで、作業の効率が極大化される効果がある。

以下、添付の図面を参照して、本発明の好ましい実施形態を詳細に説明するが、本発明が実施形態によって制限または限定されることはない。

図２は本発明のバーンインソータを示した平面図である。

これに示すように、バーンインソータ１００は、外観を形成する本体１０２と、バーンインボード１０４を供給するボードローダ１４０と、バーンインボード１０４を回収するボードアンローダ１４２と、を含む。

また、前記バーンインソータ１００は、ＤＣテストおよびバーンインテストを実施すべき回路素子を供給するトレイローダ１２０と、バーンインテスト結果が良品の回路素子を回収するトレイアンローダ１２２と、を含む。

また、前記バーンインソータ１００は、回路素子をＤＣテストするために回路素子を収納するＤＣテスト部１１０と、バーンインテスト済みの回路素子を収納するアンロードバッファ１１２と、バーンインテストされた回路素子から良品を除いた回路素子を等級別に収納するソート部１３０と、を含む。

また、前記バーンインソータ１００は、前記ＤＣテスト部１１０に回路素子を移送し、前記ＤＣテスト部１１０からソート部１３０に回路素子を移送するＤＣ誤り／ロードヘッド１５２が形成される。

さらに、前記バーンインソータ１００は、前記ＤＣテスト部１１０と前記バーンインボード１０４との間に回路素子を移送する挿入ヘッド１５４と、前記バーンインボード１０４と前記アンロードバッファ１１２に回路素子を移送する除去ヘッド１５６と、が形成される。

バーンインテスト済みの前記アンロードバッファ１１２に保存された回路素子は、アンロード／ソートヘッド１５８によって移送される。良品と判定された回路素子は、前記アンロード／ソートヘッド１５８によって前記トレイアンローダ１２２に移送され、その他は前記ソート部１３０に移送される。

前記挿入ヘッド１５４および除去ヘッド１５６は同じ方向に往復移動し、前記ＤＣ誤り／ロードヘッド１５２の往復移動方向と垂直関係を成す。また、前記アンロード／ソートヘッド１５８は、前記ＤＣ誤り／ロードヘッド１５２の往復移動方向と平行方向に移動することもある。

本体１０２は、外観を形成する第１フレーム１０３を含む。また、前記第１フレーム１０３の下部には、前記第１フレーム１０３と垂直に形成された第２フレーム（図示せず）が形成される。前記第２フレームは一対で構成されても良く、バーンインボード領域を間に置いて互いに対向してＹ方向に配列される。前記第２フレームには、ベルト、スクリュ、ＬＭガイドまたはラックのような直線移送器具が設置される。前記直線移送器具によって前記挿入ヘッドおよび除去ヘッドがＹ軸方向に移動することができる。

前記本体１０２の内部には、バーンインボード１０４を収納するボードテーブル１４４が形成される。前記ボードテーブル１４４に収納された前記バーンインボード１０４は、その上面に複数のソケット１０８が形成されて回路素子を挿入する。

前記ボードテーブル１４４は本体１０２内部に形成され、前記バーンインボード１０４を収納する。また、前記ボードテーブル１４４は、収納された前記バーンインボード１０４をＸおよびＹ軸方向に移動することができる。このため、前記ボードテーブル１４４の下部には、ベルト、スクリュ、ＬＭガイドまたはラックのような直線移送器具１４６が装着される。また、前記バーンインボード１０４を回転するために、回転モータ（図示せず）が備わった回転器具１４８が装着されることもある。

前記本体１０２の一側には、前記ボードテーブル１４４に前記バーンインボード１０４を供給するためにボードローダ１４０が形成される。また、前記ボードテーブル１４４から前記バーンインボード１０４を回収するためにボードアンローダ１４２が形成される。

前記ボードローダ１４０から供給される前記バーンインボード１０４の上面には複数のソケット１０８が形成され、多くの回路素子が収納されている。前記ソケット１０８に挿入された回路素子には、ＤＣテストおよびバーンインテストが行われる。

また、前記ボードアンローダ１４２は、ＤＣテスト結果が正常な回路素子が挿入された前記バーンインボード１０４を前記ボードテーブル１４４から回収する。

前記ボードローダ１４０や前記ボードアンローダ１４２を連続して移動するために、ベルト、スクリュ、ＬＭガイドまたはラックのような直線移送器具をそれぞれに適用することもある。

前記ボードテーブル１４４を中心とした両側面それぞれには、ＤＣテスト部１１０とアンロードバッファ１１２が形成される。前記ＤＣテスト部１１０およびアンロードバッファ１１２は、回路素子をＸ軸方向に長く配列して収納することができる。

前記ＤＣテスト部１１０は、回路素子を収納してＤＣテストを行うことができる。前記ＤＣテスト部１１０の下部には移動ユニット（図示せず）が装着され、前記挿入ヘッド１５４方向に移動することができる。すなわち、Ｙ軸方向に動くことができる。前記ＤＣテスト部１１０の移動可能な範囲は、前記第２フレーム（図示せず）に沿って前記挿入ヘッド１５４が最大移動する地点の下部である。

前記アンロードバッファ１１２は、前記バーンインボード１０４からバーンインテストされた回路素子を収納することができる。前記アンロードバッファ１１２の下部にも移動ユニット（図示せず）が装着され、前記除去ヘッド１５６方向に移動することができる。前記アンロードバッファ１１２の移動可能な最大地点は、前記第２フレーム（図示せず）に沿って前記除去ヘッド１５６が最大移動する地点の下部である。

前記ボードテーブル１４４を中心に、前記ＤＣテスト部１１０およびアンロードバッファ１１２の配列と垂直してトレイローダ１２０およびトレイアンローダ１２２が同一線上に配列される。前記トレイローダ１２０は前記ボードテーブル１４４の一側に形成され、ＤＣテストされる回路素子が収納されたトレイ１０６を供給する。また、前記トレイアンローダ１２２は、前記ボードテーブル１４４を中心として前記トレイローダ１２０と対向する他側に形成され、バーンインテスト結果で良品と判定された回路素子を収納するための空トレイ１０６を供給する。

ここで、前記トレイローダ１２０から前記トレイアンローダ１２２に連続して空トレイ１０６を供給するために、前記トレイローダ１２０と前記トレイアンローダ１２２との間にはトレイトランスファ１２４が形成されることがある。前記トレイトランスファ１２４は、空トレイ１０６を前記トレイローダ１２０から前記トレイアンローダ１２２に供給し、良品と判定された回路素子が収納されるようにする。

ＤＣテストされる回路素子を供給するためのトレイ１０６と、バーンインテスト結果で良品と判定された回路素子を収納するための空トレイ１０６とを持続して供給するために、前記トレイローダ１２０、トレイアンローダ１２２およびトレイトランスファ１２４は、ベルト、スクリュ、ＬＭガイドまたはラックのような直線移送器具をそれぞれ適用することもある。

前記トレイアンローダ１２２の側面にはソート部１３０が形成される。前記ソート部１３０は前記本体１０２に装着され、空トレイを持続して供給するソートローダ１３４を備える。また、少なくとも１つ以上のソートトレイ１３２を備えることもある。前記ソートローダ１３４およびソートトレイ１３２は、バーンインテストされた回路素子から良品を除いた残りの回路素子を等級別に分けて収納することができる。ここで、前記ソートローダ１３４は、良品を除いた残りの回路素子から数量が最も多い等級の回路素子を収納する。前記ソートローダ１３４に供給される空トレイ１０６は、前記トレイローダ１２０から前記トレイトランスファ１２４を介して持続して供給される。また、ソート部１３０は、ＤＣテスト結果で誤りが発生した回路素子を収納する少なくとも１つ以上のＤＣ誤りトレイ１３６を備える。

前記ソート部１３０は、ベルト、スクリュ、ＬＭガイドまたはラックのような直線移送器具が適用され、前記ソートローダ１３４と複数の前記ソートトレイ１３２およびＤＣ誤りトレイ１３６をＹ軸方向に移動することができる。

前記本体１０２には、前記ボードテーブル１４４の上部を移動する挿入ヘッド１５４および除去ヘッド１５６が形成される。前記挿入ヘッド１５４および除去ヘッド１５６は、前記本体１０２の第２フレーム（図示せず）に装着され、Ｙ軸方向に往復移動することができる。また、前記挿入ヘッド１５４および除去ヘッド１５６には、回路素子をピックアップすることができる複数のピッカが形成される。前記ピッカは、前記ヘッド１５４、１５６の往復移動方向に垂直に配列される。すなわち、前記挿入ヘッド１５４および除去ヘッド１５６には、Ｘ軸方向にピッカが長く配列されている。

また、前記挿入ヘッド１５４および除去ヘッド１５６は一つに結ばれて同期移動することができる。すなわち、前記ＤＣテスト部１１０と前記アンロードバッファ１１２との間をともに移動することができる。

前記挿入ヘッド１５４の移送範囲は、前記ＤＣテスト部１１０から前記バーンインボード１０４までである。また、前記除去ヘッド１５６は、前記バーンインボード１０４と前記アンロードバッファ１１２との間を移動することができる。前記除去ヘッド１５６は、前記バーンインボード１０４上のバーンインテストされた回路素子をピックアップして前記アンロードバッファ１１２に移送する。また、前記挿入ヘッド１５４も、ＤＣテスト結果が正常な回路素子を前記ＤＣテスト部１１０からピックアップして前記バーンインボード１０４に移送する。

前記トレイローダ１２０と前記ＤＣテスト部１１０との間、または前記ＤＣテスト部１１０と前記ソート部１３０との間には、該間を移動するＤＣ誤り／ロードヘッド１５２が形成される。前記ＤＣ誤り／ロードヘッド１５２は前記第１フレーム１０３に装着され、移動方向に複数のピッカが配列される。すなわち、Ｘ軸方向に複数のピッカが長く配列されている。前記ＤＣ誤り／ロードヘッド１５２は、前記トレイトランスファ１２４に供給される回路素子をピックアップして前記ＤＣテスト部１１０に移送する。また、前記ＤＣ誤り／ロードヘッド１５２は、ＤＣテスト結果が誤りである回路素子を、前記ＤＣテスト部から前記ソート部１３０に移送する。前記ソート部１３０に移送されたＤＣテスト結果で誤りが発生した回路素子は、前記ＤＣ誤りトレイ１３６に収納される。

前記アンロードバッファ１１２と前記トレイアンローダ１２２との間には、該間を移動するアンロード／ソートヘッド１５８が形成される。前記アンロード／ソートヘッド１５８は前記第１フレーム１０３に形成され、往復移動方向にピッカが配列される。すなわち、前記アンロード／ソートヘッド１５８には、Ｘ軸方向にピッカが長く配列される。前記アンロード／ソートヘッド１５８は、バーンインテスト結果で良品と判定された回路素子を前記アンロードバッファ１１２から前記トレイアンローダ１２２に移送する。

良品を除いた残りの回路素子は、前記アンロード／ソートヘッド１５８によって前記ソート部１３０に移送される。そして、良品を除いた残りの回路素子は等級別に区分され、前記ソートローダ１３４または前記ソートトレイ１３２にそれぞれ収納される。

図３はＤＣテストを準備する過程を説明するための構成図である。

これに示すように、ボードローダ１４０は、矢印III_１方向に移動してボードテーブル１４４にバーンインボード１０４を供給する。また、ボードアンローダ１４２は、ＤＣテスト結果が正常な回路素子が収納された前記バーンインボード１０４を矢印III_１の逆方向に移送して回収する。前記バーンインボード１０４上にＤＣテストを行う回路素子を供給するために、トレイローダ１２０のトレイ１０６は矢印III_２方向に移動する。また、トレイアンローダ１２２は、良品の回路素子を収納するためにトレイ１０６を矢印III_３方向に移動させる。トレイトランスファ１２４は、前記トレイアンローダ１２２に持続して空トレイを供給するために、矢印III_４方向に往復移動する。ＤＣ誤り／ロードヘッド１５２は、前記トレイローダ１２０から供給される回路素子を前記ＤＣテスト部１１０に移送するために、矢印III_５方向に移動する。前記ＤＣ誤り／ロードヘッド１５２は、前記ＤＣテスト部１１０に回路素子を収納した後、矢印III_５の逆方向に移動して元の位置に戻る。前記ＤＣテスト部１１０に収納された回路素子にはＤＣテストが行われる。

図４はＤＣテストおよびＤＣテスト部が移動する過程を説明するための構成図である。

これに示すように、ＤＣテスト結果に誤りが発生した回路素子をＤＣテスト部１１０から取り出すために、ＤＣ誤り／ロードヘッド１５２は矢印IV_１方向に移動する。その後、前記ＤＣ誤り／ロードヘッド１５２は、ＤＣテスト結果に誤りが発生した回路素子を前記ＤＣテスト部１１０からピックアップする。ピックアップした後、前記ＤＣ誤り／ロードヘッド１５２は、矢印IV_２方向に移動してＤＣ誤りトレイ１３６に回路素子を収納する。前記ＤＣテスト部１１０に収納されたＤＣテスト結果が誤りである回路素子をすべて移送した後、前記ＤＣテスト部１１０は矢印IV_３方向に移動する。これと同時に、前記アンロードバッファ１１２も矢印IV_４方向に移動する。

一方、本実施形態では、前記ＤＣ誤り／ロードヘッド１５２がＤＣテストを行う回路素子を前記ＤＣテスト部１１０に移送した後に再び元の位置に戻るように構成したが、他の実施形態では、前記ＤＣ誤り／ロードヘッド１５２が前記ＤＣテスト部１１０に回路素子を移送した後に前記ＤＣテスト部１００で回路素子がＤＣテストが終了するまで待機した後、ＤＣテストの結果が誤りである回路素子のみをピックアップして移送するように構成することができる。

図５はバーンインボード上の回路素子を交換する過程を説明するための構成図である。

前記挿入ヘッド１５４とともに、前記除去ヘッド１５４は矢印Ｖ_１方向に移動する。前記挿入ヘッド１５４は、前記ＤＣテスト部１１０に収納された回路素子をピックアップする。これと同時に、除去ヘッド１５６は、バーンインボード１０４からバーンインテストされた回路素子をピックアップする。

ピックアップした後、前記挿入ヘッド１５４および除去ヘッド１５６は、矢印Ｖ_１の逆方向に移動する。前記挿入ヘッド１５４は、前記除去ヘッド１５６によって回路素子がピックアップされることで生じた前記バーンインボード１０４の空ソケットに前記ＤＣテスト部１１０から移送された回路素子を挿入する。

その後、前記除去ヘッド１５６は、前記挿入ヘッド１５４とともに矢印Ｖ_２方向に移動する。そして、前記除去ヘッド１５６は、前記挿入ヘッド１５４とともに前記バーンインボード１０４からピックアップした回路素子を前記アンロードバッファ１１２に収納する。

前記アンロードバッファ１１２に回路素子がすべて移送されれば、前記ＤＣテスト部１１０と前記アンロードバッファ１１２は元の位置に戻るため、矢印Ｖ_３と矢印Ｖ_４方向にそれぞれ移動する。

前記挿入ヘッド１５４と前記除去ヘッド１５６は一体形成され、ヘッド間に一定の間隔を維持する。このため、前記除去ヘッド１５６が前記バーンインボード１０４からピックアップした回路素子の元の位置に、前記挿入ヘッド１５４がピックアップしたＤＣテストされる回路素子を挿入するためには、前記バーンインボード１０４が直線移動または回転しなければならない。

本実施形態では、前記挿入ヘッド１５４と前記除去ヘッド１５６が一体形成されて同一に動いていたが、前記挿入ヘッド１５４と前記除去ヘッド１５６が独立して動くようにすることで、作業速度を向上させることもできる。

図６はアンロードバッファから回路素子を分類する過程を説明するための構成図である。

これに示すように、アンロードバッファ１１２には、バーンインテストされた回路素子が収納されている。前記アンロードバッファ１１２に移送された回路素子を分類するために、アンロード／ソートヘッド１５８が矢印VI_１方向に移動する。前記アンロード／ソートヘッド１５８は、前記アンロードバッファ１１２から回路素子をピックアップした後、矢印VI_１の逆方向に移動する。

前記アンロード／ソートヘッド１５８は、ピックアップした回路素子から良品と判定された回路素子をトレイアンローダ１２２のトレイ１０６に収納する。そして、前記アンロード／ソートヘッド１５８は、その他の回路素子をソート部１３０に移送してソートローダ１３４およびソートトレイ１３２に等級別に収納する。

以下、本発明のバーンインソート方法および効果について説明する。

図７は本発明のバーンインソート方法を説明するためのフローチャートである。

これに示すように、まず、段階２１０で、バーンインテストされた回路素子が挿入されたバーンインボードがボードテーブルに提供される。そして、トレイローダおよびトレイアンローダにトレイが提供される。

段階２２０で、バーンインソートのための準備が完了すれば、ＤＣ誤り／ロードヘッドは、ＤＣテストされる回路素子を前記トレイローダからＤＣテスト部に移送する。そして、前記ＤＣテスト部は、前記ＤＣテストされる回路素子をＤＣテストする。

段階２２０を詳しく説明すれば、まず、段階２２１で、前記ＤＣ誤り／ロードヘッドは、前記トレイローダから供給されるＤＣテストされる回路素子を前記ＤＣテスト部に移送して収納させる。

次に、段階２２２で、前記ＤＣテスト部にＤＣテストされる回路素子が収納されれば、ＤＣテストを行う。

段階２３０で、ＤＣテストが行われた後、ＤＣテスト結果で誤りが発生した回路素子は、ＤＣ誤りヘッドによってソート部に移送される。そして、前記ＤＣテスト部が挿入ヘッドに接近すると同時に、アンロードバッファが除去ヘッドに接近する。ＤＣテスト結果が正常な回路素子とバーンインテスト済みの回路素子を、前記挿入ヘッドおよび除去ヘッドがそれぞれピックアップする。その後、挿入ヘッドおよび除去ヘッドは、前記バーンインテストされた回路素子をアンロードバッファに挿入すると同時に、ＤＣテスト済みの回路素子をバーンインボードに挿入する。

段階２３０を詳しく説明すれば、段階２３１で、前記ＤＣテスト部に収納された回路素子がＤＣテストで誤りが発生したかを確認する。

次に、段階２３２で、ＤＣ誤りヘッドは、前記ＤＣテスト結果で誤りが発生した回路素子を、ソート部に備わったＤＣ誤りトレイに移送して収納させる。

次に、段階２３３で、前記ＤＣテスト部は前記挿入ヘッドに向かって移動し、前記アンロードバッファは前記除去ヘッドに向かって移動する。

次に、段階２３４で、挿入ヘッドは、ＤＣテスト結果が正常な回路素子を前記ＤＣテスト部からピックアップする。

次に、段階２３５で、前記挿入ヘッドがＤＣテスト済みの回路素子をピックアップすれば、これと同時に、前記除去ヘッドはバーンインテストされた回路素子を前記バーンインボードからピックアップする。

次に、段階２３６で、前記除去ヘッドは、バーンインテストされた回路素子を前記バーンインボードから前記アンロードバッファに移送して収納させる。

次に、段階２３７で、前記挿入ヘッドは、ＤＣテストされた回路素子を前記バーンインボードの空間に挿入する。

段階２４０で、前記アンロードバッファに移送された回路素子のうち、前記アンロード／ソートヘッドによって良品と判定された回路素子は前記トレイアンローダに移送され、良品でない回路素子はソート部に移送される。

段階２４０を詳しく説明すれば、まず、段階２４１で、前記アンロードバッファに移送された回路素子が良品であるかを確認する。

次に、段階２４２で、前記アンロードバッファに移送された回路素子が良品であれば、前記アンロード／ソートヘッドは良品である回路素子をトレイアンローダに移送する。

次に、段階２４３で、前記アンロードバッファに移送された回路素子が良品でなければ、前記アンロード／ソートヘッドは良品でない回路素子を前記ソート部に移送する。

次に、段階２４４で、トレイトランスファは、前記ソート部に移送された回路素子を、トレイが供給されるソートローダとソートトレイに等級別に区分して収納する。

段階２５０で、前記良品の回路素子や良品でない回路素子が前記トレイアンローダや前記ソート部に移送された後、バーンインボードの１つの作業ラインにバーンインテストされる回路素子がすべて満たされれば、バーンインボードは次の作業ラインに移動する。

段階２５０を詳しく説明すれば、まず、段階２５１で、バーンインテスト済みの回路素子をトレイアンローダとソート部に移送する過程において、バーンインボードにＤＣテスト結果が正常な回路素子がすべて満たされたかを確認する。

次に、段階２５２で、１つの作業ラインにおいて、バーンインボード上にＤＣテスト結果が正常な回路素子がすべて満たされれば、バーンインボードはボードテーブルからボードアンローダに回収される。

次に、段階２５３で、前記ボードアンローダに回収されたバーンインボードは、バーンインテストのために他の作業位置に移送され、バーンインテストされた新しい回路素子が収納されたバーンインボードが、前記ボードローダ１４０からボードテーブルに供給される。

したがって、ＤＣテスト部がＤＣ誤り／ロードヘッドと挿入ヘッド側に移動可能とする構成により、回路素子を移送するヘッドの往復移送距離を短縮させることができる。

上述したように、本発明の好ましい実施形態を参照して説明したが、該当の技術分野において熟練した当業者にとっては、特許請求の範囲に記載された本発明の思想および領域から逸脱しない範囲内で、本発明を多様に修正および変更させることができることを理解することができるであろう。すなわち、本発明の技術的範囲は、特許請求の範囲に基づいて定められ、発明を実施するための最良の形態により制限されるものではない。

従来のバーンインソータを概略的に示した構成図である。 本発明のバーンインソータを概略的に示した構成図である。 ＤＣテストを準備する過程を説明するための構成図である。 ＤＣテストの実施およびＤＣテスト部が移動する過程を説明するための構成図である。 バーンインボード上の回路素子を交換する過程を説明するための構成図である。 アンロードバッファから回路素子を分類する過程を説明するための構成図である。 本発明のバーンインソート方法を説明するためのフローチャートである。

符号の説明

１００：バーンインソータ
１０２：本体
１０４：バーンインボード
１０６：トレイ
１１０：ＤＣテスト部
１１２：アンロードバッファ
１２０：トレイローダ
１２２：トレイアンローダ
１２４：トレイトランスファ
１３０：ソート部
１３２：ソートトレイ
１３４：ソートローダ
１３６：ＤＣ誤りトレイ
１４０：ボードローダ
１４２：ボードアンローダ
１５２：ＤＣ誤り／ロードヘッド
１５４：挿入ヘッド
１５６：除去ヘッド
１５８：アンロード／ソートヘッド

Claims (10)

1. バーンインテストされた回路素子を良品およびその他の等級別に分類するバーンインソータであって、
   ＤＣテストを行うＤＣテスト部と、
   前記ＤＣテスト部を移動させる移送ユニットと、
   第１方向に移動しながら前記ＤＣテスト部に回路素子をローディングするＤＣ誤り／ロードヘッドと、
   前記第１方向と交差する第２方向に移動しながらＤＣテストに通過した回路素子を前記ＤＣテスト部からバーンインボードに移送する挿入ヘッドと、
   を含み、
   前記ＤＣテスト部は、前記ＤＣテスト部に前記回路素子をローディングするときには、前記ＤＣ誤り／ロードヘッドと接近した位置に前記第２方向に動きながら移動し、前記バーンインボードに前記回路素子を移送するときには前記挿入ヘッドと接近した位置に前記第２の方向に動きながら移動することを特徴とするバーンインソータ。
2. 前記ＤＣテスト部に回路素子を供給するトレイローダーと、
   前記トレイローダーに対向して位置し、前記良品を回収するトレイアンローダーと、
   前記良品を除いた残りを収納するソート部と、
   をさらに含み、
   前記ＤＣ誤り／ロードヘッドは、前記トレイローダーと前記ＤＣテスト部間、及び前記ＤＣテスト部とＤＣ誤りトレイ間を移動することを特徴とする請求項１に記載のバーンインソータ。
3. 前記ＤＣテスト部と対向して形成され、前記バーンインボード上の回路素子を収納するアンロードバッファをさらに含むことを特徴とする請求項２に記載のバーンインソータ。
4. 前記第２方向に移動しながら前記バーンインテストされた回路素子を前記アンロードバッファに移送する除去ヘッドと、
   前記第１方向に移動しながら前記アンロードバッファに移送された回路素子を等級別に分類して前記トレイアンローダーまたはソート部に移送するアンロード／ソートヘッドと、
   をさらに含み、
   前記アンロードバッファは、アンローディングするときには前記除去ヘッドに接近した位置に移動し、前記等級別に分類するときにはアンロード／ソートヘッドに接近した位置に移動することを特徴とする請求項３に記載のバーンインソータ。
5. 前記ＤＣ誤り／ロードヘッドおよびアンロード／ソートヘッドは、その移動方向と平行な方向に複数のピッカが配列され、前記挿入ヘッドおよび除去ヘッドは、それらの往復移動方向と垂直方向に複数のピッカが配列されたことを特徴とする請求項４に記載のバーンインソータ。
6. 前記挿入ヘッドおよび除去ヘッドは一体形成されたことを特徴とする請求項４に記載のバーンインソータ。
7. ＤＣテスト結果が誤りである回路素子を移送するリジェクトトヘッドをさらに含み、前記リジェクトトヘッドは前記第１方向に移動することを特徴とする請求項１に記載のバーンインソータ。
8. バーンインボードをボードテーブルに提供し、バーンインテストされる回路素子を含むトレイをトレイローダーに提供し、空トレイをトレイアンローダーに提供する段階と、
   ＤＣ誤り／ロードヘッドにはその往復移動方向と平行な方向に複数のピッカが配列され、前記ＤＣ誤り／ロードヘッドによって、ＤＣテストされる回路素子を、前記トレイローダーからＤＣテスト部に移送してＤＣテストを行う段階と、
   ＤＣテスト結果に誤りが発生した回路素子を、前記ＤＣ誤り／ロードヘッドによって別途のトレイに移送する段階と、
   前記ＤＣテスト部が挿入ヘッドの方向に移動すると同時に、アンロードバッファが除去ヘッドの方向に移動する段階と、
   前記除去ヘッドにはその往復運動方向と垂直な方向に複数のピッカが配列され、前記除去ヘッドによりバーンインボード上にあるバーンインテストされた回路素子をピックアップしてアンロードバッファに挿入すると同時に、前記除去ヘッドの往復移動方向と垂直方向に複数のピッカが配列された挿入ヘッドが、ＤＣテスト結果が正常な回路素子をピックアップして前記バーンインボードに挿入する段階と、
   往復移動方向と平行方向に複数のピッカが配列されたアンロード／ソートヘッドが、前記アンロードバッファに移送された回路素子から良品と判定された回路素子を前記トレイアンローダーに移送し、その他の回路素子はソート部に移送する段階と、
   前記バーンインボードが他のバーンインボードに交換される段階と、
   を含むバーンインソート方法。
9. 前記挿入ヘッドがＤＣテスト結果が正常な回路素子をバーンインボードに挿入すると同時に、前記除去ヘッドがバーンインテストされた回路素子をアンロードバッファに挿入する段階は、前記除去ヘッドが回路素子をピックアップした前記バーンインボード上の位置に、前記挿入ヘッドがＤＣテストされた回路素子を挿入する段階、を含むことを特徴とする請求項８に記載のバーンインソート方法。
10. 前記バーンインボードを交換する段階は、
    バーンインボードにＤＣテスト結果が正常な回路素子がすべて満たされたかを確認する段階と、
    回路素子が満たされたバーンインボードを回収する段階と、
    前記ボードテーブルにバーンインテストされる回路素子が搭載された新しいバーンインボードを供給する段階と、
    を含むことを特徴とする請求項９に記載のバーンインソート方法。

Images