JP4541273B2 - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
JP4541273B2
JP4541273B2 JP2005307019A JP2005307019A JP4541273B2 JP 4541273 B2 JP4541273 B2 JP 4541273B2 JP 2005307019 A JP2005307019 A JP 2005307019A JP 2005307019 A JP2005307019 A JP 2005307019A JP 4541273 B2 JP4541273 B2 JP 4541273B2
Authority
JP
Japan
Prior art keywords
circuit board
circuit
conductive pattern
surface extending
circuit module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005307019A
Other languages
English (en)
Other versions
JP2007115963A (ja
Inventor
茂博 伊藤
正臣 白坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2005307019A priority Critical patent/JP4541273B2/ja
Publication of JP2007115963A publication Critical patent/JP2007115963A/ja
Application granted granted Critical
Publication of JP4541273B2 publication Critical patent/JP4541273B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、ETC等の種々の電子回路ユニット等に使用して好適な回路モジュールに関するものである。
従来の回路モジュールとして、接続端子が回路基板を挟持したものには図10に示すようなものがあるが、この従来の回路モジュールの構成を図10に基づいて説明すると、回路基板51には、ここでは図示しないが、導電パターン(配線パターン)が設けられると共に、この導電パターンには種々の電子部品が接続されて、所望の電気回路が形成されている。
複数の接続端子52のそれぞれは、L字状をなし、上片部52aの一端側に設けられた二股状の挟持部52bと、上片部52aの他端から下方に直角に折り曲げられた端子部52cを有し、この接続端子52は、挟持部52bが導電パターンに接触した状態で、回路基板51の上、下面を挟持して取り付けられて、複数の接続端子52が回路基板51の側面に沿って並設された状態となっている。
金属材からなる箱形のカバー53は、下方部に開放部53aを有し、接続端子52を取り付けた回路基板51がカバー53の開放部53a側からカバー53内に挿入されて、回路基板51がカバー53に取り付けられると共に、接続端子52の端子部52cがカバー53よりも下方に突出し、マザー基板(図示せず)に接続されて、接続端子52を介して、回路基板51側からの高周波信号をマザー基板側のベースバンド回路に入力、又はマザー基板側からのベースバンド信号を回路基板51側の高周波回路に入力するようになっている(例えば、特許文献1参照)。
実開平2−113343号公報
しかし、従来の回路モジュールは、回路基板51側からの高周波信号をマザー基板側のベースバンド回路に入力、又はマザー基板側からのベースバンド信号を回路基板51側の高周波回路に入力が単に接続端子52によって行われるため、回路基板51側とマザー基板側との間のインピーダンス整合を図るために、インピーダン整合回路を別途設ける必要が生じて、回路基板51が大型になるばかりか、接続端子52は、二股状の挟持部52bによって回路基板51を単に挟持するものであるため、接続端子52の位置決めが無く、回路基板51に対して位置ズレが生じて、正確な取付ができないという問題がある。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、小型のインピーダンス整合構造が得られると共に、接続端子の取付の確実な回路モジュールを提供することにある。
上記の目的を達成するために、本発明の第1の解決手段として、導電パターンに電子部品を接続して所望の電気回路が形成された回路基板と、前記導電パターンに接続された状態で前記回路基板に取り付けられ、外部回路に接続されるための接続端子とを備え、前記回路基板の上面には、側面寄りに設けられた第1の凹部と、この第1の凹部よりも中央部寄りに設けられた2個の第2の凹部とを有し、前記接続端子は、前記導電パターンに接続される挟持部と、前記回路基板の下面側の前記挟持部の一端側から延び、前記外部回路に接続される端子部とを有し、前記挟持部は、前記回路基板の下面側に位置する下面延設部と、前記回路基板の上面に位置する上面延設部と、前記回路基板の側面に位置して、前記上、下面延設部を繋ぐ連結部とを有すると共に、前記上面延設部には、前記連結部に繋がる基部と、この基部から二股状に分岐した分岐部と、前記基部に設けられ、前記第1の凹部に嵌合する第1の凸部と、それぞれの前記分岐部に設けられ、前記第2の凹部に嵌合する第2の凸部とを有し、前記挟持部の前記上、下面延設部は、前記第1,第2の凸部が前記第1,第2の凹部に嵌合した状態で前記回路基板を挟持すると共に、前記上面延設部によってインピーダンス整合用スタブが形成された構成とした。
また、第2の解決手段として、前記挟持部の前記下面延設部は、前記回路基板の下面側で前記導電パターンに半田付けされた構成とした。
また、第3の解決手段として、前記挟持部の前記上面延設部に接続される整合用導電パターンが設けられ、この整合用導電パターンと前記上面延設部とで前記インピーダンス整合用スタブが形成された構成とした。
また、第4の解決手段として、前記上面延設部と前記整合用導電パターンが半田付けされた構成とした。
本発明の回路モジュールにおいて、導電パターンに接続された状態で回路基板に取り付けられ、外部回路に接続されるための接続端子は、導電パターンに接続される挟持部と、回路基板の下面側の挟持部の一端側から延び、外部回路に接続される端子部とを有し、この挟持部が下面延設部と上面延設部および連結部を有すると共に、上面延設部は、第1の凸部が設けられた基部と、基部から二股状に分岐して第2の凸部が設けられた分岐部とを有し、これら第1,第2の凸部が回路基板の第1,第2の凹部に嵌合した状態で回路基板を挟持したため、接続端子の回路基板への位置決めが確実に行えて、接続端子の位置ズレの無いものが得られると共に、分岐部を有する上面延設部によってインピーダンス整合用スタブが形成されたため、接続端子がインピーダンス整合用スタブを兼用できて、回路基板を小さくでき、小型のインピーダンス整合構造が得られる。
また、挟持部の下面延設部は、回路基板の下面側で導電パターンに半田付けされたため、接続端子の導電パターンへの接続が確実であると共に、接続端子の回路基板への取付の確実なものが得られる。
また、回路基板の上面には、挟持部の上面延設部に接続される整合用導電パターンが設けられ、この整合用導電パターンと上面延設部とでインピーダンス整合用スタブが形成されたため、整合用導電パターンと挟持部をインピーダンス整合用スタブとして併用できると共に、挟持部の一部の存在によって整合用導電パターンの長さを短くできて、回路基板の小型化が図れる上に、整合用導電パターンは削る等によって容易に調整できて、インピーダンス整合の調整の容易なものが得られる。
また、挟持部の上面延設部と整合用導電パターンが半田付けされたため、接続端子の整合用電パターンへの接続が確実であると共に、接続端子の回路基板への取付の確実なものが得られる。
発明の実施の形態について図面を参照して説明すると、図1は本発明の回路モジュールに係る一部破断平面図、図2は本発明の回路モジュールに係る正面図、図3は図1の3−3線における断面図、図4は本発明の回路モジュールに係る要部拡大平面図、図5は本発明の回路モジュールに係る要部拡大正面図、図6は図4の6−6線における断面図、図7は図4の7−7線における断面図、図8は本発明の回路モジュールに係るインピーダンス整合を模式的に示す説明図、図9は本発明の回路モジュールに係る製造方法を示す斜視図である。
次に、本発明の回路モジュールに係る構成を図1〜図9に基づいて説明すると、
セラミック基板等からなる四角形の回路基板1は、平坦な上、下面1a、1bと、側面1c近傍で上面1aに設けられた複数の第1の凹部1dと、この第1の凹部1dよりも回路基板1の中央部寄りで、互いに間隔を置いて上面1aに設けられた2個で一対をなす複数対の第2の凹部2eと、第1の凹部1dの両側に隣接して、上面1aに設けられた第3の凹部1fを有する。
この回路基板1の上、下面1a、1bには、信号用パターン2aと接地用パターン2bからなる導電パターン(配線パターン)2と、回路基板1の上面1aに設けられたインピーダンス整合用の帯状の整合用導電パターン2cが設けられると共に、回路基板1の上、下面1a、1bには、導電パターン2に接続された状態で、種々の電子部品3が搭載されて、所望の電気回路が形成されている。
バネ性のある金属板からなり、略Z字状をなした第1の接続端子4は、回路基板1の上面1a側に位置する上面延設部5と、この上面延設部5に繋がって絶縁基板1の側面1cに沿って延びる連結部6と、この連結部6に繋がって回路基板1の下面1b側に位置する下面延設部7と、この下面延設部7の端部から下方に折り曲げられ、マザー基板Mに接続される端子部8を有する。そして、上面延設部5は、Y字状をなし、側面1c側に位置する基部5aと、この基部5aの端部から二股状に分岐して、回路基板1の中央部寄りに位置するV字状の分岐部5bと、第1の凹部1dに嵌合するように基部5aの位置に設けられた第1の凸部5cと、第2の凹部1eに嵌合するように分岐部5bに設けられた第2の凸部5dと、整合用導電パターン2cに接触するように設けられた第3の凸部5eを有し、また、下面延設部7は、信号用パターン2aに接触するように設けられた第3の凸部7aを有し、更に、端子部8は、下面延設部7と平行な状態で配置され、端部に設けられてマザー基板M上に載置可能な載置部8aと、この載置部8aと下面延設部7を繋ぎ、下面延設部7から直角に延びる直角片部と下面延設部7に対して連結部6側に傾斜して延びる傾斜片部からなる繋ぎ部8bを有する。
また、第1の端子部4は、図5に示すように、連結部6,下面延設部7,及び端子部8に跨って形成され、両幅方向に広がった広幅部9を有すると共に、図6に示すように、第4の凸部7aは、第1の凸部5cと対向する位置を含む第1,第2の凸部5c、5d間の位置に配置されて、第1,第2,第4の凸部5c、5d、7a、即ち、上面延設部5と下面延設部7によって回路基板1を挟持可能となって、上面延設部5と連結部6,及び下面延設部7によって回路基板1を挟持する挟持部が形成されている。
そして、第1の接続端子4は、連結部6と反対側の上、下面延設部5,7間側から回路基板1に差し込まれ、第1,第2の凸部5c、5dのそれぞれが第1,第2の凹部1d、1eに嵌合し、第4の凸部7aが回路基板1の下面に当接した状態で、回路基板1の上、下面1a、1bを挟持して取り付けられる。この第1の接続端子4が取り付けられた際、第3の凸部5eは、整合用導電パターン2cに接触して、整合用導電パターン2cと上面延設部5との間には、空隙部が形成され、この空隙部に設けられた半田付け部10によって、整合用導電パターン2cと挟持部である上面延設部5とが接続されると共に、第4の凸部7aは、信号用パターン2aに接触して、信号用パターン2aと下面延設部7との間には、空隙部が形成され、この空隙部に設けられた半田付け部10によって、信号用パターン2aと下面延設部7とが接続される。
バネ性のある金属板からなり、略Z字状をなした第2の接続端子11は、回路基板1の上面1a側に配置される上面配置部12と、この上面は一部12に繋がって側面1cに沿って延びる結合部13と、この結合部13に繋がって回路基板1の下面1b側に位置する下面配置部14と、この下面配置部14の端部から下方に折り曲げられ、マザー基板Mに接続される端子片15を有する。そして、上面配置部12は、第3の凹部1fに嵌合するように設けられた第5の凸部12aを有し、また、下面配置部14は、接地用パターン2bに接触するように設けられた第6の凸部14aを有し、更に、端子片15は、下面配置部14と平行な状態で配置され、端部に設けられてマザー基板M上に載置可能な載置部15aと、この載置部15aと下面配置部14を繋ぎ、下面配置部14から直角に延びる直角片部と下面配置部14に対して結合部13側に傾斜して延びる傾斜片部からなる繋ぎ部15bを有する。
また、第2の端子部11は、図5に示すように、結合部13,下面配置部14,及び端子片15に跨って形成され、両幅方向に広がった広幅部16を有すると共に、図7に示すように、第5,第6の凸部12a、14a、即ち、上面配置部12と下面配置部14によって回路基板1を挟持可能となって、上面配置部12と結合部13,及び下面配置部14によって回路基板1を挟持する挟持部が形成されている。
そして、第2の接続端子11は、結合部13と反対側の上、下面配置部12,14間側から回路基板1に差し込まれ、第5の凸部12aが第3の凹部1fに嵌合し、第6の凸部14aが回路基板1の下面に当接した状態で、回路基板1の上、下面1a、1bを挟持して取り付けられ、この第2の接続端子11が取り付けられた際、第6の凸部14aは、接地用パターン2bに接触して、接地用パターン2bと下面配置部14との間には、空隙部が形成され、この空隙部に設けられた半田付け部10によって、接地用パターン2bと下面配置部14が接続されるようになっている。
このようにして取り付けられた2個の第2の接続端子11は、一つの第1の接続端子4の両側に隣接した状態で配置されて、1個の第1の接続端子4と2個の第2の接続端子11とで一組が形成され、少なくとも、回路基板1の一方の側面1cには、複数組が配置されると共に、回路基板1の対向する他方の側面1c側には、1組が配置されており、この第2の接続端子11が取り付けられた際、第1,第2の接続端子4,11間は、広幅部9,16の存在によって互いに狭められた状態となる。また、上記実施例では、第1の接続端子4に広幅部9を、また第2の接続端子11に広幅部16を設けたもので説明したが、第1,第2の接続端子4,11の何れか一方に広幅部を設けたものでも良く、第1,第2の接続端子4,11間を狭めることによって、第1,第2の接続端子4,11の一方、又は双方に広幅部9,16を設けた簡単な構成によって、コプレナー線路が簡単に形成できて、インピーダンスの安定したものが得られる。
金属板からなる箱形の枠体17は、底壁17aと、この底壁17aから上方に折り曲げられた4つの側壁17bと、対向する側壁17bに設けられた切り欠き部17cを有し、この枠体17内には、切り欠き部17cに第1,第2の接続端子4,11が位置した状態で、回路基板1が適宜手段によって取り付けられると共に、枠体17の上方開口部には、金属板からなる蓋体18が被せられて、本発明の回路モジュールが形成されている。
このような構成を有する本発明の回路モジュールは、電子機器に組み込まれ、回路基板1側からの高周波信号をマザー基板M側のベースバンド回路に入力、又はマザー基板M側からのベースバンド信号を回路基板1側の高周波回路に入力が入出力端子となる第1の接続端子4を介して行われるようになっており、このような本発明の回路モジュールは、図8に示すように、回路基板1側の線路L1におけるインピーダンスとマザー基板M側の線路L2におけるインピーダンスとの間のインピーダンス整合を取るためのインピーダンス整合用スタブZが設けられている。
そして、回路基板1側の線路L1は、マザー基板Mの配線パターンHとの接続部P1から信号用パターン2aとの接続部P2間における第1の接続端子4の長さと信号用パターン2aの長さで形成され、マザー基板M側の線路L2は、配線パターンHの長さで形成されると共に、インピーダンス整合用スタブZは、接続部P2から下面延設部7,連結部6,及び上面延設部5の分岐部5bの先端部までの長さによるものと、接続部P2から下面延設部7,連結部6,上面延設部5の基部5a、及び整合用導電パターン2cの先端部までの長さによるものとで構成されており、回路基板1側のインピーダンスとマザー基板M側のインピーダンスとの間のインピーダンス整合は、第1の接続端子4の挟持部と整合用導電パターン2cとによって行うようになっている。
なお、この実施例では、第1の接続端子4の挟持部と整合用導電パターン2cとによってインピーダンス整合を行うようにしているが、第1の接続端子4の挟持部と整合用導電パターン2cの何れか一方によってインピーダンス整合を行うようにしても良く、即ち、整合用導電パターン2cを無くして分岐部5bの存在する挟持部を設けたもの、或いは分岐部5bを無くして整合用導電パターン2cを設けたものでも良い。
次に、本発明の回路モジュールの製造方法を図9に基づいて説明すると、フープ材等からなる金属平板20は、フレーム部21に設けられたパイロット孔22によって位置決めされた状態で、フレーム部21に繋がった第1,第2の接続端子4,11を形成する形成工程が行われる。この形成工程では、第1の接続端子4の端子部8と第2の接続端子11の端子片15の端部がフレーム部21に繋がると共に、1個の第1の接続端子4とこの第1の接続端子4の両側に隣接して配置された2個の第2の接続端子11からなる一組、或いは複数組が連続して形成される。
次に、回路基板1を挟持して、第1,第2の接続端子4,11を回路基板1に取り付ける取付工程を行った後、リフロー等によって、下面延設部7と信号用パターン2a間、上面延設部5と整合用導電パターン2c間、及び下面配置部14と接地用パターン2b間を半田付けする半田付工程を行って、第1,第2の接続端子4,11を導電パターン2に固定した後、線Sの位置で切断して、第1,第2の接続端子4,11をフレーム部21から切り離す切断工程を行うと、本発明の回路モジュールが製造される。
本発明の回路モジュールに係る一部破断平面図である。 本発明の回路モジュールに係る正面図である。 図1の3−3線における断面図である 本発明の回路モジュールに係る要部拡大平面図である。 本発明の回路モジュールに係る要部拡大正面図である。 図4の6−6線における断面図である。 図4の7−7線における断面図である。 本発明の回路モジュールに係るインピーダンス整合を模式的に示す説明図である。 本発明の回路モジュールに係る製造方法を示す斜視図である 従来の回路モジュールに係る一部破断斜視図である。
符号の説明
1 回路基板
1a 上面
1b 下面
1c 側面
1d 第1の凹部
1e 第2の凹部
1f 第3の凹部
2 導電パターン
2a 信号用パターン
2b 接地用パターン
2c 整合用導電パターン
3 電子部品
4 第1の接続端子
5 上面延設部
5a 基部
5b 分岐部
5c 第1の凸部
5d 第2の凸部
5e 第3の凸部
6 連結部
7 下面延設部
7a 第4の凸部
8 端子部
8a 載置部
8b 繋ぎ部
9 広幅部
10 半田付部
11 第2の接続端子
12 上面配置部
12a 第5の凸部
13 結合部
14 下面配置部
14a 第6の凸部
15 端子片
15a 載置部
15b 繋ぎ部
16 広幅部
17 枠体
17a 底壁
17b 側壁
17c 切り欠き部
18 蓋体
20 金属平板
21 フレーム部
22 パイロット孔
M マザー基板
Z インピーダンス整合用スタブ
H 配線パターン
L1,L2 線路
P1,P2 接続部
S 線

Claims (4)

  1. 導電パターンに電子部品を接続して所望の電気回路が形成された回路基板と、前記導電パターンに接続された状態で前記回路基板に取り付けられ、外部回路に接続されるための接続端子とを備え、前記回路基板の上面には、側面寄りに設けられた第1の凹部と、この第1の凹部よりも中央部寄りに設けられた2個の第2の凹部とを有し、前記接続端子は、前記導電パターンに接続される挟持部と、前記回路基板の下面側の前記挟持部の一端側から延び、前記外部回路に接続される端子部とを有し、前記挟持部は、前記回路基板の下面側に位置する下面延設部と、前記回路基板の上面に位置する上面延設部と、前記回路基板の側面に位置して、前記上、下面延設部を繋ぐ連結部とを有すると共に、前記上面延設部には、前記連結部に繋がる基部と、この基部から二股状に分岐した分岐部と、前記基部に設けられ、前記第1の凹部に嵌合する第1の凸部と、それぞれの前記分岐部に設けられ、前記第2の凹部に嵌合する第2の凸部とを有し、前記挟持部の前記上、下面延設部は、前記第1,第2の凸部が前記第1,第2の凹部に嵌合した状態で前記回路基板を挟持すると共に、前記上面延設部によってインピーダンス整合用スタブが形成されたことを特徴とする回路モジュール。
  2. 前記挟持部の前記下面延設部は、前記回路基板の下面側で前記導電パターンに半田付けされたことを特徴とする請求項1記載の回路モジュール。
  3. 前記回路基板の上面には、前記挟持部の前記上面延設部に接続される整合用導電パターンが設けられ、この整合用導電パターンと前記上面延設部とで前記インピーダンス整合用スタブが形成されたことを特徴とする請求項1,又は2記載の回路モジュール。
  4. 前記上面延設部と前記整合用導電パターンが半田付けされたことを特徴とする請求項3記載の回路モジュール。
JP2005307019A 2005-10-21 2005-10-21 回路モジュール Expired - Fee Related JP4541273B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005307019A JP4541273B2 (ja) 2005-10-21 2005-10-21 回路モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005307019A JP4541273B2 (ja) 2005-10-21 2005-10-21 回路モジュール

Publications (2)

Publication Number Publication Date
JP2007115963A JP2007115963A (ja) 2007-05-10
JP4541273B2 true JP4541273B2 (ja) 2010-09-08

Family

ID=38097872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005307019A Expired - Fee Related JP4541273B2 (ja) 2005-10-21 2005-10-21 回路モジュール

Country Status (1)

Country Link
JP (1) JP4541273B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102469696A (zh) * 2010-10-29 2012-05-23 英业达股份有限公司 电路板的电子零组件布局方法及其电路板结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0415990A (ja) * 1990-05-09 1992-01-21 Fujitsu Ltd 高周波回路モジュールの接続方法
JPH07122316A (ja) * 1993-10-25 1995-05-12 Fujitsu Ltd 外部接続用端子付プリント基板
JPH0964504A (ja) * 1995-08-21 1997-03-07 Sony Corp リードフレーム付ハイブリッドic及びハイブリッドicのマザー基板実装方法
JP2002064310A (ja) * 2000-08-21 2002-02-28 Sharp Corp マイクロ波・ミリ波装置
JP2004140210A (ja) * 2002-10-18 2004-05-13 Renesas Technology Corp システム
JP2004146810A (ja) * 2002-09-30 2004-05-20 Matsushita Electric Ind Co Ltd プリント配線基板、ビルドアップ基板、プリント配線基板の製造方法、電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0415990A (ja) * 1990-05-09 1992-01-21 Fujitsu Ltd 高周波回路モジュールの接続方法
JPH07122316A (ja) * 1993-10-25 1995-05-12 Fujitsu Ltd 外部接続用端子付プリント基板
JPH0964504A (ja) * 1995-08-21 1997-03-07 Sony Corp リードフレーム付ハイブリッドic及びハイブリッドicのマザー基板実装方法
JP2002064310A (ja) * 2000-08-21 2002-02-28 Sharp Corp マイクロ波・ミリ波装置
JP2004146810A (ja) * 2002-09-30 2004-05-20 Matsushita Electric Ind Co Ltd プリント配線基板、ビルドアップ基板、プリント配線基板の製造方法、電子機器
JP2004140210A (ja) * 2002-10-18 2004-05-13 Renesas Technology Corp システム

Also Published As

Publication number Publication date
JP2007115963A (ja) 2007-05-10

Similar Documents

Publication Publication Date Title
US5969952A (en) Hybrid IC and electronic device using the same
TWI699047B (zh) 剛撓性電路連接器
US7722365B2 (en) Connector and electronic control apparatus having the same
JP3330559B2 (ja) プリント配線板用コネクタ
JPWO2007125849A1 (ja) 基板接合部材ならびにそれを用いた三次元接続構造体
JPH07169539A (ja) プリント配線板用コネクタ
JP4500714B2 (ja) 端子取付構造
JP4541273B2 (ja) 回路モジュール
US6906603B2 (en) High-frequency module for commonality of circuit board
JP4358269B2 (ja) 電子部品モジュール
JP3959945B2 (ja) アンテナ付き高周波モジュール
US6191369B1 (en) Printed circuit board having a marker trace for component alignment
JP3917837B2 (ja) 電子機器の取付構造
JP2001250519A (ja) 電池パック
JP3941593B2 (ja) 印刷配線板の金具取付構造
JPH09245859A (ja) コネクタの接続構造
JP3631660B2 (ja) フレキシブル基板へのリードレス部品の実装方法および光ピックアップ装置の製造方法
JP3899578B2 (ja) 高周波回路およびマイクロ波回路
JP2012147535A (ja) 電気接続箱
KR100673115B1 (ko) 회로 유닛
WO2014080699A1 (ja) 多極コネクタ
JPH1154657A (ja) 電子回路のパッケージ構造
JP4787718B2 (ja) タブ端子
JP2000187044A (ja) 測定器用プロ―ブ装置
JPH10256732A (ja) 電子ユニット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100623

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees