JP4528616B2 - ガス放電ランプ用ドライバ - Google Patents

Description

本発明は、全体としてはガス放電ランプ用のドライバに関する。

一般に知られているように、ガス放電ランプ用ドライバは、ガス放電ランプに必要な量の電流を与え、交流電源から電力を受け取る役割を果たす。従来、そのようなドライバは３つのステージ、すなわち、交流入力電圧をより高い直流出力電圧に変換するアップコンバータ及び整流器（rectifier）と、上記直流電圧をより低い電圧であるがより高い電流に変換するダウンコンバータと、最後に比較的低い周波数においてランプのための直流電流をスイッチングする整流子（commutator）とを有している。より最近の設計では、後者２つのステージ（すなわち、ダウンコンバータ及び整流子）は1つのステージにまとめられており、フォワード整流ステージと呼ばれている。そのようなまとめられたステージは、より少ない部品及びより小さいサイズのような利点を提供する。

そのようなフォワード整流ステージでは、ハーフブリッジタイプとフルブリッジタイプとを区別することができる。しかしながら、そのようなフォワード整流ステージは２つの直列接続されたＭＯＳＦＥＴスイッチの少なくとも１つのチェーンを常に有しており、駆動されるべきガス放電ランプが上記２つのスイッチの間のノード部に接続されている。

定常状態での動作中、ランプ電流は、基本的にはほぼ一定の大きさを有しているが、一定のインターバルで方向を変える。完全なランプ周期は、ランプ電流がある方向を持つ第１のタイムインターバルと、ランプ電流が逆の方向を持つ第２のタイムインターバルとを有する。これらのインターバルのそれぞれの間、上記２つのチェーンスイッチのうちの一方は活性であり、他方は非活性である。従来、活性なスイッチは、比較的高い周波数において開位置（非導通状態）及び閉位置（導通状態）にスイッチングされる。上記活性なスイッチの閉じられた状態の間、ランプ回路のための電流がこの活性なスイッチにより伝えられ、大きさが増大する。上記活性なスイッチの開かれた状態の間、ランプ回路電流は、上記他方のスイッチ、すなわち上記非活性なスイッチと並列なダイオードにより伝えられる。このダイオードは、ＭＯＳＦＥＴスイッチ自体の内部本体ダイオードであり得る。しかしながら、この内部本体ダイオードは比較的高い周波数において、特に導通状態から非導通状態に移行する際に不適切に作用し、かなり大きなエネルギーの損失を引き起こす。このスイッチングの挙動を改善するために、一方のダイオードは直列接続され、他方のダイオードは逆並列接続された２つの分離したダイオードを各ＭＯＳＦＥＴスイッチに対して追加することが既に提案されている。その場合、活性なＭＯＳＦＥＴが開放されると、ランプ回路電流は上記逆並列のダイオードにより伝えられ、上記直列接続のダイオードは上記非活性なスイッチを通る電流を遮断する。しかしながら、この設計は各ＭＯＳＦＥＴに対して２つの追加の部品を含んでいるうえに、対応するＭＯＳＦＥＴが活性なＭＯＳＦＥＴである場合に上記直列接続されたダイオードがエネルギーの損失を招く。

本発明の全体としての目的は、改善されたガス放電ランプ用ドライバを提供することにある。とりわけ、本発明の目的は、ガス放電ランプ用の改善されたフォワード整流デバイスを提供することにある。

第１の観点では、本発明は、ＭＯＳＦＥＴスイッチが２つの方向において電流を伝えることができるという認識に基づいている。本発明は、活性なＭＯＳＦＥＴが開いている瞬間の間にランプ回路電流を伝導する非活性なＭＯＳＦＥＴを用いることにより上記認識を利用している。

従来、減少するランプ回路電流が第１の電流レベルに達すると、活性なＭＯＳＦＥＴが閉じられ（すなわち、ＯＮ状態としても示される導通状態にスイッチングされる。）、活性なＭＯＳＦＥＴを通る増大するランプ回路電流が第２のより高い電流レベルに達すると活性なＭＯＳＦＥＴが開かれる（すなわち、ＯＦＦ状態としても示される非導通状態にスイッチングされる。）。従来、上記第１の電流レベルはゼロよりも高い。しかしながら、活性なＭＯＳＦＥＴが約ゼロのランプ電流においてＯＮにスイッチングされると、スイッチング損失が最小であるので有利である。これは、特に、上述した本発明の第１の観点に従って活性なＭＯＳＦＥＴがＯＦＦにスイッチングされる際に非活性なＭＯＳＦＥＴがＯＮにスイッチングされる場合である。このように、ランプ回路電流のゼロとの交差を正確に示す精密な電流センサが必要である。勿論、ランプ回路電流と直列に接続された測定抵抗器を用い、この測定抵抗器の両端の電圧を測定することが可能であるが、これはかなり大きな抵抗損失を伴う。

従って、本発明の他の目的は、かなり小さな損失しか伴わない、かなり簡単で精密な電流センサを提供することにある。

ランプ回路電流が正確にゼロになるとスイッチングが起こることが理想的である。しかしながら、検出信号を生成し、この検出信号をＭＯＳＦＥＴスイッチに関する制御デバイスに送り、ＭＯＳＦＥＴスイッチをスイッチングすることは、検出の瞬間と実際のスイッチングの瞬間との時間遅延を引き起こす。従って、本発明の他の目的は、実際のゼロとの交差の直前に既にセンサ信号を供給することができるゼロ交差検出器を提供することにある。

本発明の第２の観点によれば、ゼロ交差電流検出器は、ランプ電流と直列に接続された第１のトランス巻線を備えた小型のトランスを有している。この小型のトランスは、かなり小さい一次電流において既に飽和する。その場合、二次サイドにおいては信号が提供されない。かなり小さい、すなわちゼロとの交差付近の電流においてのみ、トランスは飽和から脱し、二次巻線において信号が供給される。

上述したように、ランプ電流は一定のインターバルで方向を変える。これは、整流の瞬間（commutation moment）と呼ばれる。この整流の瞬間において、活性なＭＯＳＦＥＴは非活性なＭＯＳＦＥＴになり、非活性なＭＯＳＦＥＴは活性なＭＯＳＦＥＴになる。現在の技術では、整流の瞬間はランプ電流の実際の状態とは無関係に決定される。これは、実際の整流の瞬間が実際の電流の大きさに対して無作為であることを意味しており、望ましくないランプの挙動を招く。本発明の他の目的は、整流の瞬間のより良好な制御によりランプの挙動を改善することにある。本発明の他の観点によれば、整流の瞬間がＭＯＳＦＥＴスイッチの高周波のスイッチングと同期して選択される。より具体的には、整流の瞬間がゼロとの交差とほぼ一致するように選択される。

本発明のこれらの観点、特徴、利点及び他の観点、特徴、利点は、添付の図面を参照して以下の本発明によるドライバの好ましい実施の形態の説明により更に説明される。各図面において、同一の参照符号は同一の又は類似した部品を意味している。

図１Ａは、ガス放電ランプ９用の従来のドライバ１を模式的に示している。この従来のドライバ１はプレ調整器とも呼ばれる第１のステージ１０を有しており、第１のステージ１０は典型的には約２３０Ｖのオーダーの交流電源電圧を受け取る入力部１１を備えている。プレ調整器１０は、上記入力電圧を整流する整流手段と、整流された電圧をより高い、典型的には４００Ｖ又はそれよりも高いオーダーの直流電圧に変換するアップトランス手段とを有している。このアップコンバートされた直流電圧は、プレ調整器１０の出力部１２において供給される。そのようなプレ調整器は一般に知られており、そのようなプレ調整器の設計は本発明の主題ではなく、それ自体は知られているプレ調整器は本発明によるドライバにおいて用いられることができ、上記プレ調整器１０はここではより詳細には説明されない。

従来のドライバは第２のステージ即ちダウンコンバータ２０を有しており、第２のステージ２０は、プレ調整器１０の出力部１２に接続された入力部２１と、プレ調整器１０の出力電圧よりも低い電圧レベルにおいて直流出力電流を供給する出力部２２とを備えている。原則的には、このダウンコンバータ２０の直流出力電流はランプ９に直接供給されてもよいが、ガス放電ランプは一般に交流で駆動されることを必要とする。この目的のために、従来、ダウンコンバータ２０により生成される直流電流を受け取る入力部３１を備え、その出力部３２において交番直流電流を供給する整流子３０が存在する。図１Ｂは、ランプ９を通る電流Ｉ_Ｌの形状を時間ｔの関数として模式的に示している。ここでは、スーパーインポーズされた高周波のリップル成分は無視されている。第１の整流インターバル４１の間、ランプ電流は一方の方向に流れ、第２の整流インターバル４２では、ランプ電流は同じ大きさを有するが逆方向に流れる。

図２は、ドライバ２に関する一般に知られている設計を模式的に示している。この設計では、２つの別個のステージ２０，３０、すなわちダウンコンバータ２０及び整流子３０が単一の整流フォワードデバイス５０により置き換えられており、整流フォワードデバイス５０は、一般に図１Ｂに示されているように、プレ調整器１０の直流出力電圧を受け取る入力部５１と交番直流電圧を生成する出力部５２とを備えている。

図３は、現在の技術の整流フォワードドライバ５０の動作を説明するためにその主な構成要素を示している。この例では、整流フォワードドライバはハーフブリッジタイプのものであり、以下の説明が必要な変更を加えてフルブリッジタイプの整流フォワードドライバにも適用され得ることは当業者には理解されるであろう。

整流フォワードドライバ５０（以下、ＣＦＤ５０と省略する。）はプレ調整器への接続のための２つの入力端子５１ａ，５１ｂを備えており、第１の入力端子５１ａは第２の入力端子５１ｂよりも高い電圧レベルに維持され、その電位差は典型的には約４００Ｖである。また、ＣＦＤ５０はランプ９を接続する２つの出力端子５２ａ，５２ｂを備えている。

ＭＯＳＦＥＴ６１，６２の本体ダイオードは、参照符号６３，６４でそれぞれ示されている。

ＣＦＤ５０は、第１の入力端子５１ａと第１のノード部Ｐとの間に接続されたソース及びドレイン端子を備えた第１のＭＯＳＦＥＴスイッチ６１と、上記第１のノード部Ｐと第２の入力端子５１ｂとの間に接続されたソース及びドレイン端子を備えた第２のＭＯＳＦＥＴスイッチ６２とを有している。ＣＦＤ５０は、更に、第１の入力端子５１ａと第２のノード部Ｑとの間に接続された第１のキャパシタ７１と、上記第２のノード部Ｑと第２の入力端子５１ｂとの間に接続された第２のキャパシタ７２とを有している。上記第２のノード部Ｐ及びＱの間には、コイル７３がランプ回路９９と直列に接続されている。ランプの出力端子は、参照符号５２ａ及び５２ｂで示されている。上記ランプ回路９９は、点火コイルと直列に配されたランプ９と、上記直列配列と並列に配されたフィルタキャパシタとを有している。上記ランプ回路９９に供給される電流は、ランプ回路電流Ｉ_ＬＣとして示される。上記点火コイル及びフィルタキャパシタは、ランプ電流Ｉ_Ｌとして示されるランプ９を通る電流を平滑にする役割を果たす。

また、ＣＦＤ５０は制御ユニット８０を有しており、制御ユニット８０は、第１のＭＯＳＦＥＴ６１のゲート端子に結合された第１の出力部８１と、第２のＭＯＳＦＥＴ６２のゲート端子に結合された第２の出力部８２とを備えている。制御ユニット８０は、当業者には明らかであるように、その出力部８１，８２に制御信号Ｓ１，Ｓ２を供給することによってＭＯＳＦＥＴスイッチ６１，６２を開閉するよう設計されている。以下、対応するＭＯＳＦＥＴスイッチを閉じる（導通状態；ＯＮ）信号Ｓ１，Ｓ２は論理値「１」として示され、対応するＭＯＳＦＥＴスイッチを開く（非導通状態；ＯＦＦ）信号Ｓ１，Ｓ２は論理値「０」として示される。

ここでは、図４Ａも参照してハーフブリッジＣＦＤ５０の動作が説明される。図４Ａは、従来の制御信号Ｓ１，Ｓ２及びランプ回路電流Ｉ_ＬＣを時間ｔの関数として示している。第１の整流インターバル４１（図１Ｂ及び図４Ｂ参照）の間において２つの動作フェーズ４３，４４が区別され得る。メインフェーズ４３としても示される第１の動作フェーズ４３の間、制御ユニット８０の第１の出力端子８１における出力制御信号Ｓ１は、第１のＭＯＳＦＥＴ６１が導通状態にあるようになっており、制御ユニット８０の第２の出力端子８２における第２の出力制御信号Ｓ２は、第２のＭＯＳＦＥＴ６２が非導通状態にあるようになっている。その場合、上記ランプ回路電流は、第１の矢印Ａ１により示されているように、第１の入力端子５１ａから第１のＭＯＳＦＥＴ６１、ランプコイル７３及びランプ回路９９を通って伝わる。このランプ電流は、図４Ａに示されているように、この第１のフェーズ４３の間に大きさが大きくなる。

あるスイッチング時間ｔ_Ｈにおいて、制御ユニット８０は、上記第１のＭＯＳＦＥＴが非導通状態にスイッチングするように第１の制御信号Ｓ１を変更する。その際、ランプ回路電流Ｉ_ＬＣは図４ＡにＩ_ＨＩＧＨとして示されているある大きさを有する。第２の出力制御信号Ｓ２は、第２のＭＯＳＦＥＴ６２が非導通状態のままであるように維持される。ランプコイル７３は、磁気エネルギーを伴って充電されると考えられ、大きさは減少するが同じ方向のランプ回路電流の持続を与える。この電流は第１の入力端子５１ａから流れることができないが、第２の入力端子５１ｂからランプコイル７３及びランプ９を通って流れる。以下、この電流はコイル駆動電流Ｉ_４４としても示される。

その後のある瞬間において、図４Ａにｔ_Ｌとして示されているように、制御ユニット８０は、第１のＭＯＳＦＥＴ６１が再度導通状態にスイッチングされるように第１の出力制御信号Ｓ１を再度変更する。その際、上記ランプ回路電流は第１のレベルＩ_ＨＩＧＨよりも低い電流レベルＩ_ＬＯＷに達している。ｔ_Ｈとｔ_Ｌとの間の第２の動作フェーズ４４の間、上記ランプ回路電流はコイル駆動され、第１の電流レベルＩ_ＨＩＧＨから第２の電流レベルＩ_ＬＯＷに減少し、第２の動作フェーズ４４はコイル駆動フェーズ４４としても示される。

第１のスイッチ６１は、メインフェーズ４３の間、ランプ回路電流を伝え、活性なスイッチとしても示される。他のスイッチ６２は非活性なスイッチとして示される。

現在の技術では、上記第１のインターバルの間、第１のスイッチ６１又は活性なスイッチ６１はオン及びオフに繰り返しスイッチングされ、非活性なスイッチ６２はオフにスイッチングされたままである。現在の技術のＣＦＤ５０の１つの可能な実施例では、コイル駆動電流Ｉ_４４は、図３において矢印Ａ２ａにより示されているように、非活性な第２のＭＯＳＦＥＴ６２の第２の本体ダイオード６４を通って流れる。

従来技術のＣＦＤ５０の他の可能な実施例では、第１の外部ダイオード９１が第１のＭＯＳＦＥＴ６１と直列に接続され、そのアノードは第１の入力端子５１ａに結合され、カソードはＭＯＳＦＥＴ６１に結合される。同様に、第２のダイオード９２が第２のＭＯＳＦＥＴ６２と直列に接続される。第１の入力端子５１ａと第１のノード部Ｐとの間には第３の外部ダイオード９３が接続されており、そのカソードは第１の入力端子５１ａに接続され、アノードは第１のノード部Ｐに接続されている。同様に、第１のノード部Ｐと第２の入力端子５２ｂとの間に第４の外部ダイオード９４が接続されている。そのような実施例では、第２のダイオード９２が第２の本体ダイオード６４を通るコイル駆動電流の流れを妨げ、コイル駆動電流Ｉ_４４は矢印Ａ２ｂにより示されているように第４のダイオード９４を通って流れる。

序文において論じられたように、両方の従来技術の解決策が欠点を有している。

ＣＦＤ５０の動作の説明を完全なものにするために、第１のＭＯＳＦＥＴ６１のスイッチングが整流の瞬間まで連続的に繰り返される。そのような瞬間に、第１の整流インターバル４１が終わり、第２の整流インターバル４２が始まる（図１Ｂ及び図４Ｂ参照）。第２のインターバル４２の間、第２のＭＯＳＦＥＴ６２はオン及びオフに繰り返しスイッチングされ、第１のＭＯＳＦＥＴ６１はオフの状態に維持される。この場合、上記ランプ回路電流はランプ回路９９を通って逆方向に流れ、メインフェーズ又は活性なフェーズの間、低い電流の大きさから高い電流の大きさに上昇し、コイル駆動フェーズにおいては高い大きさからより低い大きさに減少することは当業者には明らかであろう。メインフェーズ又は活性なフェーズ４３の間、上記電流は第２のＭＯＳＦＥＴ６２により伝えられ、コイル駆動フェーズ４４では上記電流は第１のＭＯＳＦＥＴ６１の本体ダイオード６３を通過するか、又は代替として上記第１のＭＯＳＦＥＴ６１と並列な第３の分離したダイオード９３を通過する。

図４Ｂは、現在の技術に従う、図１Ｂのインターバル４１及び４２に関連する制御ユニット８０の制御出力信号のタイミング図である。

図５は、図３と同等の本発明によるＣＦＤ１５０の模式的な回路図である。図から分かるように、分離したダイオード９１〜９４が存在しない。しかしながら、本発明によるＣＦＤ１５０は、本体ダイオード６３，６４に関して上述した従来技術の欠点を有していない。上述したように、従来技術によるコイル駆動回路では、電流が非活性なＭＯＳＦＥＴの本体ダイオードをバイパスする（図３の矢印Ａ２ａ）。しかしながら、本発明によれば、メインフェーズ４３の間、主な電流は図５において矢印Ａ１により示されているように活性なスイッチを通って流れ、コイル駆動フェーズ４４の間、コイル駆動電流Ｉ_４４は図５において矢印Ａ３により示されているように非活性な第２のＭＯＳＦＥＴ６２のチャネルを通って流れる。

図６は、図４Ａと同等の、本発明による制御ユニット１８０のコマンド出力信号Ｓ１，Ｓ２及び結果として得られるランプ回路９９を通る回路電流Ｉ_ＬＣを時間の関数として示したグラフである。図６を図４Ａと比較すると、第１の整流インターバル４１の間の活性なＭＯＳＦＥＴ、すなわち第１のＭＯＳＦＥＴ６１及び第２の整流インターバル４２の間の第２のＭＯＳＦＥＴ６２に関する制御出力信号Ｓ１，Ｓ２は、現在の技術における場合と同様に同じであることが明らかである。しかしながら、現在の技術とは異なり、活性なスイッチのスイッチングと反対のフェーズにおいて非活性なスイッチもオン及びオフにスイッチングされる。

図６に示されているようなこのタイミングは、同期インバータのタイミングと類似しているように見えることに注意されたい。しかしながら、インバータのケースでは、各スイッチを通る電流が常にドレインからソースに向けられている。これは、電流がインバータとして駆動される場合、第１の整流インターバルの間は制御信号Ｓ１がｈｉｇｈであり、同じ整流インターバルの間、制御信号Ｓ２はｌｏｗであり、その結果ノード部Ｐからノード部Ｑへの電流をもたらし、この電流がドレイン端子からソース端子に向けて第１のスイッチ６１を通って流れる一方で、第２の整流インターバルの間は制御信号Ｓ１がｌｏｗであり、第２の整流インターバルの間は制御信号Ｓ２はｈｉｇｈであり、ノード部Ｑからノード部Ｐへの上記第２のスイッチを通る電流をもたらすことを意味する。しかしながら、本発明においては、第１の整流インターバル４１のコイル駆動フェーズ４４の間、第１の制御信号Ｓ１がｌｏｗであり、第２の制御信号Ｓ２がｈｉｇｈであると、電流は依然としてノード部Ｐからノード部Ｑへの方向であり、ソースからドレインに向けて第２のＭＯＳＦＥＴ６２を通って流れる。

ソースからドレインに電流を伝えるために低抵抗のＭＯＳＦＥＴチャネルを用いることにより得られる重要な利点は、ＭＯＳＦＥＴのスイッチングがその本体ダイオードのスイッチングよりも非常に速いことである。具体的には、ＭＯＳＦＥＴが本体ダイオード、又はそれに関する任意の他のダイオードよりも非常に速くオフにスイッチングされ、逆にする（reversed）回復ロスが無くなる。

本発明により提案されるスイッチングの原理は、ソースからドレインへのＭＯＳＦＥＴのチャネルの使用に基づいており、原理的には第２の又はより低い電流レベルＩ_ＬＯＷが０よりも大きい任意の値を持つ場合に既に使用され得る。しかしながら、より低い電流レベルＩ_ＬＯＷがゼロに等しい場合に本発明の概念の最大限の利点が達成される。ガス放電ランプの動作のこのモードは、臨界不連続モードとして示される。ランプ電流がゼロに近い場合に正確にスイッチングを行うことができるように、本発明のＣＦＤ１５０は、図５に示されているように、ランプ回路電流を検知し、ゼロとの交差を示す検出信号（センサ信号）Ｓ_Ｄを制御ユニット１８０のセンサ入力部１８３に送る電流センサ１００を有していることが好ましい。

図７Ａは、そのような電流センサ１００の好ましい実施の形態を示している。この好ましい実施の形態の重要な利点は、小さなサイズ、少ない部品数及び低いコストである。

本発明により提案される電流センサ１００の好ましい実施の形態は、一次巻線１１１及び二次巻線１１２を備えたトランス１１０を有している。一次巻線１１１は、ノード部Ｐとノード部Ｑとの間にランプ回路９９と直列に接続されており、全てのランプ回路電流Ｉ_ＬＣがこの一次巻線１１１を通過する。図５においては、一次巻線１１１はコイル７３とランプ９との間に直列に接続されている。第１のダイオード１１３は二次巻線１１２の第１の端部に接続されたアノードを有しており、第２のダイオード１１４は二次巻線１１２の他の端部に接続されたアノードを有している。これら２つのダイオード１１３，１１４のカソードは、統合され、抵抗器１１５の第１の端子に接続されており、上記抵抗器の他の端子は電流センサ１００の第１の出力端子１２０ａに接続されている。電流センサ１００の第２の出力端子１２０ｂは、二次巻線１１２の中央の端子に接続されている。

好ましくはトロイダルタイプのトランス１１０は非常に小型であり、そのコアは一次巻線１１１を通るかなり小さい電流であっても飽和する。そのような飽和状態では、一次巻線１１１を通るランプ電流の増減は上記コア内部の磁束の変化をもたらさず、従って二次巻線１１２の電流を全くもたらさない。しかしながら、一次巻線１１１を通る電流がゼロに近付くとすぐにトランス１１０が飽和し、トランス１１０は二次巻線１１２の２つの端部の間における電圧ピークを生成することができる。上記中央の端子及び従って第２の出力端子１２０ｂに関連するこの電圧ピークのサインに依存して、第１のダイオード１１３又は第２のダイオード１１４がこの電圧ピークを抵抗器１１５を介して第１の出力端子１２０ａの方に誘導する。２つの出力端子１２０ａ，１２０ｂの間にツェナ−ダイオード１１６が接続され、出力パルスの電圧レベルを所望の論理値に制限し、第１の出力端子１２０ａにおける電圧が上昇しすぎることを防止することが好ましい。

図７Ｂは、図７Ａに示されている電流センサ１００を用いて行われた測定の結果を示している。小型のトランス１１０の好適な例として、（高い透磁率のＭｎＺｎ高級材料である）フィリップス社の３Ｅ５から作製された直径４ｍｍ、高さ１．６ｍｍ（すなわち、サイズＲＬＣ４／１．６）の標準的なフェライトリングコアが用いられた。一次巻線１１１は１０巻きを有し、二次巻線１１２は２巻きを有していた。飽和レベルは約２００ｍＡであった。

この実験の間、一次巻線１１１に電流源が接続され、一次巻線１１１を通る電流は図７Ａにおいて入力電流Ｉ_ＩＮとして示されている。この入力電流Ｉ_ＩＮは、２．７Ａ／μｓの速度でゼロを通るように作られた。図７Ｂは、電流センサ１００が二次巻線１１２において約２８Ｖのピーク値を持つ重要な電圧出力パルスＶ_ＯＵＴを与えることを明らかに示しており、上記ピークは一次巻線１１１における入力電流Ｉ_ＩＮの実際のゼロとの交差とほぼ一致している。この電圧パルスの立ち上がりエッジが上記実際のゼロとの交差の前に約１００ｎｓのオーダーで位置することも明らかである。従って、制御ユニット１８０の入力部１８３がセンサ信号Ｓ_Ｄの立ち上がりの側面（flank）に応答するように設計される、すなわち制御ユニット１８０がパルスの立ち上がりによりトリガされると、ＭＯＳＦＥＴ６１，６２をスイッチングする実際の瞬間はランプ電流Ｉ_Ｌの実際のゼロとの交差と正確に一致し得る。

電圧パルスの実際の幅は、とりわけトランス１１０の具体的な設計に依存することに注意されたい。これは、当業者には明らかであるように、設計者が当該ドライバの要求に合うようにトランスの特性を設計することを可能にする。

電流の増大から減少に向かう時間ｔ_Ｈにおけるスイッチングは所定の電流レベルに達する電流によりトリガされ得ることに注意されたい、しかしながら、このスイッチングは、第１の動作フェーズ又はメインフェーズ４３が所定の持続時間ｔ_４３を有する点で時間に基づくことが好ましい。

本発明の他の観点は、整流の瞬間、すなわち図１Ｂの第１の整流フェーズ４１から第２の整流フェーズ４２への移行及び第２の整流フェーズ４２から第１の整流フェーズ４１への移行に関連している。従来、これらの整流の瞬間は、第１の整流フェーズ４１及び第２の整流フェーズ４２の持続時間を規定する何らかのクロック信号によって規定されていた。このクロック信号が第１の整流フェーズ４１又は第２の整流フェーズ４２はそれぞれ終了したことを示すとすぐに、制御ユニットは第２の整流フェーズ及び第１の整流フェーズにそれぞれ動作をスイッチングする。この点に関する従来のドライバの欠点は、整流の瞬間がランプ電流Ｉ_Ｌの位相と相関関係がなく、通常、ランプ回路電流Ｉ_ＬＣがＩ_ＬＯＷとＩ_ＨＩＧＨとの間の制限された値を有する瞬間に整流の瞬間が発生することである。この事実はスイッチングの損失を招く。

本発明の他の目的は、この欠点を克服することでもある。

この目的のために、本発明のドライバ１５０の制御ユニット１８０は、整流をランプ回路電流Ｉ_ＬＣのゼロとの交差と同期させるように、すなわちランプ回路電流Ｉ_ＬＣのゼロとの交差と一致する瞬間に第１のフェーズから第２のフェーズ及び第２のフェーズから第１のフェーズへと動作をスイッチングするように設計されていることが好ましい。

上述した全ての利点を与える制御ユニット１８０の具体的な実施の形態が図８に例として模式的に示されており、同じ機能を与える他の設計も可能である。

この具体的な実施の形態の設計及び動作が、図８及び更に図９を参照して説明される。図９は、制御ユニット１８０のこの具体的な実施の形態において生じるようなランプ回路電流及び幾つかの信号を時間の関数として示したグラフである。

制御ユニット１８０は整流クロック生成器２１０を有しており、この整流クロック生成器２１０は、ランプ電流の整流位相を示す矩形波整流クロック信号φ_ＣＯＭＭを与える出力部２１１を備えている。典型的には、上記矩形波信号φ_ＣＯＭＭは約１００Ｈｚのオーダーの周波数を有している。代替として、制御ユニット１８０は外部整流クロック生成器（図示せず）からの整流クロック信号を受け取るクロック入力端子（図示せず）を有していてもよい。

クロック生成器デバイスは一般に知られており、従来のクロック生成器デバイスが本発明の制御ユニットを実現する際に用いられ得るので、ここではそのようなデバイスの設計及び動作をより詳細に論ずることは必要ではない。

制御ユニット１８０は第１のＤタイプフリップフロップデバイス２２０を更に有しており、この第１のＤタイプフリップフロップデバイス２２０は、信号入力部２２１、トリガ入力部２２２、セット入力部２２５、リセット入力部２２６、第１の出力信号Ｑ_２２３を供給する第１の出力部２２３及び第２の出力信号Ｑ_２２４を供給する第２の出力部２２４を備えている。また、制御ユニット１８０は第２のＤタイプフリップフロップデバイス２３０を有しており、第２のＤタイプフリップフロップデバイス２３０は、信号入力部２３１、トリガ入力部２３２、セット入力部２３５、リセット入力部２３６、第１の出力信号Ｑ_２３３を供給する第１の出力部２３３及び第２の出力信号Ｑ_２３４を供給する第２の出力部２３４を備えている。

各フリップフロップデバイス２２０，２３０は２つの動作状態を有し、Ｈステートとして示される第１の動作状態では第１の出力信号Ｑ_２２３，Ｑ_２３３が論理ＨＩＧＨ、第２の出力信号Ｑ_２２４，Ｑ_２３４が論理ＬＯＷであり、Ｌステートとして示される第２の動作状態では第１の出力信号Ｑ_２２３，Ｑ_２３３が論理ＬＯＷ、第２の出力信号Ｑ_２２４，Ｑ_２３４が論理ＨＩＧＨである。各フリップフロップデバイス２２０，２３０は以下のように動作するよう設計されている。上記セット及びリセット入力部の両方がＬＯＷである間は、トリガ入力部においてトリガ信号が受け取られるまで動作状態が維持される。トリガ入力部においてトリガ信号が受け取られると、動作状態は、上記第１の出力部が上記信号入力部においてその瞬間に受け取られる入力信号の論理値を得るようにセットされる。

フリップフロップデバイスは一般に知られており、従来のフリップフロップデバイスが本発明の制御ユニットを実現する際に用いられ得るので、ここではそのようなデバイスの設計及び動作をより詳細に論ずることは必要ではない。

制御ユニット１８０は第１のタイマデバイス２４０を更に有しており、この第１のタイマデバイス２４０は、トリガ入力部２４１と第１のタイマ出力信号Ｔ_２４２を供給する出力部２４２とを備えている。また、制御ユニット１８０は、トリガ入力部２５１と第２のタイマ出力信号Ｔ_２５２を供給する出力部２５２とを備えた第２のタイマデバイス２５０を有している。各タイマデバイスは２つの動作状態を有し、Ｌステートとして示される第１の動作状態では上記タイマ出力信号がＬＯＷであり、Ｈステートとして示される第２の動作状態ではタイマ出力信号がＨＩＧＨである。各タイマデバイスは、以下のように動作するよう設計されている。通常、各タイマデバイスはＬステートにある。各タイマデバイスは、トリガ入力部において受け取られるトリガ信号に応答して所定のタイマ期間待機し、出力部において短いＨＩＧＨパルスを送出する。上記所定のタイマ期間の持続時間は所定の値を有する。

タイマデバイスは一般に知られており、従来のタイマデバイスが本発明の制御ユニットを実現する際に用いられ得るので、ここではそのようなデバイスの設計及び動作をより詳細に論ずることは必要ではない。

制御ユニット１８０は、図示されているように、入力部２６１と電流強度検出信号を供給する出力部２６２とを備えた電流レベル検出器２６０を更に有していることが好ましい。この電流検出器２６０はランプ電流の強度を検知し、検知されたランプ電流の強度を所定の高いレベルの閾値と比較するように設計されている。ランプ電流の強度が上記所定の高いレベルの閾値よりも低い間は、電流検出器２６０は、電流強度検出信号がＬＯＷであり、Ｌステートとして示される第１の動作状態にある。ランプ電流強度が上記所定の高いレベルの閾値を上回って上昇すると、電流検出器２６０は、電流強度検出信号がＨＩＧＨであり、Ｈステートとして示される第２の動作状態に入る。

電流レベル検出器は一般に知られており、従来の電流レベル検出器が本発明の制御ユニットを実現する際に用いられ得るので、ここではそのようなデバイスの設計及び動作をより詳細に論ずることは必要ではない。

制御ユニット１８０は、第１の入力部２８１、第２の入力部２８２及び第１の制御出力信号Ｓ１を供給する出力部２８３を備えた第１のＸＮＯＲデバイス２８０と、第１の入力部２９１、第２の入力部２９２及び第２の制御出力信号Ｓ２を供給する出力部２９３を備えた第２のＸＮＯＲデバイス２９０とを更に有している。各ＸＮＯＲデバイスは２つの動作状態を有し、Ｌステートとして示される第１の動作状態では対応する出力信号Ｓ１，Ｓ２がＬＯＷであり、Ｈステートとして示される第２の動作状態では対応する出力信号Ｓ１，Ｓ２がＨＩＧＨである。各ＸＮＯＲデバイスは、２つの入力部において受け取られる入力信号が互いに異なる論理値を有するとＬステートにあり、２つの入力部において受け取られる入力信号が互いに同じ論理値を有するとＨステートにあるように設計されている。

ＸＮＯＲデバイスは一般に知られており、従来のＸＮＯＲデバイスが本発明の制御ユニットを実現する際に用いられ得るので、ここではそのようなデバイスの設計及び動作をより詳細に論ずることは必要ではない。

基本的には、第１のフリップフロップ２２０が第１の動作フェーズ４３と第２の動作フェーズ４４との間の移行の瞬間ｔ_Ｈ及びｔ_Ｌを決定する。第１のフリップフロップ２２０がＨステートにあると、ドライバ１５０は第１の動作フェーズ４３にあり（図６）、第１のフリップフロップ２２０がＬステートにあると、ドライバ１５０は第２の動作フェーズ４４にある。上述したように、第１の出力信号Ｓ１は、第１の整流インターバル４１の第１の動作フェーズ４３の間ＨＩＧＨであるべきであるが、第２の整流インターバル４２の第１の動作フェーズ４３の間ＬＯＷであるべきである。この目的のために、第１のフリップフロップ２２０の出力信号Ｑ_２２４が整流クロック信号φ_ＣＯＭＭと論理和否定（ＸＮＯＲ）される。

第１のフリップフロップ２２０は、ランプ電流のゼロとの交差時に又はＬステートの所定の最大持続時間が経過すると、どちらが先に起こってもＨステートに入り、ランプ電流の高いレベルとの交差時に又はＨステートの所定の最大持続時間が経過すると、どちらが先に起こってもＬステートに入る。

ランプ電流がゼロと交差する時はいつでも第１のフリップフロップ２２０がＨステートに入ることを確実にするために、第１のフリップフロップ２２０の信号入力部２２１は一定のＨＩＧＨレベルのソースに接続されている。第１のフリップフロップ２２０のトリガ入力部２２２は制御ユニット１８０のセンサ入力部１８３に接続されており、電流センサ１００の出力信号を受け取る。

第１の動作フェーズ４３は、第２のタイマ２５０により決定される所定の時間の後又はランプ回路電流が所定の電流レベルに達すると終わる。第２のタイマ２５０は第１の動作フェーズ４３の開始に応答し、それまでに回路電流が上記所定の電流レベルにまだ達していないと、第１の動作フェーズ４３の開始後の所定の時間において信号パルスを送出する。第２のタイマ２５０の出力部２５２はＯＲゲート２７０の第１の入力部２７１に接続されており、ＯＲゲート２７０の出力部２７３は第１のフリップフロップ２２０のリセット入力部２２６に接続されている。従って、第２のタイマ２５０が信号パルスを発すると、第１のフリップフロップ２２０がリセットされ、Ｌステートに入る（瞬間ｔ_Ｈ）。

電流レベル検出器２６０はランプ回路電流を検知し，上記所定の時間が経過する前にランプ回路電流が上記所定の電流レベルに達すると電流レベル検出器２６０の出力がＨＩＧＨになる。電流レベル検出器２６０の出力部２６２は上記ＯＲゲート２７０の第２の入力部２７２に接続されている。従って、電流レベル検出器２６０の出力部２６２がＨＩＧＨになると、第１のフリップフロップ２２０はリセットされ、Ｌステートに入る（瞬間ｔ_Ｈ）。

第１のタイマ２４０は第２の動作フェーズ４４の開始に応答し、それまでに電流がまだゼロを通過していないと、第２の動作フェーズ４４の開始後の所定の時間において信号パルスを送出する。第１のタイマ２４０の出力部２４２は、第１のフリップフロップ２２０のセット入力部２２５に接続されている。従って、第１のタイマ２４０が信号パルスを発すると、第１のフリップフロップ２２０はセットされ、Ｈステートに入る（瞬間ｔ_Ｌ）。

第１のＸＮＯＲデバイス２８０は、第１のフリップフロップ２２０の第２の出力信号Ｑ_２２４を受け取るように結合された第１の入力部２８１を備えている。第１のＸＮＯＲデバイス２８０の出力部２８３は、制御ユニット１８０の第１の出力部８１に結合されており、第１のスイッチ６１のための制御信号として出力信号を供給する。第２の入力部２８２において、第１のＸＮＯＲデバイス２８０は整流クロック生成器２１０の整流信号φ_ＣＯＭＭを受け取る。従って、上記出力信号Ｓ１は、整流期間に依存して、第１のフリップフロップ２２０の第２の出力信号Ｑ_２２４に等しいか、又は反転されている。しかしながら、整流信号φ_ＣＯＭＭは、電流がゼロと交差するまで遅延を生じさせるために第１のＸＮＯＲデバイス２８０に直接ではなく、第２のフリップフロップ２３０を介して接続されている。

より具体的には、第２のフリップフロップ２３０は、整流クロック生成器２１０の出力部２１１に接続された信号入力部２３１と、第１のフリップフロップ２２０の第１の出力部２２３に接続されたトリガ入力部２３２とを備えている。従って、通常ランプ電流のゼロとの交差時に起こる第１のフリップフロップ２２０のＬステートからＨステートへの各移行において、第２のフリップフロップ２３０は、整流クロック信号φ_ＣＯＭＭの状態により決定される状態に入る。

本発明によれば、第２の出力信号Ｓ２は常に第１の出力信号Ｓ１の逆であるべきである。これは、第２の出力信号Ｓ２を生成するために第１の出力信号Ｓ１を反転させることによりもたらされ得る。しかしながら、これは、タイミングの遅延を伴う可能性がある。従って、図８に示されているように、第２の出力信号Ｓ２は、第１の入力部２９１において第１のフリップフロップ２２０の第２の出力信号Ｑ_２２４も受け取るが、第２の入力部２９２において第２のフリップフロップ２３０の第１の出力信号Ｑ_２３３を受け取る第２のＸＮＯＲデバイス２９０により生成されることが好ましい。

信号Ｓ１及びＳ２がｈｉｇｈである可能な期間を回避するため、及び従ってスイッチ６１及び６２が同時に導通することを防止するために、連続するスイッチング期間の間における無駄時間の短い期間、すなわち信号Ｓ１及びＳ２の両方がｌｏｗである期間を確実にすることが望ましいことに注意されたい。しかしながら、通常、この機能は最終的な（final）ＭＯＳＦＥＴドライバにより実現され、ここでは示されていない。

図９を参照されたい。

最初に、整流クロック信号φ_ＣＯＭＭが論理ＨＩＧＨであり、第１のフリップフロップ２２０がＬステートにあり（Ｑ_２２３がＬＯＷであり、Ｑ_２２４がＨＩＧＨである。）、第２のフリップフロップ２３０がＨステートにあり（Ｑ_２３３がＨＩＧＨであり、Ｑ_２３４がＬＯＷである。）、第１のタイマデバイス２５０がＬステートにある（Ｔ_２５２がＬＯＷである。）と仮定する。その場合、第１の出力制御信号Ｓ１はＬＯＷであり、第２の出力制御信号Ｓ２はＨＩＧＨであり、ランプ回路電流Ｉ_ＬＣは減少する（図９のｔ_１）。

ランプ電流回路Ｉ_ＬＣがゼロに達すると、検出信号Ｓ_Ｄは検出ピークを示す（ｔ_２）。この検出ピークによりトリガされると、第１のフリップフロップデバイス２２０はＨステートに入り（Ｑ_２２３がＨＩＧＨになり、Ｑ_２２４がＬＯＷになる）、第１の出力制御信号Ｓ１はＨＩＧＨになり、第２の出力制御信号Ｓ２はＬＯＷになる。従って、以前に説明されているように、ランプ回路電流Ｉ_ＬＣが上昇する。

このランプ回路電流Ｉ_ＬＣの上昇のために、電流センサ１００は図９に示されているように第２の検出ピークを生成する。しかしながら、これは第１のフリップフロップデバイス２２０の状態に影響を及ぼさない。

第１のタイマデバイス２５０が所定のＯＮ時間が経過したことを検出するか、又は電流検出器２６０がランプ回路電流Ｉ_ＬＣが所定の電流レベルに達したことを検出すると、第１のフリップフロップデバイス２２０がＬステートにリセットされる（図９のｔ_３、図６のｔ_Ｈに対応）。第１の出力制御信号Ｓ１はＬＯＷになり、第２の出力制御信号Ｓ２はＨＩＧＨになり、ランプ回路電流Ｉ_ＬＣが再度減少する。

整流クロック信号φ_ＣＯＭＭが論理ＨＩＧＨである間、このサイクルが繰り返される。整流クロック信号φ_ＣＯＭＭは、ＨＩＧＨからＬＯＷに変化すると仮定すると、ランプ回路電流Ｉ_ＬＣがゼロではない任意の瞬間（図９のｔ_４）において図４Ｂにおける第１の整流フェーズ４１から第２の整流フェーズ４２への移行を示す。本発明の重要な観点によれば、第２のフリップフロップ２３０はトリガされるまでその電流状態のままであるので、この変化は出力制御信号Ｓ１及びＳ２の変化を直接はもたらさない。従って、上記サイクルは、ランプ電流Ｉ_Ｌがゼロに達する最初の次の瞬間（図９のｔ_５）まで続く。

その瞬間に、トリガ入力部２２２において受け取られる検出信号Ｓ_Ｄに応答して、第１のフリップフロップ２２０がＨステートに入り、第１の出力Ｑ_２３３がＨＩＧＨになり、これは第２のフリップフロップ２３０をＬステートにトリガする。それにより、第１の出力Ｑ_２３３がＬＯＷになり、第２の出力Ｑ_２３４はＨＩＧＨになる。その結果、各ＸＮＯＲデバイス２８０，２９０の２つの入力信号はほぼ同時に変化し、各ＸＮＯＲデバイス２８０，２９０の２つの出力信号は変化しないまま維持される。このケーズでは、第１の出力制御信号Ｓ１はＬＯＷのままであり、第２の出力信号Ｓ２はＨＩＧＨのままであり、ランプ回路電流Ｉ_ＬＣは減少し続ける。すなわち電流の大きさは大きくなるが、電流の向きは反転されている。

反対の向きの上昇するランプ回路電流Ｉ_ＬＣのこの状態は、図６のメインフェーズ４３に再度対応しているが、図４Ｂの第２の整流フェーズ４２と組み合わせられており、第１のタイマデバイス２５０が所定のＯＮ時間が経過したことを検出するか、又は電流検出器２６０がランプ回路電流Ｉ_ＬＣが所定の電流レベルに達したことを検出するまでどちらが先に起こっても維持される。この瞬間に、第１のフリップフロップデバイス２２０がＬステートにリセットされ、第１の出力制御信号Ｓ１がＨＩＧＨになり、第２の出力制御信号Ｓ２はＬＯＷになり、ランプ回路電流Ｉ_ＬＣの大きさは再度減少する。

このように、上記重要な利点は、実際の整流の瞬間（ｔ_５）がランプ回路電流Ｉ_ＬＣのゼロとの交差とほぼ一致するように、実際の整流の瞬間（ｔ_５）が整流クロック信号φ_ＣＯＭＭにより示されるような目標の整流の瞬間（ｔ_４）に対して遅延されることにより達成される。

本発明は、上述した具体的な実施の形態に限定されるものではなく、特許請求の範囲に規定されている本発明の保護範囲内において種々の変形及び変更が可能であることが当業者には明らかであるべきである。

例えば、上記実施の形態では、各整流インターバルにおいてランプ回路電流が変化するが常に同じ方向を有していること、すなわちランプ回路電流Ｉ_ＬＣがゼロに達する前又は理想的には厳密にランプ回路電流Ｉ_ＬＣがゼロに等しい瞬間にメイン動作フェーズ４３が開始されることが論じられた。しかしながら、わずかに遅れてメイン動作フェーズ４３を開始し、その結果、ランプ回路電流Ｉ_ＬＣがゼロを通過し、すなわち効果的に方向を変え、実際には電流の大きさが再度上昇していることも許容され得る。これを考慮に入れるために、メイン動作フェーズ４３において回路電流Ｉ_ＬＣが常に上昇するレベル及び実質的に一定の向きを有し、第２の動作フェーズ４４において回路電流Ｉ_ＬＣが常に減少するレベル及び実質的に一定の向きを有すると言われるであろう。

図５を参照してドライバ１５０のハーフブリッジの実現が説明された。しかしながら、フルブリッジの設計において本発明の概念を実現することも可能である。その場合、ブリッジの分岐部７１，７２は、低周波数の整流レートにおいて交互の導通であるように、制御ユニット１８０により制御もされる第３及び第４のＭＯＳＦＥＴスイッチにより置き換えられると考えることができる。その場合、上記第３及び第４のＭＯＳＦＥＴスイッチは第２のフリップフロップデバイス２３０の出力信号Ｑ_２３３，Ｑ_２３４により制御され、それらのスイッチングの瞬間もまたランプ回路電流Ｉ_ＬＣのゼロとの交差とほぼ一致する。

また、回路電流Ｉ_ＬＣのゼロとの交差とほぼ一致させるように実際の整流の瞬間を遅延させることが、本発明の他の重要な観点、すなわちスイッチ６１及び６２の同時であるが逆の駆動も実現する好ましい実施の形態と組み合わせて論じられた。しかしながら、回路電流Ｉ_ＬＣのゼロとの交差とほぼ一致させるように実際の整流の瞬間を遅延させることは、１つのスイッチのみが活性であり、「リターン」電流が本体ダイオードを通って（６４；図３の電流Ａ２ａ）又は追加の並列のダイオードを通って（９４；図３の電流Ａ２ｂ）流れる従来技術のデバイスにおいても実現され得る。

更に、ノード部Ｐとノード部Ｑとの間の分岐部において、ランプ９、インダクタ７３及び検出器１００の順序は望まれる通りに選択され得ることに注意されたい。

従来のガス放電ランプ用ドライバを模式的に示している。 ランプ電流を時間の関数として示したグラフである。 従来の他のガス放電ランプ用ドライバを模式的に示している。 現在の技術の整流フォワードドライバをより詳細に示すブロック図である。 ランプ回路電流及び制御信号を時間の関数として示したタイミング図である。 ランプ電流及び制御信号を時間の関数として異なるスケールで示したタイミング図である。 本発明によるドライバの模式的な回路図である。 本発明によるドライバに関するランプ回路電流及びドライバ制御信号を時間の関数として示したタイミング図であり、図４Ａと同等である。 本発明による電流センサを模式的に示している。 図７Ａの電流センサの特性を示すグラフである。 制御ユニットの具体的な実施の形態を模式的に示す機能ブロック図である。 ランプ回路電流及び幾つかの信号を時間の関数として示したグラフである。

Claims (9)

1. 実質的に直流電圧のソースへの接続のための２つの入力端子と、
   ガス放電ランプへの接続のための２つの出力端子と、
   前記２つの入力端子の間に直列に接続された２つの制御可能なスイッチの配列と、
   前記２つの出力端子と直列に接続されたインダクタであって、この直列の配列が前記２つのスイッチの間のノード部に結合された当該インダクタと、
   前記２つの制御可能なスイッチに制御信号を供給するように結合された２つの制御出力部を備えた制御ユニットと
   を有し、前記制御ユニットは、第１の整流インターバルの間はランプ回路電流が実質的に第１の方向のみを有し、第２の整流インターバルの間は前記ランプ回路電流が実質的に前記第１の方向と逆の第２の方向のみを有すると共に、第１の動作フェーズの間は前記ランプ回路電流が実質的に連続的に増大するレベルを有し、第２の動作フェーズの間は前記ランプ回路電流が実質的に連続的に減少するレベルを有するように、相対的に低い周波数の整流インターバルで、相対的に高い周波数の動作フェーズにおいて制御信号を生成するよう設計されたガス放電ランプ用ドライバであって、
   電流を検知し、前記電流のゼロ交差を示す出力信号を生成する検出器であって、検知されるべき電流を受け取る一次巻線を備えると共に、前記一次巻線にコアを介して誘導結合された二次巻線を更に有するトランスを有し、前記一次巻線の電流の実質的にゼロ交差の近傍を除き前記コアが磁気的に飽和するように設計されている検出器を更に有し、前記一次巻線が当該ドライバの出力端子と直列に接続され、前記制御ユニットに前記検出器の出力信号が供給され、前記制御ユニットは、前記第２の動作フェーズから前記第１の動作フェーズへの切り換えを前記出力信号に基づいて行う、ガス放電ランプ用ドライバ。
2. 前記制御ユニットは、
   前記第１の整流インターバル且つ前記第１の動作フェーズの間、前記ノード部と正の入力端子との間に結合された第１のスイッチは実質的に導電性であり、前記ノード部と負の入力端子との間に結合された第２のスイッチは実質的に非導電性であって、
   前記第１の整流インターバル且つ前記第２の動作フェーズの間、前記第１のスイッチは実質的に非導電性であり、前記第２のスイッチは実質的に導電性であって、
   前記第２の整流インターバル且つ前記第１の動作フェーズの間、前記第１のスイッチは実質的に非導電性であり、前記第２のスイッチは実質的に導電性であって、
   前記第２の整流インターバル且つ前記第２の動作フェーズの間、前記第１のスイッチは実質的に導電性であり、前記第２のスイッチは実質的に非導電性である
   ように制御信号を生成するよう設計された請求項１記載のドライバ。
3. 前記スイッチがＭＯＳＦＥＴスイッチを有する請求項１又は２記載のドライバ。
4. 前記動作フェーズに対応する相対的に高い周波数においてスイッチングされる第１のフリップフロップデバイスと、
   整流クロック信号を受け取る信号入力部、前記第１のフリップフロップデバイスの出力部に結合されたトリガ入力部及び少なくとも１つの出力部を備えた第２のフリップフロップデバイスと、
   前記第１のフリップフロップデバイスの出力部に結合された第１の入力部、前記第２のフリップフロップデバイスの出力部に結合された第２の入力部及び前記制御ユニットの前記第１の出力部に結合された出力部を備えた第１のＸＮＯＲデバイスと
   を有する請求項１に記載のドライバ。
5. 前記第１のフリップフロップデバイスのセット入力部に結合された少なくとも１つの出力部を備えた第１のトリガ可能なタイマデバイス及び／又は前記第１のフリップフロップデバイスのリセット入力部に結合された少なくとも１つの出力部を備えた第２のトリガ可能なタイマデバイスを有する請求項４に記載のドライバ。
6. 前記第１のフリップフロップデバイスのリセット入力部に結合された少なくとも１つの出力部を備えた電流検出器を有する請求項４又は５に記載のドライバ。
7. 前記第１のＸＮＯＲデバイスの１つの入力部により受け取られる信号と論理的に同一の信号を受け取るように結合された第１の入力部と、前記第１のＸＮＯＲデバイスの他の入力部により受け取られる信号と論理的に反対の信号を受け取るように結合された第２の入力部と、前記制御ユニットの前記第２の出力部に結合された出力部とを備えた第２のＸＮＯＲデバイスを更に有する請求項４ないし６のいずれか１項に記載のドライバ。
8. 前記第１のフリップフロップデバイスの信号入力部が一定のＨＩＧＨ信号を受け取るように結合され、前記第１のフリップフロップデバイスのトリガ入力部が前記検出器の出力信号を受け取る前記入力部に結合された請求項４ないし７のいずれか１項に記載のドライバ。
9. 前記一次巻線が当該ドライバの出力端子と直列に接続された請求項１に記載のドライバ。

Images