JP2000236661A - 電源装置 - Google Patents

Abstract

(57)【要約】 【課題】 交流入力電源を整流平滑する整流平滑回路に
よる損失の問題、大型化の問題、信頼性の問題を解消
し、交流入力電源電圧の周期変動に伴う出力の変動を抑
える。また、高調波の発生を低減させる。 【解決手段】 交流入力電源電圧の正負の半サイクルに
同期して高周波でスイッチングする第１・第２のスイッ
チ素子Ｑ１，Ｑ２と、交流入力電源電圧の正の半サイク
ルと負の半サイクルとで交互に導通してトランスの出力
を整流する第３・第４のスイッチ素子Ｑ３，Ｑ４を設
け、交流入力電源電圧の瞬時電圧の絶対値が小さい程、
第１・第２のスイッチ素子のオンデューティ比を大きく
し、前記交流入力電源電圧の瞬時電圧の絶対値が大きい
程、第１・第２のスイッチ素子のオンデューティ比を小
さくする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、交流電源を入力
して、所定の直流電圧または直流電流に変換する電源装
置に関するものである。

【０００２】

【従来の技術】たとえば商用交流電源を入力して、所定
の直流電圧に変換する従来の電源装置の例を図１０に示
す。ここで、フィルタ回路は高調波ノイズが商用交流電
源ラインに重畳されないようにするための回路である。
ＤＢはダイオードブリッジであり、ＩＮ−ＩＮから入力
される交流入力電源電圧を全波整流する。コンデンサＣ
１１はこれを平滑して直流電源電圧とする。Ｑはスイッ
チングトランジスタであり、トランスＴの１次巻線電流
を断続する。トランスＴの２次側にはフライホイールダ
イオードＤ１１、チョークコイルＬ１１、平滑コンデン
サＣ１２を設けている。これによりフォワード型のＤＣ
／ＤＣコンバータを構成している。

【０００３】このように、交流電源電圧を入力して、所
定の直流電圧に変換する電源装置においては、ダイオー
ドブリッジＤＢおよび平滑コンデンサＣ１１による整流
平滑回路により一旦直流電源電圧に変換し、これをＤＣ
／ＤＣコンバータの入力電源電圧として与えるようにし
ている。そのため、ダイオードブリッジＤＢおよび平滑
コンデンサＣ１１などの整流平滑回路で電力損失が発生
し、電源装置全体の電力変換効率が高められないという
問題があった。しかも１次側の平滑コンデンサＣ１１が
電源装置の寿命と信頼性を決定するといっても過言では
なく、この平滑コンデンサＣ１１の存在によって電源装
置の信頼性が高められないという問題があった。

【０００４】また、この整流平滑回路を構成する回路素
子は大型であるため、電源装置全体の小型化が困難であ
った。

【０００５】一方、上記整流平滑回路によって、交流入
力電源電圧を一旦直流電圧に変換せずに、直接スイッチ
ングするようにした電源装置が特許第２７４０４９５号
公報に示されている。ここでその電源装置の基本的な構
成と動作について図１１および図１２を参照して説明す
る。図１１においてスイッチ素子Ｑ１，Ｑ２はトランス
Ｔの１次側に接続されて、交流入力電源電圧のスイッチ
ングを行う。スイッチ素子Ｑ３，Ｑ４はトランスＴの２
次側において、交流入力電源の半サイクルおよびＱ１，
Ｑ２の高周波スイッチングに同期してスイッチングを行
う。フライホイールダイオードＤ、チョークコイルＬお
よび平滑コンデンサＣ部分の構成については図１０の場
合と同様である。

【０００６】上記スイッチ素子Ｑ１，Ｑ２のゲートに対
しては図１２に示す駆動パルス１０１のような高周波の
矩形波信号が与えられ、スイッチ素子Ｑ３，Ｑ４のゲー
トに対しては駆動パルス１０２，１０３に示すように、
交流入力電源電圧の正の半サイクルと負の半サイクルご
とにそれぞれ与えられる。

【０００７】なお、図１１および図１２では、トランス
の２次側のスイッチ素子を順バイアス方向に接続した例
を示している。

【０００８】

【発明が解決しようとする課題】図１１に示したよう
な、交流入力電源を直接高周波スイッチングする電源装
置においては、交流入力電源電圧の瞬時電圧に関わら
ず、常に一定パルス幅でスイッチ素子のスイッチングを
行うものであるため、交流入力電源電圧の瞬時値が高い
ほどトランスに対する注入・放出エネルギーが大きく、
逆に交流入力電源電圧の瞬時値が低いほどトランスに対
する注入・放出エネルギーが小さくなる。その結果、出
力電圧または出力電流にリップルが生じてしまう。この
リップルを減少させるためには、トランスの２次側の整
流平滑回路の平滑作用を大きくする必要があるが、その
ために回路定数が大きくなり、大型の部品を要し、やは
り大型化につながる。

【０００９】この発明の目的は、入力電源である交流電
源を一旦整流平滑することによる損失の問題、整流平滑
回路による大型化の問題および前記信頼性の問題を解消
するとともに、交流入力電圧の周期変動に伴う出力電圧
または出力電流の変動を抑えた電源装置を提供すること
にある。

【００１０】また、図１１に示したような、交流入力電
源を直接高周波スイッチングする電源装置においては、
交流入力電源を直接スイッチングするものであるため、
そのスイッチングによって高調波が発生し易いという問
題があった。

【００１１】この発明の目的は交流入力電源を直接スイ
ッチングするにも拘らず高調波の発生を低減させた電源
装置を提供することにある。

【００１２】

【課題を解決するための手段】この発明の電源装置は、
トランスと、該トランスの１次側に直列に接続され、当
該トランスの入力電流を断続する第１・第２のスイッチ
素子と、前記トランスの２次側に直列に接続され、該ト
ランスの出力電流を整流する第３・第４のスイッチ素子
と、当該第３・第４のスイッチ素子による整流出力を平
滑する平滑回路と、交流入力電源電圧の正の半サイクル
と負の半サイクルとで、第３・第４のスイッチ素子をデ
ッドタイムを挟んで交互に導通させるとともに、前記交
流入力電源電圧の正負の半サイクルに同期して、前記交
流入力電源電圧の瞬時電圧の絶対値が小さい程、第１・
第２のスイッチ素子のオンデューティ比が大きくなり、
前記交流入力電源電圧の瞬時電圧の絶対値が大きい程、
第１・第２のスイッチ素子のオンデューティ比が小さく
なる関係で、前記第１・第２のスイッチ素子を前記交流
入力電源の周波数より高周波でスイッチングするスイッ
チング制御手段とを備える。

【００１３】この構成により、交流入力電源を整流平滑
するダイオードブリッジおよび平滑コンデンサが不要と
なり、整流平滑回路による損失の問題、大型化の問題お
よび信頼性の問題が解消される。

【００１４】また、交流入力電源の電圧が中心電圧（０
〔Ｖ〕）に近いほど、第１・第２のスイッチ素子のオン
デューティ比が大きくなり、ピーク電圧に近いほどその
オンデューティ比が小さくなるため、交流入力電源の瞬
時電圧の変化に関わらずトランスに対する注入・放出エ
ネルギーが均一化される。その結果、２次側の平滑回路
による平滑作用により、出力電圧のリップルを充分に低
下させることができる。

【００１５】さらに、トランスの２次側の第３・第４の
スイッチ素子は、交流入力電源の正の半サイクルの間ま
たは負の半サイクルの間、デッドタイムを挟んで連続的
に導通可能であるため、第３・第４のスイッチ素子の同
時オンによるトランスの２次側の短絡を防止するという
効果もある。

【００１６】また、この発明の電源装置は、交流入力電
源の正の半サイクルで第１のスイッチ素子を上記高周波
でスイッチングするとともに、第２のスイッチ素子を導
通させたままとし、交流入力電源の負の半サイクルで、
第２のスイッチ素子を上記高周波でスイッチングすると
ともに第１のスイッチ素子を導通させたままとする。

【００１７】上記第１・第２のスイッチ素子としては、
ＭＯＳ−ＦＥＴが使用できるが、そのドレイン−ソース
間に寄生ダイオードが生じるため、たとえば交流入力電
源電圧の正の半サイクルで第１のスイッチ素子が高周波
でスイッチングされているとき、第２のスイッチ素子は
その寄生ダイオードを通じて通電される。しかし、この
ように一方のスイッチ素子が高周波でスイッチングされ
ている期間に、他方のスイッチ素子を強制的に導通させ
ることにより、上記寄生ダイオードを通電する場合に比
べて、そのドレイン−ソース間の降下電圧が小さくな
り、その結果、ソース−ドレインへと電流が流れ、その
スイッチ素子による電力損失が低減される。そのため、
電源装置全体の電力変換効率が高まる。

【００１８】また、この発明の電源装置では、前記トラ
ンスのコアをフェライトで構成する。この発明の電源装
置においては、交流入力電源を整流することなく、トラ
ンスの１次側に流れる電流を正負両サイクルで高周波ス
イッチングを行い、しかも、上述した半サイクル内での
オンデューティ比の制御により、交流入力電源の瞬時電
圧の変化に関わらずトランスに対する注入・放出エネル
ギーが平均化されるため、トランスのコアを飽和磁束密
度の小さなフェライトで構成することができる。これに
より全体の小型化が可能となる。

【００１９】さらにこの発明の電源装置は、第１または
第２のスイッチ素子より交流入力電源側のラインに直列
にチョークコイルなどのインダクタを挿入する。これに
よりトランスの１次側に流れる電流はインダクタの作用
により連続的となり、高調波の発生が低減される。ま
た、交流入力電源ライン間にフィルタとしてコンデンサ
が挿入された場合、一般に進み力率となるが、上記イン
ダクタの挿入により力率が改善され、交流入力電源側で
の損失も低減されるという効果も生じる。

【００２０】

【発明の実施の形態】この発明の第１の実施形態に係る
電源装置の構成を図１〜図７を参照して説明する。図１
は電源装置全体の回路図である。この電源装置は、入力
端子ＩＮ−ＩＮに、たとえば商用交流電源のような交流
入力電源を入力し、出力端子ＯＵＴ−ＯＵＴから直流電
圧を出力し、負荷に供給する。

【００２１】Ｔはフェライトをコアとするトランスであ
り、その１次側の両端にＭＯＳ−ＦＥＴからなる第１と
第２のスイッチ素子Ｑ１，Ｑ２をそれぞれ直列に接続し
ている。トランスＴの２次側の両端には第３と第４のス
イッチ素子Ｑ３，Ｑ４を直列に接続し、トランスＴの２
次巻線のセンタータップを０電位としている。Ｑ３，Ｑ
４のソースは共通に接続し、フライホイールダイオード
Ｄ５、チョークコイルＬ２および平滑コンデンサＣ２に
よる整流平滑回路を設けている。

【００２２】スイッチング制御回路１００はスイッチ素
子Ｑ１〜Ｑ４のそれぞれのゲートに対して制御電圧を出
力する。また出力端子間には抵抗Ｒ１，Ｒ２からなる出
力電圧検出回路を設けていて、その検出電圧に応じてＱ
１，Ｑ２のオンデューティ比を制御し、出力電圧の安定
化を図る。

【００２３】図２は図１に示したスイッチング制御回路
１００の構成を示すブロック図である。ここで交流入力
電源１はたとえば商用交流電源自体であり、実際にはス
イッチング制御回路外に存在するものである。正弦波信
号発生回路２は交流入力電源１の正弦波信号ａ′と同位
相の正弦波信号ａを発生する。最も単純には、商用交流
電源電圧を抵抗分圧回路または降圧トランスで降圧する
ことにより正弦波信号を発生する。その他に、正弦波信
号ａ′のゼロクロスタイミングを検出するとともに、そ
れに同期した正弦波信号を発振する回路で構成してもよ
い。

【００２４】検出信号入力回路１４は図１に示した抵抗
Ｒ１，Ｒ２などによる出力電圧検出回路からの信号を入
力する。増幅回路３は正弦波信号ａの振幅を検出信号入
力回路１４の出力レベルに応じて変化させる。全波整流
回路４はこの振幅制御された正弦波信号を全波整流して
信号ｅを出力する。三角波発生回路５は高周波の三角波
信号ｂを発生する。コンパレータ６は全波整流波形ｅと
三角波信号ｂとの比較を行って、全波整流波形を三角波
でＰＷＭ変調した信号ｆを出力する。

【００２５】一方、正半波整流回路７は正弦波信号ａの
正の半サイクルを整流して信号ｃを出力し、負半波整流
回路８は正弦波信号ａの負の半サイクルを整流する。極
性反転回路１０はその半波整流信号の極性を反転して信
号ｄを出力する。なお、この負半波整流回路８と極性反
転回路１０の位置関係は逆であってもよい。すなわち、
先に正弦波信号ａの極性を反転して、それを半波整流
（正半波整流）して信号ｄを得るようにしてもよい。矩
形波発生回路９，１１はそれぞれの半波整流信号ｃ，ｄ
を波形整形することによって矩形波信号ｇ，ｈを発生す
る。たとえば所定電圧以上の高い電圧をクリップするク
リップ回路、または所定のしきい値電圧より高いか低い
かによって出力レベルを反転するシュミットトリガー回
路によって構成する。

【００２６】図２において１２，１３は論理積回路であ
り、ＰＷＭ変調された信号ｆと矩形波信号ｇとの論理積
信号ｉ、および信号ｆと矩形波信号ｈの論理積信号ｊを
出力する。上記信号ｉ，ｊは第１・第２のスイッチ素子
Ｑ１，Ｑ２のゲートへ与えられ、信号ｇ，ｈは第３・第
４のスイッチ素子Ｑ３，Ｑ４のゲートへ与えられる。

【００２７】図３は図２に示した各信号の波形図、図４
は特に信号ｉ，ｊについての部分拡大図である。このよ
うに全波整流波形ｅと三角波信号ｂとの比較により、交
流入力電源電圧信号の瞬時電圧の絶対値が小さいほどオ
ンデューティー比が大きく、瞬時電圧の絶対値が大きい
ほどオンデューティー比が小さくなる関係にあるＰＷＭ
変調信号ｆが生じる。また、図２に示した矩形波発生回
路９，１１から発生される矩形波信号ｇ，ｈは、上述し
たように正弦波信号の半波整流波形を所定の電圧レベル
でクリップまたはレベル反転を行ったものであるため、
交流入力電源電圧信号の中心電圧に近いタイミングで共
に０〔Ｖ〕となる期間が生じる。以下、この期間を「デ
ッドタイム」と言う。（図４参照） 図５は交流入力電源電圧の正の半サイクルにおける電源
装置の動作を説明する図である。この期間はＱ３に対す
るゲート電圧（信号ｇ）が正であるため、そのドレイン
電圧に応じて導通可能状態にある。図４のに示すタイ
ミングでは、Ｑ１のゲート制御信号ｉが所定の正電圧と
なるため、図５の（Ａ）に示すようにＱ１のドレイン→
ソース→トランスの１次巻線→Ｄ２の経路でトランスの
１次巻線に通電される。この時、トランスの２次巻線→
Ｑ３→チョークコイルＬ２→平滑コンデンサＣ２および
負荷→トランスの２次巻線の経路で通電される。このと
きチョークコイルＬ２にエネルギーが蓄積される。

【００２８】その後、図４のに示すタイミングとなれ
ば、Ｑ１のゲート電圧が０となるため、Ｑ１はオフす
る。これにともない、図５の（Ｂ）に示すように、チョ
ークコイルＬ２→平滑コンデンサＣ２および負荷→フラ
イホイールダイオードＤ５→Ｌ２の経路で通電され、チ
ョークコイルＬ２に蓄積されていたエネルギーが放出さ
れる。上記の動作が交流入力電源電圧の正の半サイクル
の間繰り返される。

【００２９】図６は交流入力電源電圧の負の半サイクル
における電源装置の動作を説明する図である。この期間
はＱ４に対するゲート電圧（信号ｈ）が正であるため、
そのドレインの電圧に応じて導通可能状態にある。図４
のに示すタイミングでは、Ｑ２のゲート制御信号ｊが
所定の正電圧となるため、図６の（Ａ）に示すようにＱ
２のドレイン→ソース→トランスの１次巻線→Ｄ１の経
路でトランスの１次巻線に通電される。この時、トラン
スの２次巻線→Ｑ４→チョークコイルＬ２→平滑コンデ
ンサＣ２および負荷→トランスの２次巻線の経路で通電
され、チョークコイルＬ２にエネルギーが蓄積される。

【００３０】その後、図４のに示すタイミングとなれ
ば、Ｑ２のゲート電圧が０となるため、Ｑ２はオフす
る。これにともない、図６の（Ｂ）に示すように、チョ
ークコイルＬ２→平滑コンデンサＣ２および負荷→フラ
イホイールダイオードＤ５→Ｌ２の経路で通電され、チ
ョークコイルＬ２に蓄積されていたエネルギーが放出さ
れる。

【００３１】上記の動作が交流入力電源電圧の負の半サ
イクルの間繰り返される。そして、交流入力電源電圧の
正の半サイクルと負の半サイクルで、上述の動作が繰り
返される。なお、上記デッドタイムが存在するため、交
流入力電源電圧の正の半サイクルと負の半サイクルの切
り変わり目でＱ３・Ｑ４が同時オンすることがなく、ト
ランスの２次側の短絡が確実に防止される。

【００３２】ここで交流入力電源の瞬時電圧が低い程、
スイッチ素子Ｑ１，Ｑ２のオンデューティ比が大きく、
交流入力電源の瞬時電圧が高い程、スイッチ素子Ｑ１，
Ｑ２のオンデューティ比が小さくなるため、交流入力電
源電圧の瞬時電圧の変化に関わらず、トランスに対する
注入・放出エネルギーが均一化される。その結果、出力
電圧の安定性が増す。

【００３３】図７は上記スイッチング動作に伴うトラン
スのコアの磁束密度対磁界の強さの関係を示す図（Ｂ−
Ｈカーブ）である。交流入力電源電圧の正の半サイクル
でＯ１、負の半サイクルでＯ２の領域を変移し、交流入
力電源電圧の瞬時電圧の変化に伴ってループの大きさが
変化する。このようにオンデューティ比５０％以上でも
確実にリセットするようにトランスの設計を考慮するこ
とにより、第１・第２のスイッチ素子のスイッチングの
都度、トランスのフェライトコアの残留磁束密度はＰ１
またはＰ２に戻り、飽和磁束密度の低いフェライトコア
を用いることができる。

【００３４】図１に示した回路において負荷電流が増大
したり、交流入力電源電圧が低下するなどして出力電圧
が基準電圧より低下した場合、その基準電圧との差に応
じて、図２に示した増幅回路３は正弦波信号の振幅を制
御する。図８はその様子を示している。上記増幅回路３
の出力電圧に応じて全波整流回路４の出力信号ｅの振幅
が小さくなると、ＰＷＭ変調された信号ｆのオンデュー
ティ比が全体に大きくなる。これにより出力電圧が上昇
する。

【００３５】逆に、負荷電流が減少したり、交流入力電
源電圧が上昇するなどして出力電圧が基準電圧より高く
なった場合、その基準電圧との差に応じて、全波整流回
路４の出力信号ｅの振幅が大きくなり、ＰＷＭ変調され
た信号ｆのオンデューティ比が全体に小さくなり、出力
電圧が下降する。このようにして、出力電圧の安定化が
図られる。

【００３６】次に第２の実施形態に係る電源装置の構成
を図９を参照して説明する。電源装置全体の構成は図１
に示したものと同様である。この第２の実施形態では、
スイッチ素子Ｑ１，Ｑ２のスイッチング制御の仕方が異
なる。図９はその波形図である。この場合、交流入力電
源電圧の正の半サイクルでスイッチ素子Ｑ２に対するゲ
ート電圧を正電圧に維持する。これによりの期間では
Ｑ１がオンするとともに、Ｑ２もオンする。但し、通常
とは逆に、Ｑ２のソースからドレイン方向に通電され
る。この時のＱ２の電圧降下は寄生ダイオードＤ２のＰ
Ｎ接合電位より低いため、スイッチ素子Ｑ２による電力
損失が低減される。の期間では、Ｑ１がオフであるた
め、Ｑ１は勿論Ｑ２にも通電されない。

【００３７】同様に、交流入力電源電圧の負の半サイク
ルでは、の期間でＱ２がオンするとともにＱ１もオン
する。但し、Ｑ１のソースからドレイン方向に通電され
る。この時のＱ１の電圧降下は寄生ダイオードＤ１のＰ
Ｎ接合電位より低いため、スイッチ素子Ｑ１による電力
損失が低減される。の期間では、Ｑ２がオフであるた
め、Ｑ１にも通電されない。このようにして、Ｑ１，Ｑ
２による電力損失が抑えられ、電源装置全体の電力変換
効率が高まる。

【００３８】なお、上述の実施形態では、定電圧を出力
する電源装置について示したが、負荷に対する出力電流
を検出して、その電流値が安定化するように、第１・第
２のスイッチ素子のオンデューティ比を制御するように
構成すれば、定電流電源装置となる。本願発明はこのよ
うな定電流電源装置にも適用できるものである。

【００３９】

【発明の効果】請求項１に記載の発明によれば、交流入
力電源の瞬時電圧の変化に関わらずトランスに対する注
入・放出エネルギーが均一化される。その結果、２次側
の平滑回路による平滑作用により、出力電圧のリップル
を充分に低下させることができる。また、その分、２次
側の平滑回路の時定数を小さくできるため、電源装置全
体の小型化が図れる。

【００４０】請求項２に記載の発明によれば、第１・第
２のスイッチ素子のうち一方のスイッチ素子がスイッチ
ングされている期間の、他方のスイッチ素子による降下
電圧が低いため、そのスイッチ素子による電力損失が低
減され、電源装置全体の電力変換効率が高まる。

【００４１】請求項３に記載の発明によれば、小型のト
ランスを用いて電源装置全体を容易に小型化できるよう
になる。

【００４２】請求項４に記載の発明によれば、トランス
の１次側に流れる電流が連続的となり、高調波の発生が
低減される。また、電源装置の力率が改善され、交流入
力電源側での損失も低減される。

【図面の簡単な説明】

【図１】第１の実施形態に係る電源装置の全体の回路図

【図２】同電源装置におけるスイッチング制御回路の構
成を示すブロック図

【図３】図２各部の波形図

【図４】図３の部分拡大波形図

【図５】図１に示す電源装置の動作説明図

【図６】図１に示す電源装置の動作説明図

【図７】トランスのコアの磁束密度対磁界の強さの関係
を示す図

【図８】出力電圧安定化作用を説明する図

【図９】第２の実施形態に係る電源装置におけるスイッ
チング制御回路の各部の波形図

【図１０】従来の電源装置の回路図

【図１１】従来の他の電源装置の回路図

【図１２】図１１各部の波形図

【符号の説明】

Ｑ１−第１のスイッチ素子 Ｑ２−第２のスイッチ素子 Ｑ３−第３のスイッチ素子 Ｑ４−第４のスイッチ素子 Ｄ１〜Ｄ４−寄生ダイオード Ｌ１，Ｌ２−チョークコイル Ｄ５−フライホイールダイオード Ｃ２−平滑コンデンサ Ｔ−トランス

Claims (4)

【特許請求の範囲】
1. 【請求項１】 トランスと、該トランスの１次側に直列
   に接続され、当該トランスの入力電流を断続する第１・
   第２のスイッチ素子と、前記トランスの２次側に直列に
   接続され、該トランスの出力電流を整流する第３・第４
   のスイッチ素子と、当該第３・第４のスイッチ素子によ
   る整流出力を平滑する平滑回路と、 交流入力電源電圧の正の半サイクルと負の半サイクルと
   で、前記第３・第４のスイッチ素子をデッドタイムを挟
   んで交互に導通させるとともに、前記交流入力電源電圧
   の正負の半サイクルに同期して、前記交流入力電源電圧
   の瞬時電圧の絶対値が小さい程、前記第１・第２のスイ
   ッチ素子のオンデューティ比が大きくなり、前記交流入
   力電源電圧の瞬時電圧の絶対値が大きい程、前記第１・
   第２のスイッチ素子のオンデューティ比が小さくなる関
   係で、前記第１・第２のスイッチ素子を前記交流入力電
   源の周波数より高周波でスイッチングするスイッチング
   制御手段とを備えた電源装置。
2. 【請求項２】 前記スイッチング制御手段は、前記交流
   入力電源電圧の正の半サイクルで、前記第１のスイッチ
   素子を前記高周波でスイッチングするとともに、前記第
   ２のスイッチ素子を導通させたままとし、前記交流入力
   電源電圧の負の半サイクルで、前記第２のスイッチ素子
   を前記高周波でスイッチングするとともに、前記第１の
   スイッチ素子を導通させたままとする請求項１に記載の
   電源装置。
3. 【請求項３】 前記トランスのコアをフェライトで構成
   したことを特徴とする請求項１または２に記載の電源装
   置。
4. 【請求項４】 前記第１または第２のスイッチ素子より
   前記交流入力電源側のラインに直列にインダクタを挿入
   したことを特徴とする請求項１〜３のうちいずれかに記
   載の電源装置。