JP3852542B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP3852542B2 JP3852542B2 JP24044899A JP24044899A JP3852542B2 JP 3852542 B2 JP3852542 B2 JP 3852542B2 JP 24044899 A JP24044899 A JP 24044899A JP 24044899 A JP24044899 A JP 24044899A JP 3852542 B2 JP3852542 B2 JP 3852542B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- switching element
- circuit
- power supply
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチング素子に対するスイッチング制御を高周波で行って、そのスイッチングよりも低い周波数の略矩形波電圧を負荷に印加する電源装置に関するものである。
【０００２】
【従来の技術】
図１４はこの種の従来の電源装置を示す回路図、図１５は図１４に示す各部の動作波形図である（特願平１０−３３８１５４号参照）。
【０００３】
図１４に示す電源装置は、直流電源ＢＴと、平滑用のコンデンサＣｅ１，Ｃｅ２の直列回路と、逆方向の電流を阻止できない逆導通型のＦＥＴＱ１，Ｑ２の直列回路とを並列に接続するとともに、高輝度放電灯（ＨＩＤランプ）ＤＬおよびコンデンサＣ１の並列回路にインダクタＬ１を直列に接続してＬＣ回路を構成し、このＬＣ回路をコンデンサＣｅ１，Ｃｅ２の接続点とＦＥＴＱ１，Ｑ２の接続点との間に接続することにより構成されるインバータＩＮＶ１を備え、ＦＥＴＱ１，Ｑ２を数１０ｋＨｚの周波数でスイッチング動作させ、そのスイッチング周波数よりもかなり低い周波数で、図１５に示すような期間Ａおよび期間Ｂが生じるように切り替えて、ＦＥＴＱ１，Ｑ２のデューティの大小関係を切り替える構成になっている。このようにスイッチング動作を行わせることで、図１５に示すように、負荷としての高輝度放電灯ＤＬに低周波で矩形波状の電流Ｉｌａを流す（電圧を印加する）ことができる。詳述すると、図１５に示すＦＥＴＱ１，Ｑ２に対するオン／オフ制御は、ＦＥＴＱ１，Ｑ２を高周波で交互にオン／オフさせるとともに、期間Ａおよび期間Ｂを低周波で交互に切り替えて、期間Ａの場合にはＦＥＴＱ１のオン期間の方をＦＥＴＱ２のオン期間よりも長くし、期間Ｂの場合にはＦＥＴＱ２のオン期間の方をＦＥＴＱ１のオン期間よりも長くする制御になっている。
【０００４】
また、高周波の周波数の１周期はＦＥＴＱ１，Ｑ２のオン期間で占められ、双方のＦＥＴＱ１，Ｑ２がオフになるいわゆる休止区間をほとんど無視できるとして、期間Ａの場合にＦＥＴＱ１のオンデューティを一層大きくするとともにＦＥＴＱ２のオンデューティを一層小さくすれば、負荷に流れる電流を一層大きくすることができる。同様に、期間Ｂの場合にＦＥＴＱ１のオンデューティを一層小さくするとともにＦＥＴＱ２のオンデューティを一層大きくすれば、負荷に流れる電流を一層大きくすることができる。
【０００５】
【発明が解決しようとする課題】
上記従来の電源装置では、コンデンサＣｅ１，Ｃｅ２の容量が電池程度に極めて大きい場合には、負荷に流れる電流と出力の極性が反転する周期の積の兼ね合いにより、負荷に電流が流れてもコンデンサの電圧は変化せず、低周波の半周期でデューティが一定であっても負荷電流は矩形波状となる。
【０００６】
しかしながら、電源装置の物理的な大きさの制約やコストの問題で、電流が流れても電圧が変化しないような極めて大容量のコンデンサを使用するのは現実的でない。したがって、このような大容量のコンデンサを使用することができないので、図１６に示すように、コンデンサＣｅ１，Ｃｅ２の電圧Ｖｅ１，Ｖｅ２が変動してしまう。これにより、その図に示すように、期間Ａ，Ｂの各々で、各ＦＥＴが一定のデューティで動作すると、電圧Ｖｅ１，Ｖｅ２の変動に伴って負荷電流Ｉｌａも変動することになる。
【０００７】
この状況は負荷のインピーダンスが低く、電圧Ｖｅ１，Ｖｅ２に比べて負荷電圧が極めて低い場合に顕著に現れ、このとき、負荷に電流が流れても負荷で電力がほとんど消費されずに、コンデンサＣｅ１，Ｃｅ２の間で電荷が移動する状態となる。特に、負荷が高輝度放電灯であると、始動直後のそのインピーダンスは極めて低いので、十分な電流が供給されないことになり、ランプ電流が減少していき、場合によっては立消えの問題が発生する。つまり、安定点灯を維持できなくなる。
【０００８】
本発明は、上記事情に鑑みてなされたものであり、例えば高輝度放電灯の始動直後のように負荷のインピーダンスが低くても、負荷に流れる電流の変動を低減し得る電源装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために請求項１記載の発明の電源装置は、直流電源と、第１コンデンサおよび第２コンデンサの直列回路と、逆導通型の第１スイッチング素子および第２スイッチング素子の直列回路とを並列に接続するとともに、少なくとも高輝度放電灯と第３コンデンサとを並列に接続して成る回路に第１インダクタを直列に接続してＬＣ回路を構成し、このＬＣ回路を前記第１コンデンサおよび第２コンデンサの接続点と前記第１スイッチング素子および第２スイッチング素子の接続点との間に接続することにより構成されるインバータ回路と、このインバータ回路を動作させるものであって、前記第１スイッチング素子および第２スイッチング素子を高周波で交互にオン／オフさせるとともに、第１期間および第２期間を低周波で交互に切り替えて、前記高輝度放電灯に低周波の略矩形波電圧を印加させる制御回路とを備え、前記制御回路は、第１期間において、第２期間から第１期間に切り替わった直後の前記第１スイッチング素子のオン期間を前記第２スイッチング素子のオン期間よりも短くした状態から、前記第１スイッチング素子のオン期間を前記第２スイッチング素子のオン期間よりも長くした状態へ変化させ、第２期間において、第１期間から第２期間に切り替わった直後の前記第２スイッチング素子のオン期間を前記第１スイッチング素子のオン期間よりも短くした状態から、前記第２スイッチング素子のオン期間を前記第１スイッチング素子のオン期間よりも長くした状態へ変化させるのである。
【００１０】
この構成では、第１期間の場合に第１スイッチング素子のオン期間が第２スイッチング素子のオン期間よりも短くなり、第２期間の場合に第２スイッチング素子のオン期間の方が第１スイッチング素子のオン期間よりも短くなるので、第１コンデンサおよび第２コンデンサの各電圧変動に起因する負荷電流の変動が低減するようになる。これにより、高輝度放電灯の始動直後のように負荷のインピーダンスが低くても、高輝度放電灯に流れる電流の変動を低減することができ、高輝度放電灯を安定に点灯させることが可能になる。
【００１１】
なお、請求項１記載の電源装置において、前記第２期間から第１期間に切り替わった直後の所定期間、前記第１スイッチング素子のオン期間を短くするとともに前記第２スイッチング素子のオン期間を長くし、前記第１期間から第２期間に切り替わった直後の所定期間、前記第２スイッチング素子のオン期間を短くするとともに前記第１スイッチング素子のオン期間を長くする構成でもよい（請求項２）。この構成によれば、第１コンデンサおよび第２コンデンサの各電圧変動に起因する負荷電流の変動が低減するようになるので、高輝度放電灯の始動直後のように負荷のインピーダンスが低くても、高輝度放電灯に流れる電流の変動を低減することができる。
【００１２】
また、請求項１記載の電源装置において、前記第１期間および第２期間を低周波で交互に切り替える際に、前記第１スイッチング素子および第２スイッチング素子の双方のオンデューティを不連続に変化させない構成でもよい（請求項３）。この構成によれば、高輝度放電灯が始動して放電していない場合のように負荷のインピーダンスが高くても、負荷電流（電圧）の極性反転時に第１インダクタや第１スイッチング素子および第２スイッチング素子に過大な電流が流れるのを防止することが可能になる。
【００１３】
また、請求項１記載の電源装置において、前記第１コンデンサおよび第２コンデンサの容量に応じて、前記第１期間および第２期間におけるオンデューティの変化率を設定する構成でもよい（請求項４）。この構成によれば、高輝度放電灯の始動直後のように負荷のインピーダンスが低くても、高輝度放電灯に流れる電流の変動を低減することができる。
【００１４】
また、請求項１記載の電源装置において、前記高輝度放電灯に流れる電流を検出する電流検出手段と、前記高輝度放電灯に流すべき電流の基準となる電圧を発生させる目標電流発生手段と、前記高輝度放電灯に流すべき電流に対する前記電流検出手段で検出された電流の誤差に相当する信号を増幅する誤差増幅器と、この誤差増幅器の出力信号に応じて前記第１スイッチング素子および第２スイッチング素子に対する発振信号のデューティ比を調整するＰＷＭ回路と、このＰＷＭ回路の出力信号を入力し、前記第１期間および第２期間に応じて前記第１スイッチング素子および第２スイッチング素子に対する発振信号を入れ替える極性切替手段とを備える構成でもよい（請求項５）。この構成でも、高輝度放電灯の始動直後のよう負荷のインピーダンスが低くても、高輝度放電灯に流れる電流の変動を低減することができる。
【００１５】
また、請求項１記載の電源装置において、直流電源の両端電圧の値を検出する電源電圧検出手段と、第１コンデンサあるいは第２コンデンサいずれかの両端電圧を検出するコンデンサ電圧検出手段と、前記両検出手段の検出値の差を出力する増幅器とを備え、前記増幅器の出力に基づいて前記第１スイッチング素子および第２スイッチング素子のデューティを補正する構成でもよい（請求項６）。この構成によれば、簡単な回路構成で高輝度放電灯に流れる電流の変動を低減することができる。
【００１６】
さらに、請求項１〜６のいずれかに記載の電源装置において、前記逆導通型の第１スイッチング素子および第２スイッチング素子はＦＥＴにより成るものでもよい（請求項７）。この構成によれば、高輝度放電灯を安定に点灯させることが可能になる。
【００１７】
【発明の実施の形態】
図１は本発明の第１実施形態に係る電源装置の構成図、図２は負荷のインピーダンスが極めて低い場合の図１に示す各部の動作波形図で、これらの図を用いて以下に第１実施形態の説明を行う。ただし、図２のＱ１，Ｑ２のデューティは模式的に示したものであり、実際には、期間Ａ，Ｂの交番周波数に対して、Ｑ１，Ｑ２のスイッチング周波数は図２の模式図よりも高い周波数になる。
【００１８】
図１に示す電源装置は、インバータ回路ＩＮＶ１およびこれを動作させる制御回路１により構成され、当該出力には高輝度放電灯ＤＬが負荷として接続されている。
【００１９】
インバータ回路ＩＮＶ１は、例えばバッテリなどにより成る直流電源ＢＴと、コンデンサＣｅ１，Ｃｅ２の直列回路と、逆方向の電流を阻止できない逆導通型のＦＥＴＱ１，Ｑ２の直列回路とを並列に接続するとともに、高輝度放電灯ＤＬと並列に接続され両端が当該電源装置の両出力端子となるコンデンサＣ１に、つまり高輝度放電灯ＤＬおよびコンデンサＣ１の並列回路にインダクタＬ１を直列に接続してＬＣ回路を構成し、このＬＣ回路をコンデンサＣｅ１，Ｃｅ２の接続点とＦＥＴＱ１，Ｑ２の接続点との間に接続することにより構成されている。
【００２０】
制御回路１は、ＦＥＴＱ１，Ｑ２のオン／オフ制御を行うもので、例えばＦＥＴＱ１，Ｑ２を高周波で交互にオン／オフさせるとともに、期間Ａおよび期間Ｂを低周波で交互に切り替えて、期間Ａの場合にはＦＥＴＱ１のオン期間の方をＦＥＴＱ２のオン期間よりも長くし、期間Ｂの場合にはＦＥＴＱ２のオン期間の方をＦＥＴＱ１のオン期間よりも長くして（図１５参照）、高輝度放電灯ＤＬに低周波の略矩形波電圧を印加させる。
【００２１】
また、制御回路１は、第１実施形態の特徴として、コンデンサＣｅ１，Ｃｅ２の電圧が変動する場合に、上記各期間のデューティを変更する。第１実施形態では、負荷のインピーダンスが極めて低い場合、つまり高輝度放電灯ＤＬのインピーダンスが極めて低くなる始動直後に、上記各期間のデューティが変更されることになる。
【００２２】
すなわち、期間Ａの場合には、略矩形波電圧の極性が反転した直後、ＦＥＴＱ１のオン期間をＦＥＴＱ２のオン期間よりも短くする。具体的には、図２に示すように、ＦＥＴＱ１のオン期間を本来のオン期間よりも短くしてその本来のオン期間に戻るようにするとともに、ＦＥＴＱ２のオン期間を本来のオン期間よりも長くしてその本来のオン期間に戻るようにする制御が行われるのである。一方、期間Ｂの場合には、略矩形波電圧の極性が反転した直後、ＦＥＴＱ２のオン期間の方をＦＥＴＱ１のオン期間よりも短くする。具体的には、図２に示すように、ＦＥＴＱ１のオン期間を本来のオン期間よりも長くしてその本来のオン期間に戻るようにするとともに、ＦＥＴＱ２のオン期間を本来のオン期間よりも短くしてその本来のオン期間に戻るようにする制御が行われるのである。ただし、図２に示すように、ＦＥＴＱ１，Ｑ２の双方のデューティを加えるとほぼ１００％になるように、上記スイッチング制御が行われる。なお、動作に影響しない程度であれば、デッドタイムを設ける構成にしても構わない。また、上記期間Ａ，Ｂにおけるオンデューティの変化率は、コンデンサＣｅ１，Ｃｅ２の容量に応じて設定すればよい。
【００２３】
次に、このように負荷のインピーダンスが極めて低い場合に各期間のデューティを変更する理由を説明する。
【００２４】
負荷のインピーダンスが極めて低いと、高輝度放電灯ＤＬでほとんど電力が消費されないので、期間Ａ，Ｂが変わる毎に、コンデンサＣｅ１，Ｃｅ２の間で電荷が交互に移動することになる。
【００２５】
このとき、コンデンサＣｅ１，Ｃｅ２に対して、電圧レベルが変動せずに常に一定となるような大容量のコンデンサを使用すれば、低インピーダンスで負荷電圧が低いときでも、コンデンサＣｅ１，Ｃｅ２の各電圧が直流電源ＢＴの出力電圧Ｖｂｔのほぼ半分のレベルになるように本電源装置を動作させれば、放電を安定にし、高輝度放電灯ＤＬの内部圧力を上げるために、高輝度放電灯ＤＬに十分な電流を流すことができる。
【００２６】
しかしながら、そのような大容量のコンデンサを搭載するのは装置の大型化を招くなどの種々の問題が生じるので、コンデンサＣｅ１，Ｃｅ２に対して、上記条件を満たすことのできない容量のコンデンサが使用されるのが実状である。この場合、上記の如くコンデンサＣｅ１，Ｃｅ２の間で電荷が交互に移動すると、図２の「Ｖｅ１」，「Ｖｅ２」に示すように、電荷の移動に応じて、コンデンサＣｅ１，Ｃｅ２の両端電圧Ｖｅ１，Ｖｅ２のレベルが連続的に変動する。
【００２７】
ここで、電圧Ｖｅ１，Ｖｅ２をそれぞれｍ×Ｖｂｔ，（１−ｍ）×Ｖｂｔとおき、ＦＥＴＱ１，Ｑ２に対するデューティＤｑ１，Ｄｑ２をそれぞれｄ，（１−ｄ）とおけば、負荷電圧の定常値Ｖｌａは次式（式１）で与えられる。
【００２８】
Ｖｌａ＝（２×ｍ×ｄ−０．５）×Ｖｂｔ
そして、負荷に流れる電流Ｖｌａは、Ｖｌａを負荷のインピーダンスで割れば得られる。ただし、ｍ，ｄは０〜１の値をとるものとする。
【００２９】
上式および図２から分かるように、例えば期間Ａが始まると、電圧Ｖｅ１が下降、つまりｍが減少して、デューティＤｑ１、つまりｄが増大するので、Ｖｌａの変動が抑制され、この結果、図２に示すように、負荷に流れる電流Ｖｌａの変動が抑制される。同様に、期間Ｂが始まると、ｍが増大してｄが減少するので、Ｖｌａの変動が抑制される。この結果、負荷に流れる電流Ｉｌａの変動が抑制される。このように、例えば期間Ａが始まる際に、デューティＤｑ１が５０％より小さな値から始まるようにし、期間Ｂでは５０％より大きな値から始まるようにすれば、電流を確実に略矩形波状にすることができ、確実な点灯が可能になる。
【００３０】
以上により、放電を安定にし、高輝度放電灯ＤＬの内部圧力を上げるために、高輝度放電灯ＤＬに十分な電流を流すことができる。なお、図３に負荷が一般的な高輝度放電灯である場合の本電源装置の出力特性を示す。
【００３１】
なお、第１実施形態では、スイッチング素子としてＦＥＴＱ１，Ｑ２が使用される構成になっているが、これに限らず、例えばトランジスタおよびこれに逆並列接続されるダイオードが使用される構成でもよいのは言うまでもない。
【００３２】
図４は本発明の第２実施形態に係る電源装置の構成図、図５は図４に示す制御部の構成図、図６および図７はそれぞれ図５に示す目標電流発生回路およびＰＷＭ回路の特性図、図８および図９はそれぞれ負荷のインピーダンスが極めて低い場合および高い場合の本電源装置における各部の動作波形図で、これらの図を用いて以下に第２実施形態の説明を行う。
【００３３】
ただし、図８，９において、ＶＬ，ＩＬはそれぞれ図５に示す負荷電圧検出回路および負荷電流検出回路の出力信号波形を示す。また、図６のＩＭおよび図７のＥＶはそれぞれ図５に示す目標電流発生回路および誤差増幅器の出力信号のことである。
【００３４】
図４に示す電源装置は、インバータ回路ＩＮＶ１を第１実施形態と同様に備えているほか、第１実施形態との相違点として制御回路２を備え、当該出力には高輝度放電灯ＤＬが負荷として接続されている。
【００３５】
制御回路２は、ＦＥＴＱ１，Ｑ２駆動用の駆動回路２１と、この駆動回路２１を介してＦＥＴＱ１，Ｑ２のオン／オフ制御を行う制御部２０とにより構成されている。
【００３６】
この制御部２０は、第１実施形態の制御回路１と同様に、ＦＥＴＱ１，Ｑ２を高周波で交互にオン／オフさせるとともに、期間Ａおよび期間Ｂを低周波で交互に切り替えて、期間Ａの場合にはＦＥＴＱ１のオン期間の方をＦＥＴＱ２のオン期間よりも長くし、期間Ｂの場合にはＦＥＴＱ２のオン期間の方をＦＥＴＱ１のオン期間よりも長くして、高輝度放電灯ＤＬに低周波の略矩形波電圧を印加させる。また、制御部２０は、図８に示すように、制御回路１と同様に、コンデンサＣｅ１，Ｃｅ２の電圧が変動する場合、つまり負荷のインピーダンスが極めて低い場合、上記各期間のデューティを変更する。
【００３７】
さらに、制御部２０は、図３に示した出力特性になるように、負荷への供給電力の調整機能を有し、図５に示すように、コンデンサＣｅ１，Ｃｅ２の接続点側から負荷に流れる電流Ｉｌａを電圧で検出する負荷電流検出回路２００と、負荷の両端側から負荷の電圧Ｖｌａを検出する負荷電圧検出回路２０１と、電圧Ｖｌａから負荷に流すべき電流の基準となる電圧を発生させる目標電流発生回路２０２と、目標電流発生回路２０２からの電圧に対する負荷電流検出回路２００からの電圧の誤差電圧を増幅する誤差増幅器２０３と、抵抗Ｒ２０４およびコンデンサＣ２０４により構成され誤差増幅器２０３の出力に接続される遅延回路２０４と、この遅延回路２０４を介した誤差増幅器２０３からの出力信号に応じて、ＦＥＴＱ１，Ｑ２に対する発振信号のデューティ比を調整して信号ＤＵ１（図８参照）を出力するＰＷＭ回路２０５と、期間Ａ，Ｂ用の低周波発振回路２０６と、この低周波発振回路２０６の出力信号を入力して所定のタイミング信号を生成するタイミング発生回路２０７と、このタイミング発生回路２０７の出力信号によってＰＷＭ回路２０５からの信号ＤＵ１を信号ＤＵ２（図８参照）に調整して立上がりを改善するデューティ調整回路２０８と、このデューティ調整回路２０８を介してＰＷＭ回路２０５からの出力信号を入力し、低周波発振回路２０６からの信号に応じて、ＦＥＴＱ１，Ｑ２に対する発振信号を入れ替える極性切替回路２０９とにより構成される。なお、負荷のインピーダンスが高い場合におけるデューティ調整回路２０８の動作については後述する。
【００３８】
この制御部２０の構成では、制御系を安定に動作させるために、誤差増幅器２０３の出力に遅延要素としての遅延回路２０４を設けてある。この遅延回路２０４を設けると、図８に示すように、ＰＷＭ回路２０５の出力信号ＤＵ１の立上がりが鈍ってしまう。このまま、出力信号ＤＵ１を極性切替回路２０９に入力すると、ＦＥＴＱ１，Ｑ２の駆動信号のデューティが、図８におけるＤｑ１，Ｄｑ２に示す破線の如く変化し、負荷に過大な電流が流れてしまう。つまり、前述の式１において、図８に示すように、期間Ａが始まったとき、Ｄｑ１（＝ｄ）が５０％を越えて過大となり、期間Ｂが始まったとき、Ｄｑ２が５０％を越えて過大となる（ｄが過小となる）ので、負荷に過大な電流が流れるのである。
【００３９】
このため、図５に示すように、タイミング発生回路２０７およびデューティ調整回路２０８を設けて、ＰＷＭ回路２０５の出力信号ＤＵ１の立上がりを改善して、図８に示す信号ＤＵ２を極性切替回路２０９に入力するようにしている。これにより、ＦＥＴＱ１，Ｑ２の駆動信号のデューティが、図８に実線で示したＤｑ１，Ｄｑ２のような波形になり、負荷に過大な電流が流れるのを防止することができる。従って、インダクタやＦＥＴに対するストレス増大を防止することができ、また第１実施形態と同様の制御を採用することで電源装置の小型化が可能になる。
【００４０】
次に、図９を用いて、負荷のインピーダンスが高い場合について説明する。高輝度放電灯ＤＬでは、始動して放電していないような状態では、負荷としてのインピーダンスが高くなる。この場合、負荷に電流が流れず、コンデンサＣｅ１，Ｃｅ２間での電荷の移動量はさほど多くない。このため、図９に示すように、コンデンサＣｅ１，Ｃｅ２の電圧Ｖｅ１，Ｖｅ２がほぼ一定になる。
【００４１】
また、負荷に電流が流れなければ検出もされず、ＰＷＭ回路２０５は最大のデューティを出力する。このとき、ＰＷＭ回路２０５の出力をそのまま極性切替回路２０９に入力すると、ＦＥＴＱ１，Ｑ２の駆動信号のデューティが、図９におけるＤｑ１，Ｄｑ２に示す破線の如く変化する。そうすると、極性を反転する際に大きなデューティから始まり、コンデンサＣ１に逆向きの電荷が蓄積されているために過大な電流が流れる。
【００４２】
そこで、ＰＷＭ回路２０５からの常にゼロとなる信号ＤＵ１を、図９に示すように、期間Ａ，Ｂの各開始時点で立ち上がるパルス状の信号ＤＵ２に調整するようにデューティ調整回路２０８を構成すれば、ＦＥＴＱ１，Ｑ２の駆動信号のデューティが、図９に実線で示したＤｑ１，Ｄｑ２のような波形に整形されることになる。これにより、Ｄｑ１，Ｄｑ２が不連続に急変するのを防止できる。この結果、極性反転時にインダクタやＦＥＴに過大な電流が流れるのを防止することが可能になり、電源装置の小型化やコストダウンが可能になる。
【００４３】
図１０は本発明の第３実施形態に係る電源装置の構成図、図１１は図１０に示す制御部内のＰＷＭ回路の特性図、図１２は図１１に示す特性のＰＷＭ回路を使用する説明図で、これらの図を用いて以下に第３実施形態の説明を行う。
【００４４】
図１０に示す電源装置は、インバータ回路ＩＮＶ１を第２実施形態と同様に備えているほか、第２実施形態との相違点として制御回路３を備え、当該出力には高輝度放電灯ＤＬが負荷として接続されている。
【００４５】
制御回路３は、図１０に示すように、制御部２０を第２実施形態とほぼ同様に備えているほか、直流電源ＤＣ、コンデンサＣ３０，Ｃ３１、ダイオードＤ３０および一般的に使用されるハイサイドスイッチ駆動用の駆動ＩＣ３１により成るいわゆるチャージポンプ式の駆動回路３１とを備えている。
【００４６】
ここで、制御部２０内のＰＷＭ回路２０５の特性が第２実施形態と同様にデューティが０％から１００％の範囲内で変化するものであると、図１２（ａ）に示すように、高輝度放電灯ＤＬが正常に動作してそのインピーダンスが高い場合には当然のこととして問題はないが、例えば無負荷のように負荷のインピーダンスが極端に高くなると、図１２（ｂ）に示すように、デューティが最大となり、逆のＦＥＴが完全にオフになる状態となる。この場合、図１０に示すチャージポンプ式の駆動回路３１では、ハイサイド側の電源が供給されない事態となる。
【００４７】
そこで、第３実施形態では、図１１に示すように、デューティが０％より大きく１００％より小さい所定範囲内に制限され、最大および最小デューティが設定された特性のＰＷＭ回路を制御部２０に使用して、ＦＥＴＱ１，Ｑ２を強制的にオン／オフさせ、駆動ＩＣ３１の電源を供給するようにするのである。これにより、回路の簡素化ができ、小型化を図ることができる。
【００４８】
図１３は本発明の第４実施形態に係る電源装置の構成図で、この図を用いて以下に第４実施形態の説明を行う。
【００４９】
図１３に示す電源装置は、インバータ回路ＩＮＶ２およびこれを動作させる制御回路４により構成され、当該出力には高輝度放電灯ＤＬが負荷として接続されている。
【００５０】
インバータ回路ＩＮＶ２は、例えばバッテリなどにより成る直流電源ＢＴと、コンデンサＣｅ１，Ｃｅ２の直列回路と、逆方向の電流を阻止できない逆導通型のスイッチング素子ＳＷ１，ＳＷ２の直列回路とを並列に接続するとともに、高輝度放電灯ＤＬおよびコンデンサＣ１の並列回路にインダクタＬ１を直列に接続してＬＣ回路を構成し、このＬＣ回路をコンデンサＣｅ１，Ｃｅ２の接続点とスイッチング素子ＳＷ１，ＳＷ２の接続点との間に接続することにより構成されている。
【００５１】
制御回路４は、スイッチング素子ＳＷ１，ＳＷ２駆動用の駆動回路４１およびこの駆動回路４１を介してスイッチング素子ＳＷ１，ＳＷ２のオン／オフ制御を行う制御部４０により構成され、例えばスイッチング素子ＳＷ１，ＳＷ２を高周波で交互にオン／オフさせるとともに、第１期間および第２期間を低周波で交互に切り替えて、第１期間の場合にはスイッチング素子ＳＷ１のオン期間の方をスイッチング素子ＳＷ２のオン期間よりも長くし、第２期間の場合にはスイッチング素子ＳＷ２のオン期間の方をスイッチング素子ＳＷ１のオン期間よりも長くして、高輝度放電灯ＤＬに低周波の略矩形波電圧を印加させる。また、制御回路４は、第１実施形態と同様に、負荷のインピーダンスが極めて低い場合には上記各期間のデューティを変更する。
【００５２】
図１３の例では、制御部４０は、低周波発振回路２０６および極性切替回路２０９を第２実施形態と同様に備えているほか、直流電源ＢＴの両端間に直列に接続され抵抗値がほぼ同一の抵抗Ｒ４０，Ｒ４１と、抵抗Ｒ４００およびコンデンサＣ４００により構成されるフィルタ回路４００と、抵抗Ｒ４０，Ｒ４１の接続点から得られる電圧（Ｖｂｔ／２）とフィルタ回路４００を介して得られるコンデンサＣｅ２の電圧とを比較増幅する増幅器４０１と、負荷の両端側から負荷の電圧Ｖｌａを検出する負荷電圧検出回路４０２と、その電圧Ｖｌａから目標デューティを発生させるための基準信号を得る目標デューティ発生回路４０３と、その基準信号に応じて、スイッチング素子ＳＷ１，ＳＷ２に対する発振信号の出力を行うＰＷＭ回路４０４と、このＰＷＭ回路４０４からの信号に対して、増幅器４０１の出力信号に応じて目標とするデューティの値に補正をかけて極性切替回路２０９に出力するデューティ調整回路４０５とを備えている。
【００５３】
この構成では、出力電圧Ｖｂｔの直流電源ＢＴから分圧により得た電圧（Ｖｂｔ／２）とコンデンサＣｅ２の電圧とを比較増幅し、目標とするデューティの値に補正をかけ、この補正により負荷電流の直流分を除去する。
【００５４】
一般に、ハーフブリッジ構成では、最低電位を基準にして負荷電流の検出を行うのは難しく、場合によっては検出しないことがある。この場合、駆動回路のばらつきやその他要因によって、負荷電流に直流分が重畳することがある。このため、デューティ調整回路４０５に比較増幅した信号を入力してその補正を行うのである。これにより、負荷電流を検出しなくても、負荷電流に直流分が重畳するのを防止することができる。
【００５５】
【発明の効果】
以上のことから明らかなように、請求項１記載の発明によれば、直流電源と、第１コンデンサおよび第２コンデンサの直列回路と、逆導通型の第１スイッチング素子および第２スイッチング素子の直列回路とを並列に接続するとともに、少なくとも高輝度放電灯と第３コンデンサとを並列に接続して成る回路に第１インダクタを直列に接続してＬＣ回路を構成し、このＬＣ回路を前記第１コンデンサおよび第２コンデンサの接続点と前記第１スイッチング素子および第２スイッチング素子の接続点との間に接続することにより構成されるインバータ回路と、このインバータ回路を動作させるものであって、前記第１スイッチング素子および第２スイッチング素子を高周波で交互にオン／オフさせるとともに、第１期間および第２期間を低周波で交互に切り替えて、前記高輝度放電灯に低周波の略矩形波電圧を印加させる制御回路とを備え、前記制御回路は、第１期間において、第２期間から第１期間に切り替わった直後の前記第１スイッチング素子のオン期間を前記第２スイッチング素子のオン期間よりも短くした状態から、前記第１スイッチング素子のオン期間を前記第２スイッチング素子のオン期間よりも長くした状態へ変化させ、第２期間において、第１期間から第２期間に切り替わった直後の前記第２スイッチング素子のオン期間を前記第１スイッチング素子のオン期間よりも短くした状態から、前記第２スイッチング素子のオン期間を前記第１スイッチング素子のオン期間よりも長くした状態へ変化させるので、高輝度放電灯の始動直後のように負荷のインピーダンスが低くても、高輝度放電灯に流れる電流の変動を低減することができる。
【００５６】
請求項２記載の発明によれば、請求項１記載の電源装置において、前記第２期間から第１期間に切り替わった直後の所定期間、前記第１スイッチング素子のオン期間を短くするとともに前記第２スイッチング素子のオン期間を長くし、前記第１期間から第２期間に切り替わった直後の所定期間、前記第２スイッチング素子のオン期間を短くするとともに前記第１スイッチング素子のオン期間を長くするので、高輝度放電灯の始動直後のように負荷のインピーダンスが低くても、高輝度放電灯に流れる電流の変動を低減することができる。
【００５７】
請求項３記載の発明によれば、請求項１記載の電源装置において、前記第１期間および第２期間を低周波で交互に切り替える際に、前記第１スイッチング素子および第２スイッチング素子の双方のオンデューティを不連続に変化させないので、高輝度放電灯が始動して放電していない場合のように負荷のインピーダンスが高くても、負荷電流（電圧）の極性反転時に第１インダクタや第１スイッチング素子および第２スイッチング素子に過大な電流が流れるのを防止することが可能になる。
【００５８】
請求項４記載の発明によれば、請求項１記載の電源装置において、前記第１コンデンサおよび第２コンデンサの容量に応じて、前記第１期間および第２期間におけるオンデューティの変化率を設定するので、高輝度放電灯の始動直後のように負荷のインピーダンスが低くても、高輝度放電灯に流れる電流の変動を低減することができる。
【００５９】
請求項５記載の発明によれば、請求項１記載の電源装置において、前記高輝度放電灯に流れる電流を検出する電流検出手段と、前記高輝度放電灯に流すべき電流の基準となる電圧を発生させる目標電流発生手段と、前記高輝度放電灯に流すべき電流に対する前記電流検出手段で検出された電流の誤差に相当する信号を増幅する誤差増幅器と、この誤差増幅器の出力信号に応じて前記第１スイッチング素子および第２スイッチング素子に対する発振信号のデューティ比を調整するＰＷＭ回路と、このＰＷＭ回路の出力信号を入力し、前記第１期間および第２期間に応じて前記第１スイッチング素子および第２スイッチング素子に対する発振信号を入れ替える極性切替手段とを備えるので、高輝度放電灯の始動直後のように負荷のインピーダンスが低くても、高輝度放電灯に流れる電流の変動を低減することができる。
【００６０】
請求項６記載の発明によれば、請求項１記載の電源装置において、直流電源の両端電圧の値を検出する電源電圧検出手段と、第１コンデンサあるいは第２コンデンサいずれかの両端電圧を検出するコンデンサ電圧検出手段と、前記両検出手段の検出値の差を出力する増幅器とを備え、前記増幅器の出力に基づいて前記第１スイッチング素子および第２スイッチング素子のデューティを補正するので、簡単な回路構成で高輝度放電灯に流れる電流の変動を低減することができる。
【００６１】
請求項７記載の発明によれば、請求項１〜６のいずれかに記載の電源装置において、前記逆導通型の第１スイッチング素子および第２スイッチング素子はＦＥＴにより成るので、高輝度放電灯を安定に点灯させることが可能になる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る電源装置の構成図である。
【図２】 負荷のインピーダンスが極めて低い場合の図１の各部の動作波形図である。
【図３】 負荷が一般的な高輝度放電灯である場合の第１実施形態に係る電源装置の出力特性である。
【図４】 本発明の第２実施形態に係る電源装置の構成図である。
【図５】 図４に示す制御部の構成図である。
【図６】 図５に示す目標電流発生回路の特性図である。
【図７】 図５に示すＰＷＭ回路の特性図である。
【図８】 負荷のインピーダンスが極めて低い場合の第２実施形態に係る電源装置における各部の動作波形図である。
【図９】 負荷のインピーダンスが高い場合の第２実施形態に係る電源装置における各部の動作波形図である。
【図１０】 本発明の第３実施形態に係る電源装置の構成図である。
【図１１】 図１０に示す制御部内のＰＷＭ回路の特性図である。
【図１２】 図１１に示す特性のＰＷＭ回路を使用する説明図である。
【図１３】 本発明の第４実施形態に係る電源装置の構成図である。
【図１４】 従来の電源装置を示す回路図である。
【図１５】 図１４に示す各部の動作波形図である。
【図１６】 図１４に示す電源装置の場合における負荷電流の変動の様子を示す図である。
【符号の説明】
ＤＬ 高輝度放電灯
ＩＮＶ１，ＩＮＶ２ インバータ回路
ＢＴ 直流電源
Ｃｅ１，Ｃｅ２ コンデンサ
Ｑ１，Ｑ２ ＦＥＴ
ＳＷ１，ＳＷ２ スイッチング素子
Ｃ１ コンデンサ
Ｌ１ インダクタ
１，２，３，４ 制御回路
２０，４０ 制御部
２１，３１，４１ 駆動回路
２００ 負荷電流検出回路
２０１ 負荷電圧検出回路
２０２ 目標電流発生回路
２０３ 誤差増幅器
２０４ 遅延回路
２０５ ＰＷＭ回路
２０６ 低周波発振回路
２０７ タイミング発生回路
２０８ デューティ調整回路
２０９ 極性切替回路
４００ フィルタ回路
４０１ 増幅器
４０２ 負荷電圧検出回路
４０３ 目標デューティ発生回路
４０４ ＰＷＭ回路
４０５ デューティ調整回路
【発明の属する技術分野】
本発明は、スイッチング素子に対するスイッチング制御を高周波で行って、そのスイッチングよりも低い周波数の略矩形波電圧を負荷に印加する電源装置に関するものである。
【０００２】
【従来の技術】
図１４はこの種の従来の電源装置を示す回路図、図１５は図１４に示す各部の動作波形図である（特願平１０−３３８１５４号参照）。
【０００３】
図１４に示す電源装置は、直流電源ＢＴと、平滑用のコンデンサＣｅ１，Ｃｅ２の直列回路と、逆方向の電流を阻止できない逆導通型のＦＥＴＱ１，Ｑ２の直列回路とを並列に接続するとともに、高輝度放電灯（ＨＩＤランプ）ＤＬおよびコンデンサＣ１の並列回路にインダクタＬ１を直列に接続してＬＣ回路を構成し、このＬＣ回路をコンデンサＣｅ１，Ｃｅ２の接続点とＦＥＴＱ１，Ｑ２の接続点との間に接続することにより構成されるインバータＩＮＶ１を備え、ＦＥＴＱ１，Ｑ２を数１０ｋＨｚの周波数でスイッチング動作させ、そのスイッチング周波数よりもかなり低い周波数で、図１５に示すような期間Ａおよび期間Ｂが生じるように切り替えて、ＦＥＴＱ１，Ｑ２のデューティの大小関係を切り替える構成になっている。このようにスイッチング動作を行わせることで、図１５に示すように、負荷としての高輝度放電灯ＤＬに低周波で矩形波状の電流Ｉｌａを流す（電圧を印加する）ことができる。詳述すると、図１５に示すＦＥＴＱ１，Ｑ２に対するオン／オフ制御は、ＦＥＴＱ１，Ｑ２を高周波で交互にオン／オフさせるとともに、期間Ａおよび期間Ｂを低周波で交互に切り替えて、期間Ａの場合にはＦＥＴＱ１のオン期間の方をＦＥＴＱ２のオン期間よりも長くし、期間Ｂの場合にはＦＥＴＱ２のオン期間の方をＦＥＴＱ１のオン期間よりも長くする制御になっている。
【０００４】
また、高周波の周波数の１周期はＦＥＴＱ１，Ｑ２のオン期間で占められ、双方のＦＥＴＱ１，Ｑ２がオフになるいわゆる休止区間をほとんど無視できるとして、期間Ａの場合にＦＥＴＱ１のオンデューティを一層大きくするとともにＦＥＴＱ２のオンデューティを一層小さくすれば、負荷に流れる電流を一層大きくすることができる。同様に、期間Ｂの場合にＦＥＴＱ１のオンデューティを一層小さくするとともにＦＥＴＱ２のオンデューティを一層大きくすれば、負荷に流れる電流を一層大きくすることができる。
【０００５】
【発明が解決しようとする課題】
上記従来の電源装置では、コンデンサＣｅ１，Ｃｅ２の容量が電池程度に極めて大きい場合には、負荷に流れる電流と出力の極性が反転する周期の積の兼ね合いにより、負荷に電流が流れてもコンデンサの電圧は変化せず、低周波の半周期でデューティが一定であっても負荷電流は矩形波状となる。
【０００６】
しかしながら、電源装置の物理的な大きさの制約やコストの問題で、電流が流れても電圧が変化しないような極めて大容量のコンデンサを使用するのは現実的でない。したがって、このような大容量のコンデンサを使用することができないので、図１６に示すように、コンデンサＣｅ１，Ｃｅ２の電圧Ｖｅ１，Ｖｅ２が変動してしまう。これにより、その図に示すように、期間Ａ，Ｂの各々で、各ＦＥＴが一定のデューティで動作すると、電圧Ｖｅ１，Ｖｅ２の変動に伴って負荷電流Ｉｌａも変動することになる。
【０００７】
この状況は負荷のインピーダンスが低く、電圧Ｖｅ１，Ｖｅ２に比べて負荷電圧が極めて低い場合に顕著に現れ、このとき、負荷に電流が流れても負荷で電力がほとんど消費されずに、コンデンサＣｅ１，Ｃｅ２の間で電荷が移動する状態となる。特に、負荷が高輝度放電灯であると、始動直後のそのインピーダンスは極めて低いので、十分な電流が供給されないことになり、ランプ電流が減少していき、場合によっては立消えの問題が発生する。つまり、安定点灯を維持できなくなる。
【０００８】
本発明は、上記事情に鑑みてなされたものであり、例えば高輝度放電灯の始動直後のように負荷のインピーダンスが低くても、負荷に流れる電流の変動を低減し得る電源装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために請求項１記載の発明の電源装置は、直流電源と、第１コンデンサおよび第２コンデンサの直列回路と、逆導通型の第１スイッチング素子および第２スイッチング素子の直列回路とを並列に接続するとともに、少なくとも高輝度放電灯と第３コンデンサとを並列に接続して成る回路に第１インダクタを直列に接続してＬＣ回路を構成し、このＬＣ回路を前記第１コンデンサおよび第２コンデンサの接続点と前記第１スイッチング素子および第２スイッチング素子の接続点との間に接続することにより構成されるインバータ回路と、このインバータ回路を動作させるものであって、前記第１スイッチング素子および第２スイッチング素子を高周波で交互にオン／オフさせるとともに、第１期間および第２期間を低周波で交互に切り替えて、前記高輝度放電灯に低周波の略矩形波電圧を印加させる制御回路とを備え、前記制御回路は、第１期間において、第２期間から第１期間に切り替わった直後の前記第１スイッチング素子のオン期間を前記第２スイッチング素子のオン期間よりも短くした状態から、前記第１スイッチング素子のオン期間を前記第２スイッチング素子のオン期間よりも長くした状態へ変化させ、第２期間において、第１期間から第２期間に切り替わった直後の前記第２スイッチング素子のオン期間を前記第１スイッチング素子のオン期間よりも短くした状態から、前記第２スイッチング素子のオン期間を前記第１スイッチング素子のオン期間よりも長くした状態へ変化させるのである。
【００１０】
この構成では、第１期間の場合に第１スイッチング素子のオン期間が第２スイッチング素子のオン期間よりも短くなり、第２期間の場合に第２スイッチング素子のオン期間の方が第１スイッチング素子のオン期間よりも短くなるので、第１コンデンサおよび第２コンデンサの各電圧変動に起因する負荷電流の変動が低減するようになる。これにより、高輝度放電灯の始動直後のように負荷のインピーダンスが低くても、高輝度放電灯に流れる電流の変動を低減することができ、高輝度放電灯を安定に点灯させることが可能になる。
【００１１】
なお、請求項１記載の電源装置において、前記第２期間から第１期間に切り替わった直後の所定期間、前記第１スイッチング素子のオン期間を短くするとともに前記第２スイッチング素子のオン期間を長くし、前記第１期間から第２期間に切り替わった直後の所定期間、前記第２スイッチング素子のオン期間を短くするとともに前記第１スイッチング素子のオン期間を長くする構成でもよい（請求項２）。この構成によれば、第１コンデンサおよび第２コンデンサの各電圧変動に起因する負荷電流の変動が低減するようになるので、高輝度放電灯の始動直後のように負荷のインピーダンスが低くても、高輝度放電灯に流れる電流の変動を低減することができる。
【００１２】
また、請求項１記載の電源装置において、前記第１期間および第２期間を低周波で交互に切り替える際に、前記第１スイッチング素子および第２スイッチング素子の双方のオンデューティを不連続に変化させない構成でもよい（請求項３）。この構成によれば、高輝度放電灯が始動して放電していない場合のように負荷のインピーダンスが高くても、負荷電流（電圧）の極性反転時に第１インダクタや第１スイッチング素子および第２スイッチング素子に過大な電流が流れるのを防止することが可能になる。
【００１３】
また、請求項１記載の電源装置において、前記第１コンデンサおよび第２コンデンサの容量に応じて、前記第１期間および第２期間におけるオンデューティの変化率を設定する構成でもよい（請求項４）。この構成によれば、高輝度放電灯の始動直後のように負荷のインピーダンスが低くても、高輝度放電灯に流れる電流の変動を低減することができる。
【００１４】
また、請求項１記載の電源装置において、前記高輝度放電灯に流れる電流を検出する電流検出手段と、前記高輝度放電灯に流すべき電流の基準となる電圧を発生させる目標電流発生手段と、前記高輝度放電灯に流すべき電流に対する前記電流検出手段で検出された電流の誤差に相当する信号を増幅する誤差増幅器と、この誤差増幅器の出力信号に応じて前記第１スイッチング素子および第２スイッチング素子に対する発振信号のデューティ比を調整するＰＷＭ回路と、このＰＷＭ回路の出力信号を入力し、前記第１期間および第２期間に応じて前記第１スイッチング素子および第２スイッチング素子に対する発振信号を入れ替える極性切替手段とを備える構成でもよい（請求項５）。この構成でも、高輝度放電灯の始動直後のよう負荷のインピーダンスが低くても、高輝度放電灯に流れる電流の変動を低減することができる。
【００１５】
また、請求項１記載の電源装置において、直流電源の両端電圧の値を検出する電源電圧検出手段と、第１コンデンサあるいは第２コンデンサいずれかの両端電圧を検出するコンデンサ電圧検出手段と、前記両検出手段の検出値の差を出力する増幅器とを備え、前記増幅器の出力に基づいて前記第１スイッチング素子および第２スイッチング素子のデューティを補正する構成でもよい（請求項６）。この構成によれば、簡単な回路構成で高輝度放電灯に流れる電流の変動を低減することができる。
【００１６】
さらに、請求項１〜６のいずれかに記載の電源装置において、前記逆導通型の第１スイッチング素子および第２スイッチング素子はＦＥＴにより成るものでもよい（請求項７）。この構成によれば、高輝度放電灯を安定に点灯させることが可能になる。
【００１７】
【発明の実施の形態】
図１は本発明の第１実施形態に係る電源装置の構成図、図２は負荷のインピーダンスが極めて低い場合の図１に示す各部の動作波形図で、これらの図を用いて以下に第１実施形態の説明を行う。ただし、図２のＱ１，Ｑ２のデューティは模式的に示したものであり、実際には、期間Ａ，Ｂの交番周波数に対して、Ｑ１，Ｑ２のスイッチング周波数は図２の模式図よりも高い周波数になる。
【００１８】
図１に示す電源装置は、インバータ回路ＩＮＶ１およびこれを動作させる制御回路１により構成され、当該出力には高輝度放電灯ＤＬが負荷として接続されている。
【００１９】
インバータ回路ＩＮＶ１は、例えばバッテリなどにより成る直流電源ＢＴと、コンデンサＣｅ１，Ｃｅ２の直列回路と、逆方向の電流を阻止できない逆導通型のＦＥＴＱ１，Ｑ２の直列回路とを並列に接続するとともに、高輝度放電灯ＤＬと並列に接続され両端が当該電源装置の両出力端子となるコンデンサＣ１に、つまり高輝度放電灯ＤＬおよびコンデンサＣ１の並列回路にインダクタＬ１を直列に接続してＬＣ回路を構成し、このＬＣ回路をコンデンサＣｅ１，Ｃｅ２の接続点とＦＥＴＱ１，Ｑ２の接続点との間に接続することにより構成されている。
【００２０】
制御回路１は、ＦＥＴＱ１，Ｑ２のオン／オフ制御を行うもので、例えばＦＥＴＱ１，Ｑ２を高周波で交互にオン／オフさせるとともに、期間Ａおよび期間Ｂを低周波で交互に切り替えて、期間Ａの場合にはＦＥＴＱ１のオン期間の方をＦＥＴＱ２のオン期間よりも長くし、期間Ｂの場合にはＦＥＴＱ２のオン期間の方をＦＥＴＱ１のオン期間よりも長くして（図１５参照）、高輝度放電灯ＤＬに低周波の略矩形波電圧を印加させる。
【００２１】
また、制御回路１は、第１実施形態の特徴として、コンデンサＣｅ１，Ｃｅ２の電圧が変動する場合に、上記各期間のデューティを変更する。第１実施形態では、負荷のインピーダンスが極めて低い場合、つまり高輝度放電灯ＤＬのインピーダンスが極めて低くなる始動直後に、上記各期間のデューティが変更されることになる。
【００２２】
すなわち、期間Ａの場合には、略矩形波電圧の極性が反転した直後、ＦＥＴＱ１のオン期間をＦＥＴＱ２のオン期間よりも短くする。具体的には、図２に示すように、ＦＥＴＱ１のオン期間を本来のオン期間よりも短くしてその本来のオン期間に戻るようにするとともに、ＦＥＴＱ２のオン期間を本来のオン期間よりも長くしてその本来のオン期間に戻るようにする制御が行われるのである。一方、期間Ｂの場合には、略矩形波電圧の極性が反転した直後、ＦＥＴＱ２のオン期間の方をＦＥＴＱ１のオン期間よりも短くする。具体的には、図２に示すように、ＦＥＴＱ１のオン期間を本来のオン期間よりも長くしてその本来のオン期間に戻るようにするとともに、ＦＥＴＱ２のオン期間を本来のオン期間よりも短くしてその本来のオン期間に戻るようにする制御が行われるのである。ただし、図２に示すように、ＦＥＴＱ１，Ｑ２の双方のデューティを加えるとほぼ１００％になるように、上記スイッチング制御が行われる。なお、動作に影響しない程度であれば、デッドタイムを設ける構成にしても構わない。また、上記期間Ａ，Ｂにおけるオンデューティの変化率は、コンデンサＣｅ１，Ｃｅ２の容量に応じて設定すればよい。
【００２３】
次に、このように負荷のインピーダンスが極めて低い場合に各期間のデューティを変更する理由を説明する。
【００２４】
負荷のインピーダンスが極めて低いと、高輝度放電灯ＤＬでほとんど電力が消費されないので、期間Ａ，Ｂが変わる毎に、コンデンサＣｅ１，Ｃｅ２の間で電荷が交互に移動することになる。
【００２５】
このとき、コンデンサＣｅ１，Ｃｅ２に対して、電圧レベルが変動せずに常に一定となるような大容量のコンデンサを使用すれば、低インピーダンスで負荷電圧が低いときでも、コンデンサＣｅ１，Ｃｅ２の各電圧が直流電源ＢＴの出力電圧Ｖｂｔのほぼ半分のレベルになるように本電源装置を動作させれば、放電を安定にし、高輝度放電灯ＤＬの内部圧力を上げるために、高輝度放電灯ＤＬに十分な電流を流すことができる。
【００２６】
しかしながら、そのような大容量のコンデンサを搭載するのは装置の大型化を招くなどの種々の問題が生じるので、コンデンサＣｅ１，Ｃｅ２に対して、上記条件を満たすことのできない容量のコンデンサが使用されるのが実状である。この場合、上記の如くコンデンサＣｅ１，Ｃｅ２の間で電荷が交互に移動すると、図２の「Ｖｅ１」，「Ｖｅ２」に示すように、電荷の移動に応じて、コンデンサＣｅ１，Ｃｅ２の両端電圧Ｖｅ１，Ｖｅ２のレベルが連続的に変動する。
【００２７】
ここで、電圧Ｖｅ１，Ｖｅ２をそれぞれｍ×Ｖｂｔ，（１−ｍ）×Ｖｂｔとおき、ＦＥＴＱ１，Ｑ２に対するデューティＤｑ１，Ｄｑ２をそれぞれｄ，（１−ｄ）とおけば、負荷電圧の定常値Ｖｌａは次式（式１）で与えられる。
【００２８】
Ｖｌａ＝（２×ｍ×ｄ−０．５）×Ｖｂｔ
そして、負荷に流れる電流Ｖｌａは、Ｖｌａを負荷のインピーダンスで割れば得られる。ただし、ｍ，ｄは０〜１の値をとるものとする。
【００２９】
上式および図２から分かるように、例えば期間Ａが始まると、電圧Ｖｅ１が下降、つまりｍが減少して、デューティＤｑ１、つまりｄが増大するので、Ｖｌａの変動が抑制され、この結果、図２に示すように、負荷に流れる電流Ｖｌａの変動が抑制される。同様に、期間Ｂが始まると、ｍが増大してｄが減少するので、Ｖｌａの変動が抑制される。この結果、負荷に流れる電流Ｉｌａの変動が抑制される。このように、例えば期間Ａが始まる際に、デューティＤｑ１が５０％より小さな値から始まるようにし、期間Ｂでは５０％より大きな値から始まるようにすれば、電流を確実に略矩形波状にすることができ、確実な点灯が可能になる。
【００３０】
以上により、放電を安定にし、高輝度放電灯ＤＬの内部圧力を上げるために、高輝度放電灯ＤＬに十分な電流を流すことができる。なお、図３に負荷が一般的な高輝度放電灯である場合の本電源装置の出力特性を示す。
【００３１】
なお、第１実施形態では、スイッチング素子としてＦＥＴＱ１，Ｑ２が使用される構成になっているが、これに限らず、例えばトランジスタおよびこれに逆並列接続されるダイオードが使用される構成でもよいのは言うまでもない。
【００３２】
図４は本発明の第２実施形態に係る電源装置の構成図、図５は図４に示す制御部の構成図、図６および図７はそれぞれ図５に示す目標電流発生回路およびＰＷＭ回路の特性図、図８および図９はそれぞれ負荷のインピーダンスが極めて低い場合および高い場合の本電源装置における各部の動作波形図で、これらの図を用いて以下に第２実施形態の説明を行う。
【００３３】
ただし、図８，９において、ＶＬ，ＩＬはそれぞれ図５に示す負荷電圧検出回路および負荷電流検出回路の出力信号波形を示す。また、図６のＩＭおよび図７のＥＶはそれぞれ図５に示す目標電流発生回路および誤差増幅器の出力信号のことである。
【００３４】
図４に示す電源装置は、インバータ回路ＩＮＶ１を第１実施形態と同様に備えているほか、第１実施形態との相違点として制御回路２を備え、当該出力には高輝度放電灯ＤＬが負荷として接続されている。
【００３５】
制御回路２は、ＦＥＴＱ１，Ｑ２駆動用の駆動回路２１と、この駆動回路２１を介してＦＥＴＱ１，Ｑ２のオン／オフ制御を行う制御部２０とにより構成されている。
【００３６】
この制御部２０は、第１実施形態の制御回路１と同様に、ＦＥＴＱ１，Ｑ２を高周波で交互にオン／オフさせるとともに、期間Ａおよび期間Ｂを低周波で交互に切り替えて、期間Ａの場合にはＦＥＴＱ１のオン期間の方をＦＥＴＱ２のオン期間よりも長くし、期間Ｂの場合にはＦＥＴＱ２のオン期間の方をＦＥＴＱ１のオン期間よりも長くして、高輝度放電灯ＤＬに低周波の略矩形波電圧を印加させる。また、制御部２０は、図８に示すように、制御回路１と同様に、コンデンサＣｅ１，Ｃｅ２の電圧が変動する場合、つまり負荷のインピーダンスが極めて低い場合、上記各期間のデューティを変更する。
【００３７】
さらに、制御部２０は、図３に示した出力特性になるように、負荷への供給電力の調整機能を有し、図５に示すように、コンデンサＣｅ１，Ｃｅ２の接続点側から負荷に流れる電流Ｉｌａを電圧で検出する負荷電流検出回路２００と、負荷の両端側から負荷の電圧Ｖｌａを検出する負荷電圧検出回路２０１と、電圧Ｖｌａから負荷に流すべき電流の基準となる電圧を発生させる目標電流発生回路２０２と、目標電流発生回路２０２からの電圧に対する負荷電流検出回路２００からの電圧の誤差電圧を増幅する誤差増幅器２０３と、抵抗Ｒ２０４およびコンデンサＣ２０４により構成され誤差増幅器２０３の出力に接続される遅延回路２０４と、この遅延回路２０４を介した誤差増幅器２０３からの出力信号に応じて、ＦＥＴＱ１，Ｑ２に対する発振信号のデューティ比を調整して信号ＤＵ１（図８参照）を出力するＰＷＭ回路２０５と、期間Ａ，Ｂ用の低周波発振回路２０６と、この低周波発振回路２０６の出力信号を入力して所定のタイミング信号を生成するタイミング発生回路２０７と、このタイミング発生回路２０７の出力信号によってＰＷＭ回路２０５からの信号ＤＵ１を信号ＤＵ２（図８参照）に調整して立上がりを改善するデューティ調整回路２０８と、このデューティ調整回路２０８を介してＰＷＭ回路２０５からの出力信号を入力し、低周波発振回路２０６からの信号に応じて、ＦＥＴＱ１，Ｑ２に対する発振信号を入れ替える極性切替回路２０９とにより構成される。なお、負荷のインピーダンスが高い場合におけるデューティ調整回路２０８の動作については後述する。
【００３８】
この制御部２０の構成では、制御系を安定に動作させるために、誤差増幅器２０３の出力に遅延要素としての遅延回路２０４を設けてある。この遅延回路２０４を設けると、図８に示すように、ＰＷＭ回路２０５の出力信号ＤＵ１の立上がりが鈍ってしまう。このまま、出力信号ＤＵ１を極性切替回路２０９に入力すると、ＦＥＴＱ１，Ｑ２の駆動信号のデューティが、図８におけるＤｑ１，Ｄｑ２に示す破線の如く変化し、負荷に過大な電流が流れてしまう。つまり、前述の式１において、図８に示すように、期間Ａが始まったとき、Ｄｑ１（＝ｄ）が５０％を越えて過大となり、期間Ｂが始まったとき、Ｄｑ２が５０％を越えて過大となる（ｄが過小となる）ので、負荷に過大な電流が流れるのである。
【００３９】
このため、図５に示すように、タイミング発生回路２０７およびデューティ調整回路２０８を設けて、ＰＷＭ回路２０５の出力信号ＤＵ１の立上がりを改善して、図８に示す信号ＤＵ２を極性切替回路２０９に入力するようにしている。これにより、ＦＥＴＱ１，Ｑ２の駆動信号のデューティが、図８に実線で示したＤｑ１，Ｄｑ２のような波形になり、負荷に過大な電流が流れるのを防止することができる。従って、インダクタやＦＥＴに対するストレス増大を防止することができ、また第１実施形態と同様の制御を採用することで電源装置の小型化が可能になる。
【００４０】
次に、図９を用いて、負荷のインピーダンスが高い場合について説明する。高輝度放電灯ＤＬでは、始動して放電していないような状態では、負荷としてのインピーダンスが高くなる。この場合、負荷に電流が流れず、コンデンサＣｅ１，Ｃｅ２間での電荷の移動量はさほど多くない。このため、図９に示すように、コンデンサＣｅ１，Ｃｅ２の電圧Ｖｅ１，Ｖｅ２がほぼ一定になる。
【００４１】
また、負荷に電流が流れなければ検出もされず、ＰＷＭ回路２０５は最大のデューティを出力する。このとき、ＰＷＭ回路２０５の出力をそのまま極性切替回路２０９に入力すると、ＦＥＴＱ１，Ｑ２の駆動信号のデューティが、図９におけるＤｑ１，Ｄｑ２に示す破線の如く変化する。そうすると、極性を反転する際に大きなデューティから始まり、コンデンサＣ１に逆向きの電荷が蓄積されているために過大な電流が流れる。
【００４２】
そこで、ＰＷＭ回路２０５からの常にゼロとなる信号ＤＵ１を、図９に示すように、期間Ａ，Ｂの各開始時点で立ち上がるパルス状の信号ＤＵ２に調整するようにデューティ調整回路２０８を構成すれば、ＦＥＴＱ１，Ｑ２の駆動信号のデューティが、図９に実線で示したＤｑ１，Ｄｑ２のような波形に整形されることになる。これにより、Ｄｑ１，Ｄｑ２が不連続に急変するのを防止できる。この結果、極性反転時にインダクタやＦＥＴに過大な電流が流れるのを防止することが可能になり、電源装置の小型化やコストダウンが可能になる。
【００４３】
図１０は本発明の第３実施形態に係る電源装置の構成図、図１１は図１０に示す制御部内のＰＷＭ回路の特性図、図１２は図１１に示す特性のＰＷＭ回路を使用する説明図で、これらの図を用いて以下に第３実施形態の説明を行う。
【００４４】
図１０に示す電源装置は、インバータ回路ＩＮＶ１を第２実施形態と同様に備えているほか、第２実施形態との相違点として制御回路３を備え、当該出力には高輝度放電灯ＤＬが負荷として接続されている。
【００４５】
制御回路３は、図１０に示すように、制御部２０を第２実施形態とほぼ同様に備えているほか、直流電源ＤＣ、コンデンサＣ３０，Ｃ３１、ダイオードＤ３０および一般的に使用されるハイサイドスイッチ駆動用の駆動ＩＣ３１により成るいわゆるチャージポンプ式の駆動回路３１とを備えている。
【００４６】
ここで、制御部２０内のＰＷＭ回路２０５の特性が第２実施形態と同様にデューティが０％から１００％の範囲内で変化するものであると、図１２（ａ）に示すように、高輝度放電灯ＤＬが正常に動作してそのインピーダンスが高い場合には当然のこととして問題はないが、例えば無負荷のように負荷のインピーダンスが極端に高くなると、図１２（ｂ）に示すように、デューティが最大となり、逆のＦＥＴが完全にオフになる状態となる。この場合、図１０に示すチャージポンプ式の駆動回路３１では、ハイサイド側の電源が供給されない事態となる。
【００４７】
そこで、第３実施形態では、図１１に示すように、デューティが０％より大きく１００％より小さい所定範囲内に制限され、最大および最小デューティが設定された特性のＰＷＭ回路を制御部２０に使用して、ＦＥＴＱ１，Ｑ２を強制的にオン／オフさせ、駆動ＩＣ３１の電源を供給するようにするのである。これにより、回路の簡素化ができ、小型化を図ることができる。
【００４８】
図１３は本発明の第４実施形態に係る電源装置の構成図で、この図を用いて以下に第４実施形態の説明を行う。
【００４９】
図１３に示す電源装置は、インバータ回路ＩＮＶ２およびこれを動作させる制御回路４により構成され、当該出力には高輝度放電灯ＤＬが負荷として接続されている。
【００５０】
インバータ回路ＩＮＶ２は、例えばバッテリなどにより成る直流電源ＢＴと、コンデンサＣｅ１，Ｃｅ２の直列回路と、逆方向の電流を阻止できない逆導通型のスイッチング素子ＳＷ１，ＳＷ２の直列回路とを並列に接続するとともに、高輝度放電灯ＤＬおよびコンデンサＣ１の並列回路にインダクタＬ１を直列に接続してＬＣ回路を構成し、このＬＣ回路をコンデンサＣｅ１，Ｃｅ２の接続点とスイッチング素子ＳＷ１，ＳＷ２の接続点との間に接続することにより構成されている。
【００５１】
制御回路４は、スイッチング素子ＳＷ１，ＳＷ２駆動用の駆動回路４１およびこの駆動回路４１を介してスイッチング素子ＳＷ１，ＳＷ２のオン／オフ制御を行う制御部４０により構成され、例えばスイッチング素子ＳＷ１，ＳＷ２を高周波で交互にオン／オフさせるとともに、第１期間および第２期間を低周波で交互に切り替えて、第１期間の場合にはスイッチング素子ＳＷ１のオン期間の方をスイッチング素子ＳＷ２のオン期間よりも長くし、第２期間の場合にはスイッチング素子ＳＷ２のオン期間の方をスイッチング素子ＳＷ１のオン期間よりも長くして、高輝度放電灯ＤＬに低周波の略矩形波電圧を印加させる。また、制御回路４は、第１実施形態と同様に、負荷のインピーダンスが極めて低い場合には上記各期間のデューティを変更する。
【００５２】
図１３の例では、制御部４０は、低周波発振回路２０６および極性切替回路２０９を第２実施形態と同様に備えているほか、直流電源ＢＴの両端間に直列に接続され抵抗値がほぼ同一の抵抗Ｒ４０，Ｒ４１と、抵抗Ｒ４００およびコンデンサＣ４００により構成されるフィルタ回路４００と、抵抗Ｒ４０，Ｒ４１の接続点から得られる電圧（Ｖｂｔ／２）とフィルタ回路４００を介して得られるコンデンサＣｅ２の電圧とを比較増幅する増幅器４０１と、負荷の両端側から負荷の電圧Ｖｌａを検出する負荷電圧検出回路４０２と、その電圧Ｖｌａから目標デューティを発生させるための基準信号を得る目標デューティ発生回路４０３と、その基準信号に応じて、スイッチング素子ＳＷ１，ＳＷ２に対する発振信号の出力を行うＰＷＭ回路４０４と、このＰＷＭ回路４０４からの信号に対して、増幅器４０１の出力信号に応じて目標とするデューティの値に補正をかけて極性切替回路２０９に出力するデューティ調整回路４０５とを備えている。
【００５３】
この構成では、出力電圧Ｖｂｔの直流電源ＢＴから分圧により得た電圧（Ｖｂｔ／２）とコンデンサＣｅ２の電圧とを比較増幅し、目標とするデューティの値に補正をかけ、この補正により負荷電流の直流分を除去する。
【００５４】
一般に、ハーフブリッジ構成では、最低電位を基準にして負荷電流の検出を行うのは難しく、場合によっては検出しないことがある。この場合、駆動回路のばらつきやその他要因によって、負荷電流に直流分が重畳することがある。このため、デューティ調整回路４０５に比較増幅した信号を入力してその補正を行うのである。これにより、負荷電流を検出しなくても、負荷電流に直流分が重畳するのを防止することができる。
【００５５】
【発明の効果】
以上のことから明らかなように、請求項１記載の発明によれば、直流電源と、第１コンデンサおよび第２コンデンサの直列回路と、逆導通型の第１スイッチング素子および第２スイッチング素子の直列回路とを並列に接続するとともに、少なくとも高輝度放電灯と第３コンデンサとを並列に接続して成る回路に第１インダクタを直列に接続してＬＣ回路を構成し、このＬＣ回路を前記第１コンデンサおよび第２コンデンサの接続点と前記第１スイッチング素子および第２スイッチング素子の接続点との間に接続することにより構成されるインバータ回路と、このインバータ回路を動作させるものであって、前記第１スイッチング素子および第２スイッチング素子を高周波で交互にオン／オフさせるとともに、第１期間および第２期間を低周波で交互に切り替えて、前記高輝度放電灯に低周波の略矩形波電圧を印加させる制御回路とを備え、前記制御回路は、第１期間において、第２期間から第１期間に切り替わった直後の前記第１スイッチング素子のオン期間を前記第２スイッチング素子のオン期間よりも短くした状態から、前記第１スイッチング素子のオン期間を前記第２スイッチング素子のオン期間よりも長くした状態へ変化させ、第２期間において、第１期間から第２期間に切り替わった直後の前記第２スイッチング素子のオン期間を前記第１スイッチング素子のオン期間よりも短くした状態から、前記第２スイッチング素子のオン期間を前記第１スイッチング素子のオン期間よりも長くした状態へ変化させるので、高輝度放電灯の始動直後のように負荷のインピーダンスが低くても、高輝度放電灯に流れる電流の変動を低減することができる。
【００５６】
請求項２記載の発明によれば、請求項１記載の電源装置において、前記第２期間から第１期間に切り替わった直後の所定期間、前記第１スイッチング素子のオン期間を短くするとともに前記第２スイッチング素子のオン期間を長くし、前記第１期間から第２期間に切り替わった直後の所定期間、前記第２スイッチング素子のオン期間を短くするとともに前記第１スイッチング素子のオン期間を長くするので、高輝度放電灯の始動直後のように負荷のインピーダンスが低くても、高輝度放電灯に流れる電流の変動を低減することができる。
【００５７】
請求項３記載の発明によれば、請求項１記載の電源装置において、前記第１期間および第２期間を低周波で交互に切り替える際に、前記第１スイッチング素子および第２スイッチング素子の双方のオンデューティを不連続に変化させないので、高輝度放電灯が始動して放電していない場合のように負荷のインピーダンスが高くても、負荷電流（電圧）の極性反転時に第１インダクタや第１スイッチング素子および第２スイッチング素子に過大な電流が流れるのを防止することが可能になる。
【００５８】
請求項４記載の発明によれば、請求項１記載の電源装置において、前記第１コンデンサおよび第２コンデンサの容量に応じて、前記第１期間および第２期間におけるオンデューティの変化率を設定するので、高輝度放電灯の始動直後のように負荷のインピーダンスが低くても、高輝度放電灯に流れる電流の変動を低減することができる。
【００５９】
請求項５記載の発明によれば、請求項１記載の電源装置において、前記高輝度放電灯に流れる電流を検出する電流検出手段と、前記高輝度放電灯に流すべき電流の基準となる電圧を発生させる目標電流発生手段と、前記高輝度放電灯に流すべき電流に対する前記電流検出手段で検出された電流の誤差に相当する信号を増幅する誤差増幅器と、この誤差増幅器の出力信号に応じて前記第１スイッチング素子および第２スイッチング素子に対する発振信号のデューティ比を調整するＰＷＭ回路と、このＰＷＭ回路の出力信号を入力し、前記第１期間および第２期間に応じて前記第１スイッチング素子および第２スイッチング素子に対する発振信号を入れ替える極性切替手段とを備えるので、高輝度放電灯の始動直後のように負荷のインピーダンスが低くても、高輝度放電灯に流れる電流の変動を低減することができる。
【００６０】
請求項６記載の発明によれば、請求項１記載の電源装置において、直流電源の両端電圧の値を検出する電源電圧検出手段と、第１コンデンサあるいは第２コンデンサいずれかの両端電圧を検出するコンデンサ電圧検出手段と、前記両検出手段の検出値の差を出力する増幅器とを備え、前記増幅器の出力に基づいて前記第１スイッチング素子および第２スイッチング素子のデューティを補正するので、簡単な回路構成で高輝度放電灯に流れる電流の変動を低減することができる。
【００６１】
請求項７記載の発明によれば、請求項１〜６のいずれかに記載の電源装置において、前記逆導通型の第１スイッチング素子および第２スイッチング素子はＦＥＴにより成るので、高輝度放電灯を安定に点灯させることが可能になる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る電源装置の構成図である。
【図２】 負荷のインピーダンスが極めて低い場合の図１の各部の動作波形図である。
【図３】 負荷が一般的な高輝度放電灯である場合の第１実施形態に係る電源装置の出力特性である。
【図４】 本発明の第２実施形態に係る電源装置の構成図である。
【図５】 図４に示す制御部の構成図である。
【図６】 図５に示す目標電流発生回路の特性図である。
【図７】 図５に示すＰＷＭ回路の特性図である。
【図８】 負荷のインピーダンスが極めて低い場合の第２実施形態に係る電源装置における各部の動作波形図である。
【図９】 負荷のインピーダンスが高い場合の第２実施形態に係る電源装置における各部の動作波形図である。
【図１０】 本発明の第３実施形態に係る電源装置の構成図である。
【図１１】 図１０に示す制御部内のＰＷＭ回路の特性図である。
【図１２】 図１１に示す特性のＰＷＭ回路を使用する説明図である。
【図１３】 本発明の第４実施形態に係る電源装置の構成図である。
【図１４】 従来の電源装置を示す回路図である。
【図１５】 図１４に示す各部の動作波形図である。
【図１６】 図１４に示す電源装置の場合における負荷電流の変動の様子を示す図である。
【符号の説明】
ＤＬ 高輝度放電灯
ＩＮＶ１，ＩＮＶ２ インバータ回路
ＢＴ 直流電源
Ｃｅ１，Ｃｅ２ コンデンサ
Ｑ１，Ｑ２ ＦＥＴ
ＳＷ１，ＳＷ２ スイッチング素子
Ｃ１ コンデンサ
Ｌ１ インダクタ
１，２，３，４ 制御回路
２０，４０ 制御部
２１，３１，４１ 駆動回路
２００ 負荷電流検出回路
２０１ 負荷電圧検出回路
２０２ 目標電流発生回路
２０３ 誤差増幅器
２０４ 遅延回路
２０５ ＰＷＭ回路
２０６ 低周波発振回路
２０７ タイミング発生回路
２０８ デューティ調整回路
２０９ 極性切替回路
４００ フィルタ回路
４０１ 増幅器
４０２ 負荷電圧検出回路
４０３ 目標デューティ発生回路
４０４ ＰＷＭ回路
４０５ デューティ調整回路
Claims (7)
- 直流電源と、第１コンデンサおよび第２コンデンサの直列回路と、逆導通型の第１スイッチング素子および第２スイッチング素子の直列回路とを並列に接続するとともに、少なくとも高輝度放電灯と第３コンデンサとを並列に接続して成る回路に第１インダクタを直列に接続してＬＣ回路を構成し、このＬＣ回路を前記第１コンデンサおよび第２コンデンサの接続点と前記第１スイッチング素子および第２スイッチング素子の接続点との間に接続することにより構成されるインバータ回路と、
このインバータ回路を動作させるものであって、前記第１スイッチング素子および第２スイッチング素子を高周波で交互にオン／オフさせるとともに、第１期間および第２期間を低周波で交互に切り替えて、前記高輝度放電灯に低周波の略矩形波電圧を印加させる制御回路と
を備え、
前記制御回路は、第１期間において、第２期間から第１期間に切り替わった直後の前記第１スイッチング素子のオン期間を前記第２スイッチング素子のオン期間よりも短くした状態から、前記第１スイッチング素子のオン期間を前記第２スイッチング素子のオン期間よりも長くした状態へ変化させ、第２期間において、第１期間から第２期間に切り替わった直後の前記第２スイッチング素子のオン期間を前記第１スイッチング素子のオン期間よりも短くした状態から、前記第２スイッチング素子のオン期間を前記第１スイッチング素子のオン期間よりも長くした状態へ変化させる
電源装置。 - 前記第２期間から第１期間に切り替わった直後の所定期間、前記第１スイッチング素子のオン期間を短くするとともに前記第２スイッチング素子のオン期間を長くし、前記第１期間から第２期間に切り替わった直後の所定期間、前記第２スイッチング素子のオン期間を短くするとともに前記第１スイッチング素子のオン期間を長くする請求項１記載の電源装置。
- 前記第１期間および第２期間を低周波で交互に切り替える際に、前記第１スイッチング素子および第２スイッチング素子の双方のオンデューティを不連続に変化させない請求項１記載の電源装置。
- 前記第１コンデンサおよび第２コンデンサの容量に応じて、前記第１期間および第２期間におけるオンデューティの変化率を設定する請求項１記載の電源装置。
- 前記高輝度放電灯に流れる電流を検出する電流検出手段と、
前記高輝度放電灯に流すべき電流の基準となる電圧を発生させる目標電流発生手段と、
前記高輝度放電灯に流すべき電流に対する前記電流検出手段で検出された電流の誤差に相当する信号を増幅する誤差増幅器と、
この誤差増幅器の出力信号に応じて前記第１スイッチング素子および第２スイッチング素子に対する発振信号のデューティ比を調整するＰＷＭ回路と、
このＰＷＭ回路の出力信号を入力し、前記第１期間および第２期間に応じて前記第１スイッチング素子および第２スイッチング素子に対する発振信号を入れ替える極性切替手段と
を備える請求項１記載の電源装置。 - 直流電源の両端電圧の値を検出する電源電圧検出手段と、第１コンデンサあるいは第２コンデンサいずれかの両端電圧を検出するコンデンサ電圧検出手段と、前記両検出手段の検出値の差を出力する増幅器とを備え、前記増幅器の出力に基づいて前記第１スイッチング素子および第２スイッチング素子のデューティを補正する請求項１記載の電源装置。
- 前記逆導通型の第１スイッチング素子および第２スイッチング素子はＦＥＴにより成る請求項１〜６のいずれかに記載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24044899A JP3852542B2 (ja) | 1999-08-26 | 1999-08-26 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24044899A JP3852542B2 (ja) | 1999-08-26 | 1999-08-26 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001068277A JP2001068277A (ja) | 2001-03-16 |
| JP3852542B2 true JP3852542B2 (ja) | 2006-11-29 |
Family
ID=17059661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24044899A Expired - Fee Related JP3852542B2 (ja) | 1999-08-26 | 1999-08-26 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3852542B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1669366B (zh) * | 2002-07-22 | 2010-12-29 | 皇家飞利浦电子股份有限公司 | 气体放电灯驱动器 |
| CN101790900A (zh) * | 2007-09-27 | 2010-07-28 | 岩崎电气株式会社 | 高压放电灯镇流器、高压放电灯驱动方法及投影仪 |
| US9849027B2 (en) | 2007-11-08 | 2017-12-26 | Alimera Sciences, Inc. | Ocular implantation device |
| CN101925241A (zh) * | 2009-06-09 | 2010-12-22 | 皇家飞利浦电子股份有限公司 | 脉冲启动电路 |
| JP5585045B2 (ja) * | 2009-10-22 | 2014-09-10 | セイコーエプソン株式会社 | 放電灯点灯装置、プロジェクター、及び放電灯の駆動方法 |
-
1999
- 1999-08-26 JP JP24044899A patent/JP3852542B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001068277A (ja) | 2001-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198198B1 (en) | Control circuit and method for piezoelectric transformer | |
| KR100771063B1 (ko) | 방전등 점등 회로 | |
| TWI271021B (en) | PWM switching regulator | |
| WO2007023603A1 (ja) | Ｄｃ／ｄｃコンバータ装置および放電灯点灯装置 | |
| JP2004519828A (ja) | 高輝度放電ランプを駆動する装置及び方法 | |
| CN101132665A (zh) | 放电灯点亮电路 | |
| JP2008159382A (ja) | 放電灯点灯回路 | |
| JP3852542B2 (ja) | 電源装置 | |
| US7557522B2 (en) | Preheat control device for modulating voltage of gas-discharge lamp | |
| JP2003217888A (ja) | 放電灯点灯装置 | |
| US8154215B2 (en) | Discharge lamp lighting apparatus | |
| JP2003164163A (ja) | 圧電トランス駆動回路 | |
| JP2001136749A (ja) | 圧電インバータ駆動装置 | |
| JP3757219B2 (ja) | チャージポンプ回路 | |
| JP2002051541A (ja) | スイッチング電源装置及びスイッチング電源用半導体装置 | |
| JP2005269819A (ja) | 圧電トランス駆動回路及びそれを備えた冷陰極管点灯装置 | |
| CN101473702A (zh) | 压电变压器的调光噪声降低电路 | |
| JP3814770B2 (ja) | 放電灯点灯装置 | |
| JP3746673B2 (ja) | 圧電トランスの制御回路 | |
| KR102489915B1 (ko) | 전원 공급 장치 및 부하에 전원을 공급하는 방법 | |
| JP3369468B2 (ja) | インバータ回路 | |
| KR102622535B1 (ko) | 전원 공급 장치 및 그 제어 방법 | |
| JP3787965B2 (ja) | 電源装置 | |
| JP2003033046A (ja) | 圧電トランスの制御回路 | |
| KR20200077492A (ko) | 전원 공급 장치 및 그 제어 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060816 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060829 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130915 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |