JP4061080B2 - 放電灯点灯装置 - Google Patents
放電灯点灯装置 Download PDFInfo
- Publication number
- JP4061080B2 JP4061080B2 JP2002018827A JP2002018827A JP4061080B2 JP 4061080 B2 JP4061080 B2 JP 4061080B2 JP 2002018827 A JP2002018827 A JP 2002018827A JP 2002018827 A JP2002018827 A JP 2002018827A JP 4061080 B2 JP4061080 B2 JP 4061080B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- chopper
- frequency
- discharge lamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、所望の直流電力を得るチョッパ回路と、チョッパ回路で得られる直流電力を高周波電力に変換して放電灯に供給するインバータ回路とを備えた放電灯点灯装置に関するものである。
【０００２】
【従来の技術】
従来、図８に示すような放電灯点灯装置が提供されている。この従来装置は、交流電源ＡＣを全波整流する全波整流器ＤＢと、全波整流器ＤＢの脈流出力を所望の直流出力に変換する（昇圧）チョッパ回路１と、チョッパ回路１の動作を制御するチョッパ制御手段２と、チョッパ回路１の直流出力を高周波出力に変換するインバータ回路３と、インバータ回路３の動作を制御するインバータ制御手段４と、インダクタ、コンデンサ並びに放電灯（何れも図示せず）にて構成され、インバータ回路３の高周波出力との共振作用によって放電灯を高周波点灯する共振回路５とを備える。
【０００３】
図９はチョッパ回路１並びにチョッパ制御手段２の具体構成の一例を示している。全波整流器ＤＢの交流入力端には商用交流電源ＡＣが接続されており、全波整流器ＤＢの脈流出力端には小容量のコンデンサＣ１１が接続されている。チョッパ回路１は、全波整流器ＤＢの脈流出力端の正極に一端が接続されたインダクタＬ１１と、インダクタＬ１１の他端にドレインが接続されるとともにソースが抵抗Ｒ１３を介して全波整流器ＤＢの脈流出力端の負極（＝グランド）に接続された、パワーＭＯＳＦＥＴからなるスイッチング素子Ｑ１１と、スイッチング素子Ｑ１１のドレインにアノードが接続されたダイオードＤ１１と、ダイオードＤ１１のカソードが正極に接続されるとともに負極が全波整流器ＤＢの脈流出力端の負極に接続された平滑コンデンサＣ１２とを備える。而して、スイッチング素子Ｑ１１がオンされると、全波整流器ＤＢからインダクタＬ１１、スイッチング素子Ｑ１１、抵抗Ｒ１３を介して電流が流れてインダクタＬ１１にエネルギが蓄積され、スイッチング素子Ｑ１１のオフ時にインダクタＬ１１の蓄積エネルギによる起電力が全波整流器ＤＢの脈流出力に重畳されてダイオードＤ１１を介して平滑コンデンサＣ１２を充電することにより、平滑コンデンサＣ１２の両端から全波整流器ＤＢの脈流出力電圧を昇圧した直流電圧が得られるものである。
【０００４】
一方、チョッパ制御手段２は、汎用の力率改善コントロールＩＣ（例えば、モトローラ社製のＭＣ３４２６１等）２ａで構成され、チョッパ回路１のスイッチング素子Ｑ１１をオン・オフ（スイッチング）制御している。力率改善コントロールＩＣ２ａは、チョッパ回路１の出力電圧を抵抗Ｒ１４，Ｒ１５で分圧した出力検出電圧と基準電圧Ｖrefとの差分を増幅する誤差アンプＡＰと、チョッパ回路１への入力電圧（全波整流器ＤＢの脈流出力電圧）を抵抗Ｒ１１，Ｒ１２で分圧した入力検出電圧を誤差アンプＡＰの出力と乗算して脈流出力電圧（交流電源ＡＣの交流電圧）と同期した誤差信号を得るマルチプライヤＭＰと、スイッチング素子Ｑ１１に流れる電流を抵抗Ｒ１３で検出した検出電圧をマルチプライヤＭＰから出力される誤差信号と比較する比較器ＣＰと、インダクタＬ１１に設けられた２次巻線ｎ２からインダクタＬ１１に流れる電流がゼロになる時点を検出するゼロ電流検出部ＺＩと、スイッチング素子Ｑ１１のゲートにパルス状の駆動信号を出力する駆動信号出力部ＤＲと、比較器ＣＰ並びにゼロ電流検出部ＺＩの出力に基づいて駆動信号出力部ＤＲを制御し、駆動信号のオンデューティ比（スイッチング素子Ｑ１１のオン時間）を調整する制御部ＣＴとを具備する。
【０００５】
制御部ＣＴは、ゼロ電流検出部ＺＩでゼロ電流が検出されたときに駆動信号出力部ＤＲに制御信号を出力してスイッチング素子Ｑ１１をオンとする駆動信号を出力させ、比較器ＣＰにて検出電圧が誤差信号を超えたときに駆動信号出力部ＤＲに制御信号を出力して駆動信号を停止させるように動作するものであって、ゼロ電流検出部ＺＩ及び比較器ＣＰの出力をラッチするラッチ回路（ＲＳフリップフロップ回路）やタイマ回路、ロジック回路等で構成される。而して、スイッチング素子Ｑ１１に流れる電流（入力電流）の検出電圧が交流電源ＡＣの電源電圧に追従した誤差信号を超えたときにスイッチング素子Ｑ１１をオフするように制御部ＣＴが制御動作を行うことにより、交流電源ＡＣからの入力電圧と入力電流の位相差を減少させて力率が改善できるとともに、負荷変動に対してチョッパ回路１の出力電圧を略一定に保つことができるものである。
【０００６】
一方、図１０はインバータ回路３並びにインバータ制御手段４の具体構成の一例を示している。インバータ回路３は、チョッパ回路１の出力端（平滑コンデンサＣ１２の両端）にＭＯＳＦＥＴからなる一対のスイッチング素子Ｑ１，Ｑ２が直列接続され、ローサイドのスイッチング素子Ｑ２の両端（ドレイン−ソース間）に共振回路５が接続されてなる、いわゆるハーフブリッジ型のものである。
【０００７】
また、インバータ制御手段４は、発振周波数が可変である発振回路ＯＳと、発振回路ＯＳから出力される高周波のパルス信号からスイッチング素子Ｑ１，Ｑ２の駆動信号を作成するインバータ駆動回路４ａと、交流電源ＡＣが投入されてインバータ制御手段４が動作を開始してからの経過時間を計時するタイマ回路ＴＭとを具備し、タイマ回路ＴＭで計時する経過時間に応じて発振回路ＯＳの発振周波数を調整する。なお、発振回路ＯＳの基準となる発振周波数は外付けの抵抗Ｒ１６及びコンデンサＣ１３にて設定される。インバータ駆動回路４ａは、発振回路ＯＳの出力するパルス信号から、互いに位相が異なり且つ同時にＬレベルとなる期間（デッドタイム）を有する２つのパルス信号を生成するデッドタイム設定部ＤＴと、一方のパルス信号をレベルシフトするレベルシフト回路ＬＳと、レベルシフト回路ＬＳでレベルシフトされたパルス信号、並びにデッドタイム設定部ＤＴから出力する他方のパルス信号をそれぞれラッチするＲＳフリップフロップ回路ＦＦ１，ＦＦ２と、ＲＳフリップフロップ回路ＦＦ１，ＦＦ２の出力パルスに応じて駆動信号を作成するドライブ回路ＤＤ１，ＤＤ２とを備える。而して、インバータ制御手段４により２つのスイッチング素子Ｑ１，Ｑ２を交互に高周波でオン／オフすることでチョッパ回路１の直流電圧を高周波電圧に変換して共振回路５に供給するものである。
【０００８】
ところで、放電灯、特に熱陰極型の蛍光灯を点灯する放電灯点灯装置においては、消灯状態から始動、点灯に至るまでにフィラメントの予熱を行う先行予熱期間、先行予熱後に高電圧を印加して放電灯を始動する始動期間が設けられ、始動期間経過後に放電灯を定格点灯あるいは調光点灯するタイマ制御が行われることが多く、このためにインバータ制御手段４にタイマ回路ＴＭが設けてある。すなわち、タイマ回路ＴＭの出力に基づいて発振回路ＯＳの発振周波数（インバータ回路３の動作周波数）が変更され、例えば、先行予熱期間では発振周波数を共振回路５の無負荷共振周波数よりも充分に高い周波数に設定されて放電灯への印加電圧を低電圧とし、始動期間には発振周波数を無負荷共振周波数に近い周波数に設定されることで放電灯に高電圧を印加して始動するとともに、始動期間終了後は放電灯に定格ランプ電力を供給し得る周波数に設定される。
【０００９】
なお、上述のインバータ制御手段４の機能を実現する制御用ＩＣも多数商品化されており、チョッパ制御手段２の力率改善コントロールＩＣ２ａと組み合わせて使用される場合が多い。ここで、従来はインバータ回路３のハイサイドのスイッチング素子Ｑ１を駆動する駆動回路に多数の部品が必要であったが（例えば、特開平１０−３２６６８２号公報等参照）、上述の制御用ＩＣからなるインバータ制御手段４を用いることで部品点数が削減できるとともに、プリント基板の部品配置やパターン配線が容易になるために放電灯点灯装置の小型化並びにコストダウンが実現できる。
【００１０】
【発明が解決しようとする課題】
ところが、上記従来例のようにチョッパ制御手段３とインバータ制御手段４をそれぞれ個別のＩＣで構成した場合には次のような問題が生じる虞がある。
【００１１】
一般的なＩＣでは、動作電源供給用の制御用電源から供給される制御電源電圧が低い場合にスタンバイ状態となって消費電力を低減し、制御電源電圧が所定レベルまで達したときに動作を開始するスタンバイ機能を有するものが多い。また、制御電源電圧が所定レベル以下に低下すると上記ＩＣは動作を停止してスタンバイ状態になるが、制御電源電圧の立ち上がり時に動作を開始する閾値レベルと、立ち下がり時に動作を停止する閾値レベルとの間にはヒステリシスが存在する。そして、上記閾値レベルが個々のＩＣの仕様によって異なり、さらに個体差や温度差によってばらつくため、チョッパ回路１がインバータ回路３よりも先に動作を開始する場合、インバータ回路３が先に動作を開始する場合、チョッパ回路１が先に動作を停止する場合、インバータ回路３が先に動作を停止する場合が起こり得る。
【００１２】
（１）インバータ回路が先に動作を停止する場合
一般に放電灯点灯装置では、無負荷や寿命末期の状態でインバータ回路の動作が継続すると過大な共振電流が流れて回路部品にストレスがかかるため、ランプ電圧などから無負荷や寿命末期の状態（異常状態）を検出してインバータ回路の動作を停止したり、放電灯への供給電力を低減する制御を行って回路を保護している。また、交流電源の瞬時停電（瞬停）によってインバータ回路の直流入力電圧が低下した場合には、放電灯の安定点灯が維持できなくなって立ち消えを起こす虞があるが、このときに放電灯に印加されている電圧が過大であるために上記回路保護機能がはたらいてしまい、交流電源の復帰後に放電灯が再点灯しないことがあるから、交流電源の瞬停を検出したときにインバータ回路の動作モードを初期のモード（電源投入直後や先行予熱時のモード）にリセットする機能が付加されている。
【００１３】
一方、上記回路保護機能やリセット機能がはたらいた場合、チョッパ回路からみた負荷の電力消費が減少するためにチョッパ回路の出力電圧が過昇圧となりやすいので、インバータ回路の動作停止時、及び放電灯への供給電力低減時にはチョッパ回路の動作も停止させることが望ましい。そこで、電源投入時にインバータ回路が動作を開始するまではチョッパ回路を確実に停止させて過昇圧を防止するとともに、インバ−タ回路の動作中に異常が生じたときには、直接インバータ制御手段から停止信号を与えてチョッパ制御手段を停止させてインバータ回路にストレスを与えないようにしたものが提案されている（特開平１１−１８７６６８号公報参照）。しかしながら、当該公報に記載された従来例では、チョッパ制御手段を停止する停止手段が必要になるために回路構成が複雑化するという問題がある。
【００１４】
（２）チョッパ回路が先に動作を停止する場合
交流電源の瞬停時にチョッパ制御手段の制御用電源が充分なレベルであれば、交流電源の復帰後にチョッパ回路が動作を再開可能であるから特に問題は生じない。ところが、瞬停時に制御用電源も低下してチョッパ制御手段の力率改善コントロールＩＣがスタンバイ状態となり、さらにインバータ回路が動作を継続し且つ放電灯の点灯状態が維持された場合には、インバータ回路の動作が初期状態に戻らず、しかも、上述のように制御電源電圧の立ち上がり時に動作を開始する閾値レベルと立ち下がり時に動作を停止する閾値レベルとの間にはヒステリシスが存在するから、チョッパ制御手段がスタンバイ状態から復帰するために必要なレベルの制御電源電圧が得られない虞がある。例えば、図１１に示すようにインバータ回路１３の出力側に接続されて共振回路を構成するインダクタＬｘの２次巻線に誘起される電圧を整流平滑してチョッパ制御手段１４の制御電源を得るようにしたものが提案されているが（特開平５−９４８９３号公報参照）、交流電源ＡＣの瞬停時にはインダクタＬｘの２次巻線に誘起される電圧が低下するために制御電源電圧も著しく低下することになる。
【００１５】
（３）インバータ回路が先に動作を停止する場合
制御用電源を作成する電源回路の構成として、図１１に示すように共振回路を構成するインダクタＬｘの２次巻線から供給する構成や、チョッパ回路を構成するインダクタの２次巻線から供給する構成等の種々のものが存在する。しかしながら、チョッパ回路の安定動作時に合わせて上記電源回路を設計した場合、チョッパ回路が動作を停止すると充分な制御用電源電圧が得られず、反対に、チョッパ回路の動作停止時にも充分な制御用電源電圧を確保しようとすると安定動作時における消費電力が増大して効率が悪化するという問題が生じる。
【００１６】
（４）チョッパ回路が先に動作を開始する場合
既に説明したようにチョッパ回路からみた負荷の電力消費が減少するためにチョッパ回路の出力電圧が過昇圧となりやすく、また、負荷（放電灯）が無負荷状態、寿命末期状態、先行予熱状態の何れであるかを判別する手段をチョッパ制御手段が具備していないので、特開平１１−１８７６６８号公報に記載されたもののように複雑な構成が必要となってしまう。
【００１７】
以上をまとめると、放電灯の状態（無負荷、寿命末期、瞬停による立ち消え等）、及びインバータ回路の動作状態（発振停止、先行予熱等）の判別をインバータ制御手段で行っており、チョッパ制御手段にはそのような判別手段がないため、放電灯の状態並びにインバータ回路の動作状態に関わらず、チョッパ回路が動作を継続して過昇圧となる虞がある。
【００１８】
また、上述のように種々の問題が存在することから、チョッパ制御手段やインバータ制御手段に供給される制御用電源電圧の立ち上がり時においては、各制御手段の動作開始電圧のばらつきに関わらず、チョッパ回路を確実に先に動作させる手段、あるいはインバータ回路を先に動作させる手段を設けないと、上述の全ての問題に対する対策が必要とされ、回路構成がさらに複雑化してしまう。
【００１９】
さらに、力率改善コントロールＩＣ２ａは、チョッパ回路１の出力電圧を検出する抵抗Ｒ１４，Ｒ１５に故障が発生した場合にチョッパ回路１の出力電圧を過昇圧させてしまうという問題がある。例えば、抵抗Ｒ１４が開放した場合、又は抵抗Ｒ１５が短絡した場合に検出電圧がゼロとなるため、誤差アンプＡＰの出力が実際の出力電圧に対するよりもかなり大きくなるため、出力電圧が低いと誤判断されてスイッチング素子Ｑ１１のオンデューティ比を大きくして出力を増大させてしまうものである。その結果、チョッパ回路１並びにインバータ回路３の全ての部品に過大なストレスがかかるとともに、放電灯へもその定格を超える電力が供給されることになる。なお、放電灯は使用者が容易に触れることができるものであるから、上述のような過大な電力が供給されると安全上にも支障をきたすことになる。
【００２０】
本発明は上記事情に鑑みて為されたものであり、その目的は、チョッパ回路の出力電圧が異常昇圧した場合やチョッパ回路の出力電圧を検出する出力電圧検出手段が支障をきたした場合に回路部品に過大なストレスがかかることがなく、放電灯への過剰な電力供給を防止して安全性の向上が図れる放電灯点灯装置を提供することにある。
【００２１】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、交流電源を整流する整流器と、インダクタ、平滑コンデンサ並びにスイッチング素子を具備して整流器の出力電圧を所望の直流電圧に変換するチョッパ回路と、１乃至複数のスイッチング素子を具備してチョッパ回路から供給される直流電圧を高周波の交流電圧に変換するインバータ回路と、インダクタ、コンデンサ並びに放電灯を具備しインバータ回路から出力される高周波電圧との共振作用によって放電灯に高周波電力を供給して点灯させる共振回路と、チョッパ回路の出力電圧を検出する出力電圧検出手段と、出力電圧検出手段の検出結果に基づいてチョッパ回路が具備するスイッチング素子をオン・オフ制御することによりチョッパ回路の出力電圧を所望のレベルとするチョッパ制御手段と、インバータ回路が具備するスイッチング素子をオン・オフ制御するインバータ制御手段とを備えた放電灯点灯装置において、インバータ制御手段は、上記スイッチング素子をオン・オフ駆動する駆動信号の周波数を設定する周波数設定手段を具備してなり、チョッパ制御手段は、出力電圧検出手段の検出値と所定の基準値との差分を増幅する誤差アンプと、誤差アンプの出力を減少させるようにスイッチング素子のオン・オフ時間を調整する駆動制御手段と、誤差アンプの基準値に対して１１０％以上且つ１３５％以下の値に設定した第１の閾値を出力電圧検出手段の検出値と比較し、検出値が第１の閾値を上回る場合を異常と判定して駆動制御手段によるスイッチング素子の駆動制御を禁止してチョッパ回路を停止させる第１の異常判定手段と、誤差アンプの基準値に対して２５％以下の値に設定した第２の閾値を出力電圧検出手段の検出値と比較し、検出値が第２の閾値を下回る場合を異常と判定して駆動制御手段によるスイッチング素子の駆動制御を禁止してチョッパ回路を停止させるとともに周波数設定手段を制御して駆動信号を停止あるいは放電灯への供給電力を低減する方向へ周波数を変化させる第２の異常判定手段と、誤差アンプの基準値に対して８０％以上且つ９０％以下の値に設定した第３の閾値を出力電圧検出手段の検出値と比較し、検出値が第３の閾値を下回る場合を異常と判定して放電灯への供給電力を低減する方向へ周波数を変化させる第３の異常判定手段とを具備することを特徴とし、チョッパ回路の出力電圧が異常昇圧した場合には第１の異常判定手段により異常と判定してチョッパ回路を停止させ、また、出力電圧検出手段が支障をきたした場合には第２の異常判定手段により異常と判定してチョッパ回路を停止させるとともにインバータ回路の動作を停止あるいは出力を低減させるため、回路部品に過大なストレスがかかることがなく、放電灯への過剰な電力供給を防止して安全性の向上が図れる。また、交流電源の瞬時停電によりチョッパ回路の出力が第２の閾値よりは高いが第３の閾値よりも低いレベルにまで低下した場合には第３の異常判定手段により異常と判定してインバータ回路から放電灯への供給電力を低減させるため、交流電源が瞬時停電から復帰した後でもチョッパ制御手段やインバータ制御手段に対して安定して電源を供給することができる。
【００２３】
請求項２の発明は、請求項１の発明において、インバータ制御手段は、交流電源の電源投入後から所定の先行予熱期間を計時するとともに先行予熱期間終了後に所定の始動期間を計時し、先行予熱期間の計時中に予熱信号を出力し且つ始動期間の計時中に始動信号を出力するタイマ手段と、上記予熱信号に応じて駆動信号の周波数を先行予熱に対応した周波数に設定するとともに上記始動信号に応じて駆動信号の周波数を放電灯の始動に対応した周波数に設定する上記周波数設定手段とを具備してなり、第２の異常判定手段は、チョッパ回路の動作開始から所定の検出禁止期間が経過するまでの間は異常判定を行わず、上記検出禁止期間を、１５０ミリ秒から先行予熱期間の終了までの範囲に設定することを特徴とし、チョッパ回路の動作が安定するまでの間は出力電圧が所望のレベルよりも低くなるから、その間における第２の異常判定手段による異常判定を禁止することで誤判定の発生を回避することができる。
【００２７】
【発明の実施の形態】
（参考例１）
本発明の実施形態について説明する前に、本発明に関連した参考例について説明する。図１に本参考例の概略構成図を示し、図２にチョッパ回路１並びにチョッパ制御手段２の具体構成の一例を示す。但し、基本的な構成は図８に示した従来例と共通であるから、共通の構成要素には同一の符号を付して説明を省略し、本参考例の特徴であるチョッパ制御回路２並びにインバータ制御回路４についてのみ説明する。
【００２８】
まず、本参考例におけるチョッパ制御回路２が従来例のものと異なる点は、抵抗Ｒ１４、Ｒ１５で分圧して得られるチョッパ回路１の出力検出信号を閾値と比較することでチョッパ回路１の異常の有無を判定する第１及び第２の異常判定部２ａ，２ｂと、制御ブロックＣＢから駆動信号出力部ＤＲへ出力される２値の駆動制御信号と第１及び第２の異常判定部２ａ，２ｂの出力信号の論理積を演算するアンドゲートＧ１とを具備する点にある。なお、図１における制御ブロックＣＢは、図２におけるマルチプライヤＭＰ、比較器ＣＰ、ゼロ電流検出部ＺＩ並びに制御部ＣＴを一纏めに図示したものである。
【００２９】
チョッパ回路１の出力電圧を抵抗Ｒ１４，Ｒ１５で分圧した出力検出電圧Ｖｘが第１の異常判定部２ａを構成する比較器ＣＰ１の−端子及び第２の異常判定部２ｂを構成する比較器ＣＰ２の＋端子にそれぞれ入力される。また、比較器ＣＰ１の＋端子には第１の閾値Ｖref1が入力され、比較器ＣＰ２の−端子には第２の閾値Ｖref2が入力される。但し、第１及び第２の閾値Ｖref1，Ｖref2は、誤差アンプＡＰの基準電圧Ｖrefとの間にＶref2＜Ｖref＜Ｖref1の大小関係が成立するように設定される。
【００３０】
而して、インバータ回路３が正常動作し、且つ放電灯が正常に点灯している場合、出力検出電圧Ｖｘが基準電圧Ｖrefにほぼ一致し、Ｖref2＜Ｖｘ＜Ｖref1の関係が成立するから、各比較器ＣＰ１，ＣＰ２の出力（第１及び第２の異常判定部２ａ，２ｂの出力）が何れもＨレベル（異常なし）となる。このため、アンドゲートＧ１の出力が制御部ＣＴの出力と一致し、制御部ＣＴから出力される駆動制御信号がアンドゲートＧ１を介してそのままドライブ出力部ＤＲに与えられ、チョッパ回路１のスイッチング素子Ｑ１１が制御部ＣＴによってスイッチング制御される。
【００３１】
一方、放電灯の寿命末期、あるいは放電灯の未接続（無負荷）などの理由でインバータ回路３の動作が停止した場合には、チョッパ回路１からみた負荷が軽くなるためにチョッパ回路１の出力電圧が上昇して回路各部に過大なストレスがかかり易い状況となる。しかしながら、このような状況では出力検出電圧Ｖｘが基準電圧Ｖrefよりも高くなり、Ｖref2＜Ｖref1＜Ｖｘの関係が成立するから、比較器ＣＰ１の出力（第１の異常判定部２ａの出力）がＬレベル（異常有り）となる。このため、アンドゲートＧ１の出力が制御部ＣＴの出力と無関係に常にＬレベルとなり、スイッチング素子Ｑ１１がオフ状態となってチョッパ回路１の動作が停止するから、チョッパ回路１の出力電圧が過大に上昇することがなく、回路各部にストレスを与えることもない。なお、スイッチング素子Ｑ１１がオフ状態となることでチョッパ回路１の出力電圧が低下するから、出力検出電圧Ｖｘが第１の閾値Ｖref1を下回った時点で制御部ＣＴによるスイッチング素子Ｑ１１のスイッチング制御が可能となってチョッパ回路１が動作を再開する。
【００３２】
ここで、交流電源ＡＣの定格が２４０Ｖの場合、チョッパ回路１の出力電圧は略４００Ｖに設定される。一方、市販されているスイッチング素子は耐圧が高いほど高価であるため、一般的には耐圧が６００Ｖ以下のものが使用される場合が多い。よって、チョッパ回路１の出力電圧が上昇するとき、スイッチング素子Ｑ１１の耐圧に多少の余裕を持たせるとして、正常時のチョッパ回路１の出力電圧を１００％としたときに１３５％程度までに抑える必要がある。さらに、チョッパ回路１の平滑コンデンサＣ１２の容量が使用時間の経過に伴って減少すると、チョッパ回路１の出力電圧のリップルが増加してしまう。従って、比較器ＣＰ１（第１の異常判定部２ａ）の第１の閾値Ｖref1を、誤差アンプＡＰの基準電圧Ｖrefに対して、その１１０％以上且つ１３５％以下の範囲に設定すればよい。
【００３３】
一方、放電灯が寿命末期に近付いた状態でインバータ回路３の動作が継続した場合には、共振電流の増大により消費電力が増えるため、チョッパ回路１からみた負荷が重くなってチョッパ回路１の出力電圧が低下し易い。また、交流電源ＡＣの瞬停時にはチョッパ回路１の出力電圧も低下し、放電灯の立ち消えが生じ易くなるとともに、インバータ回路３のスイッチング素子には進相電流によるストレスがかかり易くなる。しかしながら、このような状況では出力検出電圧Ｖｘが基準電圧Ｖrefよりも低くなり、Ｖｘ＜Ｖref2＜Ｖref1の関係が成立するから、比較器ＣＰ２の出力（第２の異常判定部２ｂの出力）がＬレベル（異常有り）となる。このため、アンドゲートＧ１の出力が制御部ＣＴの出力と無関係に常にＬレベルとなり、スイッチング素子Ｑ１１がオフ状態となってチョッパ回路１の動作が停止する。一方、比較器ＣＰ２の出力はインバータ制御回路４のアンドゲートＧ２にも入力されているので、アンドゲートＧ２の出力が発振回路ＯＳの出力と無関係に常にＬレベルとなり、インバータ回路３のスイッチング素子がオフ状態となってインバータ回路３の動作も停止するから、上述のようなストレスがかかることもなくなる。さらに、チョッパ回路１の出力電圧検出用の抵抗Ｒ１４，Ｒ１５に故障が発生した場合、各比較器ＣＰ１，ＣＰ２の入力端子が短絡あるいは開放されるために比較器ＣＰ１，ＣＰ２の少なくとも何れか一方の出力が常にＬレベルとなってチョッパ回路１の動作が停止することになる。従って、抵抗Ｒ１４，Ｒ１５に故障が発生して出力検出電圧Ｖｘがゼロになった場合におけるチョッパ回路１の出力電圧の異常昇圧も防止できる。
【００３４】
なお、上述のようにチョッパ回路１の平滑コンデンサＣ１２の容量が使用時間の経過に伴って減少するとチョッパ回路１の出力電圧のリップルが増加してしまうから、誤差アンプＡＰの基準電圧Ｖrefに対して、比較器ＣＰ２の第２の閾値Ｖref2をその９０％以下に設定すればよい。
【００３５】
上述のように本参考例によれば、チョッパ回路１の出力電圧が異常昇圧した場合や、チョッパ回路１の出力電圧を検出する検出素子（抵抗Ｒ１４，Ｒ１５）に故障が発生した場合においても、チョッパ制御回路２並びにインバータ制御回路４が各々チョッパ回路１及びインバータ回路３の動作を停止させるため、回路部品に過大なストレスをかけることがなく、放電灯への過剰な電力供給も防止でき、安全性の向上が図れる。また、従来構成に対して簡単な論理素子を追加するだけで済み、チョッパ制御回路２とインバータ制御回路４を一つの集積回路で構成することも容易である。
【００３６】
（参考例２）
図３に本参考例の概略構成図を示し、図４にチョッパ回路１並びにチョッパ制御回路２の具体構成の一例を示す。但し、基本的な構成は参考例１と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
【００３７】
まず、本参考例におけるインバータ制御回路４が参考例１のものと異なる点は、第２の比較器ＣＰ２の出力と発振回路ＯＳの出力との論理積を演算するアンドゲートＧ２の代わりに、後述するフリップフロップ回路ＦＦの出力Ｑとタイマ回路ＴＭから出力される予熱信号との論理積を演算するアンドゲートＧ３、並びにフリップフロップ回路ＦＦの出力Ｑとタイマ回路ＴＭから出力される始動信号との論理積を演算するアンドゲートＧ４を具備する点にある。
【００３８】
ここで、タイマ回路ＴＭは、交流電源ＡＣが投入された後の経過時間をカウントし、電源投入後の先行予熱期間においては予熱信号並びに始動信号をともにＬレベルとし、先行予熱期間経過後の始動期間においては予熱信号をＨレベル、始動信号をＬレベルとし、始動期間経過後の放電灯の点灯時においては予熱信号並びに始動信号をともにＨレベルとする。一方、発振回路ＯＳは予熱信号及び始動信号に応じて発振周波数（インバータ回路３の動作周波数）を変更するものであって、予熱信号並びに始動信号がともにＬレベル（先行予熱期間）であれば、発振周波数を共振回路５の無負荷共振周波数よりも充分に高い周波数に設定して放電灯への印加電圧を下げて予熱電流を供給し、予熱信号がＨレベル且つ始動信号がＬレベル（始動期間）であれば、発振周波数を無負荷共振周波数に近い周波数に設定することで放電灯への印加電圧を上げて放電灯を始動するとともに、予熱信号並びに始動信号がともにＨレベルであれば、放電灯に定格ランプ電力を供給し得る周波数に設定する。
【００３９】
而して、後述するようにチョッパ回路１の出力電圧が低下して出力検出電圧Ｖｘが第２の比較器ＣＰ２の第２の閾値Ｖref2を下回った場合、後述するようにチョッパ制御回路２のフリップフロップ回路ＦＦの出力ＱがＬレベルとなるために２つのアンドゲートＧ３，Ｇ４の出力が何れもＬレベルとなり、タイマ回路ＴＭから出力される予熱信号及び始動信号にかかわらず、発振回路ＯＳに入力される予熱信号並びに始動信号が何れもＬレベルとなる。このため、発振回路ＯＳの発振周波数が先行予熱期間と同じ周波数に設定されるから、インバータ回路３の出力が先行予熱期間と同様に放電灯の点灯時よりも充分に低くなる。
【００４０】
一方、本参考例のチョッパ制御回路２が参考例１のものと異なる点は、比較器ＣＰ２の＋端子に第２の閾値Ｖref2が入力されるとともに−端子に出力検出電圧Ｖｘが入力され、この比較器ＣＰ２と、タイマ回路ＴＭから出力される予熱信号を反転するインバータＩＶと、比較器ＣＰ２の出力がリセット端子に入力され、インバータＩＶで反転された予熱信号がセット端子に入力されるとともに出力ＱがアンドゲートＧ１に入力されるフリップフロップ回路ＦＦとで第２の異常判定部２ｂを構成した点にある。
【００４１】
而して、先行予熱期間においてはタイマ回路ＴＭの予熱信号がＬレベルであり、フリップフロップ回路ＦＦのセット端子にはインバータＩＶで反転されたＨレベルの信号が入力され、異常がない場合には比較器ＣＰ２から出力されたＬレベルの信号がフリップフロップ回路ＦＦのリセット端子に入力される。そして、フリップフロップ回路ＦＦの出力ＱがＨレベルとなり、アンドゲートＧ１の出力が制御部ＣＴの出力と一致するため、制御部ＣＴから出力される駆動制御信号がアンドゲートＧ１を介してそのままドライブ出力部ＤＲに与えられ、チョッパ回路１のスイッチング素子Ｑ１１が制御部ＣＴによってスイッチング制御される。
【００４２】
次に、始動期間並びにその後の点灯時においてはタイマ回路ＴＭの予熱信号がＨレベルとなるため、フリップフロップ回路ＦＦのセット端子にはインバータＩＶで反転されたＬレベルの信号が入力され、出力ＱはＨレベルのままとなる。よって、チョッパ制御回路２による制御動作が正常に行われてチョッパ回路１の出力電圧が所望のレベルに制御される。
【００４３】
そして、点灯時において何らかの理由でチョッパ回路１の出力電圧が低下した場合には、出力検出電圧Ｖｘが第２の閾値Ｖref2を下回ることによって比較器ＣＰ２の出力がＨレベルとなり、フリップフロップ回路ＦＦの出力ＱがＬレベルに反転するため、アンドゲートＧ１の出力が制御部ＣＴの出力と無関係に常にＬレベルとなり、スイッチング素子Ｑ１１がオフ状態となってチョッパ回路１の動作が停止する。一方、フリップフロップ回路ＦＦの出力Ｑはインバータ制御回路４のアンドゲートＧ３，Ｇ４にも入力されているので、アンドゲートＧ３，Ｇ４の出力が予熱信号及び始動信号と無関係に常にＬレベルとなる。このため、発振回路ＯＳの発振周波数が先行予熱期間と同じ周波数に設定されるから、インバータ回路３の出力が先行予熱期間と同様に放電灯の点灯時よりも充分に低くなる。このとき、インバータＩＶの出力はＨレベルとなるが、比較器ＣＰ２の出力がＨレベルである間はフリップフロップ回路ＦＦの出力（第２の異常判定部２ｂの出力）ＱがＬレベルのままとなる。
【００４４】
本参考例は上述のように構成したものであり、先行予熱期間においてはフリップフロップ回路ＦＦのセット入力が常にＨレベルとなり、第２の異常判定部２ｂにおける異常判定が無効となるため、チョッパ回路１の動作が安定するまでの過渡期における出力低下の誤検出を回避し、チョッパ回路１並びにインバータ回路３の動作を継続させることができるという利点がある。
【００４５】
（参考例３）
図５に本参考例の概略構成図を示す。但し、本参考例はチョッパ制御回路２の構成に特徴があるが、基本的な構成は参考例２と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
【００４６】
本参考例におけるチョッパ制御回路２が参考例２のものと異なる点は、インバータ制御回路４のタイマ回路ＴＭから出力される検出禁止信号（後述する）と比較器ＣＰ２の出力との負論理の論理積を演算するとともにその出力がアンドゲートＧ１に入力されるナンドゲートＧ５を第２の異常判定部２ｂに具備する点にある。
【００４７】
タイマ回路ＴＭから出力される検出禁止信号は、交流電源ＡＣの投入後から所定の検出禁止期間が経過するまでの間にＬレベルとなり、検出禁止期間の経過後にＨレベルとなる。
【００４８】
而して、上記検出禁止期間においては検出禁止信号がＬレベルであり、ナンドゲートＧ５にはＬレベルの信号が入力されるため、比較器ＣＰ２の出力にかかわらずナンドゲートＧ５の出力が常にＨレベルとなる。また、異常がない場合には比較器ＣＰ１からアンドゲートＧ１へＨレベルの信号が出力されるため、アンドゲートＧ１の出力は制御ブロックＣＢの出力と一致することになり、制御ブロックＣＢから出力される駆動制御信号がアンドゲートＧ１を介してそのままドライブ出力部ＤＲに与えられ、チョッパ回路１のスイッチング素子Ｑ１１が制御ブロックＣＢによってスイッチング制御される。
【００４９】
次に、検出禁止期間の経過後においては検出禁止信号がＨレベルとなり、ナンドゲートＧ５にはＨレベルの信号が入力されるため、比較器ＣＰ２の出力に応じてナンドゲートＧ５の出力が切り換わる、すなわち、第２の異常判定部２ｂによる異常判定動作が有効となる。
【００５０】
ここで、電源投入時点からチョッパ回路１の動作が安定するまでの時間はインバータ回路３の設計や第１の比較器ＣＰ１の閾値Ｖref1によって影響を受けるが、およそ１０〜１５０ミリ秒の時間を要するので、検出禁止期間としては１５０ミリ秒よりも短くない時間に設定すればよい。なお、検出禁止信号を予熱信号で兼用しても構わない。
【００５１】
本参考例は上述のように構成したものであり、電源投入後からチョッパ回路１の動作が安定するまでの検出禁止期間においてはナンドゲートＧ５に常にＬレベルの信号が入力されることから第２の異常判定部２ｂにおける異常判定が無効となり、制御ブロックＣＢから出力される駆動制御信号がアンドゲートＧ１を介してそのままドライブ出力部ＤＲに与えられるため、チョッパ回路１の動作が安定するまでの過渡期における出力低下の誤検出を回避し、チョッパ回路１並びにインバータ回路３の動作を継続させることができるという利点がある。
【００５２】
（実施形態１）
図６に本実施形態の概略構成図を示す。但し、本実施形態の基本的な構成は参考例２と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
【００５３】
まず、本実施形態におけるチョッパ制御回路２が参考例２のものと異なる点は、第１及び第２の異常判定部２ａ，２ｂに加えて第３の異常判定部２ｃを備えた点にある。第３の異常判定部２ｃは、チョッパ回路１の出力検出電圧Ｖｘを第３の閾値Ｖref3と比較し、出力検出電圧Ｖｘが第３の閾値Ｖref3よりも低い場合にＬレベル、高い場合にＨレベルの信号を出力するものである。但し、第３の閾値Ｖref3は、誤差アンプＡＰの基準電圧Ｖref並びに第１及び第２の閾値Ｖref1，Ｖref2との間にＶref2＜Ｖref3＜Ｖref＜Ｖref1の大小関係が成立するように設定される。
【００５４】
一方、本実施形態におけるインバータ制御回路４が参考例２のものと異なる点は、２つのアンドゲートＧ３，Ｇ４が第３の異常判定部２ｃの出力と予熱信号並びに始動信号との論理積をそれぞれ演算する点と、第２の異常判定部２ｂの出力と発振回路ＯＳの出力との論理積を演算するアンドゲートＧ６を具備する点とにある。したがって、チョッパ回路１の出力が異常に低下して第２の閾値Ｖref2を下回ると、第２の異常判定部２ｂの出力がＬレベルとなり、アンドゲートＧ６の出力も常にＬレベルとなるからインバータ制御回路４による制御動作が停止する。また、交流電源ＡＣの瞬時停電によりチョッパ回路１の出力が第２の閾値Ｖref2よりは高いが第３の閾値Ｖref3よりも低いレベルにまで低下した場合には、第１及び第２の異常判定部２ａ，２ｂの出力が共にＨレベルであるからチョッパ回路１は動作を継続する。それに対して第３の異常判定部２ｃの出力がＬレベルとなり、アンドゲートＧ３，Ｇ４の出力が常にＬレベルとなるから、先行予熱期間と同じ状態となってインバータ回路３の出力が絞られることになる。その結果、インバータ回路３のスイッチング素子等に過大なストレスがかかるのを防ぐことができる。さらに、チョッパ回路１の動作を継続した状態でインバータ回路３を先行予熱期間と同じ動作状態としているため、電源投入時と全く同じ状況であり、交流電源ＡＣが瞬停から復帰した後もチョッパ制御回路２並びにインバータ制御回路４へ安定して制御電源を供給することが可能である。
【００５５】
上述のように本実施形態においては、チョッパ回路１の出力が異常に上昇して第１の閾値Ｖref1を上回ると、第１の異常判定部２ａの出力がＬレベルとなり、アンドゲートＧ１の出力も常にＬレベルとなるからチョッパ制御回路２による制御動作が停止してチョッパ回路１も停止する。また、チョッパ回路１の出力が異常に低下して第２の閾値Ｖref2を下回ると、第２の異常判定部２ｂの出力がＬレベルとなり、アンドゲートＧ１，Ｇ６の出力も常にＬレベルとなるからチョッパ制御回路２並びにインバータ制御回路４による制御動作がともに停止してチョッパ回路１及びインバータ回路３が双方とも動作を停止する。なお、第２の閾値Ｖref2は第３の閾値Ｖref3よりも低い値に設定されるから、出力電圧検出用の抵抗Ｒ１４，Ｒ１５に何らかの異常が発生した場合のレベルに限定して設定しても構わない。
【００５６】
ところで、近年では広範囲の電源電圧Ｖｓに適合可能な放電灯点灯装置への要望が強く、実際にこのような放電灯点灯装置が提供されている。例えば、日本国内においては電源電圧Ｖｓの定格が１００Ｖ〜２４０Ｖの交流電源ＡＣを使用する場合が多いことから、上記電圧範囲に適合させるためには、第２の比較値Ｖref2を以下のように設定する必要がある。
【００５７】
つまり、電源投入直後で且つチョッパ回路１の動作前において、チョッパ回路１の出力電圧（平滑コンデンサの両端電圧）は入力電圧（電源電圧Ｖｓ）の実効値の√２倍となるが、電源電圧Ｖｓの変動や施工時の配線による電圧効果等を考慮して電源電圧Ｖｓが７５Ｖまで低下した状況でも動作させることを考えると、チョッパ回路１の動作前における平滑コンデンサの両端電圧の下限値は７５Ｖ×√２≒１０６Ｖとなる。一方、電源電圧Ｖｓが２４０Ｖの場合にも使用可能とするためには、チョッパ回路１の動作時における出力電圧を４００Ｖ付近に設定する必要がある。よって、１０６Ｖ÷４００Ｖ×１００≒２５％とであるから、第２の閾値Ｖref2を、誤差アンプＡＰの基準電圧Ｖrefに対して２５％以下の値に設定すればよい。
【００５８】
また、第３の閾値Ｖref3は第２の閾値Ｖref2よりも高い値に設定する必要があるから、チョッパ回路１の平滑コンデンサの容量減少も考慮して、チョッパ回路１が安定動作している状態の出力電圧に対して２５％〜９０％の範囲内の値に設定すればよい。さらに、第３の閾値Ｖref3は高い値に設定するほど、瞬時停電に対する上記効果が発揮されることから、誤差アンプＡＰの基準電圧Ｖrefに対して８０％〜９０％の範囲内の値に設定することが望ましい。
【００５９】
なお、本実施形態及び参考例１〜３を含めて第１〜第３の異常判定部２ａ〜２ｃは比較器や簡単な論理回路で構成可能であるから、チョッパ制御回路２とインバータ制御回路４を１チップの集積回路として形成することも容易である。そして、チョッパ制御回路２並びにインバータ制御回路４を１チップの集積回路で形成することにより、部品点数の大幅な削減が可能となり、チョッパ制御回路２並びにインバータ制御回路４を実装するプリント基板の配線設計が簡素化され、放電灯点灯装置の小型化やコストダウンが図れるという利点がある。
【００６０】
（実施形態２）
図７に本実施形態の概略構成図を示す。但し、本実施形態の基本的な構成は実施形態１と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
【００６１】
本実施形態が実施形態１と異なる点は、チョッパ回路１とインバータ回路３の起動のタイミングを一致させるための起動回路ＳＴを設けた点にある。この起動回路ＳＴは、例えば、制御用電源電圧を所定の基準値と比較する比較器を具備し、制御用電源電圧が基準値を超えたときに出力がＬレベルからＨレベルに変化するものである。そして、起動回路ＳＴの出力をインバータ制御回路４のアンドゲートＧ６並びにチョッパ制御回路２のアンドゲートＧ７に入力している。ここで、アンドゲートＧ７は起動回路ＳＴの出力と制御ブロックＣＢの出力との論理積を演算し、その演算結果をアンドゲートＧ１に出力している。
【００６２】
而して、起動回路ＳＴの出力がＬレベルの間はアンドゲートＧ１，Ｇ６，Ｇ７の出力もＬレベルに固定されるため、チョッパ制御回路２並びにインバータ制御回路４が何れも動作を停止している。そして、起動回路ＳＴの出力がＨレベルになれば、アンドゲートＧ１，Ｇ６，Ｇ７の出力は起動回路ＳＴの出力以外の条件に応じて変化することになるから、チョッパ回路１とインバータ回路３の起動のタイミングがほぼ一致することになる。
【００６３】
上述のように本実施形態によれば、起動回路ＳＴを設けてチョッパ回路１とインバータ回路３の起動のタイミングを一致させているので、従来技術で説明したようにチョッパ回路１とインバータ回路３の起動タイミングのずれに起因する種々の問題を全てを改善することが可能である。例えば、チョッパ回路１の起動直後における異常昇圧が抑えられるとともにチョッパ回路１の安定動作時においても制御用電源を比較的に効率よく供給することができる。
【００６４】
【発明の効果】
請求項１の発明は、交流電源を整流する整流器と、インダクタ、平滑コンデンサ並びにスイッチング素子を具備して整流器の出力電圧を所望の直流電圧に変換するチョッパ回路と、１乃至複数のスイッチング素子を具備してチョッパ回路から供給される直流電圧を高周波の交流電圧に変換するインバータ回路と、インダクタ、コンデンサ並びに放電灯を具備しインバータ回路から出力される高周波電圧との共振作用によって放電灯に高周波電力を供給して点灯させる共振回路と、チョッパ回路の出力電圧を検出する出力電圧検出手段と、出力電圧検出手段の検出結果に基づいてチョッパ回路が具備するスイッチング素子をオン・オフ制御することによりチョッパ回路の出力電圧を所望のレベルとするチョッパ制御手段と、インバータ回路が具備するスイッチング素子をオン・オフ制御するインバータ制御手段とを備えた放電灯点灯装置において、インバータ制御手段は、上記スイッチング素子をオン・オフ駆動する駆動信号の周波数を設定する周波数設定手段を具備してなり、チョッパ制御手段は、出力電圧検出手段の検出値と所定の基準値との差分を増幅する誤差アンプと、誤差アンプの出力を減少させるようにスイッチング素子のオン・オフ時間を調整する駆動制御手段と、誤差アンプの基準値に対して１１０％以上且つ１３５％以下の値に設定した第１の閾値を出力電圧検出手段の検出値と比較し、検出値が第１の閾値を上回る場合を異常と判定して駆動制御手段によるスイッチング素子の駆動制御を禁止してチョッパ回路を停止させる第１の異常判定手段と、誤差アンプの基準値に対して２５％以下の値に設定した第２の閾値を出力電圧検出手段の検出値と比較し、検出値が第２の閾値を下回る場合を異常と判定して駆動制御手段によるスイッチング素子の駆動制御を禁止してチョッパ回路を停止させるとともに周波数設定手段を制御して駆動信号を停止あるいは放電灯への供給電力を低減する方向へ周波数を変化させる第２の異常判定手段と、誤差アンプの基準値に対して８０％以上且つ９０％以下の値に設定した第３の閾値を出力電圧検出手段の検出値と比較し、検出値が第３の閾値を下回る場合を異常と判定して放電灯への供給電力を低減する方向へ周波数を変化させる第３の異常判定手段とを具備するので、チョッパ回路の出力電圧が異常昇圧した場合には第１の異常判定手段により異常と判定してチョッパ回路を停止させ、また、出力電圧検出手段が支障をきたした場合には第２の異常判定手段により異常と判定してチョッパ回路を停止させるとともにインバータ回路の動作を停止あるいは出力を低減させるため、回路部品に過大なストレスがかかることがなく、放電灯への過剰な電力供給を防止して安全性の向上が図れるという効果がある。また、交流電源の瞬時停電によりチョッパ回路の出力が第２の閾値よりは高いが第３の閾値よりも低いレベルにまで低下した場合には第３の異常判定手段により異常と判定してインバータ回路から放電灯への供給電力を低減させるため、交流電源が瞬時停電から復帰した後でもチョッパ制御手段やインバータ制御手段に対して安定して電源を供給することができるという効果がある。
【００６６】
請求項２の発明は、請求項１の発明において、インバータ制御手段は、交流電源の電源投入後から所定の先行予熱期間を計時するとともに先行予熱期間終了後に所定の始動期間を計時し、先行予熱期間の計時中に予熱信号を出力し且つ始動期間の計時中に始動信号を出力するタイマ手段と、上記予熱信号に応じて駆動信号の周波数を先行予熱に対応した周波数に設定するとともに上記始動信号に応じて駆動信号の周波数を放電灯の始動に対応した周波数に設定する上記周波数設定手段とを具備してなり、第２の異常判定手段は、チョッパ回路の動作開始から所定の検出禁止期間が経過するまでの間は異常判定を行わず、上記検出禁止期間を、１５０ミリ秒から先行予熱期間の終了までの範囲に設定するので、チョッパ回路の動作が安定するまでの間は出力電圧が所望のレベルよりも低くなるから、その間における第２の異常判定手段による異常判定を禁止することで誤判定の発生を回避することができるという効果がある。
【図面の簡単な説明】
【図１】 参考例１を示すブロック図である。
【図２】 同上におけるチョッパ回路並びにチョッパ制御回路を示す回路構成図である。
【図３】 参考例２を示すブロック図である。
【図４】 同上におけるチョッパ回路並びにチョッパ制御回路を示す回路構成図である。
【図５】 参考例３を示すブロック図である。
【図６】 実施形態１を示すブロック図である。
【図７】 実施形態２を示すブロック図である。
【図８】 従来例を示すブロック図である。
【図９】 同上におけるチョッパ回路並びにチョッパ制御回路を示す回路構成図である。
【図１０】 同上におけるインバータ回路並びにインバータ制御回路を示す回路構成図である。
【図１１】 他の従来例を示す回路図である。
【符号の説明】
１ チョッパ回路
２ チョッパ制御回路
３ インバータ回路
４ インバータ制御回路
５ 共振回路
２ａ 第１の異常判定部
２ｂ 第２の異常判定部
【発明の属する技術分野】
本発明は、所望の直流電力を得るチョッパ回路と、チョッパ回路で得られる直流電力を高周波電力に変換して放電灯に供給するインバータ回路とを備えた放電灯点灯装置に関するものである。
【０００２】
【従来の技術】
従来、図８に示すような放電灯点灯装置が提供されている。この従来装置は、交流電源ＡＣを全波整流する全波整流器ＤＢと、全波整流器ＤＢの脈流出力を所望の直流出力に変換する（昇圧）チョッパ回路１と、チョッパ回路１の動作を制御するチョッパ制御手段２と、チョッパ回路１の直流出力を高周波出力に変換するインバータ回路３と、インバータ回路３の動作を制御するインバータ制御手段４と、インダクタ、コンデンサ並びに放電灯（何れも図示せず）にて構成され、インバータ回路３の高周波出力との共振作用によって放電灯を高周波点灯する共振回路５とを備える。
【０００３】
図９はチョッパ回路１並びにチョッパ制御手段２の具体構成の一例を示している。全波整流器ＤＢの交流入力端には商用交流電源ＡＣが接続されており、全波整流器ＤＢの脈流出力端には小容量のコンデンサＣ１１が接続されている。チョッパ回路１は、全波整流器ＤＢの脈流出力端の正極に一端が接続されたインダクタＬ１１と、インダクタＬ１１の他端にドレインが接続されるとともにソースが抵抗Ｒ１３を介して全波整流器ＤＢの脈流出力端の負極（＝グランド）に接続された、パワーＭＯＳＦＥＴからなるスイッチング素子Ｑ１１と、スイッチング素子Ｑ１１のドレインにアノードが接続されたダイオードＤ１１と、ダイオードＤ１１のカソードが正極に接続されるとともに負極が全波整流器ＤＢの脈流出力端の負極に接続された平滑コンデンサＣ１２とを備える。而して、スイッチング素子Ｑ１１がオンされると、全波整流器ＤＢからインダクタＬ１１、スイッチング素子Ｑ１１、抵抗Ｒ１３を介して電流が流れてインダクタＬ１１にエネルギが蓄積され、スイッチング素子Ｑ１１のオフ時にインダクタＬ１１の蓄積エネルギによる起電力が全波整流器ＤＢの脈流出力に重畳されてダイオードＤ１１を介して平滑コンデンサＣ１２を充電することにより、平滑コンデンサＣ１２の両端から全波整流器ＤＢの脈流出力電圧を昇圧した直流電圧が得られるものである。
【０００４】
一方、チョッパ制御手段２は、汎用の力率改善コントロールＩＣ（例えば、モトローラ社製のＭＣ３４２６１等）２ａで構成され、チョッパ回路１のスイッチング素子Ｑ１１をオン・オフ（スイッチング）制御している。力率改善コントロールＩＣ２ａは、チョッパ回路１の出力電圧を抵抗Ｒ１４，Ｒ１５で分圧した出力検出電圧と基準電圧Ｖrefとの差分を増幅する誤差アンプＡＰと、チョッパ回路１への入力電圧（全波整流器ＤＢの脈流出力電圧）を抵抗Ｒ１１，Ｒ１２で分圧した入力検出電圧を誤差アンプＡＰの出力と乗算して脈流出力電圧（交流電源ＡＣの交流電圧）と同期した誤差信号を得るマルチプライヤＭＰと、スイッチング素子Ｑ１１に流れる電流を抵抗Ｒ１３で検出した検出電圧をマルチプライヤＭＰから出力される誤差信号と比較する比較器ＣＰと、インダクタＬ１１に設けられた２次巻線ｎ２からインダクタＬ１１に流れる電流がゼロになる時点を検出するゼロ電流検出部ＺＩと、スイッチング素子Ｑ１１のゲートにパルス状の駆動信号を出力する駆動信号出力部ＤＲと、比較器ＣＰ並びにゼロ電流検出部ＺＩの出力に基づいて駆動信号出力部ＤＲを制御し、駆動信号のオンデューティ比（スイッチング素子Ｑ１１のオン時間）を調整する制御部ＣＴとを具備する。
【０００５】
制御部ＣＴは、ゼロ電流検出部ＺＩでゼロ電流が検出されたときに駆動信号出力部ＤＲに制御信号を出力してスイッチング素子Ｑ１１をオンとする駆動信号を出力させ、比較器ＣＰにて検出電圧が誤差信号を超えたときに駆動信号出力部ＤＲに制御信号を出力して駆動信号を停止させるように動作するものであって、ゼロ電流検出部ＺＩ及び比較器ＣＰの出力をラッチするラッチ回路（ＲＳフリップフロップ回路）やタイマ回路、ロジック回路等で構成される。而して、スイッチング素子Ｑ１１に流れる電流（入力電流）の検出電圧が交流電源ＡＣの電源電圧に追従した誤差信号を超えたときにスイッチング素子Ｑ１１をオフするように制御部ＣＴが制御動作を行うことにより、交流電源ＡＣからの入力電圧と入力電流の位相差を減少させて力率が改善できるとともに、負荷変動に対してチョッパ回路１の出力電圧を略一定に保つことができるものである。
【０００６】
一方、図１０はインバータ回路３並びにインバータ制御手段４の具体構成の一例を示している。インバータ回路３は、チョッパ回路１の出力端（平滑コンデンサＣ１２の両端）にＭＯＳＦＥＴからなる一対のスイッチング素子Ｑ１，Ｑ２が直列接続され、ローサイドのスイッチング素子Ｑ２の両端（ドレイン−ソース間）に共振回路５が接続されてなる、いわゆるハーフブリッジ型のものである。
【０００７】
また、インバータ制御手段４は、発振周波数が可変である発振回路ＯＳと、発振回路ＯＳから出力される高周波のパルス信号からスイッチング素子Ｑ１，Ｑ２の駆動信号を作成するインバータ駆動回路４ａと、交流電源ＡＣが投入されてインバータ制御手段４が動作を開始してからの経過時間を計時するタイマ回路ＴＭとを具備し、タイマ回路ＴＭで計時する経過時間に応じて発振回路ＯＳの発振周波数を調整する。なお、発振回路ＯＳの基準となる発振周波数は外付けの抵抗Ｒ１６及びコンデンサＣ１３にて設定される。インバータ駆動回路４ａは、発振回路ＯＳの出力するパルス信号から、互いに位相が異なり且つ同時にＬレベルとなる期間（デッドタイム）を有する２つのパルス信号を生成するデッドタイム設定部ＤＴと、一方のパルス信号をレベルシフトするレベルシフト回路ＬＳと、レベルシフト回路ＬＳでレベルシフトされたパルス信号、並びにデッドタイム設定部ＤＴから出力する他方のパルス信号をそれぞれラッチするＲＳフリップフロップ回路ＦＦ１，ＦＦ２と、ＲＳフリップフロップ回路ＦＦ１，ＦＦ２の出力パルスに応じて駆動信号を作成するドライブ回路ＤＤ１，ＤＤ２とを備える。而して、インバータ制御手段４により２つのスイッチング素子Ｑ１，Ｑ２を交互に高周波でオン／オフすることでチョッパ回路１の直流電圧を高周波電圧に変換して共振回路５に供給するものである。
【０００８】
ところで、放電灯、特に熱陰極型の蛍光灯を点灯する放電灯点灯装置においては、消灯状態から始動、点灯に至るまでにフィラメントの予熱を行う先行予熱期間、先行予熱後に高電圧を印加して放電灯を始動する始動期間が設けられ、始動期間経過後に放電灯を定格点灯あるいは調光点灯するタイマ制御が行われることが多く、このためにインバータ制御手段４にタイマ回路ＴＭが設けてある。すなわち、タイマ回路ＴＭの出力に基づいて発振回路ＯＳの発振周波数（インバータ回路３の動作周波数）が変更され、例えば、先行予熱期間では発振周波数を共振回路５の無負荷共振周波数よりも充分に高い周波数に設定されて放電灯への印加電圧を低電圧とし、始動期間には発振周波数を無負荷共振周波数に近い周波数に設定されることで放電灯に高電圧を印加して始動するとともに、始動期間終了後は放電灯に定格ランプ電力を供給し得る周波数に設定される。
【０００９】
なお、上述のインバータ制御手段４の機能を実現する制御用ＩＣも多数商品化されており、チョッパ制御手段２の力率改善コントロールＩＣ２ａと組み合わせて使用される場合が多い。ここで、従来はインバータ回路３のハイサイドのスイッチング素子Ｑ１を駆動する駆動回路に多数の部品が必要であったが（例えば、特開平１０−３２６６８２号公報等参照）、上述の制御用ＩＣからなるインバータ制御手段４を用いることで部品点数が削減できるとともに、プリント基板の部品配置やパターン配線が容易になるために放電灯点灯装置の小型化並びにコストダウンが実現できる。
【００１０】
【発明が解決しようとする課題】
ところが、上記従来例のようにチョッパ制御手段３とインバータ制御手段４をそれぞれ個別のＩＣで構成した場合には次のような問題が生じる虞がある。
【００１１】
一般的なＩＣでは、動作電源供給用の制御用電源から供給される制御電源電圧が低い場合にスタンバイ状態となって消費電力を低減し、制御電源電圧が所定レベルまで達したときに動作を開始するスタンバイ機能を有するものが多い。また、制御電源電圧が所定レベル以下に低下すると上記ＩＣは動作を停止してスタンバイ状態になるが、制御電源電圧の立ち上がり時に動作を開始する閾値レベルと、立ち下がり時に動作を停止する閾値レベルとの間にはヒステリシスが存在する。そして、上記閾値レベルが個々のＩＣの仕様によって異なり、さらに個体差や温度差によってばらつくため、チョッパ回路１がインバータ回路３よりも先に動作を開始する場合、インバータ回路３が先に動作を開始する場合、チョッパ回路１が先に動作を停止する場合、インバータ回路３が先に動作を停止する場合が起こり得る。
【００１２】
（１）インバータ回路が先に動作を停止する場合
一般に放電灯点灯装置では、無負荷や寿命末期の状態でインバータ回路の動作が継続すると過大な共振電流が流れて回路部品にストレスがかかるため、ランプ電圧などから無負荷や寿命末期の状態（異常状態）を検出してインバータ回路の動作を停止したり、放電灯への供給電力を低減する制御を行って回路を保護している。また、交流電源の瞬時停電（瞬停）によってインバータ回路の直流入力電圧が低下した場合には、放電灯の安定点灯が維持できなくなって立ち消えを起こす虞があるが、このときに放電灯に印加されている電圧が過大であるために上記回路保護機能がはたらいてしまい、交流電源の復帰後に放電灯が再点灯しないことがあるから、交流電源の瞬停を検出したときにインバータ回路の動作モードを初期のモード（電源投入直後や先行予熱時のモード）にリセットする機能が付加されている。
【００１３】
一方、上記回路保護機能やリセット機能がはたらいた場合、チョッパ回路からみた負荷の電力消費が減少するためにチョッパ回路の出力電圧が過昇圧となりやすいので、インバータ回路の動作停止時、及び放電灯への供給電力低減時にはチョッパ回路の動作も停止させることが望ましい。そこで、電源投入時にインバータ回路が動作を開始するまではチョッパ回路を確実に停止させて過昇圧を防止するとともに、インバ−タ回路の動作中に異常が生じたときには、直接インバータ制御手段から停止信号を与えてチョッパ制御手段を停止させてインバータ回路にストレスを与えないようにしたものが提案されている（特開平１１−１８７６６８号公報参照）。しかしながら、当該公報に記載された従来例では、チョッパ制御手段を停止する停止手段が必要になるために回路構成が複雑化するという問題がある。
【００１４】
（２）チョッパ回路が先に動作を停止する場合
交流電源の瞬停時にチョッパ制御手段の制御用電源が充分なレベルであれば、交流電源の復帰後にチョッパ回路が動作を再開可能であるから特に問題は生じない。ところが、瞬停時に制御用電源も低下してチョッパ制御手段の力率改善コントロールＩＣがスタンバイ状態となり、さらにインバータ回路が動作を継続し且つ放電灯の点灯状態が維持された場合には、インバータ回路の動作が初期状態に戻らず、しかも、上述のように制御電源電圧の立ち上がり時に動作を開始する閾値レベルと立ち下がり時に動作を停止する閾値レベルとの間にはヒステリシスが存在するから、チョッパ制御手段がスタンバイ状態から復帰するために必要なレベルの制御電源電圧が得られない虞がある。例えば、図１１に示すようにインバータ回路１３の出力側に接続されて共振回路を構成するインダクタＬｘの２次巻線に誘起される電圧を整流平滑してチョッパ制御手段１４の制御電源を得るようにしたものが提案されているが（特開平５−９４８９３号公報参照）、交流電源ＡＣの瞬停時にはインダクタＬｘの２次巻線に誘起される電圧が低下するために制御電源電圧も著しく低下することになる。
【００１５】
（３）インバータ回路が先に動作を停止する場合
制御用電源を作成する電源回路の構成として、図１１に示すように共振回路を構成するインダクタＬｘの２次巻線から供給する構成や、チョッパ回路を構成するインダクタの２次巻線から供給する構成等の種々のものが存在する。しかしながら、チョッパ回路の安定動作時に合わせて上記電源回路を設計した場合、チョッパ回路が動作を停止すると充分な制御用電源電圧が得られず、反対に、チョッパ回路の動作停止時にも充分な制御用電源電圧を確保しようとすると安定動作時における消費電力が増大して効率が悪化するという問題が生じる。
【００１６】
（４）チョッパ回路が先に動作を開始する場合
既に説明したようにチョッパ回路からみた負荷の電力消費が減少するためにチョッパ回路の出力電圧が過昇圧となりやすく、また、負荷（放電灯）が無負荷状態、寿命末期状態、先行予熱状態の何れであるかを判別する手段をチョッパ制御手段が具備していないので、特開平１１−１８７６６８号公報に記載されたもののように複雑な構成が必要となってしまう。
【００１７】
以上をまとめると、放電灯の状態（無負荷、寿命末期、瞬停による立ち消え等）、及びインバータ回路の動作状態（発振停止、先行予熱等）の判別をインバータ制御手段で行っており、チョッパ制御手段にはそのような判別手段がないため、放電灯の状態並びにインバータ回路の動作状態に関わらず、チョッパ回路が動作を継続して過昇圧となる虞がある。
【００１８】
また、上述のように種々の問題が存在することから、チョッパ制御手段やインバータ制御手段に供給される制御用電源電圧の立ち上がり時においては、各制御手段の動作開始電圧のばらつきに関わらず、チョッパ回路を確実に先に動作させる手段、あるいはインバータ回路を先に動作させる手段を設けないと、上述の全ての問題に対する対策が必要とされ、回路構成がさらに複雑化してしまう。
【００１９】
さらに、力率改善コントロールＩＣ２ａは、チョッパ回路１の出力電圧を検出する抵抗Ｒ１４，Ｒ１５に故障が発生した場合にチョッパ回路１の出力電圧を過昇圧させてしまうという問題がある。例えば、抵抗Ｒ１４が開放した場合、又は抵抗Ｒ１５が短絡した場合に検出電圧がゼロとなるため、誤差アンプＡＰの出力が実際の出力電圧に対するよりもかなり大きくなるため、出力電圧が低いと誤判断されてスイッチング素子Ｑ１１のオンデューティ比を大きくして出力を増大させてしまうものである。その結果、チョッパ回路１並びにインバータ回路３の全ての部品に過大なストレスがかかるとともに、放電灯へもその定格を超える電力が供給されることになる。なお、放電灯は使用者が容易に触れることができるものであるから、上述のような過大な電力が供給されると安全上にも支障をきたすことになる。
【００２０】
本発明は上記事情に鑑みて為されたものであり、その目的は、チョッパ回路の出力電圧が異常昇圧した場合やチョッパ回路の出力電圧を検出する出力電圧検出手段が支障をきたした場合に回路部品に過大なストレスがかかることがなく、放電灯への過剰な電力供給を防止して安全性の向上が図れる放電灯点灯装置を提供することにある。
【００２１】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、交流電源を整流する整流器と、インダクタ、平滑コンデンサ並びにスイッチング素子を具備して整流器の出力電圧を所望の直流電圧に変換するチョッパ回路と、１乃至複数のスイッチング素子を具備してチョッパ回路から供給される直流電圧を高周波の交流電圧に変換するインバータ回路と、インダクタ、コンデンサ並びに放電灯を具備しインバータ回路から出力される高周波電圧との共振作用によって放電灯に高周波電力を供給して点灯させる共振回路と、チョッパ回路の出力電圧を検出する出力電圧検出手段と、出力電圧検出手段の検出結果に基づいてチョッパ回路が具備するスイッチング素子をオン・オフ制御することによりチョッパ回路の出力電圧を所望のレベルとするチョッパ制御手段と、インバータ回路が具備するスイッチング素子をオン・オフ制御するインバータ制御手段とを備えた放電灯点灯装置において、インバータ制御手段は、上記スイッチング素子をオン・オフ駆動する駆動信号の周波数を設定する周波数設定手段を具備してなり、チョッパ制御手段は、出力電圧検出手段の検出値と所定の基準値との差分を増幅する誤差アンプと、誤差アンプの出力を減少させるようにスイッチング素子のオン・オフ時間を調整する駆動制御手段と、誤差アンプの基準値に対して１１０％以上且つ１３５％以下の値に設定した第１の閾値を出力電圧検出手段の検出値と比較し、検出値が第１の閾値を上回る場合を異常と判定して駆動制御手段によるスイッチング素子の駆動制御を禁止してチョッパ回路を停止させる第１の異常判定手段と、誤差アンプの基準値に対して２５％以下の値に設定した第２の閾値を出力電圧検出手段の検出値と比較し、検出値が第２の閾値を下回る場合を異常と判定して駆動制御手段によるスイッチング素子の駆動制御を禁止してチョッパ回路を停止させるとともに周波数設定手段を制御して駆動信号を停止あるいは放電灯への供給電力を低減する方向へ周波数を変化させる第２の異常判定手段と、誤差アンプの基準値に対して８０％以上且つ９０％以下の値に設定した第３の閾値を出力電圧検出手段の検出値と比較し、検出値が第３の閾値を下回る場合を異常と判定して放電灯への供給電力を低減する方向へ周波数を変化させる第３の異常判定手段とを具備することを特徴とし、チョッパ回路の出力電圧が異常昇圧した場合には第１の異常判定手段により異常と判定してチョッパ回路を停止させ、また、出力電圧検出手段が支障をきたした場合には第２の異常判定手段により異常と判定してチョッパ回路を停止させるとともにインバータ回路の動作を停止あるいは出力を低減させるため、回路部品に過大なストレスがかかることがなく、放電灯への過剰な電力供給を防止して安全性の向上が図れる。また、交流電源の瞬時停電によりチョッパ回路の出力が第２の閾値よりは高いが第３の閾値よりも低いレベルにまで低下した場合には第３の異常判定手段により異常と判定してインバータ回路から放電灯への供給電力を低減させるため、交流電源が瞬時停電から復帰した後でもチョッパ制御手段やインバータ制御手段に対して安定して電源を供給することができる。
【００２３】
請求項２の発明は、請求項１の発明において、インバータ制御手段は、交流電源の電源投入後から所定の先行予熱期間を計時するとともに先行予熱期間終了後に所定の始動期間を計時し、先行予熱期間の計時中に予熱信号を出力し且つ始動期間の計時中に始動信号を出力するタイマ手段と、上記予熱信号に応じて駆動信号の周波数を先行予熱に対応した周波数に設定するとともに上記始動信号に応じて駆動信号の周波数を放電灯の始動に対応した周波数に設定する上記周波数設定手段とを具備してなり、第２の異常判定手段は、チョッパ回路の動作開始から所定の検出禁止期間が経過するまでの間は異常判定を行わず、上記検出禁止期間を、１５０ミリ秒から先行予熱期間の終了までの範囲に設定することを特徴とし、チョッパ回路の動作が安定するまでの間は出力電圧が所望のレベルよりも低くなるから、その間における第２の異常判定手段による異常判定を禁止することで誤判定の発生を回避することができる。
【００２７】
【発明の実施の形態】
（参考例１）
本発明の実施形態について説明する前に、本発明に関連した参考例について説明する。図１に本参考例の概略構成図を示し、図２にチョッパ回路１並びにチョッパ制御手段２の具体構成の一例を示す。但し、基本的な構成は図８に示した従来例と共通であるから、共通の構成要素には同一の符号を付して説明を省略し、本参考例の特徴であるチョッパ制御回路２並びにインバータ制御回路４についてのみ説明する。
【００２８】
まず、本参考例におけるチョッパ制御回路２が従来例のものと異なる点は、抵抗Ｒ１４、Ｒ１５で分圧して得られるチョッパ回路１の出力検出信号を閾値と比較することでチョッパ回路１の異常の有無を判定する第１及び第２の異常判定部２ａ，２ｂと、制御ブロックＣＢから駆動信号出力部ＤＲへ出力される２値の駆動制御信号と第１及び第２の異常判定部２ａ，２ｂの出力信号の論理積を演算するアンドゲートＧ１とを具備する点にある。なお、図１における制御ブロックＣＢは、図２におけるマルチプライヤＭＰ、比較器ＣＰ、ゼロ電流検出部ＺＩ並びに制御部ＣＴを一纏めに図示したものである。
【００２９】
チョッパ回路１の出力電圧を抵抗Ｒ１４，Ｒ１５で分圧した出力検出電圧Ｖｘが第１の異常判定部２ａを構成する比較器ＣＰ１の−端子及び第２の異常判定部２ｂを構成する比較器ＣＰ２の＋端子にそれぞれ入力される。また、比較器ＣＰ１の＋端子には第１の閾値Ｖref1が入力され、比較器ＣＰ２の−端子には第２の閾値Ｖref2が入力される。但し、第１及び第２の閾値Ｖref1，Ｖref2は、誤差アンプＡＰの基準電圧Ｖrefとの間にＶref2＜Ｖref＜Ｖref1の大小関係が成立するように設定される。
【００３０】
而して、インバータ回路３が正常動作し、且つ放電灯が正常に点灯している場合、出力検出電圧Ｖｘが基準電圧Ｖrefにほぼ一致し、Ｖref2＜Ｖｘ＜Ｖref1の関係が成立するから、各比較器ＣＰ１，ＣＰ２の出力（第１及び第２の異常判定部２ａ，２ｂの出力）が何れもＨレベル（異常なし）となる。このため、アンドゲートＧ１の出力が制御部ＣＴの出力と一致し、制御部ＣＴから出力される駆動制御信号がアンドゲートＧ１を介してそのままドライブ出力部ＤＲに与えられ、チョッパ回路１のスイッチング素子Ｑ１１が制御部ＣＴによってスイッチング制御される。
【００３１】
一方、放電灯の寿命末期、あるいは放電灯の未接続（無負荷）などの理由でインバータ回路３の動作が停止した場合には、チョッパ回路１からみた負荷が軽くなるためにチョッパ回路１の出力電圧が上昇して回路各部に過大なストレスがかかり易い状況となる。しかしながら、このような状況では出力検出電圧Ｖｘが基準電圧Ｖrefよりも高くなり、Ｖref2＜Ｖref1＜Ｖｘの関係が成立するから、比較器ＣＰ１の出力（第１の異常判定部２ａの出力）がＬレベル（異常有り）となる。このため、アンドゲートＧ１の出力が制御部ＣＴの出力と無関係に常にＬレベルとなり、スイッチング素子Ｑ１１がオフ状態となってチョッパ回路１の動作が停止するから、チョッパ回路１の出力電圧が過大に上昇することがなく、回路各部にストレスを与えることもない。なお、スイッチング素子Ｑ１１がオフ状態となることでチョッパ回路１の出力電圧が低下するから、出力検出電圧Ｖｘが第１の閾値Ｖref1を下回った時点で制御部ＣＴによるスイッチング素子Ｑ１１のスイッチング制御が可能となってチョッパ回路１が動作を再開する。
【００３２】
ここで、交流電源ＡＣの定格が２４０Ｖの場合、チョッパ回路１の出力電圧は略４００Ｖに設定される。一方、市販されているスイッチング素子は耐圧が高いほど高価であるため、一般的には耐圧が６００Ｖ以下のものが使用される場合が多い。よって、チョッパ回路１の出力電圧が上昇するとき、スイッチング素子Ｑ１１の耐圧に多少の余裕を持たせるとして、正常時のチョッパ回路１の出力電圧を１００％としたときに１３５％程度までに抑える必要がある。さらに、チョッパ回路１の平滑コンデンサＣ１２の容量が使用時間の経過に伴って減少すると、チョッパ回路１の出力電圧のリップルが増加してしまう。従って、比較器ＣＰ１（第１の異常判定部２ａ）の第１の閾値Ｖref1を、誤差アンプＡＰの基準電圧Ｖrefに対して、その１１０％以上且つ１３５％以下の範囲に設定すればよい。
【００３３】
一方、放電灯が寿命末期に近付いた状態でインバータ回路３の動作が継続した場合には、共振電流の増大により消費電力が増えるため、チョッパ回路１からみた負荷が重くなってチョッパ回路１の出力電圧が低下し易い。また、交流電源ＡＣの瞬停時にはチョッパ回路１の出力電圧も低下し、放電灯の立ち消えが生じ易くなるとともに、インバータ回路３のスイッチング素子には進相電流によるストレスがかかり易くなる。しかしながら、このような状況では出力検出電圧Ｖｘが基準電圧Ｖrefよりも低くなり、Ｖｘ＜Ｖref2＜Ｖref1の関係が成立するから、比較器ＣＰ２の出力（第２の異常判定部２ｂの出力）がＬレベル（異常有り）となる。このため、アンドゲートＧ１の出力が制御部ＣＴの出力と無関係に常にＬレベルとなり、スイッチング素子Ｑ１１がオフ状態となってチョッパ回路１の動作が停止する。一方、比較器ＣＰ２の出力はインバータ制御回路４のアンドゲートＧ２にも入力されているので、アンドゲートＧ２の出力が発振回路ＯＳの出力と無関係に常にＬレベルとなり、インバータ回路３のスイッチング素子がオフ状態となってインバータ回路３の動作も停止するから、上述のようなストレスがかかることもなくなる。さらに、チョッパ回路１の出力電圧検出用の抵抗Ｒ１４，Ｒ１５に故障が発生した場合、各比較器ＣＰ１，ＣＰ２の入力端子が短絡あるいは開放されるために比較器ＣＰ１，ＣＰ２の少なくとも何れか一方の出力が常にＬレベルとなってチョッパ回路１の動作が停止することになる。従って、抵抗Ｒ１４，Ｒ１５に故障が発生して出力検出電圧Ｖｘがゼロになった場合におけるチョッパ回路１の出力電圧の異常昇圧も防止できる。
【００３４】
なお、上述のようにチョッパ回路１の平滑コンデンサＣ１２の容量が使用時間の経過に伴って減少するとチョッパ回路１の出力電圧のリップルが増加してしまうから、誤差アンプＡＰの基準電圧Ｖrefに対して、比較器ＣＰ２の第２の閾値Ｖref2をその９０％以下に設定すればよい。
【００３５】
上述のように本参考例によれば、チョッパ回路１の出力電圧が異常昇圧した場合や、チョッパ回路１の出力電圧を検出する検出素子（抵抗Ｒ１４，Ｒ１５）に故障が発生した場合においても、チョッパ制御回路２並びにインバータ制御回路４が各々チョッパ回路１及びインバータ回路３の動作を停止させるため、回路部品に過大なストレスをかけることがなく、放電灯への過剰な電力供給も防止でき、安全性の向上が図れる。また、従来構成に対して簡単な論理素子を追加するだけで済み、チョッパ制御回路２とインバータ制御回路４を一つの集積回路で構成することも容易である。
【００３６】
（参考例２）
図３に本参考例の概略構成図を示し、図４にチョッパ回路１並びにチョッパ制御回路２の具体構成の一例を示す。但し、基本的な構成は参考例１と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
【００３７】
まず、本参考例におけるインバータ制御回路４が参考例１のものと異なる点は、第２の比較器ＣＰ２の出力と発振回路ＯＳの出力との論理積を演算するアンドゲートＧ２の代わりに、後述するフリップフロップ回路ＦＦの出力Ｑとタイマ回路ＴＭから出力される予熱信号との論理積を演算するアンドゲートＧ３、並びにフリップフロップ回路ＦＦの出力Ｑとタイマ回路ＴＭから出力される始動信号との論理積を演算するアンドゲートＧ４を具備する点にある。
【００３８】
ここで、タイマ回路ＴＭは、交流電源ＡＣが投入された後の経過時間をカウントし、電源投入後の先行予熱期間においては予熱信号並びに始動信号をともにＬレベルとし、先行予熱期間経過後の始動期間においては予熱信号をＨレベル、始動信号をＬレベルとし、始動期間経過後の放電灯の点灯時においては予熱信号並びに始動信号をともにＨレベルとする。一方、発振回路ＯＳは予熱信号及び始動信号に応じて発振周波数（インバータ回路３の動作周波数）を変更するものであって、予熱信号並びに始動信号がともにＬレベル（先行予熱期間）であれば、発振周波数を共振回路５の無負荷共振周波数よりも充分に高い周波数に設定して放電灯への印加電圧を下げて予熱電流を供給し、予熱信号がＨレベル且つ始動信号がＬレベル（始動期間）であれば、発振周波数を無負荷共振周波数に近い周波数に設定することで放電灯への印加電圧を上げて放電灯を始動するとともに、予熱信号並びに始動信号がともにＨレベルであれば、放電灯に定格ランプ電力を供給し得る周波数に設定する。
【００３９】
而して、後述するようにチョッパ回路１の出力電圧が低下して出力検出電圧Ｖｘが第２の比較器ＣＰ２の第２の閾値Ｖref2を下回った場合、後述するようにチョッパ制御回路２のフリップフロップ回路ＦＦの出力ＱがＬレベルとなるために２つのアンドゲートＧ３，Ｇ４の出力が何れもＬレベルとなり、タイマ回路ＴＭから出力される予熱信号及び始動信号にかかわらず、発振回路ＯＳに入力される予熱信号並びに始動信号が何れもＬレベルとなる。このため、発振回路ＯＳの発振周波数が先行予熱期間と同じ周波数に設定されるから、インバータ回路３の出力が先行予熱期間と同様に放電灯の点灯時よりも充分に低くなる。
【００４０】
一方、本参考例のチョッパ制御回路２が参考例１のものと異なる点は、比較器ＣＰ２の＋端子に第２の閾値Ｖref2が入力されるとともに−端子に出力検出電圧Ｖｘが入力され、この比較器ＣＰ２と、タイマ回路ＴＭから出力される予熱信号を反転するインバータＩＶと、比較器ＣＰ２の出力がリセット端子に入力され、インバータＩＶで反転された予熱信号がセット端子に入力されるとともに出力ＱがアンドゲートＧ１に入力されるフリップフロップ回路ＦＦとで第２の異常判定部２ｂを構成した点にある。
【００４１】
而して、先行予熱期間においてはタイマ回路ＴＭの予熱信号がＬレベルであり、フリップフロップ回路ＦＦのセット端子にはインバータＩＶで反転されたＨレベルの信号が入力され、異常がない場合には比較器ＣＰ２から出力されたＬレベルの信号がフリップフロップ回路ＦＦのリセット端子に入力される。そして、フリップフロップ回路ＦＦの出力ＱがＨレベルとなり、アンドゲートＧ１の出力が制御部ＣＴの出力と一致するため、制御部ＣＴから出力される駆動制御信号がアンドゲートＧ１を介してそのままドライブ出力部ＤＲに与えられ、チョッパ回路１のスイッチング素子Ｑ１１が制御部ＣＴによってスイッチング制御される。
【００４２】
次に、始動期間並びにその後の点灯時においてはタイマ回路ＴＭの予熱信号がＨレベルとなるため、フリップフロップ回路ＦＦのセット端子にはインバータＩＶで反転されたＬレベルの信号が入力され、出力ＱはＨレベルのままとなる。よって、チョッパ制御回路２による制御動作が正常に行われてチョッパ回路１の出力電圧が所望のレベルに制御される。
【００４３】
そして、点灯時において何らかの理由でチョッパ回路１の出力電圧が低下した場合には、出力検出電圧Ｖｘが第２の閾値Ｖref2を下回ることによって比較器ＣＰ２の出力がＨレベルとなり、フリップフロップ回路ＦＦの出力ＱがＬレベルに反転するため、アンドゲートＧ１の出力が制御部ＣＴの出力と無関係に常にＬレベルとなり、スイッチング素子Ｑ１１がオフ状態となってチョッパ回路１の動作が停止する。一方、フリップフロップ回路ＦＦの出力Ｑはインバータ制御回路４のアンドゲートＧ３，Ｇ４にも入力されているので、アンドゲートＧ３，Ｇ４の出力が予熱信号及び始動信号と無関係に常にＬレベルとなる。このため、発振回路ＯＳの発振周波数が先行予熱期間と同じ周波数に設定されるから、インバータ回路３の出力が先行予熱期間と同様に放電灯の点灯時よりも充分に低くなる。このとき、インバータＩＶの出力はＨレベルとなるが、比較器ＣＰ２の出力がＨレベルである間はフリップフロップ回路ＦＦの出力（第２の異常判定部２ｂの出力）ＱがＬレベルのままとなる。
【００４４】
本参考例は上述のように構成したものであり、先行予熱期間においてはフリップフロップ回路ＦＦのセット入力が常にＨレベルとなり、第２の異常判定部２ｂにおける異常判定が無効となるため、チョッパ回路１の動作が安定するまでの過渡期における出力低下の誤検出を回避し、チョッパ回路１並びにインバータ回路３の動作を継続させることができるという利点がある。
【００４５】
（参考例３）
図５に本参考例の概略構成図を示す。但し、本参考例はチョッパ制御回路２の構成に特徴があるが、基本的な構成は参考例２と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
【００４６】
本参考例におけるチョッパ制御回路２が参考例２のものと異なる点は、インバータ制御回路４のタイマ回路ＴＭから出力される検出禁止信号（後述する）と比較器ＣＰ２の出力との負論理の論理積を演算するとともにその出力がアンドゲートＧ１に入力されるナンドゲートＧ５を第２の異常判定部２ｂに具備する点にある。
【００４７】
タイマ回路ＴＭから出力される検出禁止信号は、交流電源ＡＣの投入後から所定の検出禁止期間が経過するまでの間にＬレベルとなり、検出禁止期間の経過後にＨレベルとなる。
【００４８】
而して、上記検出禁止期間においては検出禁止信号がＬレベルであり、ナンドゲートＧ５にはＬレベルの信号が入力されるため、比較器ＣＰ２の出力にかかわらずナンドゲートＧ５の出力が常にＨレベルとなる。また、異常がない場合には比較器ＣＰ１からアンドゲートＧ１へＨレベルの信号が出力されるため、アンドゲートＧ１の出力は制御ブロックＣＢの出力と一致することになり、制御ブロックＣＢから出力される駆動制御信号がアンドゲートＧ１を介してそのままドライブ出力部ＤＲに与えられ、チョッパ回路１のスイッチング素子Ｑ１１が制御ブロックＣＢによってスイッチング制御される。
【００４９】
次に、検出禁止期間の経過後においては検出禁止信号がＨレベルとなり、ナンドゲートＧ５にはＨレベルの信号が入力されるため、比較器ＣＰ２の出力に応じてナンドゲートＧ５の出力が切り換わる、すなわち、第２の異常判定部２ｂによる異常判定動作が有効となる。
【００５０】
ここで、電源投入時点からチョッパ回路１の動作が安定するまでの時間はインバータ回路３の設計や第１の比較器ＣＰ１の閾値Ｖref1によって影響を受けるが、およそ１０〜１５０ミリ秒の時間を要するので、検出禁止期間としては１５０ミリ秒よりも短くない時間に設定すればよい。なお、検出禁止信号を予熱信号で兼用しても構わない。
【００５１】
本参考例は上述のように構成したものであり、電源投入後からチョッパ回路１の動作が安定するまでの検出禁止期間においてはナンドゲートＧ５に常にＬレベルの信号が入力されることから第２の異常判定部２ｂにおける異常判定が無効となり、制御ブロックＣＢから出力される駆動制御信号がアンドゲートＧ１を介してそのままドライブ出力部ＤＲに与えられるため、チョッパ回路１の動作が安定するまでの過渡期における出力低下の誤検出を回避し、チョッパ回路１並びにインバータ回路３の動作を継続させることができるという利点がある。
【００５２】
（実施形態１）
図６に本実施形態の概略構成図を示す。但し、本実施形態の基本的な構成は参考例２と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
【００５３】
まず、本実施形態におけるチョッパ制御回路２が参考例２のものと異なる点は、第１及び第２の異常判定部２ａ，２ｂに加えて第３の異常判定部２ｃを備えた点にある。第３の異常判定部２ｃは、チョッパ回路１の出力検出電圧Ｖｘを第３の閾値Ｖref3と比較し、出力検出電圧Ｖｘが第３の閾値Ｖref3よりも低い場合にＬレベル、高い場合にＨレベルの信号を出力するものである。但し、第３の閾値Ｖref3は、誤差アンプＡＰの基準電圧Ｖref並びに第１及び第２の閾値Ｖref1，Ｖref2との間にＶref2＜Ｖref3＜Ｖref＜Ｖref1の大小関係が成立するように設定される。
【００５４】
一方、本実施形態におけるインバータ制御回路４が参考例２のものと異なる点は、２つのアンドゲートＧ３，Ｇ４が第３の異常判定部２ｃの出力と予熱信号並びに始動信号との論理積をそれぞれ演算する点と、第２の異常判定部２ｂの出力と発振回路ＯＳの出力との論理積を演算するアンドゲートＧ６を具備する点とにある。したがって、チョッパ回路１の出力が異常に低下して第２の閾値Ｖref2を下回ると、第２の異常判定部２ｂの出力がＬレベルとなり、アンドゲートＧ６の出力も常にＬレベルとなるからインバータ制御回路４による制御動作が停止する。また、交流電源ＡＣの瞬時停電によりチョッパ回路１の出力が第２の閾値Ｖref2よりは高いが第３の閾値Ｖref3よりも低いレベルにまで低下した場合には、第１及び第２の異常判定部２ａ，２ｂの出力が共にＨレベルであるからチョッパ回路１は動作を継続する。それに対して第３の異常判定部２ｃの出力がＬレベルとなり、アンドゲートＧ３，Ｇ４の出力が常にＬレベルとなるから、先行予熱期間と同じ状態となってインバータ回路３の出力が絞られることになる。その結果、インバータ回路３のスイッチング素子等に過大なストレスがかかるのを防ぐことができる。さらに、チョッパ回路１の動作を継続した状態でインバータ回路３を先行予熱期間と同じ動作状態としているため、電源投入時と全く同じ状況であり、交流電源ＡＣが瞬停から復帰した後もチョッパ制御回路２並びにインバータ制御回路４へ安定して制御電源を供給することが可能である。
【００５５】
上述のように本実施形態においては、チョッパ回路１の出力が異常に上昇して第１の閾値Ｖref1を上回ると、第１の異常判定部２ａの出力がＬレベルとなり、アンドゲートＧ１の出力も常にＬレベルとなるからチョッパ制御回路２による制御動作が停止してチョッパ回路１も停止する。また、チョッパ回路１の出力が異常に低下して第２の閾値Ｖref2を下回ると、第２の異常判定部２ｂの出力がＬレベルとなり、アンドゲートＧ１，Ｇ６の出力も常にＬレベルとなるからチョッパ制御回路２並びにインバータ制御回路４による制御動作がともに停止してチョッパ回路１及びインバータ回路３が双方とも動作を停止する。なお、第２の閾値Ｖref2は第３の閾値Ｖref3よりも低い値に設定されるから、出力電圧検出用の抵抗Ｒ１４，Ｒ１５に何らかの異常が発生した場合のレベルに限定して設定しても構わない。
【００５６】
ところで、近年では広範囲の電源電圧Ｖｓに適合可能な放電灯点灯装置への要望が強く、実際にこのような放電灯点灯装置が提供されている。例えば、日本国内においては電源電圧Ｖｓの定格が１００Ｖ〜２４０Ｖの交流電源ＡＣを使用する場合が多いことから、上記電圧範囲に適合させるためには、第２の比較値Ｖref2を以下のように設定する必要がある。
【００５７】
つまり、電源投入直後で且つチョッパ回路１の動作前において、チョッパ回路１の出力電圧（平滑コンデンサの両端電圧）は入力電圧（電源電圧Ｖｓ）の実効値の√２倍となるが、電源電圧Ｖｓの変動や施工時の配線による電圧効果等を考慮して電源電圧Ｖｓが７５Ｖまで低下した状況でも動作させることを考えると、チョッパ回路１の動作前における平滑コンデンサの両端電圧の下限値は７５Ｖ×√２≒１０６Ｖとなる。一方、電源電圧Ｖｓが２４０Ｖの場合にも使用可能とするためには、チョッパ回路１の動作時における出力電圧を４００Ｖ付近に設定する必要がある。よって、１０６Ｖ÷４００Ｖ×１００≒２５％とであるから、第２の閾値Ｖref2を、誤差アンプＡＰの基準電圧Ｖrefに対して２５％以下の値に設定すればよい。
【００５８】
また、第３の閾値Ｖref3は第２の閾値Ｖref2よりも高い値に設定する必要があるから、チョッパ回路１の平滑コンデンサの容量減少も考慮して、チョッパ回路１が安定動作している状態の出力電圧に対して２５％〜９０％の範囲内の値に設定すればよい。さらに、第３の閾値Ｖref3は高い値に設定するほど、瞬時停電に対する上記効果が発揮されることから、誤差アンプＡＰの基準電圧Ｖrefに対して８０％〜９０％の範囲内の値に設定することが望ましい。
【００５９】
なお、本実施形態及び参考例１〜３を含めて第１〜第３の異常判定部２ａ〜２ｃは比較器や簡単な論理回路で構成可能であるから、チョッパ制御回路２とインバータ制御回路４を１チップの集積回路として形成することも容易である。そして、チョッパ制御回路２並びにインバータ制御回路４を１チップの集積回路で形成することにより、部品点数の大幅な削減が可能となり、チョッパ制御回路２並びにインバータ制御回路４を実装するプリント基板の配線設計が簡素化され、放電灯点灯装置の小型化やコストダウンが図れるという利点がある。
【００６０】
（実施形態２）
図７に本実施形態の概略構成図を示す。但し、本実施形態の基本的な構成は実施形態１と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
【００６１】
本実施形態が実施形態１と異なる点は、チョッパ回路１とインバータ回路３の起動のタイミングを一致させるための起動回路ＳＴを設けた点にある。この起動回路ＳＴは、例えば、制御用電源電圧を所定の基準値と比較する比較器を具備し、制御用電源電圧が基準値を超えたときに出力がＬレベルからＨレベルに変化するものである。そして、起動回路ＳＴの出力をインバータ制御回路４のアンドゲートＧ６並びにチョッパ制御回路２のアンドゲートＧ７に入力している。ここで、アンドゲートＧ７は起動回路ＳＴの出力と制御ブロックＣＢの出力との論理積を演算し、その演算結果をアンドゲートＧ１に出力している。
【００６２】
而して、起動回路ＳＴの出力がＬレベルの間はアンドゲートＧ１，Ｇ６，Ｇ７の出力もＬレベルに固定されるため、チョッパ制御回路２並びにインバータ制御回路４が何れも動作を停止している。そして、起動回路ＳＴの出力がＨレベルになれば、アンドゲートＧ１，Ｇ６，Ｇ７の出力は起動回路ＳＴの出力以外の条件に応じて変化することになるから、チョッパ回路１とインバータ回路３の起動のタイミングがほぼ一致することになる。
【００６３】
上述のように本実施形態によれば、起動回路ＳＴを設けてチョッパ回路１とインバータ回路３の起動のタイミングを一致させているので、従来技術で説明したようにチョッパ回路１とインバータ回路３の起動タイミングのずれに起因する種々の問題を全てを改善することが可能である。例えば、チョッパ回路１の起動直後における異常昇圧が抑えられるとともにチョッパ回路１の安定動作時においても制御用電源を比較的に効率よく供給することができる。
【００６４】
【発明の効果】
請求項１の発明は、交流電源を整流する整流器と、インダクタ、平滑コンデンサ並びにスイッチング素子を具備して整流器の出力電圧を所望の直流電圧に変換するチョッパ回路と、１乃至複数のスイッチング素子を具備してチョッパ回路から供給される直流電圧を高周波の交流電圧に変換するインバータ回路と、インダクタ、コンデンサ並びに放電灯を具備しインバータ回路から出力される高周波電圧との共振作用によって放電灯に高周波電力を供給して点灯させる共振回路と、チョッパ回路の出力電圧を検出する出力電圧検出手段と、出力電圧検出手段の検出結果に基づいてチョッパ回路が具備するスイッチング素子をオン・オフ制御することによりチョッパ回路の出力電圧を所望のレベルとするチョッパ制御手段と、インバータ回路が具備するスイッチング素子をオン・オフ制御するインバータ制御手段とを備えた放電灯点灯装置において、インバータ制御手段は、上記スイッチング素子をオン・オフ駆動する駆動信号の周波数を設定する周波数設定手段を具備してなり、チョッパ制御手段は、出力電圧検出手段の検出値と所定の基準値との差分を増幅する誤差アンプと、誤差アンプの出力を減少させるようにスイッチング素子のオン・オフ時間を調整する駆動制御手段と、誤差アンプの基準値に対して１１０％以上且つ１３５％以下の値に設定した第１の閾値を出力電圧検出手段の検出値と比較し、検出値が第１の閾値を上回る場合を異常と判定して駆動制御手段によるスイッチング素子の駆動制御を禁止してチョッパ回路を停止させる第１の異常判定手段と、誤差アンプの基準値に対して２５％以下の値に設定した第２の閾値を出力電圧検出手段の検出値と比較し、検出値が第２の閾値を下回る場合を異常と判定して駆動制御手段によるスイッチング素子の駆動制御を禁止してチョッパ回路を停止させるとともに周波数設定手段を制御して駆動信号を停止あるいは放電灯への供給電力を低減する方向へ周波数を変化させる第２の異常判定手段と、誤差アンプの基準値に対して８０％以上且つ９０％以下の値に設定した第３の閾値を出力電圧検出手段の検出値と比較し、検出値が第３の閾値を下回る場合を異常と判定して放電灯への供給電力を低減する方向へ周波数を変化させる第３の異常判定手段とを具備するので、チョッパ回路の出力電圧が異常昇圧した場合には第１の異常判定手段により異常と判定してチョッパ回路を停止させ、また、出力電圧検出手段が支障をきたした場合には第２の異常判定手段により異常と判定してチョッパ回路を停止させるとともにインバータ回路の動作を停止あるいは出力を低減させるため、回路部品に過大なストレスがかかることがなく、放電灯への過剰な電力供給を防止して安全性の向上が図れるという効果がある。また、交流電源の瞬時停電によりチョッパ回路の出力が第２の閾値よりは高いが第３の閾値よりも低いレベルにまで低下した場合には第３の異常判定手段により異常と判定してインバータ回路から放電灯への供給電力を低減させるため、交流電源が瞬時停電から復帰した後でもチョッパ制御手段やインバータ制御手段に対して安定して電源を供給することができるという効果がある。
【００６６】
請求項２の発明は、請求項１の発明において、インバータ制御手段は、交流電源の電源投入後から所定の先行予熱期間を計時するとともに先行予熱期間終了後に所定の始動期間を計時し、先行予熱期間の計時中に予熱信号を出力し且つ始動期間の計時中に始動信号を出力するタイマ手段と、上記予熱信号に応じて駆動信号の周波数を先行予熱に対応した周波数に設定するとともに上記始動信号に応じて駆動信号の周波数を放電灯の始動に対応した周波数に設定する上記周波数設定手段とを具備してなり、第２の異常判定手段は、チョッパ回路の動作開始から所定の検出禁止期間が経過するまでの間は異常判定を行わず、上記検出禁止期間を、１５０ミリ秒から先行予熱期間の終了までの範囲に設定するので、チョッパ回路の動作が安定するまでの間は出力電圧が所望のレベルよりも低くなるから、その間における第２の異常判定手段による異常判定を禁止することで誤判定の発生を回避することができるという効果がある。
【図面の簡単な説明】
【図１】 参考例１を示すブロック図である。
【図２】 同上におけるチョッパ回路並びにチョッパ制御回路を示す回路構成図である。
【図３】 参考例２を示すブロック図である。
【図４】 同上におけるチョッパ回路並びにチョッパ制御回路を示す回路構成図である。
【図５】 参考例３を示すブロック図である。
【図６】 実施形態１を示すブロック図である。
【図７】 実施形態２を示すブロック図である。
【図８】 従来例を示すブロック図である。
【図９】 同上におけるチョッパ回路並びにチョッパ制御回路を示す回路構成図である。
【図１０】 同上におけるインバータ回路並びにインバータ制御回路を示す回路構成図である。
【図１１】 他の従来例を示す回路図である。
【符号の説明】
１ チョッパ回路
２ チョッパ制御回路
３ インバータ回路
４ インバータ制御回路
５ 共振回路
２ａ 第１の異常判定部
２ｂ 第２の異常判定部
Claims (2)
- 交流電源を整流する整流器と、インダクタ、平滑コンデンサ並びにスイッチング素子を具備して整流器の出力電圧を所望の直流電圧に変換するチョッパ回路と、１乃至複数のスイッチング素子を具備してチョッパ回路から供給される直流電圧を高周波の交流電圧に変換するインバータ回路と、インダクタ、コンデンサ並びに放電灯を具備しインバータ回路から出力される高周波電圧との共振作用によって放電灯に高周波電力を供給して点灯させる共振回路と、チョッパ回路の出力電圧を検出する出力電圧検出手段と、出力電圧検出手段の検出結果に基づいてチョッパ回路が具備するスイッチング素子をオン・オフ制御することによりチョッパ回路の出力電圧を所望のレベルとするチョッパ制御手段と、インバータ回路が具備するスイッチング素子をオン・オフ制御するインバータ制御手段とを備えた放電灯点灯装置において、インバータ制御手段は、上記スイッチング素子をオン・オフ駆動する駆動信号の周波数を設定する周波数設定手段を具備してなり、チョッパ制御手段は、出力電圧検出手段の検出値と所定の基準値との差分を増幅する誤差アンプと、誤差アンプの出力を減少させるようにスイッチング素子のオン・オフ時間を調整する駆動制御手段と、誤差アンプの基準値に対して１１０％以上且つ１３５％以下の値に設定した第１の閾値を出力電圧検出手段の検出値と比較し、検出値が第１の閾値を上回る場合を異常と判定して駆動制御手段によるスイッチング素子の駆動制御を禁止してチョッパ回路を停止させる第１の異常判定手段と、誤差アンプの基準値に対して２５％以下の値に設定した第２の閾値を出力電圧検出手段の検出値と比較し、検出値が第２の閾値を下回る場合を異常と判定して駆動制御手段によるスイッチング素子の駆動制御を禁止してチョッパ回路を停止させるとともに周波数設定手段を制御して駆動信号を停止あるいは放電灯への供給電力を低減する方向へ周波数を変化させる第２の異常判定手段と、誤差アンプの基準値に対して８０％以上且つ９０％以下の値に設定した第３の閾値を出力電圧検出手段の検出値と比較し、検出値が第３の閾値を下回る場合を異常と判定して放電灯への供給電力を低減する方向へ周波数を変化させる第３の異常判定手段とを具備することを特徴とする放電灯点灯装置。
- インバータ制御手段は、交流電源の電源投入後から所定の先行予熱期間を計時するとともに先行予熱期間終了後に所定の始動期間を計時し、先行予熱期間の計時中に予熱信号を出力し且つ始動期間の計時中に始動信号を出力するタイマ手段と、上記予熱信号に応じて駆動信号の周波数を先行予熱に対応した周波数に設定するとともに上記始動信号に応じて駆動信号の周波数を放電灯の始動に対応した周波数に設定する上記周波数設定手段とを具備してなり、第２の異常判定手段は、チョッパ回路の動作開始から所定の検出禁止期間が経過するまでの間は異常判定を行わず、上記検出禁止期間を、１５０ミリ秒から先行予熱期間の終了までの範囲に設定することを特徴とする請求項１記載の放電灯点灯装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002018827A JP4061080B2 (ja) | 2002-01-28 | 2002-01-28 | 放電灯点灯装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002018827A JP4061080B2 (ja) | 2002-01-28 | 2002-01-28 | 放電灯点灯装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003217883A JP2003217883A (ja) | 2003-07-31 |
| JP4061080B2 true JP4061080B2 (ja) | 2008-03-12 |
Family
ID=27654013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002018827A Expired - Fee Related JP4061080B2 (ja) | 2002-01-28 | 2002-01-28 | 放電灯点灯装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4061080B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1525779B1 (en) * | 2002-07-22 | 2012-04-04 | Koninklijke Philips Electronics N.V. | Driver for a gas discharge lamp |
| JP4043481B2 (ja) * | 2004-06-25 | 2008-02-06 | 三洋電機株式会社 | インバータ装置 |
| JP4893120B2 (ja) * | 2005-06-17 | 2012-03-07 | パナソニック株式会社 | 誘導加熱装置 |
| JP2010033826A (ja) * | 2008-07-28 | 2010-02-12 | Harison Toshiba Lighting Corp | 誘電体バリア放電ランプ点灯装置 |
| JP2011029096A (ja) * | 2009-07-28 | 2011-02-10 | Panasonic Electric Works Co Ltd | 放電灯点灯装置及び照明器具 |
| JP2013089461A (ja) * | 2011-10-18 | 2013-05-13 | Panasonic Corp | 電源装置 |
-
2002
- 2002-01-28 JP JP2002018827A patent/JP4061080B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003217883A (ja) | 2003-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6956336B2 (en) | Single chip ballast control with power factor correction | |
| US7525256B2 (en) | HID buck and full-bridge ballast control IC | |
| US7288898B2 (en) | Automotive high intensity discharge lamp ballast circuit | |
| EP1819205B1 (en) | Electric discharge lamp operation device and illumination instrument | |
| US7977893B2 (en) | PFC and ballast control IC | |
| KR100539721B1 (ko) | 역률 보정 기능을 갖는 안정기 제어 집적 회로 | |
| US6429603B1 (en) | Discharge lamp lighting apparatus | |
| EP2257135B1 (en) | Resetting an electronic ballast in the event of fault | |
| KR100829239B1 (ko) | 8-핀 ｐｆｃ 및 안정기 제어 ｉｃ | |
| EP1969907B1 (en) | Output short circuit protection for electronic ballasts | |
| US20120217873A1 (en) | Lighting device, and headlight lighting device, headlight, and vehicle using same | |
| US7436127B2 (en) | Ballast control circuit | |
| JP4061080B2 (ja) | 放電灯点灯装置 | |
| JP3627573B2 (ja) | 電源装置 | |
| JP4061079B2 (ja) | 放電灯点灯装置 | |
| JP2009099293A (ja) | 放電灯点灯装置 | |
| JPH1042572A (ja) | 電源装置 | |
| EP2732679B1 (en) | Electronic ballast for a lamp | |
| JP2011065972A (ja) | 放電灯点灯装置及びそれを用いた照明器具 | |
| GB2442367A (en) | Ballast control IC with fault protection | |
| JPH0998580A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071221 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |