JP2003217883A - 放電灯点灯装置 - Google Patents
放電灯点灯装置Info
- Publication number
- JP2003217883A JP2003217883A JP2002018827A JP2002018827A JP2003217883A JP 2003217883 A JP2003217883 A JP 2003217883A JP 2002018827 A JP2002018827 A JP 2002018827A JP 2002018827 A JP2002018827 A JP 2002018827A JP 2003217883 A JP2003217883 A JP 2003217883A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- chopper
- value
- discharge lamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
Abstract
く、放電灯への過剰な電力供給を防止して安全性の向上
が図れる。 【解決手段】出力検出電圧Vxが第1の閾値Vref1を上
回る場合を異常と判定してチョッパ回路1を停止させる
第1の異常判定部2aと、出力検出電圧Vxが第2の閾
値Vref2を下回る場合を異常と判定してチョッパ回路1
並びにインバータ回路3を停止させる第2の異常判定部
2bとをチョッパ制御回路2に具備する。出力検出電圧
Vxが異常昇圧した場合には第1の異常判定部2aによ
り異常と判定してチョッパ回路1を停止させ、また、検
出用の抵抗R14,R15が支障をきたした場合には第
2の異常判定部2bにより異常と判定してチョッパ回路
1並びにインバータ回路3の動作を停止させるため、回
路部品に過大なストレスがかかることがなく、放電灯へ
の過剰な電力供給を防止して安全性の向上が図れる。
Description
得るチョッパ回路と、チョッパ回路で得られる直流電力
を高周波電力に変換して放電灯に供給するインバータ回
路とを備えた放電灯点灯装置に関するものである。
が提供されている。この従来装置は、交流電源ACを全
波整流する全波整流器DBと、全波整流器DBの脈流出
力を所望の直流出力に変換する(昇圧)チョッパ回路1
と、チョッパ回路1の動作を制御するチョッパ制御手段
2と、チョッパ回路1の直流出力を高周波出力に変換す
るインバータ回路3と、インバータ回路3の動作を制御
するインバータ制御手段4と、インダクタ、コンデンサ
並びに放電灯(何れも図示せず)にて構成され、インバ
ータ回路3の高周波出力との共振作用によって放電灯を
高周波点灯する共振回路5とを備える。
手段2の具体構成の一例を示している。全波整流器DB
の交流入力端には商用交流電源ACが接続されており、
全波整流器DBの脈流出力端には小容量のコンデンサC
11が接続されている。チョッパ回路1は、全波整流器
DBの脈流出力端の正極に一端が接続されたインダクタ
L11と、インダクタL11の他端にドレインが接続さ
れるとともにソースが抵抗R13を介して全波整流器D
Bの脈流出力端の負極(=グランド)に接続された、パ
ワーMOSFETからなるスイッチング素子Q11と、
スイッチング素子Q11のドレインにアノードが接続さ
れたダイオードD11と、ダイオードD11のカソード
が正極に接続されるとともに負極が全波整流器DBの脈
流出力端の負極に接続された平滑コンデンサC12とを
備える。而して、スイッチング素子Q11がオンされる
と、全波整流器DBからインダクタL11、スイッチン
グ素子Q11、抵抗R13を介して電流が流れてインダ
クタL11にエネルギが蓄積され、スイッチング素子Q
11のオフ時にインダクタL11の蓄積エネルギによる
起電力が全波整流器DBの脈流出力に重畳されてダイオ
ードD11を介して平滑コンデンサC12を充電するこ
とにより、平滑コンデンサC12の両端から全波整流器
DBの脈流出力電圧を昇圧した直流電圧が得られるもの
である。
改善コントロールIC(例えば、モトローラ社製のMC
34261等)2aで構成され、チョッパ回路1のスイ
ッチング素子Q11をオン・オフ(スイッチング)制御
している。力率改善コントロールIC2aは、チョッパ
回路1の出力電圧を抵抗R14,R15で分圧した出力
検出電圧と基準電圧Vrefとの差分を増幅する誤差アン
プAPと、チョッパ回路1への入力電圧(全波整流器D
Bの脈流出力電圧)を抵抗R11,R12で分圧した入
力検出電圧を誤差アンプAPの出力と乗算して脈流出力
電圧(交流電源ACの交流電圧)と同期した誤差信号を
得るマルチプライヤMPと、スイッチング素子Q11に
流れる電流を抵抗R13で検出した検出電圧をマルチプ
ライヤMPから出力される誤差信号と比較する比較器C
Pと、インダクタL11に設けられた2次巻線n2から
インダクタL11に流れる電流がゼロになる時点を検出
するゼロ電流検出部ZIと、スイッチング素子Q11の
ゲートにパルス状の駆動信号を出力する駆動信号出力部
DRと、比較器CP並びにゼロ電流検出部ZIの出力に
基づいて駆動信号出力部DRを制御し、駆動信号のオン
デューティ比(スイッチング素子Q11のオン時間)を
調整する制御部CTとを具備する。
電流が検出されたときに駆動信号出力部DRに制御信号
を出力してスイッチング素子Q11をオンとする駆動信
号を出力させ、比較器CPにて検出電圧が誤差信号を超
えたときに駆動信号出力部DRに制御信号を出力して駆
動信号を停止させるように動作するものであって、ゼロ
電流検出部ZI及び比較器CPの出力をラッチするラッ
チ回路(RSフリップフロップ回路)やタイマ回路、ロ
ジック回路等で構成される。而して、スイッチング素子
Q11に流れる電流(入力電流)の検出電圧が交流電源
ACの電源電圧に追従した誤差信号を超えたときにスイ
ッチング素子Q11をオフするように制御部CTが制御
動作を行うことにより、交流電源ACからの入力電圧と
入力電流の位相差を減少させて力率が改善できるととも
に、負荷変動に対してチョッパ回路1の出力電圧を略一
定に保つことができるものである。
ンバータ制御手段4の具体構成の一例を示している。イ
ンバータ回路3は、チョッパ回路1の出力端(平滑コン
デンサC12の両端)にMOSFETからなる一対のス
イッチング素子Q1,Q2が直列接続され、ローサイド
のスイッチング素子Q2の両端(ドレイン−ソース間)
に共振回路5が接続されてなる、いわゆるハーフブリッ
ジ型のものである。
数が可変である発振回路OSと、発振回路OSから出力
される高周波のパルス信号からスイッチング素子Q1,
Q2の駆動信号を作成するインバータ駆動回路4aと、
交流電源ACが投入されてインバータ制御手段4が動作
を開始してからの経過時間を計時するタイマ回路TMと
を具備し、タイマ回路TMで計時する経過時間に応じて
発振回路OSの発振周波数を調整する。なお、発振回路
OSの基準となる発振周波数は外付けの抵抗R16及び
コンデンサC13にて設定される。インバータ駆動回路
4aは、発振回路OSの出力するパルス信号から、互い
に位相が異なり且つ同時にLレベルとなる期間(デッド
タイム)を有する2つのパルス信号を生成するデッドタ
イム設定部DTと、一方のパルス信号をレベルシフトす
るレベルシフト回路LSと、レベルシフト回路LSでレ
ベルシフトされたパルス信号、並びにデッドタイム設定
部DTから出力する他方のパルス信号をそれぞれラッチ
するRSフリップフロップ回路FF1,FF2と、RS
フリップフロップ回路FF1,FF2の出力パルスに応
じて駆動信号を作成するドライブ回路DD1,DD2と
を備える。而して、インバータ制御手段4により2つの
スイッチング素子Q1,Q2を交互に高周波でオン/オ
フすることでチョッパ回路1の直流電圧を高周波電圧に
変換して共振回路5に供給するものである。
を点灯する放電灯点灯装置においては、消灯状態から始
動、点灯に至るまでにフィラメントの予熱を行う先行予
熱期間、先行予熱後に高電圧を印加して放電灯を始動す
る始動期間が設けられ、始動期間経過後に放電灯を定格
点灯あるいは調光点灯するタイマ制御が行われることが
多く、このためにインバータ制御手段4にタイマ回路T
Mが設けてある。すなわち、タイマ回路TMの出力に基
づいて発振回路OSの発振周波数(インバータ回路3の
動作周波数)が変更され、例えば、先行予熱期間では発
振周波数を共振回路5の無負荷共振周波数よりも充分に
高い周波数に設定されて放電灯への印加電圧を低電圧と
し、始動期間には発振周波数を無負荷共振周波数に近い
周波数に設定されることで放電灯に高電圧を印加して始
動するとともに、始動期間終了後は放電灯に定格ランプ
電力を供給し得る周波数に設定される。
を実現する制御用ICも多数商品化されており、チョッ
パ制御手段2の力率改善コントロールIC2aと組み合
わせて使用される場合が多い。ここで、従来はインバー
タ回路3のハイサイドのスイッチング素子Q1を駆動す
る駆動回路に多数の部品が必要であったが(例えば、特
開平10−326682号公報等参照)、上述の制御用
ICからなるインバータ制御手段4を用いることで部品
点数が削減できるとともに、プリント基板の部品配置や
パターン配線が容易になるために放電灯点灯装置の小型
化並びにコストダウンが実現できる。
のようにチョッパ制御手段3とインバータ制御手段4を
それぞれ個別のICで構成した場合には次のような問題
が生じる虞がある。
用電源から供給される制御電源電圧が低い場合にスタン
バイ状態となって消費電力を低減し、制御電源電圧が所
定レベルまで達したときに動作を開始するスタンバイ機
能を有するものが多い。また、制御電源電圧が所定レベ
ル以下に低下すると上記ICは動作を停止してスタンバ
イ状態になるが、制御電源電圧の立ち上がり時に動作を
開始する閾値レベルと、立ち下がり時に動作を停止する
閾値レベルとの間にはヒステリシスが存在する。そし
て、上記閾値レベルが個々のICの仕様によって異な
り、さらに個体差や温度差によってばらつくため、チョ
ッパ回路1がインバータ回路3よりも先に動作を開始す
る場合、インバータ回路3が先に動作を開始する場合、
チョッパ回路1が先に動作を停止する場合、インバータ
回路3が先に動作を停止する場合が起こり得る。
る場合 一般に放電灯点灯装置では、無負荷や寿命末期の状態で
インバータ回路の動作が継続すると過大な共振電流が流
れて回路部品にストレスがかかるため、ランプ電圧など
から無負荷や寿命末期の状態(異常状態)を検出してイ
ンバータ回路の動作を停止したり、放電灯への供給電力
を低減する制御を行って回路を保護している。また、交
流電源の瞬時停電(瞬停)によってインバータ回路の直
流入力電圧が低下した場合には、放電灯の安定点灯が維
持できなくなって立ち消えを起こす虞があるが、このと
きに放電灯に印加されている電圧が過大であるために上
記回路保護機能がはたらいてしまい、交流電源の復帰後
に放電灯が再点灯しないことがあるから、交流電源の瞬
停を検出したときにインバータ回路の動作モードを初期
のモード(電源投入直後や先行予熱時のモード)にリセ
ットする機能が付加されている。
はたらいた場合、チョッパ回路からみた負荷の電力消費
が減少するためにチョッパ回路の出力電圧が過昇圧とな
りやすいので、インバータ回路の動作停止時、及び放電
灯への供給電力低減時にはチョッパ回路の動作も停止さ
せることが望ましい。そこで、電源投入時にインバータ
回路が動作を開始するまではチョッパ回路を確実に停止
させて過昇圧を防止するとともに、インバ−タ回路の動
作中に異常が生じたときには、直接インバータ制御手段
から停止信号を与えてチョッパ制御手段を停止させてイ
ンバータ回路にストレスを与えないようにしたものが提
案されている(特開平11−187668号公報参
照)。しかしながら、当該公報に記載された従来例で
は、チョッパ制御手段を停止する停止手段が必要になる
ために回路構成が複雑化するという問題がある。
場合 交流電源の瞬停時にチョッパ制御手段の制御用電源が充
分なレベルであれば、交流電源の復帰後にチョッパ回路
が動作を再開可能であるから特に問題は生じない。とこ
ろが、瞬停時に制御用電源も低下してチョッパ制御手段
の力率改善コントロールICがスタンバイ状態となり、
さらにインバータ回路が動作を継続し且つ放電灯の点灯
状態が維持された場合には、インバータ回路の動作が初
期状態に戻らず、しかも、上述のように制御電源電圧の
立ち上がり時に動作を開始する閾値レベルと立ち下がり
時に動作を停止する閾値レベルとの間にはヒステリシス
が存在するから、チョッパ制御手段がスタンバイ状態か
ら復帰するために必要なレベルの制御電源電圧が得られ
ない虞がある。例えば、図11に示すようにインバータ
回路13の出力側に接続されて共振回路を構成するイン
ダクタLxの2次巻線に誘起される電圧を整流平滑して
チョッパ制御手段14の制御電源を得るようにしたもの
が提案されているが(特開平5−94893号公報参
照)、交流電源ACの瞬停時にはインダクタLxの2次
巻線に誘起される電圧が低下するために制御電源電圧も
著しく低下することになる。
る場合 制御用電源を作成する電源回路の構成として、図11に
示すように共振回路を構成するインダクタLxの2次巻
線から供給する構成や、チョッパ回路を構成するインダ
クタの2次巻線から供給する構成等の種々のものが存在
する。しかしながら、チョッパ回路の安定動作時に合わ
せて上記電源回路を設計した場合、チョッパ回路が動作
を停止すると充分な制御用電源電圧が得られず、反対
に、チョッパ回路の動作停止時にも充分な制御用電源電
圧を確保しようとすると安定動作時における消費電力が
増大して効率が悪化するという問題が生じる。
場合 既に説明したようにチョッパ回路からみた負荷の電力消
費が減少するためにチョッパ回路の出力電圧が過昇圧と
なりやすく、また、負荷(放電灯)が無負荷状態、寿命
末期状態、先行予熱状態の何れであるかを判別する手段
をチョッパ制御手段が具備していないので、特開平11
−187668号公報に記載されたもののように複雑な
構成が必要となってしまう。
荷、寿命末期、瞬停による立ち消え等)、及びインバー
タ回路の動作状態(発振停止、先行予熱等)の判別をイ
ンバータ制御手段で行っており、チョッパ制御手段には
そのような判別手段がないため、放電灯の状態並びにイ
ンバータ回路の動作状態に関わらず、チョッパ回路が動
作を継続して過昇圧となる虞がある。
ことから、チョッパ制御手段やインバータ制御手段に供
給される制御用電源電圧の立ち上がり時においては、各
制御手段の動作開始電圧のばらつきに関わらず、チョッ
パ回路を確実に先に動作させる手段、あるいはインバー
タ回路を先に動作させる手段を設けないと、上述の全て
の問題に対する対策が必要とされ、回路構成がさらに複
雑化してしまう。
は、チョッパ回路1の出力電圧を検出する抵抗R14,
R15に故障が発生した場合にチョッパ回路1の出力電
圧を過昇圧させてしまうという問題がある。例えば、抵
抗R14が開放した場合、又は抵抗R15が短絡した場
合に検出電圧がゼロとなるため、誤差アンプAPの出力
が実際の出力電圧に対するよりもかなり大きくなるた
め、出力電圧が低いと誤判断されてスイッチング素子Q
11のオンデューティ比を大きくして出力を増大させて
しまうものである。その結果、チョッパ回路1並びにイ
ンバータ回路3の全ての部品に過大なストレスがかかる
とともに、放電灯へもその定格を超える電力が供給され
ることになる。なお、放電灯は使用者が容易に触れるこ
とができるものであるから、上述のような過大な電力が
供給されると安全上にも支障をきたすことになる。
あり、その目的は、チョッパ回路の出力電圧が異常昇圧
した場合やチョッパ回路の出力電圧を検出する出力電圧
検出手段が支障をきたした場合に回路部品に過大なスト
レスがかかることがなく、放電灯への過剰な電力供給を
防止して安全性の向上が図れる放電灯点灯装置を提供す
ることにある。
目的を達成するために、交流電源を整流する整流器と、
インダクタ、平滑コンデンサ並びにスイッチング素子を
具備して整流器の出力電圧を所望の直流電圧に変換する
チョッパ回路と、1乃至複数のスイッチング素子を具備
してチョッパ回路から供給される直流電圧を高周波の交
流電圧に変換するインバータ回路と、インダクタ、コン
デンサ並びに放電灯を具備しインバータ回路から出力さ
れる高周波電圧との共振作用によって放電灯に高周波電
力を供給して点灯させる共振回路と、チョッパ回路の出
力電圧を検出する出力電圧検出手段と、出力電圧検出手
段の検出結果に基づいてチョッパ回路が具備するスイッ
チング素子をオン・オフ制御することによりチョッパ回
路の出力電圧を所望のレベルとするチョッパ制御手段
と、インバータ回路が具備するスイッチング素子をオン
・オフ制御するインバータ制御手段とを備えた放電灯点
灯装置において、インバータ制御手段は、上記スイッチ
ング素子をオン・オフ駆動する駆動信号の周波数を設定
する周波数設定手段を具備してなり、チョッパ制御手段
は、出力電圧検出手段の検出値と所定の基準値との差分
を増幅する誤差アンプと、誤差アンプの出力を減少させ
るようにスイッチング素子のオン・オフ時間を調整する
駆動制御手段と、上記所望レベルよりも充分に高い値に
設定される第1の閾値を出力電圧検出手段の検出値と比
較し、検出値が第1の閾値を上回る場合を異常と判定し
て駆動制御手段によるスイッチング素子の駆動制御を禁
止してチョッパ回路を停止させる第1の異常判定手段
と、上記所望レベルよりも充分に低い値に設定される第
2の閾値を出力電圧検出手段の検出値と比較し、検出値
が第2の閾値を下回る場合を異常と判定して駆動制御手
段によるスイッチング素子の駆動制御を禁止してチョッ
パ回路を停止させるとともに周波数設定手段を制御して
駆動信号を停止あるいは放電灯への供給電力を低減する
方向へ周波数を変化させる第2の異常判定手段とを具備
することを特徴とし、チョッパ回路の出力電圧が異常昇
圧した場合には第1の異常判定手段により異常と判定し
てチョッパ回路を停止させ、また、出力電圧検出手段が
支障をきたした場合には第2の異常判定手段により異常
と判定してチョッパ回路を停止させるとともにインバー
タ回路の動作を停止あるいは出力を低減させるため、回
路部品に過大なストレスがかかることがなく、放電灯へ
の過剰な電力供給を防止して安全性の向上が図れる。
て、チョッパ制御手段は、検出値が第2の閾値を下回る
場合を異常と判定して駆動制御手段によるスイッチング
素子の駆動制御を禁止してチョッパ回路を停止させると
ともに周波数設定手段を制御して駆動信号を停止させる
上記第2の異常判定手段と、上記所望レベルよりも低く
且つ第2の閾値よりも高い値に設定される第3の閾値を
出力電圧検出手段の検出値と比較し、検出値が第3の閾
値を下回る場合を異常と判定して放電灯への供給電力を
低減する方向へ周波数を変化させる第3の異常判定手段
を具備することを特徴とし、交流電源の瞬時停電により
チョッパ回路の出力が第2の閾値よりは高いが第3の閾
値よりも低いレベルにまで低下した場合には第3の異常
判定手段により異常と判定してインバータ回路から放電
灯への供給電力を低減させるため、交流電源が瞬時停電
から復帰した後でもチョッパ制御手段やインバータ制御
手段に対して安定して電源を供給することができる。
て、インバータ制御手段は、交流電源の電源投入後から
所定の先行予熱期間を計時するとともに先行予熱期間終
了後に所定の始動期間を計時し、先行予熱期間の計時中
に予熱信号を出力し且つ始動期間の計時中に始動信号を
出力するタイマ手段と、上記予熱信号に応じて駆動信号
の周波数を先行予熱に対応した周波数に設定するととも
に上記始動信号に応じて駆動信号の周波数を放電灯の始
動に対応した周波数に設定する上記周波数設定手段とを
具備してなり、第2の異常判定手段は、チョッパ回路の
動作開始から所定の検出禁止期間が経過するまでの間は
異常判定を行わないことを特徴とし、チョッパ回路の動
作が安定するまでの間は出力電圧が所望のレベルよりも
低くなるから、その間における第2の異常判定手段によ
る異常判定を禁止することで誤判定の発生を回避するこ
とができる。
て、上記検出禁止期間を、150ミリ秒から先行予熱期
間の終了までの範囲に設定することを特徴とし、請求項
3の発明と同様の作用を奏する。
て、第1の閾値を、誤差アンプの基準値に対して110
%以上且つ135%以下の値に設定し、第2の閾値を、
誤差アンプの基準値に対して90%以下の値に設定した
ことを特徴とし、請求項1の発明と同様の作用を奏す
る。
の発明において、第2の閾値を、誤差アンプの基準値に
対して25%以下の値に設定したことを特徴とし、請求
項2又は3又は4の発明と同様の作用を奏する。
の概略構成図を示し、図2にチョッパ回路1並びにチョ
ッパ制御手段2の具体構成の一例を示す。但し、基本的
な構成は図8に示した従来例と共通であるから、共通の
構成要素には同一の符号を付して説明を省略し、本実施
形態の特徴であるチョッパ制御回路2並びにインバータ
制御回路4についてのみ説明する。
路2が従来例のものと異なる点は、抵抗R14、R15
で分圧して得られるチョッパ回路1の出力検出信号を閾
値と比較することでチョッパ回路1の異常の有無を判定
する第1及び第2の異常判定部2a,2bと、制御ブロ
ックCBから駆動信号出力部DRへ出力される2値の駆
動制御信号と第1及び第2の異常判定部2a,2bの出
力信号の論理積を演算するアンドゲートG1とを具備す
る点にある。なお、図1における制御ブロックCBは、
図2におけるマルチプライヤMP、比較器CP、ゼロ電
流検出部ZI並びに制御部CTを一纏めに図示したもの
である。
R15で分圧した出力検出電圧Vxが第1の異常判定部
2aを構成する比較器CP1の−端子及び第2の異常判
定部2bを構成する比較器CP2の+端子にそれぞれ入
力される。また、比較器CP1の+端子には第1の閾値
Vref1が入力され、比較器CP2の−端子には第2の閾
値Vref2が入力される。但し、第1及び第2の閾値Vre
f1,Vref2は、誤差アンプAPの基準電圧Vrefとの間
にVref2<Vref<Vref1の大小関係が成立するように
設定される。
且つ放電灯が正常に点灯している場合、出力検出電圧V
xが基準電圧Vrefにほぼ一致し、Vref2<Vx<Vref
1の関係が成立するから、各比較器CP1,CP2の出
力(第1及び第2の異常判定部2a,2bの出力)が何
れもHレベル(異常なし)となる。このため、アンドゲ
ートG1の出力が制御部CTの出力と一致し、制御部C
Tから出力される駆動制御信号がアンドゲートG1を介
してそのままドライブ出力部DRに与えられ、チョッパ
回路1のスイッチング素子Q11が制御部CTによって
スイッチング制御される。
の未接続(無負荷)などの理由でインバータ回路3の動
作が停止した場合には、チョッパ回路1からみた負荷が
軽くなるためにチョッパ回路1の出力電圧が上昇して回
路各部に過大なストレスがかかり易い状況となる。しか
しながら、このような状況では出力検出電圧Vxが基準
電圧Vrefよりも高くなり、Vref2<Vref1<Vxの関
係が成立するから、比較器CP1の出力(第1の異常判
定部2aの出力)がLレベル(異常有り)となる。この
ため、アンドゲートG1の出力が制御部CTの出力と無
関係に常にLレベルとなり、スイッチング素子Q11が
オフ状態となってチョッパ回路1の動作が停止するか
ら、チョッパ回路1の出力電圧が過大に上昇することが
なく、回路各部にストレスを与えることもない。なお、
スイッチング素子Q11がオフ状態となることでチョッ
パ回路1の出力電圧が低下するから、出力検出電圧Vx
が第1の閾値Vref1を下回った時点で制御部CTによる
スイッチング素子Q11のスイッチング制御が可能とな
ってチョッパ回路1が動作を再開する。
場合、チョッパ回路1の出力電圧は略400Vに設定さ
れる。一方、市販されているスイッチング素子は耐圧が
高いほど高価であるため、一般的には耐圧が600V以
下のものが使用される場合が多い。よって、チョッパ回
路1の出力電圧が上昇するとき、スイッチング素子Q1
1の耐圧に多少の余裕を持たせるとして、正常時のチョ
ッパ回路1の出力電圧を100%としたときに135%
程度までに抑える必要がある。さらに、チョッパ回路1
の平滑コンデンサC12の容量が使用時間の経過に伴っ
て減少すると、チョッパ回路1の出力電圧のリップルが
増加してしまう。従って、比較器CP1(第1の異常判
定部2a)の第1の閾値Vref1を、誤差アンプAPの基
準電圧Vrefに対して、その110%以上且つ135%
以下の範囲に設定すればよい。
インバータ回路3の動作が継続した場合には、共振電流
の増大により消費電力が増えるため、チョッパ回路1か
らみた負荷が重くなってチョッパ回路1の出力電圧が低
下し易い。また、交流電源ACの瞬停時にはチョッパ回
路1の出力電圧も低下し、放電灯の立ち消えが生じ易く
なるとともに、インバータ回路3のスイッチング素子に
は進相電流によるストレスがかかり易くなる。しかしな
がら、このような状況では出力検出電圧Vxが基準電圧
Vrefよりも低くなり、Vx<Vref2<Vref1の関係が
成立するから、比較器CP2の出力(第2の異常判定部
2bの出力)がLレベル(異常有り)となる。このた
め、アンドゲートG1の出力が制御部CTの出力と無関
係に常にLレベルとなり、スイッチング素子Q11がオ
フ状態となってチョッパ回路1の動作が停止する。一
方、比較器CP2の出力はインバータ制御回路4のアン
ドゲートG2にも入力されているので、アンドゲートG
2の出力が発振回路OSの出力と無関係に常にLレベル
となり、インバータ回路3のスイッチング素子がオフ状
態となってインバータ回路3の動作も停止するから、上
述のようなストレスがかかることもなくなる。さらに、
チョッパ回路1の出力電圧検出用の抵抗R14,R15
に故障が発生した場合、各比較器CP1,CP2の入力
端子が短絡あるいは開放されるために比較器CP1,C
P2の少なくとも何れか一方の出力が常にLレベルとな
ってチョッパ回路1の動作が停止することになる。従っ
て、抵抗R14,R15に故障が発生して出力検出電圧
Vxがゼロになった場合におけるチョッパ回路1の出力
電圧の異常昇圧も防止できる。
コンデンサC12の容量が使用時間の経過に伴って減少
するとチョッパ回路1の出力電圧のリップルが増加して
しまうから、誤差アンプAPの基準電圧Vrefに対し
て、比較器CP2の第2の閾値Vref2をその90%以下
に設定すればよい。
パ回路1の出力電圧が異常昇圧した場合や、チョッパ回
路1の出力電圧を検出する検出素子(抵抗R14,R1
5)に故障が発生した場合においても、チョッパ制御回
路2並びにインバータ制御回路4が各々チョッパ回路1
及びインバータ回路3の動作を停止させるため、回路部
品に過大なストレスをかけることがなく、放電灯への過
剰な電力供給も防止でき、安全性の向上が図れる。ま
た、従来構成に対して簡単な論理素子を追加するだけで
済み、チョッパ制御回路2とインバータ制御回路4を一
つの集積回路で構成することも容易である。
成図を示し、図4にチョッパ回路1並びにチョッパ制御
回路2の具体構成の一例を示す。但し、基本的な構成は
実施形態1と共通であるから、共通の構成要素には同一
の符号を付して説明を省略する。
回路4が実施形態1のものと異なる点は、第2の比較器
CP2の出力と発振回路OSの出力との論理積を演算す
るアンドゲートG2の代わりに、後述するフリップフロ
ップ回路FFの出力Qとタイマ回路TMから出力される
予熱信号との論理積を演算するアンドゲートG3、並び
にフリップフロップ回路FFの出力Qとタイマ回路TM
から出力される始動信号との論理積を演算するアンドゲ
ートG4を具備する点にある。
が投入された後の経過時間をカウントし、電源投入後の
先行予熱期間においては予熱信号並びに始動信号をとも
にLレベルとし、先行予熱期間経過後の始動期間におい
ては予熱信号をHレベル、始動信号をLレベルとし、始
動期間経過後の放電灯の点灯時においては予熱信号並び
に始動信号をともにHレベルとする。一方、発振回路O
Sは予熱信号及び始動信号に応じて発振周波数(インバ
ータ回路3の動作周波数)を変更するものであって、予
熱信号並びに始動信号がともにLレベル(先行予熱期
間)であれば、発振周波数を共振回路5の無負荷共振周
波数よりも充分に高い周波数に設定して放電灯への印加
電圧を下げて予熱電流を供給し、予熱信号がHレベル且
つ始動信号がLレベル(始動期間)であれば、発振周波
数を無負荷共振周波数に近い周波数に設定することで放
電灯への印加電圧を上げて放電灯を始動するとともに、
予熱信号並びに始動信号がともにHレベルであれば、放
電灯に定格ランプ電力を供給し得る周波数に設定する。
出力電圧が低下して出力検出電圧Vxが第2の比較器C
P2の第2の閾値Vref2を下回った場合、後述するよう
にチョッパ制御回路2のフリップフロップ回路FFの出
力QがLレベルとなるために2つのアンドゲートG3,
G4の出力が何れもLレベルとなり、タイマ回路TMか
ら出力される予熱信号及び始動信号にかかわらず、発振
回路OSに入力される予熱信号並びに始動信号が何れも
Lレベルとなる。このため、発振回路OSの発振周波数
が先行予熱期間と同じ周波数に設定されるから、インバ
ータ回路3の出力が先行予熱期間と同様に放電灯の点灯
時よりも充分に低くなる。
実施形態1のものと異なる点は、比較器CP2の+端子
に第2の閾値Vref2が入力されるとともに−端子に出力
検出電圧Vxが入力され、この比較器CP2と、タイマ
回路TMから出力される予熱信号を反転するインバータ
IVと、比較器CP2の出力がリセット端子に入力さ
れ、インバータIVで反転された予熱信号がセット端子
に入力されるとともに出力QがアンドゲートG1に入力
されるフリップフロップ回路FFとで第2の異常判定部
2bを構成した点にある。
路TMの予熱信号がLレベルであり、フリップフロップ
回路FFのセット端子にはインバータIVで反転された
Hレベルの信号が入力され、異常がない場合には比較器
CP2から出力されたLレベルの信号がフリップフロッ
プ回路FFのリセット端子に入力される。そして、フリ
ップフロップ回路FFの出力QがHレベルとなり、アン
ドゲートG1の出力が制御部CTの出力と一致するた
め、制御部CTから出力される駆動制御信号がアンドゲ
ートG1を介してそのままドライブ出力部DRに与えら
れ、チョッパ回路1のスイッチング素子Q11が制御部
CTによってスイッチング制御される。
いてはタイマ回路TMの予熱信号がHレベルとなるた
め、フリップフロップ回路FFのセット端子にはインバ
ータIVで反転されたLレベルの信号が入力され、出力
QはHレベルのままとなる。よって、チョッパ制御回路
2による制御動作が正常に行われてチョッパ回路1の出
力電圧が所望のレベルに制御される。
ョッパ回路1の出力電圧が低下した場合には、出力検出
電圧Vxが第2の閾値Vref2を下回ることによって比較
器CP2の出力がHレベルとなり、フリップフロップ回
路FFの出力QがLレベルに反転するため、アンドゲー
トG1の出力が制御部CTの出力と無関係に常にLレベ
ルとなり、スイッチング素子Q11がオフ状態となって
チョッパ回路1の動作が停止する。一方、フリップフロ
ップ回路FFの出力Qはインバータ制御回路4のアンド
ゲートG3,G4にも入力されているので、アンドゲー
トG3,G4の出力が予熱信号及び始動信号と無関係に
常にLレベルとなる。このため、発振回路OSの発振周
波数が先行予熱期間と同じ周波数に設定されるから、イ
ンバータ回路3の出力が先行予熱期間と同様に放電灯の
点灯時よりも充分に低くなる。このとき、インバータI
Vの出力はHレベルとなるが、比較器CP2の出力がH
レベルである間はフリップフロップ回路FFの出力(第
2の異常判定部2bの出力)QがLレベルのままとな
る。
あり、先行予熱期間においてはフリップフロップ回路F
Fのセット入力が常にHレベルとなり、第2の異常判定
部2bにおける異常判定が無効となるため、チョッパ回
路1の動作が安定するまでの過渡期における出力低下の
誤検出を回避し、チョッパ回路1並びにインバータ回路
3の動作を継続させることができるという利点がある。
成図を示す。但し、本実施形態はチョッパ制御回路2の
構成に特徴があるが、基本的な構成は実施形態2と共通
であるから、共通の構成要素には同一の符号を付して説
明を省略する。
実施形態2のものと異なる点は、インバータ制御回路4
のタイマ回路TMから出力される検出禁止信号(後述す
る)と比較器CP2の出力との負論理の論理積を演算す
るとともにその出力がアンドゲートG1に入力されるナ
ンドゲートG5を第2の異常判定部2bに具備する点に
ある。
号は、交流電源ACの投入後から所定の検出禁止期間が
経過するまでの間にLレベルとなり、検出禁止期間の経
過後にHレベルとなる。
禁止信号がLレベルであり、ナンドゲートG5にはLレ
ベルの信号が入力されるため、比較器CP2の出力にか
かわらずナンドゲートG5の出力が常にHレベルとな
る。また、異常がない場合には比較器CP1からアンド
ゲートG1へHレベルの信号が出力されるため、アンド
ゲートG1の出力は制御ブロックCBの出力と一致する
ことになり、制御ブロックCBから出力される駆動制御
信号がアンドゲートG1を介してそのままドライブ出力
部DRに与えられ、チョッパ回路1のスイッチング素子
Q11が制御ブロックCBによってスイッチング制御さ
れる。
出禁止信号がHレベルとなり、ナンドゲートG5にはH
レベルの信号が入力されるため、比較器CP2の出力に
応じてナンドゲートG5の出力が切り換わる、すなわ
ち、第2の異常判定部2bによる異常判定動作が有効と
なる。
の動作が安定するまでの時間はインバータ回路3の設計
や第1の比較器CP1の閾値Vref1によって影響を受け
るが、およそ10〜150ミリ秒の時間を要するので、
検出禁止期間としては150ミリ秒よりも短くない時間
に設定すればよい。なお、検出禁止信号を予熱信号で兼
用しても構わない。
あり、電源投入後からチョッパ回路1の動作が安定する
までの検出禁止期間においてはナンドゲートG5に常に
Lレベルの信号が入力されることから第2の異常判定部
2bにおける異常判定が無効となり、制御ブロックCB
から出力される駆動制御信号がアンドゲートG1を介し
てそのままドライブ出力部DRに与えられるため、チョ
ッパ回路1の動作が安定するまでの過渡期における出力
低下の誤検出を回避し、チョッパ回路1並びにインバー
タ回路3の動作を継続させることができるという利点が
ある。
成図を示す。但し、本実施形態の基本的な構成は実施形
態2と共通であるから、共通の構成要素には同一の符号
を付して説明を省略する。
路2が実施形態2のものと異なる点は、第1及び第2の
異常判定部2a,2bに加えて第3の異常判定部2cを
備えた点にある。第3の異常判定部2cは、チョッパ回
路1の出力検出電圧Vxを第3の閾値Vref3と比較し、
出力検出電圧Vxが第3の閾値Vref3よりも低い場合に
Lレベル、高い場合にHレベルの信号を出力するもので
ある。但し、第3の閾値Vref3は、誤差アンプAPの基
準電圧Vref並びに第1及び第2の閾値Vref1,Vref2
との間にVref2<Vref3<Vref<Vref1の大小関係が
成立するように設定される。
回路4が実施形態2のものと異なる点は、2つのアンド
ゲートG3,G4が第3の異常判定部2cの出力と予熱
信号並びに始動信号との論理積をそれぞれ演算する点
と、第2の異常判定部2bの出力と発振回路OSの出力
との論理積を演算するアンドゲートG6を具備する点と
にある。したがって、チョッパ回路1の出力が異常に低
下して第2の閾値Vref2を下回ると、第2の異常判定部
2bの出力がLレベルとなり、アンドゲートG6の出力
も常にLレベルとなるからインバータ制御回路4による
制御動作が停止する。また、交流電源ACの瞬時停電に
よりチョッパ回路1の出力が第2の閾値Vref2よりは高
いが第3の閾値Vref3よりも低いレベルにまで低下した
場合には、第1及び第2の異常判定部2a,2bの出力
が共にHレベルであるからチョッパ回路1は動作を継続
する。それに対して第3の異常判定部2cの出力がLレ
ベルとなり、アンドゲートG3,G4の出力が常にLレ
ベルとなるから、先行予熱期間と同じ状態となってイン
バータ回路3の出力が絞られることになる。その結果、
インバータ回路3のスイッチング素子等に過大なストレ
スがかかるのを防ぐことができる。さらに、チョッパ回
路1の動作を継続した状態でインバータ回路3を先行予
熱期間と同じ動作状態としているため、電源投入時と全
く同じ状況であり、交流電源ACが瞬停から復帰した後
もチョッパ制御回路2並びにインバータ制御回路4へ安
定して制御電源を供給することが可能である。
ッパ回路1の出力が異常に上昇して第1の閾値Vref1を
上回ると、第1の異常判定部2aの出力がLレベルとな
り、アンドゲートG1の出力も常にLレベルとなるから
チョッパ制御回路2による制御動作が停止してチョッパ
回路1も停止する。また、チョッパ回路1の出力が異常
に低下して第2の閾値Vref2を下回ると、第2の異常判
定部2bの出力がLレベルとなり、アンドゲートG1,
G6の出力も常にLレベルとなるからチョッパ制御回路
2並びにインバータ制御回路4による制御動作がともに
停止してチョッパ回路1及びインバータ回路3が双方と
も動作を停止する。なお、第2の閾値Vref2は第3の閾
値Vref3よりも低い値に設定されるから、出力電圧検出
用の抵抗R14,R15に何らかの異常が発生した場合
のレベルに限定して設定しても構わない。
に適合可能な放電灯点灯装置への要望が強く、実際にこ
のような放電灯点灯装置が提供されている。例えば、日
本国内においては電源電圧Vsの定格が100V〜24
0Vの交流電源ACを使用する場合が多いことから、上
記電圧範囲に適合させるためには、第2の比較値Vref2
を以下のように設定する必要がある。
1の動作前において、チョッパ回路1の出力電圧(平滑
コンデンサの両端電圧)は入力電圧(電源電圧Vs)の
実効値の√2倍となるが、電源電圧Vsの変動や施工時
の配線による電圧効果等を考慮して電源電圧Vsが75
Vまで低下した状況でも動作させることを考えると、チ
ョッパ回路1の動作前における平滑コンデンサの両端電
圧の下限値は75V×√2≒106Vとなる。一方、電
源電圧Vsが240Vの場合にも使用可能とするために
は、チョッパ回路1の動作時における出力電圧を400
V付近に設定する必要がある。よって、106V÷40
0V×100≒25%とであるから、第2の閾値Vref2
を、誤差アンプAPの基準電圧Vrefに対して25%以
下の値に設定すればよい。
f2よりも高い値に設定する必要があるから、チョッパ回
路1の平滑コンデンサの容量減少も考慮して、チョッパ
回路1が安定動作している状態の出力電圧に対して25
%〜90%の範囲内の値に設定すればよい。さらに、第
3の閾値Vref3は高い値に設定するほど、瞬時停電に対
する上記効果が発揮されることから、誤差アンプAPの
基準電圧Vrefに対して80%〜90%の範囲内の値に
設定することが望ましい。
めて第1〜第3の異常判定部2a〜2cは比較器や簡単
な論理回路で構成可能であるから、チョッパ制御回路2
とインバータ制御回路4を1チップの集積回路として形
成することも容易である。そして、チョッパ制御回路2
並びにインバータ制御回路4を1チップの集積回路で形
成することにより、部品点数の大幅な削減が可能とな
り、チョッパ制御回路2並びにインバータ制御回路4を
実装するプリント基板の配線設計が簡素化され、放電灯
点灯装置の小型化やコストダウンが図れるという利点が
ある。
成図を示す。但し、本実施形態の基本的な構成は実施形
態4と共通であるから、共通の構成要素には同一の符号
を付して説明を省略する。
ョッパ回路1とインバータ回路3の起動のタイミングを
一致させるための起動回路STを設けた点にある。この
起動回路STは、例えば、制御用電源電圧を所定の基準
値と比較する比較器を具備し、制御用電源電圧が基準値
を超えたときに出力がLレベルからHレベルに変化する
ものである。そして、起動回路STの出力をインバータ
制御回路4のアンドゲートG6並びにチョッパ制御回路
2のアンドゲートG7に入力している。ここで、アンド
ゲートG7は起動回路STの出力と制御ブロックCBの
出力との論理積を演算し、その演算結果をアンドゲート
G1に出力している。
間はアンドゲートG1,G6,G7の出力もLレベルに
固定されるため、チョッパ制御回路2並びにインバータ
制御回路4が何れも動作を停止している。そして、起動
回路STの出力がHレベルになれば、アンドゲートG
1,G6,G7の出力は起動回路STの出力以外の条件
に応じて変化することになるから、チョッパ回路1とイ
ンバータ回路3の起動のタイミングがほぼ一致すること
になる。
路STを設けてチョッパ回路1とインバータ回路3の起
動のタイミングを一致させているので、従来技術で説明
したようにチョッパ回路1とインバータ回路3の起動タ
イミングのずれに起因する種々の問題を全てを改善する
ことが可能である。例えば、チョッパ回路1の起動直後
における異常昇圧が抑えられるとともにチョッパ回路1
の安定動作時においても制御用電源を比較的に効率よく
供給することができる。
整流器と、インダクタ、平滑コンデンサ並びにスイッチ
ング素子を具備して整流器の出力電圧を所望の直流電圧
に変換するチョッパ回路と、1乃至複数のスイッチング
素子を具備してチョッパ回路から供給される直流電圧を
高周波の交流電圧に変換するインバータ回路と、インダ
クタ、コンデンサ並びに放電灯を具備しインバータ回路
から出力される高周波電圧との共振作用によって放電灯
に高周波電力を供給して点灯させる共振回路と、チョッ
パ回路の出力電圧を検出する出力電圧検出手段と、出力
電圧検出手段の検出結果に基づいてチョッパ回路が具備
するスイッチング素子をオン・オフ制御することにより
チョッパ回路の出力電圧を所望のレベルとするチョッパ
制御手段と、インバータ回路が具備するスイッチング素
子をオン・オフ制御するインバータ制御手段とを備えた
放電灯点灯装置において、インバータ制御手段は、上記
スイッチング素子をオン・オフ駆動する駆動信号の周波
数を設定する周波数設定手段を具備してなり、チョッパ
制御手段は、出力電圧検出手段の検出値と所定の基準値
との差分を増幅する誤差アンプと、誤差アンプの出力を
減少させるようにスイッチング素子のオン・オフ時間を
調整する駆動制御手段と、上記所望レベルよりも充分に
高い値に設定される第1の閾値を出力電圧検出手段の検
出値と比較し、検出値が第1の閾値を上回る場合を異常
と判定して駆動制御手段によるスイッチング素子の駆動
制御を禁止してチョッパ回路を停止させる第1の異常判
定手段と、上記所望レベルよりも充分に低い値に設定さ
れる第2の閾値を出力電圧検出手段の検出値と比較し、
検出値が第2の閾値を下回る場合を異常と判定して駆動
制御手段によるスイッチング素子の駆動制御を禁止して
チョッパ回路を停止させるとともに周波数設定手段を制
御して駆動信号を停止あるいは放電灯への供給電力を低
減する方向へ周波数を変化させる第2の異常判定手段と
を具備するので、チョッパ回路の出力電圧が異常昇圧し
た場合には第1の異常判定手段により異常と判定してチ
ョッパ回路を停止させ、また、出力電圧検出手段が支障
をきたした場合には第2の異常判定手段により異常と判
定してチョッパ回路を停止させるとともにインバータ回
路の動作を停止あるいは出力を低減させるため、回路部
品に過大なストレスがかかることがなく、放電灯への過
剰な電力供給を防止して安全性の向上が図れるという効
果がある。
て、チョッパ制御手段は、検出値が第2の閾値を下回る
場合を異常と判定して駆動制御手段によるスイッチング
素子の駆動制御を禁止してチョッパ回路を停止させると
ともに周波数設定手段を制御して駆動信号を停止させる
上記第2の異常判定手段と、上記所望レベルよりも低く
且つ第2の閾値よりも高い値に設定される第3の閾値を
出力電圧検出手段の検出値と比較し、検出値が第3の閾
値を下回る場合を異常と判定して放電灯への供給電力を
低減する方向へ周波数を変化させる第3の異常判定手段
を具備するので、交流電源の瞬時停電によりチョッパ回
路の出力が第2の閾値よりは高いが第3の閾値よりも低
いレベルにまで低下した場合には第3の異常判定手段に
より異常と判定してインバータ回路から放電灯への供給
電力を低減させるため、交流電源が瞬時停電から復帰し
た後でもチョッパ制御手段やインバータ制御手段に対し
て安定して電源を供給することができるという効果があ
る。
て、インバータ制御手段は、交流電源の電源投入後から
所定の先行予熱期間を計時するとともに先行予熱期間終
了後に所定の始動期間を計時し、先行予熱期間の計時中
に予熱信号を出力し且つ始動期間の計時中に始動信号を
出力するタイマ手段と、上記予熱信号に応じて駆動信号
の周波数を先行予熱に対応した周波数に設定するととも
に上記始動信号に応じて駆動信号の周波数を放電灯の始
動に対応した周波数に設定する上記周波数設定手段とを
具備してなり、第2の異常判定手段は、チョッパ回路の
動作開始から所定の検出禁止期間が経過するまでの間は
異常判定を行わないので、チョッパ回路の動作が安定す
るまでの間は出力電圧が所望のレベルよりも低くなるか
ら、その間における第2の異常判定手段による異常判定
を禁止することで誤判定の発生を回避することができる
という効果がある。
て、上記検出禁止期間を、150ミリ秒から先行予熱期
間の終了までの範囲に設定するので、請求項3の発明と
同様の効果を奏する。
て、第1の閾値を、誤差アンプの基準値に対して110
%以上且つ135%以下の値に設定し、第2の閾値を、
誤差アンプの基準値に対して90%以下の値に設定した
ので、請求項1の発明と同様の効果を奏する。
の発明において、第2の閾値を、誤差アンプの基準値に
対して25%以下の値に設定したので、請求項2又は3
又は4の発明と同様の効果を奏する。
回路を示す回路構成図である。
回路を示す回路構成図である。
回路を示す回路構成図である。
タ制御回路を示す回路構成図である。
Claims (6)
- 【請求項1】 交流電源を整流する整流器と、インダク
タ、平滑コンデンサ並びにスイッチング素子を具備して
整流器の出力電圧を所望の直流電圧に変換するチョッパ
回路と、1乃至複数のスイッチング素子を具備してチョ
ッパ回路から供給される直流電圧を高周波の交流電圧に
変換するインバータ回路と、インダクタ、コンデンサ並
びに放電灯を具備しインバータ回路から出力される高周
波電圧との共振作用によって放電灯に高周波電力を供給
して点灯させる共振回路と、チョッパ回路の出力電圧を
検出する出力電圧検出手段と、出力電圧検出手段の検出
結果に基づいてチョッパ回路が具備するスイッチング素
子をオン・オフ制御することによりチョッパ回路の出力
電圧を所望のレベルとするチョッパ制御手段と、インバ
ータ回路が具備するスイッチング素子をオン・オフ制御
するインバータ制御手段とを備えた放電灯点灯装置にお
いて、インバータ制御手段は、上記スイッチング素子を
オン・オフ駆動する駆動信号の周波数を設定する周波数
設定手段を具備してなり、チョッパ制御手段は、出力電
圧検出手段の検出値と所定の基準値との差分を増幅する
誤差アンプと、誤差アンプの出力を減少させるようにス
イッチング素子のオン・オフ時間を調整する駆動制御手
段と、上記所望レベルよりも充分に高い値に設定される
第1の閾値を出力電圧検出手段の検出値と比較し、検出
値が第1の閾値を上回る場合を異常と判定して駆動制御
手段によるスイッチング素子の駆動制御を禁止してチョ
ッパ回路を停止させる第1の異常判定手段と、上記所望
レベルよりも充分に低い値に設定される第2の閾値を出
力電圧検出手段の検出値と比較し、検出値が第2の閾値
を下回る場合を異常と判定して駆動制御手段によるスイ
ッチング素子の駆動制御を禁止してチョッパ回路を停止
させるとともに周波数設定手段を制御して駆動信号を停
止あるいは放電灯への供給電力を低減する方向へ周波数
を変化させる第2の異常判定手段とを具備することを特
徴とする放電灯点灯装置。 - 【請求項2】 チョッパ制御手段は、検出値が第2の閾
値を下回る場合を異常と判定して駆動制御手段によるス
イッチング素子の駆動制御を禁止してチョッパ回路を停
止させるとともに周波数設定手段を制御して駆動信号を
停止させる上記第2の異常判定手段と、上記所望レベル
よりも低く且つ第2の閾値よりも高い値に設定される第
3の閾値を出力電圧検出手段の検出値と比較し、検出値
が第3の閾値を下回る場合を異常と判定して放電灯への
供給電力を低減する方向へ周波数を変化させる第3の異
常判定手段を具備することを特徴とする請求項1記載の
放電灯点灯装置。 - 【請求項3】 インバータ制御手段は、交流電源の電源
投入後から所定の先行予熱期間を計時するとともに先行
予熱期間終了後に所定の始動期間を計時し、先行予熱期
間の計時中に予熱信号を出力し且つ始動期間の計時中に
始動信号を出力するタイマ手段と、上記予熱信号に応じ
て駆動信号の周波数を先行予熱に対応した周波数に設定
するとともに上記始動信号に応じて駆動信号の周波数を
放電灯の始動に対応した周波数に設定する上記周波数設
定手段とを具備してなり、第2の異常判定手段は、チョ
ッパ回路の動作開始から所定の検出禁止期間が経過する
までの間は異常判定を行わないことを特徴とする請求項
2記載の放電灯点灯装置。 - 【請求項4】 上記検出禁止期間を、150ミリ秒から
先行予熱期間の終了までの範囲に設定することを特徴と
する請求項3記載の放電灯点灯装置。 - 【請求項5】 第1の閾値を、誤差アンプの基準値に対
して110%以上且つ135%以下の値に設定し、第2
の閾値を、誤差アンプの基準値に対して90%以下の値
に設定したことを特徴とする請求項1記載の放電灯点灯
装置。 - 【請求項6】 第2の閾値を、誤差アンプの基準値に対
して25%以下の値に設定したことを特徴とする請求項
2又は3又は4記載の放電灯点灯装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002018827A JP4061080B2 (ja) | 2002-01-28 | 2002-01-28 | 放電灯点灯装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002018827A JP4061080B2 (ja) | 2002-01-28 | 2002-01-28 | 放電灯点灯装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003217883A true JP2003217883A (ja) | 2003-07-31 |
JP4061080B2 JP4061080B2 (ja) | 2008-03-12 |
Family
ID=27654013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002018827A Expired - Fee Related JP4061080B2 (ja) | 2002-01-28 | 2002-01-28 | 放電灯点灯装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4061080B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005534144A (ja) * | 2002-07-22 | 2005-11-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ガス放電ランプ用ドライバ |
EP1610453A1 (en) * | 2004-06-25 | 2005-12-28 | Sanyo Electric Co., Ltd. | Inverter device |
JP2007027104A (ja) * | 2005-06-17 | 2007-02-01 | Matsushita Electric Ind Co Ltd | 誘導加熱装置 |
JP2010033826A (ja) * | 2008-07-28 | 2010-02-12 | Harison Toshiba Lighting Corp | 誘電体バリア放電ランプ点灯装置 |
JP2011029096A (ja) * | 2009-07-28 | 2011-02-10 | Panasonic Electric Works Co Ltd | 放電灯点灯装置及び照明器具 |
JP2013089461A (ja) * | 2011-10-18 | 2013-05-13 | Panasonic Corp | 電源装置 |
-
2002
- 2002-01-28 JP JP2002018827A patent/JP4061080B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005534144A (ja) * | 2002-07-22 | 2005-11-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ガス放電ランプ用ドライバ |
EP1610453A1 (en) * | 2004-06-25 | 2005-12-28 | Sanyo Electric Co., Ltd. | Inverter device |
CN100426646C (zh) * | 2004-06-25 | 2008-10-15 | 三洋电机株式会社 | 逆变器装置 |
JP2007027104A (ja) * | 2005-06-17 | 2007-02-01 | Matsushita Electric Ind Co Ltd | 誘導加熱装置 |
JP2010033826A (ja) * | 2008-07-28 | 2010-02-12 | Harison Toshiba Lighting Corp | 誘電体バリア放電ランプ点灯装置 |
JP2011029096A (ja) * | 2009-07-28 | 2011-02-10 | Panasonic Electric Works Co Ltd | 放電灯点灯装置及び照明器具 |
JP2013089461A (ja) * | 2011-10-18 | 2013-05-13 | Panasonic Corp | 電源装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4061080B2 (ja) | 2008-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100392546C (zh) | 具有功率因数校正的单片镇流器控制 | |
EP1819205B1 (en) | Electric discharge lamp operation device and illumination instrument | |
US7298099B2 (en) | PFC and ballast control IC | |
US7154232B2 (en) | Ballast control IC with multi-function feedback sense | |
KR100539721B1 (ko) | 역률 보정 기능을 갖는 안정기 제어 집적 회로 | |
US20070152601A1 (en) | Ripple reduction method for electronic ballasts | |
US7378806B2 (en) | Output short circuit protection for electronic ballasts | |
US7436127B2 (en) | Ballast control circuit | |
KR20010014821A (ko) | 방전등 점등장치 | |
WO2006096638A2 (en) | Automotive high intensity discharge lamp ballast circuit | |
KR20070040742A (ko) | 8-핀 pfc 및 안정기 제어 ic | |
US6919696B2 (en) | Device for operating a high-pressure discharge lamp | |
JP4061080B2 (ja) | 放電灯点灯装置 | |
US7834552B2 (en) | Controlling a lamp ballast | |
WO2013004810A1 (en) | Electronic ballast having adaptive dead time control, for a lamp | |
JP4157181B2 (ja) | 放電灯点灯装置 | |
US8058811B2 (en) | HID lamp ballast circuit | |
US20100270932A1 (en) | Fault detection and shutdown control circuits and methods for electronic ballasts | |
JP3915178B2 (ja) | 放電灯点灯装置 | |
JP4061079B2 (ja) | 放電灯点灯装置 | |
JP3399239B2 (ja) | 電源装置 | |
JP2009099293A (ja) | 放電灯点灯装置 | |
JP3777718B2 (ja) | 放電灯点灯装置 | |
JP2011029096A (ja) | 放電灯点灯装置及び照明器具 | |
GB2442367A (en) | Ballast control IC with fault protection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071221 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |