JP3422146B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP3422146B2 JP3422146B2 JP25421095A JP25421095A JP3422146B2 JP 3422146 B2 JP3422146 B2 JP 3422146B2 JP 25421095 A JP25421095 A JP 25421095A JP 25421095 A JP25421095 A JP 25421095A JP 3422146 B2 JP3422146 B2 JP 3422146B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- switching element
- capacitor
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Description
【０００１】
【発明の属する利用分野】本発明は電源装置に関する。
【０００２】
【従来の技術】本発明に係る従来例を図６に示す。
【０００３】本回路は、交流電源Ｖａｃを全波整流する
整流器ＤＢと、整流器ＤＢの出力端に接続されたコンデ
ンサＣ３と、コンデンサＣ３の両端に接続されたスイッ
チング素子Ｑ１，Ｑ２の直列接続と、スイッチング素子
Ｑ２の両端に接続されたダイオ−ドＤ１，Ｄ２の直列接
続と、ダイオ−ドＤ２を介してスイッチング素子Ｑ１の
両端に接続されたインダクタンス素子Ｌ１，コンデンサ
Ｃ１の直列接続と、スイッチング素子Ｑ２の両端に接続
されたコンデンサＣ２，インダクタンス素子Ｌ２，負荷
Ｚの直列接続とから構成されると共に、２石のスイッチ
ング素子Ｑ１，Ｑ２が交互にＯＮＯＦＦを繰り返すこと
により負荷Ｚに交流の高周波電力を供給する電源装置で
ある。また、インダクタンス素子Ｌ１，コンデンサＣ
１，ダイオ−ドＤ１，Ｄ２から成る回路では、スイッチ
ング素子Ｑ２のＯＮ時に、交流電源Ｖａｃ→整流器ＤＢ
→インダクタンス素子Ｌ１→コンデンサＣ１→ダイオ−
ドＤ２→スイッチング素子Ｑ２→整流器ＤＢ→交流電源
Ｖａｃの経路で電流を供給することにより、コンデンサ
Ｃ１に所定値の充電電圧を発生させ、整流器ＤＢの出力
電圧がコンデンサＣ１の充電電圧より低下すると、コン
デンサＣ１の充電電圧がスイッチング素子Ｑ１，Ｑ２等
から成るインバータ回路の電源となる。つまり、インダ
クタンス素子Ｌ１，コンデンサＣ１，ダイオ−ドＤ１，
Ｄ２から成る回路は、所謂部分平滑電源として動作す
る。
整流器ＤＢと、整流器ＤＢの出力端に接続されたコンデ
ンサＣ３と、コンデンサＣ３の両端に接続されたスイッ
チング素子Ｑ１，Ｑ２の直列接続と、スイッチング素子
Ｑ２の両端に接続されたダイオ−ドＤ１，Ｄ２の直列接
続と、ダイオ−ドＤ２を介してスイッチング素子Ｑ１の
両端に接続されたインダクタンス素子Ｌ１，コンデンサ
Ｃ１の直列接続と、スイッチング素子Ｑ２の両端に接続
されたコンデンサＣ２，インダクタンス素子Ｌ２，負荷
Ｚの直列接続とから構成されると共に、２石のスイッチ
ング素子Ｑ１，Ｑ２が交互にＯＮＯＦＦを繰り返すこと
により負荷Ｚに交流の高周波電力を供給する電源装置で
ある。また、インダクタンス素子Ｌ１，コンデンサＣ
１，ダイオ−ドＤ１，Ｄ２から成る回路では、スイッチ
ング素子Ｑ２のＯＮ時に、交流電源Ｖａｃ→整流器ＤＢ
→インダクタンス素子Ｌ１→コンデンサＣ１→ダイオ−
ドＤ２→スイッチング素子Ｑ２→整流器ＤＢ→交流電源
Ｖａｃの経路で電流を供給することにより、コンデンサ
Ｃ１に所定値の充電電圧を発生させ、整流器ＤＢの出力
電圧がコンデンサＣ１の充電電圧より低下すると、コン
デンサＣ１の充電電圧がスイッチング素子Ｑ１，Ｑ２等
から成るインバータ回路の電源となる。つまり、インダ
クタンス素子Ｌ１，コンデンサＣ１，ダイオ−ドＤ１，
Ｄ２から成る回路は、所謂部分平滑電源として動作す
る。
【０００４】
【発明が解決しようとする課題】しかし上記従来例に於
ては、以下に示す様な問題点が生じてしまう。
ては、以下に示す様な問題点が生じてしまう。
【０００５】電源投入時にコンデンサＣ１に電荷が無い
状態では、スイッチング素子Ｑ２がＯＮすると同時に、
上述の様に、交流電源Ｖａｃ→整流器ＤＢ→インダクタ
ンス素子Ｌ１→コンデンサＣ１→ダイオ−ドＤ２→スイ
ッチング素子Ｑ２→整流器ＤＢ→交流電源Ｖａｃの経路
でコンデンサＣ１に充電電流が流れ始めるが、コンデン
サＣ１の充電電圧が所定の電圧に上昇する迄は、スイッ
チング素子Ｑ１，Ｑ２に過大な電流が流れ、スイッチン
グ素子Ｑ１，Ｑ２及びダイオードＤ２の損失が非常に増
大するという現象が生じる。
状態では、スイッチング素子Ｑ２がＯＮすると同時に、
上述の様に、交流電源Ｖａｃ→整流器ＤＢ→インダクタ
ンス素子Ｌ１→コンデンサＣ１→ダイオ−ドＤ２→スイ
ッチング素子Ｑ２→整流器ＤＢ→交流電源Ｖａｃの経路
でコンデンサＣ１に充電電流が流れ始めるが、コンデン
サＣ１の充電電圧が所定の電圧に上昇する迄は、スイッ
チング素子Ｑ１，Ｑ２に過大な電流が流れ、スイッチン
グ素子Ｑ１，Ｑ２及びダイオードＤ２の損失が非常に増
大するという現象が生じる。
【０００６】通常は、スイッチング素子Ｑ２がＯＮした
時に流れるコンデンサＣ１の充電電流によりインダクタ
ンス素子Ｌ１にはエネルギーが蓄積され、スイッチング
素子Ｑ２がＯＦＦするとインダクタンス素子Ｌ１のエネ
ルギーはインダクタンス素子Ｌ１→コンデンサＣ１→ダ
イオ−ドＤ２→スイッチング素子Ｑ１の内蔵ダイオード
→インダクタンス素子Ｌ１の経路で放出される。ところ
が電源投入初期においては、コンデンサＣ１に電荷がほ
とんど無いので、スイッチング素子Ｑ２のターンオフ時
にインダクタンス素子Ｌ１を流れている電流値は大き
く、且つコンデンサＣ１の充電電圧も低い。その為に、
インダクタンス素子Ｌ１→コンデンサＣ１→ダイオ−ド
Ｄ２→スイッチング素子Ｑ１の内蔵ダイオード→インダ
クタンス素子Ｌ１の経路によるインダクタンス素子Ｌ１
のエネルギーの放出時間が非常に長くなり、従って、ス
イッチング素子Ｑ２が次にターンオンした際にまだスイ
ッチング素子Ｑ１の内蔵ダイオードに電流が流れている
ことになる。よって、スイッチング素子Ｑ１の内蔵ダイ
オードの逆回復時間の間、図７（ｃ），（ｄ）のＡの部
分に示す様に、スイッチング素子Ｑ１とスイッチング素
子Ｑ２とに瞬間的に過大な短絡電流が発生してしまう。
また、インダクタンス素子Ｌ１はそのエネルギーが放出
されない間に、スイッチング素子Ｑ２のＯＮにより交流
電源ＶａｃからコンデンサＣ１への充電電流が流れるた
め、直流電流が流れ続け、図７（ｂ）に示す様に、その
電流値もコンデンサＣ１が所定の電圧に充電される迄増
加してしまう。
時に流れるコンデンサＣ１の充電電流によりインダクタ
ンス素子Ｌ１にはエネルギーが蓄積され、スイッチング
素子Ｑ２がＯＦＦするとインダクタンス素子Ｌ１のエネ
ルギーはインダクタンス素子Ｌ１→コンデンサＣ１→ダ
イオ−ドＤ２→スイッチング素子Ｑ１の内蔵ダイオード
→インダクタンス素子Ｌ１の経路で放出される。ところ
が電源投入初期においては、コンデンサＣ１に電荷がほ
とんど無いので、スイッチング素子Ｑ２のターンオフ時
にインダクタンス素子Ｌ１を流れている電流値は大き
く、且つコンデンサＣ１の充電電圧も低い。その為に、
インダクタンス素子Ｌ１→コンデンサＣ１→ダイオ−ド
Ｄ２→スイッチング素子Ｑ１の内蔵ダイオード→インダ
クタンス素子Ｌ１の経路によるインダクタンス素子Ｌ１
のエネルギーの放出時間が非常に長くなり、従って、ス
イッチング素子Ｑ２が次にターンオンした際にまだスイ
ッチング素子Ｑ１の内蔵ダイオードに電流が流れている
ことになる。よって、スイッチング素子Ｑ１の内蔵ダイ
オードの逆回復時間の間、図７（ｃ），（ｄ）のＡの部
分に示す様に、スイッチング素子Ｑ１とスイッチング素
子Ｑ２とに瞬間的に過大な短絡電流が発生してしまう。
また、インダクタンス素子Ｌ１はそのエネルギーが放出
されない間に、スイッチング素子Ｑ２のＯＮにより交流
電源ＶａｃからコンデンサＣ１への充電電流が流れるた
め、直流電流が流れ続け、図７（ｂ）に示す様に、その
電流値もコンデンサＣ１が所定の電圧に充電される迄増
加してしまう。
【０００７】本発明は上記問題点に鑑みてなされたもの
で、その目的とするところは、スイッチング素子等に過
大なストレスが印加されることを防止可能な電源装置を
提供することである。
で、その目的とするところは、スイッチング素子等に過
大なストレスが印加されることを防止可能な電源装置を
提供することである。
【０００８】
【課題を解決するための手段】上記問題点を解決するた
めに、請求項１記載の発明によれば、整流器の両端に接
続される２つのスイッチング素子の直列接続を有し、前
記整流器を介して整流された交流電源を交流の高周波電
力に変換して負荷に供給するインバータ回路と、前記ス
イッチング素子のＯＮＯＦＦ動作により充電され得るコ
ンデンサを含んでなる部分平滑電源回路とから構成され
る電源装置に於て、前記整流器の低圧側と接続されるス
イッチング素子と並列に、抵抗及び開閉手段の直列回路
が接続されると共に、前記コンデンサにはダイオード及
び抵抗を介して開閉手段が接続され、前記インバータ回
路の発振開始前に前記開閉手段がＯＮすることにより前
記コンデンサの充電を開始する充電回路を設けると共
に、前記開閉手段は前記スイッチング素子のＯＮＯＦＦ
動作に同期してＯＮＯＦＦ動作を繰り返すものであるこ
とを特徴とする。
めに、請求項１記載の発明によれば、整流器の両端に接
続される２つのスイッチング素子の直列接続を有し、前
記整流器を介して整流された交流電源を交流の高周波電
力に変換して負荷に供給するインバータ回路と、前記ス
イッチング素子のＯＮＯＦＦ動作により充電され得るコ
ンデンサを含んでなる部分平滑電源回路とから構成され
る電源装置に於て、前記整流器の低圧側と接続されるス
イッチング素子と並列に、抵抗及び開閉手段の直列回路
が接続されると共に、前記コンデンサにはダイオード及
び抵抗を介して開閉手段が接続され、前記インバータ回
路の発振開始前に前記開閉手段がＯＮすることにより前
記コンデンサの充電を開始する充電回路を設けると共
に、前記開閉手段は前記スイッチング素子のＯＮＯＦＦ
動作に同期してＯＮＯＦＦ動作を繰り返すものであるこ
とを特徴とする。
【０００９】請求項２記載の発明によれば、充電回路
は、インバータ回路の発振開始前にコンデンサを予め所
定の電圧値以上に充電するものであることを特徴とす
る。
は、インバータ回路の発振開始前にコンデンサを予め所
定の電圧値以上に充電するものであることを特徴とす
る。
【００１０】請求項３記載の発明によれば、充電回路
は、コンデンサを所定の電圧値以上に充電した後にコン
デンサの充電動作を停止するものであることを特徴とす
る。
は、コンデンサを所定の電圧値以上に充電した後にコン
デンサの充電動作を停止するものであることを特徴とす
る。
【００１１】
【００１２】請求項４記載の発明によれば、前記開閉手
段は、前記スイッチング素子よりも先に動作を開始する
ものであると共に、前記スイッチング素子の動作開始後
は、前記スイッチング素子のＯＮＯＦＦ動作に同期して
ＯＮＯＦＦ動作を繰り返すものであることを特徴とす
る。
段は、前記スイッチング素子よりも先に動作を開始する
ものであると共に、前記スイッチング素子の動作開始後
は、前記スイッチング素子のＯＮＯＦＦ動作に同期して
ＯＮＯＦＦ動作を繰り返すものであることを特徴とす
る。
【００１３】請求項５記載の発明によれば、前記充電回
路は、前記スイッチング素子に並列接続されることを特
徴とする。
路は、前記スイッチング素子に並列接続されることを特
徴とする。
【００１４】請求項６記載の発明によれば、前記コンデ
ンサの充電電圧が所定値以下になると、前記充電回路を
動作させると共に、前記インバータ回路の発振を停止す
ることを特徴とする。
ンサの充電電圧が所定値以下になると、前記充電回路を
動作させると共に、前記インバータ回路の発振を停止す
ることを特徴とする。
【００１５】請求項７記載の発明によれば、前記負荷が
異常状態になると、前記充電回路を動作させると共に、
前記インバータ回路の発振を停止することを特徴とす
る。
異常状態になると、前記充電回路を動作させると共に、
前記インバータ回路の発振を停止することを特徴とす
る。
【００１６】請求項８記載の発明によれば、前記負荷は
ランプ負荷であることを特徴とする。
ランプ負荷であることを特徴とする。
【００１７】請求項９記載の発明によれば、前記ランプ
負荷は放電灯であることを特徴とする。
負荷は放電灯であることを特徴とする。
【００１８】
（実施の形態１）本発明に係る第１の実施の形態の回路
図を図１に示す。
図を図１に示す。
【００１９】図６に示した従来例と異なる点は、スイッ
チング素子Ｑ２と並列に、抵抗Ｒ１及びスイッチング素
子Ｑ３の直列接続からなるコンデンサＣ１の充電回路を
接続すると共に、スイッチング素子Ｑ１，Ｑ２を駆動す
る発振回路１及びスイッチング素子Ｑ３を制御する起動
回路２を設けたことであり、その他の従来例と同一構成
には同一符号を付すことにより説明を省略する。
チング素子Ｑ２と並列に、抵抗Ｒ１及びスイッチング素
子Ｑ３の直列接続からなるコンデンサＣ１の充電回路を
接続すると共に、スイッチング素子Ｑ１，Ｑ２を駆動す
る発振回路１及びスイッチング素子Ｑ３を制御する起動
回路２を設けたことであり、その他の従来例と同一構成
には同一符号を付すことにより説明を省略する。
【００２０】次に動作を簡単に説明する。電源投入時は
一定期間起動回路２を働かせ、スイッチング素子Ｑ３を
ＯＮ状態にすると共に、発振回路１を停止させてスイッ
チング素子Ｑ１，Ｑ２の発振を停止させる、つまりイン
バータ回路の発振を停止させる。そして、スイッチング
素子Ｑ１，Ｑ２が発振停止している期間中に抵抗Ｒ１及
びスイッチング素子Ｑ３を介してコンデンサＣ１に充電
電荷を蓄積させ、その後スイッチング素子Ｑ３をＯＦＦ
し、スイッチング素子Ｑ１，Ｑ２の発振開始を行う。
一定期間起動回路２を働かせ、スイッチング素子Ｑ３を
ＯＮ状態にすると共に、発振回路１を停止させてスイッ
チング素子Ｑ１，Ｑ２の発振を停止させる、つまりイン
バータ回路の発振を停止させる。そして、スイッチング
素子Ｑ１，Ｑ２が発振停止している期間中に抵抗Ｒ１及
びスイッチング素子Ｑ３を介してコンデンサＣ１に充電
電荷を蓄積させ、その後スイッチング素子Ｑ３をＯＦＦ
し、スイッチング素子Ｑ１，Ｑ２の発振開始を行う。
【００２１】この様に構成することにより、スイッチン
グ素子Ｑ１，Ｑ２が発振開始する際には、コンデンサＣ
１には充分な電荷が充電されているため、従来例で述べ
た様なスイッチング素子などへの過大な電流ストレスの
発生を防止することができる。また、スイッチング素子
Ｑ１，Ｑ２の発振開始後はスイッチング素子Ｑ３をＯＦ
Ｆするので、抵抗Ｒ１での不要な電力消費も生じること
はない。
グ素子Ｑ１，Ｑ２が発振開始する際には、コンデンサＣ
１には充分な電荷が充電されているため、従来例で述べ
た様なスイッチング素子などへの過大な電流ストレスの
発生を防止することができる。また、スイッチング素子
Ｑ１，Ｑ２の発振開始後はスイッチング素子Ｑ３をＯＦ
Ｆするので、抵抗Ｒ１での不要な電力消費も生じること
はない。
【００２２】なお、本実施の形態に於て、抵抗Ｒ１及び
スイッチング素子Ｑ３からなるコンデンサＣ１の充電回
路は、ダイオ−ドＤ２を介さずにダイオ−ドＤ１と並列
に設けても良い。また、スイッチング素子Ｑ３の駆動回
路は図２に示す様に、スイッチング素子Ｑ１，Ｑ２の直
列接続の両端に接続した抵抗Ｒ２，ツェナーダイードＺ
Ｄ１の直列接続とツェナーダイードＺＤ１の両端に接続
されたトランジスタＴｒ１とからなると共に、電源投入
とほぼ同時に抵抗Ｒ２を介してスイッチング素子Ｑ３の
ゲートに電圧を印加してスイッチング素子Ｑ３をＯＮ状
態にし、その後起動回路２によりトランジスタＴｒ１を
ＯＮにしてスイッチング素子Ｑ３をＯＦＦとする様に構
成しても良い。ここでツェナーダイードＺＤ１はスイッ
チング素子Ｑ３のゲート保護用である。更に、抵抗Ｒ１
及びスイッチング素子Ｑ３から成るコンデンサＣ１の充
電回路は、例えばサーミスタの様な温度依存性抵抗を用
いても良く、つまり充電電流による自己発熱によりコン
デンサＣ１が充分充電された際にはその抵抗値が非常に
大きくなる素子を用いても良い。
スイッチング素子Ｑ３からなるコンデンサＣ１の充電回
路は、ダイオ−ドＤ２を介さずにダイオ−ドＤ１と並列
に設けても良い。また、スイッチング素子Ｑ３の駆動回
路は図２に示す様に、スイッチング素子Ｑ１，Ｑ２の直
列接続の両端に接続した抵抗Ｒ２，ツェナーダイードＺ
Ｄ１の直列接続とツェナーダイードＺＤ１の両端に接続
されたトランジスタＴｒ１とからなると共に、電源投入
とほぼ同時に抵抗Ｒ２を介してスイッチング素子Ｑ３の
ゲートに電圧を印加してスイッチング素子Ｑ３をＯＮ状
態にし、その後起動回路２によりトランジスタＴｒ１を
ＯＮにしてスイッチング素子Ｑ３をＯＦＦとする様に構
成しても良い。ここでツェナーダイードＺＤ１はスイッ
チング素子Ｑ３のゲート保護用である。更に、抵抗Ｒ１
及びスイッチング素子Ｑ３から成るコンデンサＣ１の充
電回路は、例えばサーミスタの様な温度依存性抵抗を用
いても良く、つまり充電電流による自己発熱によりコン
デンサＣ１が充分充電された際にはその抵抗値が非常に
大きくなる素子を用いても良い。
【００２３】（実施の形態２）本発明に係る第２の実施
の形態の回路図を図３に示す。
の形態の回路図を図３に示す。
【００２４】図１に示した第１の実施の形態と異なる点
は、発振回路１の出力によりスイッチング素子Ｑ１，Ｑ
３を駆動し、発振回路１の出力及び起動回路２の出力の
論理和をゲート回路Ｇ１より出力してスイッチング素子
Ｑ２を駆動する様に構成したことであり、その他の第１
の実施の形態と同一構成には同一符号を付すことにより
説明を省略する。なお、図３に示す回路では、図１に示
す交流電源Ｖａｃ，コンデンサＣ３，Ｃ２，インダクタ
ンス素子Ｌ２，負荷Ｚは図示していない。
は、発振回路１の出力によりスイッチング素子Ｑ１，Ｑ
３を駆動し、発振回路１の出力及び起動回路２の出力の
論理和をゲート回路Ｇ１より出力してスイッチング素子
Ｑ２を駆動する様に構成したことであり、その他の第１
の実施の形態と同一構成には同一符号を付すことにより
説明を省略する。なお、図３に示す回路では、図１に示
す交流電源Ｖａｃ，コンデンサＣ３，Ｃ２，インダクタ
ンス素子Ｌ２，負荷Ｚは図示していない。
【００２５】本実施の形態では、スイッチング素子Ｑ２
とスイッチング素子Ｑ３とには同一駆動信号が発振回路
１から送出されるが、起動回路２が動作中は、ゲート回
路Ｇ１へ起動回路２よりローレベル出力が送出される様
にする。つまり起動回路２の動作中はスイッチング素子
Ｑ３を動作させると共にスイッチング素子Ｑ２を一定期
間ＯＦＦ状態とする。
とスイッチング素子Ｑ３とには同一駆動信号が発振回路
１から送出されるが、起動回路２が動作中は、ゲート回
路Ｇ１へ起動回路２よりローレベル出力が送出される様
にする。つまり起動回路２の動作中はスイッチング素子
Ｑ３を動作させると共にスイッチング素子Ｑ２を一定期
間ＯＦＦ状態とする。
【００２６】この様に構成することにより、スイッチン
グ素子Ｑ２がＯＮＯＦＦ動作を開始する前には、コンデ
ンサＣ１には充分な電荷が充電されているため、従来例
で述べた様なスイッチング素子などへの過大な電流スト
レスの発生を防止することができる。また、スイッチン
グ素子Ｑ３はスイッチング素子Ｑ１，Ｑ２が動作開始後
もＯＮＯＦＦ動作を継続しているが、スイッチング素子
Ｑ２とスイッチング素子Ｑ３との動作が同期しているた
め、抵抗Ｒ１には電流が流れることは無く、抵抗Ｒ１で
の不要な電力消費も生じることはない。
グ素子Ｑ２がＯＮＯＦＦ動作を開始する前には、コンデ
ンサＣ１には充分な電荷が充電されているため、従来例
で述べた様なスイッチング素子などへの過大な電流スト
レスの発生を防止することができる。また、スイッチン
グ素子Ｑ３はスイッチング素子Ｑ１，Ｑ２が動作開始後
もＯＮＯＦＦ動作を継続しているが、スイッチング素子
Ｑ２とスイッチング素子Ｑ３との動作が同期しているた
め、抵抗Ｒ１には電流が流れることは無く、抵抗Ｒ１で
の不要な電力消費も生じることはない。
【００２７】（実施の形態３）本発明に係る第３の実施
の形態の回路図を図４に示す。
の形態の回路図を図４に示す。
【００２８】図１に示した第１の実施の形態と異なる点
は、スイッチング素子Ｑ１，Ｑ２の直列接続の両端に抵
抗Ｒ３，Ｒ４の直列接続を設けると共に、スイッチング
素子Ｑ１，Ｑ２の両端電圧を抵抗Ｒ３，Ｒ４で分圧した
電圧Ｖ１と基準電圧ＶＲＥＦとを比較出力して起動回路
２へと送信するコンパレ−タＣｏｍｐ１と、抵抗Ｒ５，
コンデンサＣ４，ツェナーダイードＺＤ２からなると共
にスイッチング素子Ｑ１，Ｑ２の直列接続の両端に接続
された電源供給回路３とを設けたことであり、その他の
第１の実施の形態と同一構成には同一符号を付すことに
より説明を省略する。なお、図４に示す回路では、図１
に示す交流電源Ｖａｃ，コンデンサＣ３，Ｃ２，インダ
クタンス素子Ｌ２，負荷Ｚは図示していない。
は、スイッチング素子Ｑ１，Ｑ２の直列接続の両端に抵
抗Ｒ３，Ｒ４の直列接続を設けると共に、スイッチング
素子Ｑ１，Ｑ２の両端電圧を抵抗Ｒ３，Ｒ４で分圧した
電圧Ｖ１と基準電圧ＶＲＥＦとを比較出力して起動回路
２へと送信するコンパレ−タＣｏｍｐ１と、抵抗Ｒ５，
コンデンサＣ４，ツェナーダイードＺＤ２からなると共
にスイッチング素子Ｑ１，Ｑ２の直列接続の両端に接続
された電源供給回路３とを設けたことであり、その他の
第１の実施の形態と同一構成には同一符号を付すことに
より説明を省略する。なお、図４に示す回路では、図１
に示す交流電源Ｖａｃ，コンデンサＣ３，Ｃ２，インダ
クタンス素子Ｌ２，負荷Ｚは図示していない。
【００２９】本実施の形態では、電源電圧Ｖａｃが何ら
かの原因で瞬間的にＯＮＯＦＦを繰り返した場合（例え
ば瞬時降電圧、停電圧）、スイッチング素子Ｑ１，Ｑ２
の直列接続の両端電圧を抵抗Ｒ３，Ｒ４で検出し、その
検出電圧Ｖ１がコンパレータＣｏｍｐ１の基準電圧ＶＲ
ＥＦより下がると起動回路２を瞬間的にリセットし、ス
イッチング素子Ｑ１，Ｑ２を発振停止にすると同時にス
イッチング素子Ｑ３をＯＮ状態にする様な電源検出回路
を設けた。
かの原因で瞬間的にＯＮＯＦＦを繰り返した場合（例え
ば瞬時降電圧、停電圧）、スイッチング素子Ｑ１，Ｑ２
の直列接続の両端電圧を抵抗Ｒ３，Ｒ４で検出し、その
検出電圧Ｖ１がコンパレータＣｏｍｐ１の基準電圧ＶＲ
ＥＦより下がると起動回路２を瞬間的にリセットし、ス
イッチング素子Ｑ１，Ｑ２を発振停止にすると同時にス
イッチング素子Ｑ３をＯＮ状態にする様な電源検出回路
を設けた。
【００３０】ここで、発振回路１及び起動回路２は、例
えば図４中に示す様な電源供給回路３から得られる制御
電源Ｖｃｃによって動作している。発振回路１及び起動
回路２に於て、交流電源Ｖａｃの瞬時的な降電圧や停電
圧などに対して制御電源Ｖｃｃはほとんど変化しない場
合が生じ、その場合、スイッチング素子Ｑ１，Ｑ２の電
源電圧が低下してコンデンサＣ１の電荷が放電されてい
るにも関わらす、発振回路１及び起動回路２はそのまま
の動作状態を継続してしまう。その為に、交流電源Ｖａ
ｃが正常に復帰した際、コンデンサＣ１の電荷がある程
度放電されているにも関わらず、スイッチング素子Ｑ３
がＯＦＦ状態となっているため、インダクタンス素子Ｌ
１→コンデンサＣ１→ダイオ−ドＤ２→スイッチング素
子Ｑ２を介して過大な電流が生じる。
えば図４中に示す様な電源供給回路３から得られる制御
電源Ｖｃｃによって動作している。発振回路１及び起動
回路２に於て、交流電源Ｖａｃの瞬時的な降電圧や停電
圧などに対して制御電源Ｖｃｃはほとんど変化しない場
合が生じ、その場合、スイッチング素子Ｑ１，Ｑ２の電
源電圧が低下してコンデンサＣ１の電荷が放電されてい
るにも関わらす、発振回路１及び起動回路２はそのまま
の動作状態を継続してしまう。その為に、交流電源Ｖａ
ｃが正常に復帰した際、コンデンサＣ１の電荷がある程
度放電されているにも関わらず、スイッチング素子Ｑ３
がＯＦＦ状態となっているため、インダクタンス素子Ｌ
１→コンデンサＣ１→ダイオ−ドＤ２→スイッチング素
子Ｑ２を介して過大な電流が生じる。
【００３１】従って、本実施の形態では、スイッチング
素子Ｑ１，Ｑ２の電源電圧が低下すると同時にコンパレ
−タＣｏｍｐ１の出力により起動回路２を再動作させ
て、スイッチング素子Ｑ１，Ｑ２を発振停止とすると共
にスイッチング素子Ｑ３をＯＮ状態とすることにより抵
抗Ｒ１を介してコンデンサＣ１を充電できるため、交流
電源Ｖａｃが正常に復帰した際に、スイッチング素子Ｑ
１，Ｑ２に過大な電流ストレスが発生することを防止す
ることができる。
素子Ｑ１，Ｑ２の電源電圧が低下すると同時にコンパレ
−タＣｏｍｐ１の出力により起動回路２を再動作させ
て、スイッチング素子Ｑ１，Ｑ２を発振停止とすると共
にスイッチング素子Ｑ３をＯＮ状態とすることにより抵
抗Ｒ１を介してコンデンサＣ１を充電できるため、交流
電源Ｖａｃが正常に復帰した際に、スイッチング素子Ｑ
１，Ｑ２に過大な電流ストレスが発生することを防止す
ることができる。
【００３２】（実施の形態４）本発明に係る第４の実施
の形態の回路図を図５に示す。
の形態の回路図を図５に示す。
【００３３】本回路はランプ負荷を高周波点灯させる電
源装置であり、図１に示した第１の実施の形態と異なる
点は、負荷Ｚとしてランプ負荷（例えば放電灯）Ｌａを
用い、ランプ負荷Ｌａの非電源側端子間にコンデンサＣ
５及びランプ寿命末期等のランプ負荷Ｌａの異常状態を
検出する異常検出回路４を並列接続したことであり、そ
の他の第１の実施の形態と同一構成には同一符号を付す
ことにより説明を省略する。なお、図５に示す回路で
は、図１に示す交流電源Ｖａｃ，コンデンサＣ３は図示
していない。
源装置であり、図１に示した第１の実施の形態と異なる
点は、負荷Ｚとしてランプ負荷（例えば放電灯）Ｌａを
用い、ランプ負荷Ｌａの非電源側端子間にコンデンサＣ
５及びランプ寿命末期等のランプ負荷Ｌａの異常状態を
検出する異常検出回路４を並列接続したことであり、そ
の他の第１の実施の形態と同一構成には同一符号を付す
ことにより説明を省略する。なお、図５に示す回路で
は、図１に示す交流電源Ｖａｃ，コンデンサＣ３は図示
していない。
【００３４】本実施の形態では、ランプ負荷Ｌａが異常
状態であることを異常検出回路４が判別すると、回路部
品の保護のために発振回路１の動作停止を行い、スイッ
チング素子Ｑ１，Ｑ２の発振停止を行うと共に、異常検
出回路４から起動回路２への動作開始信号を送出し、ス
イッチング素子Ｑ３をＯＮ状態とする。
状態であることを異常検出回路４が判別すると、回路部
品の保護のために発振回路１の動作停止を行い、スイッ
チング素子Ｑ１，Ｑ２の発振停止を行うと共に、異常検
出回路４から起動回路２への動作開始信号を送出し、ス
イッチング素子Ｑ３をＯＮ状態とする。
【００３５】この様な構成にしたことにより、スイッチ
ング素子Ｑ１，Ｑ２が発振停止した際にインダクタンス
素子Ｌ１，コンデンサＣ１，ダイオ−ドＤ２を介してコ
ンデンサＣ２，Ｃ５に直流電圧が充電されることを抑制
することができ、再びスイッチング素子Ｑ１，Ｑ２が発
振開始した際、コンデンサＣ２，Ｃ５の充電電荷による
スイッチング素子Ｑ２への過大な放電電流の印加を防止
することができる。また、抵抗Ｒ１，スイッチング素子
Ｑ３からなるコンデンサＣ１の充電回路をランプ負荷Ｌ
ａの異常時にも動作させることにより、スイッチング素
子Ｑ１，Ｑ２からなるハーフブリッジ式インバータ回路
のインバータ負荷への不要なエネルギーの蓄積を防止
し、スイッチング素子Ｑ１，Ｑ２にかかる過電流ストレ
スを低減できる。
ング素子Ｑ１，Ｑ２が発振停止した際にインダクタンス
素子Ｌ１，コンデンサＣ１，ダイオ−ドＤ２を介してコ
ンデンサＣ２，Ｃ５に直流電圧が充電されることを抑制
することができ、再びスイッチング素子Ｑ１，Ｑ２が発
振開始した際、コンデンサＣ２，Ｃ５の充電電荷による
スイッチング素子Ｑ２への過大な放電電流の印加を防止
することができる。また、抵抗Ｒ１，スイッチング素子
Ｑ３からなるコンデンサＣ１の充電回路をランプ負荷Ｌ
ａの異常時にも動作させることにより、スイッチング素
子Ｑ１，Ｑ２からなるハーフブリッジ式インバータ回路
のインバータ負荷への不要なエネルギーの蓄積を防止
し、スイッチング素子Ｑ１，Ｑ２にかかる過電流ストレ
スを低減できる。
【００３６】なお、上記全ての実施の形態に於て、スイ
ッチング素子Ｑ３はリレー等の機械的スイッチを用いて
も良く、スイッチング素子Ｑ１，Ｑ２の発振開始前にコ
ンデンサＣ１を充電する要素であれば何でも良い。更
に、上記全ての実施の形態に於ては、スイッチング素子
Ｑ１，Ｑ２からなるハーフブリッジ式インバータ回路を
用いたが、２石式以外に１石式あるいは４石式などの他
のインバータ回路を用いても良い。
ッチング素子Ｑ３はリレー等の機械的スイッチを用いて
も良く、スイッチング素子Ｑ１，Ｑ２の発振開始前にコ
ンデンサＣ１を充電する要素であれば何でも良い。更
に、上記全ての実施の形態に於ては、スイッチング素子
Ｑ１，Ｑ２からなるハーフブリッジ式インバータ回路を
用いたが、２石式以外に１石式あるいは４石式などの他
のインバータ回路を用いても良い。
【００３７】
【発明の効果】請求項１、請求項２記載の発明によれ
ば、スイッチング素子等に過大なストレスが印加される
ことを防止可能な電源装置を提供できる。
ば、スイッチング素子等に過大なストレスが印加される
ことを防止可能な電源装置を提供できる。
【００３８】請求項３〜請求項７記載の発明によれば、
充電回路での不要な電力消費を防止可能であると共に、
スイッチング素子等に過大なストレスが印加されること
を防止可能な電源装置を提供できる。
充電回路での不要な電力消費を防止可能であると共に、
スイッチング素子等に過大なストレスが印加されること
を防止可能な電源装置を提供できる。
【００３９】請求項８記載の発明によれば、ランプ負荷
を安定点灯可能であり、充電回路での不要な電力消費を
防止可能であると共に、スイッチング素子等に過大なス
トレスが印加されることを防止可能な電源装置を提供で
きる。
を安定点灯可能であり、充電回路での不要な電力消費を
防止可能であると共に、スイッチング素子等に過大なス
トレスが印加されることを防止可能な電源装置を提供で
きる。
【００４０】請求項９記載の発明によれば、放電灯を安
定点灯可能であり、充電回路での不要な電力消費を防止
可能であると共に、スイッチング素子等に過大なストレ
スが印加されることを防止可能な電源装置を提供でき
る。
定点灯可能であり、充電回路での不要な電力消費を防止
可能であると共に、スイッチング素子等に過大なストレ
スが印加されることを防止可能な電源装置を提供でき
る。
【図１】本発明に係る第１実施の形態を示す回路図であ
る。
る。
【図２】上記実施の形態に於る別の駆動回路例を示す回
路図である。
路図である。
【図３】本発明に係る第２実施の形態を示す回路図であ
る。
る。
【図４】本発明に係る第３実施の形態を示す回路図であ
る。
る。
【図５】本発明に係る第４実施の形態を示す回路図であ
る。
る。
【図６】本発明に係る従来例を示す回路図である。
【図７】上記従来例に係る動作波形図である。
Ｃ コンデンサ
ＤＢ 整流器
Ｌａ ランプ負荷
Ｑ スイッチング素子
Ｖａｃ 交流電源
Ｚ 負荷
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平７−236286（ＪＰ，Ａ)
特開 平７−194144（ＪＰ，Ａ)
特開 平７−272876（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 7/48
H05B 41/392
Claims (9)
- 【請求項１】 整流器の両端に接続される２つのスイッ
チング素子の直列接続を有し、前記整流器を介して整流
された交流電源を交流の高周波電力に変換して負荷に供
給するインバータ回路と、前記スイッチング素子のＯＮ
ＯＦＦ動作により充電され得るコンデンサを含んでなる
部分平滑電源回路とから構成される電源装置に於て、前
記整流器の低圧側と接続されるスイッチング素子と並列
に、抵抗及び開閉手段の直列回路が接続されると共に、
前記コンデンサにはダイオード及び抵抗を介して開閉手
段が接続され、前記インバータ回路の発振開始前に前記
開閉手段がＯＮすることにより前記コンデンサの充電を
開始する充電回路を設けると共に、前記開閉手段は前記
スイッチング素子のＯＮＯＦＦ動作に同期してＯＮＯＦ
Ｆ動作を繰り返すものであることを特徴とする電源装
置。 - 【請求項２】 前記充電回路は、前記インバータ回路の
発振開始前に前記コンデンサを予め所定の電圧値以上に
充電するものであることを特徴とする請求項１記載の電
源装置。 - 【請求項３】 前記充電回路は、前記コンデンサを所定
の電圧値以上に充電した後に前記コンデンサの充電動作
を停止するものであることを特徴とする請求項１または
請求項２に記載の電源装置。 - 【請求項４】 前記開閉手段は、前記スイッチング素子
よりも先に動作を開始するものであると共に、前記スイ
ッチング素子の動作開始後は、前記スイッチング素子の
ＯＮＯＦＦ動作に同期してＯＮＯＦＦ動作を繰り返すも
のであることを特徴とする請求項１から請求項３のいず
れかに記載の電源装置。 - 【請求項５】 前記充電回路は、前記スイッチング素子
に並列接続されることを特徴とする請求項１から請求項
４のいずれかに記載の電源装置。 - 【請求項６】 前記コンデンサの充電電圧が所定値以下
になると、前記充電回路を動作させると共に、前記イン
バータ回路の発振を停止することを特徴とする請求項１
から請求項５のいずれかに記載の電源装置。 - 【請求項７】 前記負荷が異常状態になると、前記充電
回路を動作させると共に、前記インバータ回路の発振を
停止することを特徴とする請求項１から請求項５のいず
れかに記載の電源装置。 - 【請求項８】 前記負荷はランプ負荷であることを特徴
とする請求項１から請求項７のいずれかに記載の電源装
置。 - 【請求項９】 前記ランプ負荷は放電灯であることを特
徴とする請求項８記載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25421095A JP3422146B2 (ja) | 1995-09-29 | 1995-09-29 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25421095A JP3422146B2 (ja) | 1995-09-29 | 1995-09-29 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0998580A JPH0998580A (ja) | 1997-04-08 |
| JP3422146B2 true JP3422146B2 (ja) | 2003-06-30 |
Family
ID=17261793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25421095A Expired - Fee Related JP3422146B2 (ja) | 1995-09-29 | 1995-09-29 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3422146B2 (ja) |
-
1995
- 1995-09-29 JP JP25421095A patent/JP3422146B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0998580A (ja) | 1997-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5739645A (en) | Electronic ballast with lamp flash protection circuit | |
| US7436127B2 (en) | Ballast control circuit | |
| JP5314598B2 (ja) | インバータの始動及び停止の切り替え制御 | |
| JP4120192B2 (ja) | 放電灯点灯装置 | |
| JP2003257688A (ja) | 放電ランプ点灯装置及び照明器具 | |
| JP2001157452A (ja) | ワールドワイド電源装置 | |
| JP3422146B2 (ja) | 電源装置 | |
| EP0449224A1 (en) | Apparatus for operating discharge lamp | |
| KR100336843B1 (ko) | 인공지능 안정기 | |
| KR970003170B1 (ko) | 전자식 안정기의 램프상태 감지회로와 이를 이용한 안정기 제어장치 및 전자식 안정기 | |
| JP3399239B2 (ja) | 電源装置 | |
| JP3915178B2 (ja) | 放電灯点灯装置 | |
| JP3820865B2 (ja) | 電源装置 | |
| JP3694146B2 (ja) | 放電灯点灯装置 | |
| JP3707101B2 (ja) | 無電極放電灯点灯装置 | |
| JP2004319521A (ja) | 放電灯点灯装置 | |
| JPH11135289A (ja) | 放電灯点灯装置 | |
| JP3059524B2 (ja) | 放電灯点灯装置 | |
| JP3777718B2 (ja) | 放電灯点灯装置 | |
| JP4103231B2 (ja) | 放電灯点灯装置 | |
| JPH06140181A (ja) | 放電灯点灯装置 | |
| JP2004158203A (ja) | 高圧放電灯点灯装置 | |
| JPH10106774A (ja) | 無電極放電灯点灯装置 | |
| JPH0244698A (ja) | 放電ランプ点灯装置 | |
| JP2002352972A (ja) | 放電灯点灯装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |