JP4525120B2 - 電源制御装置、電源装置、電源回路の制御方法 - Google Patents
電源制御装置、電源装置、電源回路の制御方法 Download PDFInfo
- Publication number
- JP4525120B2 JP4525120B2 JP2004073238A JP2004073238A JP4525120B2 JP 4525120 B2 JP4525120 B2 JP 4525120B2 JP 2004073238 A JP2004073238 A JP 2004073238A JP 2004073238 A JP2004073238 A JP 2004073238A JP 4525120 B2 JP4525120 B2 JP 4525120B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- level
- voltage
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、電源回路に対して電力制御を行うための電源制御装置、及びその方法と、このような電力制御機能を備える電源装置とに関するものである。
一般に電源回路においては、過電流保護機能が設けられている。この過電流保護機能がはたらくことで、例えば負荷短絡の状態や、負荷電力がほぼピーク（最大）の状態となるのに応じて過大な電流が流れることが防止され、電源回路部品の保護が図られるようになっている。
上記した過電流保護機能は、例えば一般には、ほぼピークの負荷電力に対して或る程度のマージンをとって動作するように設定されていることから、負荷電力がピークとなる以前の状態で、保護動作がはたらくようになっている。従って、過電流保護機能を備える電源回路としては、負荷電力がピークの状態で動作することはないようにされているのが通常である。
しかしながら、電源回路が搭載される機器によっては、ほぼピークの負荷電力供給が或る程度の期間は維持されても良く、また、そのほうが好ましい場合がある。
このような機器としては、オーディオのパワーアンプを挙げることができる。このようなパワーアンプでは、例えばユーザが、迫力のある大音量を出させるために、ボリューム（音量）をほぼ最大にまで調整する場合があるが、このときに、電源回路としては、負荷電力がほぼピークの状態となり得る。
このようなときに、過電流保護機能がはたらいたとすると、例えば電源回路の動作が強制的に停止されて音が再生出力されなくなってしまう。あるいは負荷に供給する電力が抑制されて、ユーザが期待しているだけの大きな音量が得られないなどの、ユーザにとっては好ましくない状況が生じることになる。
このような機器としては、オーディオのパワーアンプを挙げることができる。このようなパワーアンプでは、例えばユーザが、迫力のある大音量を出させるために、ボリューム（音量）をほぼ最大にまで調整する場合があるが、このときに、電源回路としては、負荷電力がほぼピークの状態となり得る。
このようなときに、過電流保護機能がはたらいたとすると、例えば電源回路の動作が強制的に停止されて音が再生出力されなくなってしまう。あるいは負荷に供給する電力が抑制されて、ユーザが期待しているだけの大きな音量が得られないなどの、ユーザにとっては好ましくない状況が生じることになる。
このような不都合を回避しようとすれば、負荷電力がピークの状態が連続しても、回路が破壊されないことが保証されるように電源回路を構成することが必要になる。しかし、このよう電源回路を構成する場合には、各種の部品について、これまでよりも高い耐電圧、耐電流の規格のものを選定する必要があるなどの理由で、大幅なコストアップになる。また、部品サイズも大型化するので、電源回路そのもののサイズも大型化してしまう。
そこで、本発明は上記した課題を考慮して電源制御装置として次のように構成する。
つまり、電源回路に接続される負荷に供給される電力が所定以上とされる状態を検出する検出手段と、上記検出手段の検出出力を入力して、それぞれ異なる所定の時定数に応じて制御タイミングを設定する複数の制御タイミング設定手段と、上記制御タイミング設定手段により設定された制御タイミングにより、上記負荷に供給する電力量が可変されるように上記電源回路における所定動作を制御する制御信号を所定期間出力する制御手段と、を備え、上記制御手段は、上記複数の制御タイミング設定手段により設定される制御タイミングに応じて、上記負荷に供給する電力量についての所定の可変結果が得られるように、上記電源回路における所定動作を制御することとした。
つまり、電源回路に接続される負荷に供給される電力が所定以上とされる状態を検出する検出手段と、上記検出手段の検出出力を入力して、それぞれ異なる所定の時定数に応じて制御タイミングを設定する複数の制御タイミング設定手段と、上記制御タイミング設定手段により設定された制御タイミングにより、上記負荷に供給する電力量が可変されるように上記電源回路における所定動作を制御する制御信号を所定期間出力する制御手段と、を備え、上記制御手段は、上記複数の制御タイミング設定手段により設定される制御タイミングに応じて、上記負荷に供給する電力量についての所定の可変結果が得られるように、上記電源回路における所定動作を制御することとした。
また、電源装置としては、電力変換を行って負荷に電力を供給する電源回路部と、上記負荷に供給される電力が所定以上とされる状態を検出する検出手段と、上記検出手段の検出出力を入力して、それぞれ異なる所定の時定数に応じて制御タイミングを設定する複数の制御タイミング設定手段と、上記制御タイミング設定手段により設定された制御タイミングにより、上記負荷に供給する電力量が可変されるように上記電源回路部における所定動作を制御する制御信号を所定期間出力する制御手段と、を備え、上記制御手段は、上記複数の制御タイミング設定手段により設定される制御タイミングに応じて、上記負荷に供給する電力量についての所定の可変結果が得られるように、上記電源回路における所定動作を制御することとした。
また、電源回路の制御方法としては、電源回路に接続される負荷に供給される電力が所定以上とされる状態を検出する検出手順と、上記検出手順の検出出力を入力して、それぞれ異なる所定の時定数に応じて複数の制御タイミングを設定する制御タイミング設定手順と、上記制御タイミング設定手順により設定された制御タイミングにより、上記負荷に供給する電力量が可変されるように上記電源回路における所定動作を制御する制御信号を所定期間出力する制御手順と、を実行し、上記制御手順は、上記制御タイミング設定手順において設定される複数の制御タイミングに応じて、上記負荷に供給する電力量についての所定の可変結果が得られるように、上記電源回路における所定動作を制御することとした。
上記各構成によれば、電源回路（装置）の負荷電力レベルが一定以上となる状態が検出され、この検出出力を基として、電源回路の電力制御を行なうべき制御タイミングが設定されることになる。ここで制御タイミングは、上記検出出力に対して一定の時定数が与えられることで設定されるから、設定された制御タイミングは、実際に負荷電力レベルが一定以上であると検出されるタイミングから、時定数に応じた時間分遅延したものとなる。つまり、少なくとも、制御タイミングに従った負荷電力制御は、負荷電力レベルが一定以上であると検出された時点から、上記時定数に応じた遅延時間分シフトされたタイミングで開始されることになる。そして、この遅延時間としての期間においては、電力制御については非制御期間となるから、負荷電力が一定以上とされる状態がそのまま得られていることになる。
このことから本発明によっては、電源回路（装置）の動作として完全に負荷電力のピークを抑制するのではなく、一時的とされる時間長にわたっては、負荷電力がほぼピークの状態で電力供給を行うことが可能になる。これにより、最大負荷電力に対応すべき電源回路としては、連続的な負荷電力の状態に対応可能な構成を採る必要が無くなることから、コストアップ、及び回路基板サイズの大型化を避けることが可能になる。
以下、本発明を実施するための最良の形態（以下、単に実施の形態という）について説明する。本実施の形態としては、本発明に基づいた電源制御装置、電源装置（電源回路）を、オーディオアンプに搭載した例を挙げることとする。
図１は、オーディオアンプに搭載される本実施の形態の電源回路の構成例を示している。この図に示す電源回路は、スイッチング電源回路とされている。
この図に示す電源回路においては、先ず、入力コネクタＣＮ１から入力直流電圧が入力され、この入力直流電圧は、平滑コンデンサＣinの両端電圧として得られるようになっている。
この図に示す電源回路においては、先ず、入力コネクタＣＮ１から入力直流電圧が入力され、この入力直流電圧は、平滑コンデンサＣinの両端電圧として得られるようになっている。
平滑コンデンサＣinに対しては、コンバータトランスＴＲ１の一次巻線Ｎ1と、カレントトランスＴcrの一次巻線Ｌ1と、スイッチング素子Ｑ10と、電流検出抵抗ＲDの直列接続回路が、並列に接続されている。この場合、スイッチング素子Ｑ10には、ＭＯＳ−ＦＥＴが採用されている。
スイッチング駆動回路１は、例えばスイッチング駆動用のＩＣ(Integrated Circuit)を備えて成る。
このスイッチング駆動回路１は、一次側直流電源電圧Ｖccを動作電源として入力し、端子G-OUTから、スイッチング素子Ｑ10のゲートに対して所要の周波数による交番波形の駆動信号（ゲート電圧）を印加するようにされる。これにより、スイッチング素子Ｑ10は、コンバータトランスＴＲ１の一次巻線Ｎ1−カレントトランスＴcrの一次巻線Ｌ1の直列接続を介して平滑コンデンサＣinの両端電圧（直流入力電圧）を入力してオン／オフ動作を行なう。つまり、スイッチング動作を行なって、直流から交流への電力変換を行う。
なお、一次側直流電源電圧Ｖccは、この場合には、コンバータトランスＴＲ１の一次側に三次巻線Ｎ3を巻装するとともに、この三次巻線Ｎ3に励起される交番電圧を入力して整流動作を行なう半波整流回路によって得るようにされている。この半波整流回路は、図示するようにして、三次巻線Ｎ3に対してダイオードＤ20とコンデンサＣ30を接続して形成される。
このスイッチング駆動回路１は、一次側直流電源電圧Ｖccを動作電源として入力し、端子G-OUTから、スイッチング素子Ｑ10のゲートに対して所要の周波数による交番波形の駆動信号（ゲート電圧）を印加するようにされる。これにより、スイッチング素子Ｑ10は、コンバータトランスＴＲ１の一次巻線Ｎ1−カレントトランスＴcrの一次巻線Ｌ1の直列接続を介して平滑コンデンサＣinの両端電圧（直流入力電圧）を入力してオン／オフ動作を行なう。つまり、スイッチング動作を行なって、直流から交流への電力変換を行う。
なお、一次側直流電源電圧Ｖccは、この場合には、コンバータトランスＴＲ１の一次側に三次巻線Ｎ3を巻装するとともに、この三次巻線Ｎ3に励起される交番電圧を入力して整流動作を行なう半波整流回路によって得るようにされている。この半波整流回路は、図示するようにして、三次巻線Ｎ3に対してダイオードＤ20とコンデンサＣ30を接続して形成される。
スイッチング素子Ｑ10がスイッチング動作を行うことに応じては、コンバータトランスＴＲ１の一次巻線Ｎ1に交番電圧が得られ、この交番電圧が二次巻線Ｎ2に励起されることになる。
二次巻線Ｎ2に励起された交番電圧は、この場合には、二次側整流ダイオードＤoと二次側平滑コンデンサＣoから成る半波整流回路によって整流平滑化されて、二次側平滑コンデンサの両端電圧として二次側直流出力電圧Ｅｏを生成する。この二次側直流出力電圧Ｅｏは、出力コネクタＣＮ2を介して、負荷に対して供給される。
この場合、二次側直流出力電圧Ｅｏの負荷は、その図示は省略するが、オーディオアンプにおけるパワーアンプとなる。パワーアンプは、入力されたオーディオ信号を増幅してスピーカを駆動する。上記のようにして供給される二次側直流出力電圧Ｅoは、この増幅動作のための電力となる。
二次巻線Ｎ2に励起された交番電圧は、この場合には、二次側整流ダイオードＤoと二次側平滑コンデンサＣoから成る半波整流回路によって整流平滑化されて、二次側平滑コンデンサの両端電圧として二次側直流出力電圧Ｅｏを生成する。この二次側直流出力電圧Ｅｏは、出力コネクタＣＮ2を介して、負荷に対して供給される。
この場合、二次側直流出力電圧Ｅｏの負荷は、その図示は省略するが、オーディオアンプにおけるパワーアンプとなる。パワーアンプは、入力されたオーディオ信号を増幅してスピーカを駆動する。上記のようにして供給される二次側直流出力電圧Ｅoは、この増幅動作のための電力となる。
この場合、二次側直流出力電圧Ｅｏは、分岐して電圧制御回路３に対しても入力される。
電圧制御回路３は、抵抗Ｒ51，Ｒ52，Ｒ53，Ｒ54、コンデンサＣ40及びシャントレギュレータＱ11を図示するようにして接続して形成される。この電圧制御回路３は、二次側直流出力電圧Ｅｏが一定以上のレベルとなったときに、そのレベル増加分に応じたレベルの電流をフォトカプラＰＣのフォトダイオードに流すようにされる。
フォトカプラＰＣのフォトトランジスタでは、フォトダイオードに流れる電流レベル（発光量）に応じたコレクタ電流が流れる。このコレクタ電流は、抵抗Ｒ58を介して、スイッチング駆動回路１のフィードバック入力端子FB_INに対して入力される。つまり、フィードバック入力端子FB_INには、フォトトランジスタのコレクタ電流レベルに応じたレベルの電圧がフィードバック信号として入力される。
電圧制御回路３は、抵抗Ｒ51，Ｒ52，Ｒ53，Ｒ54、コンデンサＣ40及びシャントレギュレータＱ11を図示するようにして接続して形成される。この電圧制御回路３は、二次側直流出力電圧Ｅｏが一定以上のレベルとなったときに、そのレベル増加分に応じたレベルの電流をフォトカプラＰＣのフォトダイオードに流すようにされる。
フォトカプラＰＣのフォトトランジスタでは、フォトダイオードに流れる電流レベル（発光量）に応じたコレクタ電流が流れる。このコレクタ電流は、抵抗Ｒ58を介して、スイッチング駆動回路１のフィードバック入力端子FB_INに対して入力される。つまり、フィードバック入力端子FB_INには、フォトトランジスタのコレクタ電流レベルに応じたレベルの電圧がフィードバック信号として入力される。
スイッチング駆動回路１では、フィードバック入力端子FB_INに入力された電圧レベルに応じて、端子G-OUTから出力させる駆動信号の周波数を可変制御する。つまり、スイッチング素子Ｑ10のスイッチング周波数を可変制御する。スイッチング周波数が変化すれば、周知のようにして、一次側から二次側に伝送される電力量は変化することとなって二次側直流出力電圧Ｅｏのレベルも可変される。電圧制御回路３は、シャントレギュレータを備えていることで、二次側直流出力電圧Ｅｏが一定レベル以内では動作せず、一定レベル以上のときに、そのレベル増加分に応じたレベルのフィードバック信号が得られるように動作する。このことから、電圧制御回路３からの出力に応じたフィードバック信号の成分によっては、二次側直流出力電圧Ｅｏのレベルが所定レベルに至ったときには、これ以上上昇させないように抑制する動作が得られることとなる。
なお、フォトカプラＰＣは、電源回路の一次側と二次側との間で信号を伝送する必要のあるときに、一次側と二次側とについて直流的に絶縁された状態で信号入出力が行われるようにすることを目的として挿入される。
なお、フォトカプラＰＣは、電源回路の一次側と二次側との間で信号を伝送する必要のあるときに、一次側と二次側とについて直流的に絶縁された状態で信号入出力が行われるようにすることを目的として挿入される。
また、本実施の形態の電源回路では、保護回路２が設けられる。この保護回路２は、図示するようにして、カレントトランスＴcrとプロテクト信号生成回路２ａとを備えて成る。
カレントトランスＴcrの一次巻線Ｌ1には、スイッチング素子Ｑ10に対して直列に接続されていることで、スイッチング素子Ｑ10のスイッチング動作に応じた交番電流が流れるようになっている。カレントトランスＴcrでは、一次巻線Ｌ1に流れる交番電流レベルに応じた交番電圧を、二次巻線Ｌ2に励起させる。
ここで、スイッチング素子Ｑ10からカレントトランスＴcrの一次巻線Ｌ1に流れる電流のレベルは、二次側直流出力電圧Ｅｏの負荷電力状態、つまり二次側直流出力電圧Ｅｏに接続される負荷に流れる電流に応じたものとなる。このことから、カレントトランスＴcrの二次巻線Ｌ2に励起される交番電圧レベルは、二次側直流出力電圧Ｅｏの負荷電流レベルを示すものとなる。
カレントトランスＴcrの一次巻線Ｌ1には、スイッチング素子Ｑ10に対して直列に接続されていることで、スイッチング素子Ｑ10のスイッチング動作に応じた交番電流が流れるようになっている。カレントトランスＴcrでは、一次巻線Ｌ1に流れる交番電流レベルに応じた交番電圧を、二次巻線Ｌ2に励起させる。
ここで、スイッチング素子Ｑ10からカレントトランスＴcrの一次巻線Ｌ1に流れる電流のレベルは、二次側直流出力電圧Ｅｏの負荷電力状態、つまり二次側直流出力電圧Ｅｏに接続される負荷に流れる電流に応じたものとなる。このことから、カレントトランスＴcrの二次巻線Ｌ2に励起される交番電圧レベルは、二次側直流出力電圧Ｅｏの負荷電流レベルを示すものとなる。
プロテクト信号生成回路２ａでは、カレントトランスＴcrの二次巻線Ｌ2に励起される交番電圧を入力することで、負荷電力がほぼピークとなっている状態、つまり負荷電流が過電流となる状態を検出するようにされる。そして、この過電流の検出結果に基づいて、過電流保護のためのプロテクト信号Ｓprt1を、増幅回路４に対して出力するようにされる。なお、プロテクト信号生成回路２ａの内部構成例及びその動作については、後述する。
増幅回路４は、ＰＮＰのトランジスタＱ12と、抵抗Ｒ55，Ｒ56，Ｒ57を図示するようにして接続して形成される。或る所定レベルのプロテクト信号Ｓprt1が出力されるのに応じて、トランジスタＱ12では、このプロテクト信号Ｓprt1を増幅して、抵抗Ｒ55を介してフォトダイオードに対してコレクタ電流を流すようにされる。これにより、スイッチング駆動回路１のフィードバック入力端子FB_INには、前述した電圧制御回路３からの二次側直流出力電圧Ｅｏレベルに応じたフィードバック信号と、プロテクト信号Ｓprt1のレベルに応じたフィードバック信号とが合成されるようにして入力されることになる。
スイッチング駆動回路１では、プロテクト信号Ｓprt1のレベルに応じたフィードバック信号の成分に応答しては、そのレベルに応じて伝送電力量が低下されるようにしてスイッチング周波数を可変制御することになる。
スイッチング駆動回路１では、プロテクト信号Ｓprt1のレベルに応じたフィードバック信号の成分に応答しては、そのレベルに応じて伝送電力量が低下されるようにしてスイッチング周波数を可変制御することになる。
図２は、保護回路２におけるプロテクト信号生成回路２ａの内部構成例を、カレントトランスＴcrとともに示している。この図２は、プロテクト信号生成回路２ａの内部構成例として、第１例となるものであり、プロテクト信号生成回路２ａとしてもっとも基本的な構成となる。
図示するようにして、プロテクト信号生成回路２ａは、過電流検出回路２０、時定数回路２１、及び信号出力回路２２を備える。
先ず、過電流検出回路２０は、ダイオードＤ1、抵抗Ｒ1、電流検出用コンデンサＣ1を備えて成る。
ダイオードＤ1のアノードはカレントトランスＴcrの二次巻線Ｌ2の一端と接続され、カソードは、抵抗Ｒ１の一端と接続される。つまり、カレントトランスＴcrの二次巻線Ｌ2の一端に対して、ダイオードＤ1−抵抗Ｒ1の直列接続回路が接続される。
また、電流検出用コンデンサＣ1は、上記ダイオードＤ1−抵抗Ｒ1の直列接続回路を介するようにして、カレントトランスＴcrの二次巻線Ｌ2に対して並列に接続される。なお、カレントトランスＴcrの二次巻線Ｌ2の他端側は一次側アースと接続され、アース電位である。
また、電流検出用コンデンサＣ1に対しては、抵抗Ｒ2を並列に接続している。
図示するようにして、プロテクト信号生成回路２ａは、過電流検出回路２０、時定数回路２１、及び信号出力回路２２を備える。
先ず、過電流検出回路２０は、ダイオードＤ1、抵抗Ｒ1、電流検出用コンデンサＣ1を備えて成る。
ダイオードＤ1のアノードはカレントトランスＴcrの二次巻線Ｌ2の一端と接続され、カソードは、抵抗Ｒ１の一端と接続される。つまり、カレントトランスＴcrの二次巻線Ｌ2の一端に対して、ダイオードＤ1−抵抗Ｒ1の直列接続回路が接続される。
また、電流検出用コンデンサＣ1は、上記ダイオードＤ1−抵抗Ｒ1の直列接続回路を介するようにして、カレントトランスＴcrの二次巻線Ｌ2に対して並列に接続される。なお、カレントトランスＴcrの二次巻線Ｌ2の他端側は一次側アースと接続され、アース電位である。
また、電流検出用コンデンサＣ1に対しては、抵抗Ｒ2を並列に接続している。
このようにして形成される過電流検出回路２０の後段に対して時定数回路２１が接続される。時定数回路２１は、抵抗Ｒ3，Ｒ4、ダイオードＤ3，Ｄ4及び時定数コンデンサＣ2を備えて成る。
この時定数回路２１においては、抵抗Ｒ3−ダイオードＤ3の直列接続回路と、抵抗Ｒ4−ダイオードＤ4の直列接続回路が並列に接続されている。この場合、ダイオードＤ3のアノードが抵抗Ｒ3側と接続され、ダイオードＤ4のカソードが抵抗Ｒ4側と接続される。そして、この並列接続回路において抵抗Ｒ3と抵抗Ｒ4の接続点は、抵抗Ｒ2と過電流検出回路２０の電流検出用コンデンサＣ1との接続点に対して接続される。また、ダイオードＤ3のカソードとダイオードＤ4のアノードとの接続点は、時定数コンデンサＣ2の一方の極端子に接続される。時定数コンデンサＣ2の他極端子は、一次側アースに対して接続される。この接続形態では、ダイオードＤ3とダイオードＤ4は、互いに逆方向となるようにして挿入されていることになる。後述するようにして、抵抗Ｒ3−ダイオードＤ3の直列接続回路は、時定数コンデンサＣ2への充電経路となり、抵抗Ｒ4−ダイオードＤ4の直列接続回路は、時定数コンデンサＣ2からの放電経路となる。
この時定数回路２１においては、抵抗Ｒ3−ダイオードＤ3の直列接続回路と、抵抗Ｒ4−ダイオードＤ4の直列接続回路が並列に接続されている。この場合、ダイオードＤ3のアノードが抵抗Ｒ3側と接続され、ダイオードＤ4のカソードが抵抗Ｒ4側と接続される。そして、この並列接続回路において抵抗Ｒ3と抵抗Ｒ4の接続点は、抵抗Ｒ2と過電流検出回路２０の電流検出用コンデンサＣ1との接続点に対して接続される。また、ダイオードＤ3のカソードとダイオードＤ4のアノードとの接続点は、時定数コンデンサＣ2の一方の極端子に接続される。時定数コンデンサＣ2の他極端子は、一次側アースに対して接続される。この接続形態では、ダイオードＤ3とダイオードＤ4は、互いに逆方向となるようにして挿入されていることになる。後述するようにして、抵抗Ｒ3−ダイオードＤ3の直列接続回路は、時定数コンデンサＣ2への充電経路となり、抵抗Ｒ4−ダイオードＤ4の直列接続回路は、時定数コンデンサＣ2からの放電経路となる。
信号出力回路２２は、オペアンプOP1と、分圧抵抗Ｒ8，Ｒ9、帰還抵抗Ｒ10、コンデンサＣ3、及び抵抗Ｒ11から成る。
分圧抵抗Ｒ8−Ｒ9は、時定数コンデンサＣ2に対して並列に接続されることで、時定数コンデンサＣ2の両端電圧Ｖ2を分圧する。そして、この分圧抵抗Ｒ8−Ｒ9の分圧点に対してオペアンプOP1の非反転入力端子が接続される。従って、オペアンプOP1の非反転入力端子には、時定数コンデンサＣ2の両端電圧Ｖ2を分圧して得られるレベルの電圧が入力される。
オペアンプOP1の反転入力端子に対しては、抵抗Ｒ11を介して所定レベルの基準電圧Vrefが接続されていることで、オペアンプOP10の反転入力端子には、基準電圧Vrefに対して抵抗Ｒ11による電圧降下分が差し引かれたレベルの閾値電圧レベルが入力されることになる。
また、オペアンプOP1の出力端子と反転入力端子間には、帰還抵抗Ｒ10とコンデンサＣ3の並列回路が接続される。
この場合オペアンプOP1は、電源電圧Ｖccを入力して動作するようになっている。図１では図示を省略しているが、この電源電圧Ｖccは、例えば図１に示す電源回路の二次側にて生成するようにされる。そして、このオペアンプOP1の出力がプロテクト信号Ｓprt1となる。後述するようにして、このプロテクト信号Ｓprt1がＨレベルとなる期間に対応して、保護動作として電力伝送量を制限する制御動作が得られる。つまり、Ｈレベルのプロテクト信号Ｓprt1を生成することで、電力伝送量の可変制御を実行すべき制御タイミングを設定しているということがいえる。
分圧抵抗Ｒ8−Ｒ9は、時定数コンデンサＣ2に対して並列に接続されることで、時定数コンデンサＣ2の両端電圧Ｖ2を分圧する。そして、この分圧抵抗Ｒ8−Ｒ9の分圧点に対してオペアンプOP1の非反転入力端子が接続される。従って、オペアンプOP1の非反転入力端子には、時定数コンデンサＣ2の両端電圧Ｖ2を分圧して得られるレベルの電圧が入力される。
オペアンプOP1の反転入力端子に対しては、抵抗Ｒ11を介して所定レベルの基準電圧Vrefが接続されていることで、オペアンプOP10の反転入力端子には、基準電圧Vrefに対して抵抗Ｒ11による電圧降下分が差し引かれたレベルの閾値電圧レベルが入力されることになる。
また、オペアンプOP1の出力端子と反転入力端子間には、帰還抵抗Ｒ10とコンデンサＣ3の並列回路が接続される。
この場合オペアンプOP1は、電源電圧Ｖccを入力して動作するようになっている。図１では図示を省略しているが、この電源電圧Ｖccは、例えば図１に示す電源回路の二次側にて生成するようにされる。そして、このオペアンプOP1の出力がプロテクト信号Ｓprt1となる。後述するようにして、このプロテクト信号Ｓprt1がＨレベルとなる期間に対応して、保護動作として電力伝送量を制限する制御動作が得られる。つまり、Ｈレベルのプロテクト信号Ｓprt1を生成することで、電力伝送量の可変制御を実行すべき制御タイミングを設定しているということがいえる。
また、プロテクト信号生成回路２ａの第２例としての構成を、図３に示す。なお、この図において、図２と同一とされる部分については同一符号を付して説明を省略する。
この過電流検出回路２０においては、電流検出用コンデンサＣ4が追加されている。この電流検出用コンデンサＣ4は、ダイオードＤ1−抵抗Ｒ1の直列接続回路における抵抗Ｒ1側の端部と一次側アース間に対して接続される。また、電流検出用コンデンサＣ4と抵抗Ｒ1の接続点には、抵抗Ｒ14の一端が接続される。電流検出用コンデンサＣ1//抵抗Ｒ2の並列接続回路は、抵抗Ｒ14の他端と一次側アースとの間に接続される。
この過電流検出回路２０においては、電流検出用コンデンサＣ4が追加されている。この電流検出用コンデンサＣ4は、ダイオードＤ1−抵抗Ｒ1の直列接続回路における抵抗Ｒ1側の端部と一次側アース間に対して接続される。また、電流検出用コンデンサＣ4と抵抗Ｒ1の接続点には、抵抗Ｒ14の一端が接続される。電流検出用コンデンサＣ1//抵抗Ｒ2の並列接続回路は、抵抗Ｒ14の他端と一次側アースとの間に接続される。
そしてこの場合には、過電流検出回路２０と時定数回路２１との間に、オペアンプOP10を備えて成る増幅回路２３が備えられる。
この増幅回路２３において、オペアンプOP10は、直流電源Ｖccを入力して動作する。オペアンプOP10の非反転入力端子は、過電流検出回路２０の電流検出用コンデンサＣ1の正極側端子と接続される。反転入力端子は、抵抗Ｒ13を介して基準電圧Vrefと接続される。
また、オペアンプOP10の出力と反転入力端子との間には、帰還抵抗Ｒ12//コンデンサＣ5の並列接続回路が接続される。
オペアンプOP10の出力端子は、時定数回路２１の抵抗Ｒ3と抵抗Ｒ4の接続点と接続される。
また、オペアンプOP10の非反転入力端子と一次側アースとの間には、ツェナーダイオードＺD1が接続される。電流検出用コンデンサＣ1の両端電圧Ｖ1は、後述するようにして、負荷電流レベルに対応することから、過電流に対応するような状態に対応しては相応に過大なレベルとなる。上記ツェナーダイオードＺD1は、オペアンプOP10の非反転入力端子に対して過大レベルが入力されたときに、このレベルをクランプしてオペアンプOP10を保護するために設けられる。
この増幅回路２３において、オペアンプOP10は、直流電源Ｖccを入力して動作する。オペアンプOP10の非反転入力端子は、過電流検出回路２０の電流検出用コンデンサＣ1の正極側端子と接続される。反転入力端子は、抵抗Ｒ13を介して基準電圧Vrefと接続される。
また、オペアンプOP10の出力と反転入力端子との間には、帰還抵抗Ｒ12//コンデンサＣ5の並列接続回路が接続される。
オペアンプOP10の出力端子は、時定数回路２１の抵抗Ｒ3と抵抗Ｒ4の接続点と接続される。
また、オペアンプOP10の非反転入力端子と一次側アースとの間には、ツェナーダイオードＺD1が接続される。電流検出用コンデンサＣ1の両端電圧Ｖ1は、後述するようにして、負荷電流レベルに対応することから、過電流に対応するような状態に対応しては相応に過大なレベルとなる。上記ツェナーダイオードＺD1は、オペアンプOP10の非反転入力端子に対して過大レベルが入力されたときに、このレベルをクランプしてオペアンプOP10を保護するために設けられる。
上記図３に示す構成のプロテクト信号生成回路２ａの動作例を、図４のタイミングチャート（波形図）に示す。なお、先に説明した図２に示す構成のプロテクト信号生成回路２ａの動作としても、基本的には、この図４に準じたものとなる。
図１に示した電源回路において、スイッチング素子Ｑ10のスイッチング動作に応じて、コンバータトランスＴＲ１の一次巻線Ｎ1に流れる電流Ｉ1のレベルは、二次側直流出力電圧Ｅｏの負荷電力に応じたものとなる。つまり、本実施の形態の場合であれば、パワーアンプでスピーカを駆動するために必要とする電力量に応じたものとなる。ちなみに、スピーカを駆動するための電力量は、スピーカから出力させるべき音量が大きくなるのに応じて、パワーアンプの回路に流れる電流量が大きくなるほど増加する。
上記のようにして、負荷電力に応じたレベルを有するスイッチング電流Ｉ1はカレントトランスＴcrの一次巻線Ｌ1にも流れるようになっている。このため、カレントトランスＴcrによっては、電流Ｉ1のレベルに応じた振幅の交番電圧を二次巻線Ｌ2に励起させることになる。つまり、カレントトランスＴcrにおいては、電流Ｉ1のレベルを電圧として検出するが、これは、上記したことから分かるように、負荷に供給する電力（即ち負荷電流レベル）を検出していることに相当する。
このカレントトランスＴcrの二次巻線Ｌ2に得られた交番電圧は、過電流検出回路２０において、ダイオードＤ1−抵抗Ｒ1の直列接続を介して、先ず、初段の電流検出用コンデンサＣ4に印加される。これにより、電流検出用コンデンサＣ4には、スイッチング電流Ｉ1のレベルに応じたレベルの両端電圧が得られる。そして、この電流検出用コンデンサＣ4の両端電圧は、抵抗Ｒ14−抵抗Ｒ2により分圧されたうえで、次段の電流検出用コンデンサＣ1に印加されることになる。この印加電圧による充放電が行われることで、電流検出用コンデンサＣ1には両端電圧Ｖ1が生じる。
このカレントトランスＴcrの二次巻線Ｌ2に得られた交番電圧は、過電流検出回路２０において、ダイオードＤ1−抵抗Ｒ1の直列接続を介して、先ず、初段の電流検出用コンデンサＣ4に印加される。これにより、電流検出用コンデンサＣ4には、スイッチング電流Ｉ1のレベルに応じたレベルの両端電圧が得られる。そして、この電流検出用コンデンサＣ4の両端電圧は、抵抗Ｒ14−抵抗Ｒ2により分圧されたうえで、次段の電流検出用コンデンサＣ1に印加されることになる。この印加電圧による充放電が行われることで、電流検出用コンデンサＣ1には両端電圧Ｖ1が生じる。
ここで、電流検出用コンデンサＣ1に対する充放電は、カレントトランスＴcrが検出した、スイッチング電流Ｉ1のレベルに応じた電圧値によるものとなる。従って、電流検出用コンデンサＣ1の両端電圧Ｖ1は、そのときにパワーアンプでスピーカを駆動するために必要とする電力量（パワーアンプの回路に流れる電流量）に応じて変動するものとなる。つまり、電流検出用コンデンサＣ1の両端電圧Ｖ1は、パワーアンプの回路に流れる電流量の変化を、直流レベルの変動として示すものとなる。
図３の回路の場合、電流検出用コンデンサＣ1の両端電圧Ｖ1は、増幅回路２３に入力される。増幅回路２３では、オペアンプOP10により、電流検出用コンデンサＣ1の両端電圧Ｖ1を増幅して出力する。このオペアンプOP10による増幅が行われることで、後段の時定数回路側への検出入力となる電流検出用コンデンサＣ1の両端電圧Ｖ1としての信号のＳ／Ｎ比が改善される。
説明を分かりやすいものとする便宜上、この場合のオペアンプOP10はコンパレータとしての動作を行うものとして考えると、このオペアンプOP10では、非反転入力端子に入力される電圧Ｖ1のレベルが、反転入力端子に入力される閾値電圧レベル以下のときにはＬレベルを出力するが、閾値電圧レベル以上となったときに所定電位によるによるＨレベルを出力する。図４においては、先ず、時点ｔ1に至って、電圧Ｖ1のレベルが上昇して閾値電圧レベル以上となった状態がはじまっている。また、電圧Ｖ1のレベルが閾値電圧レベル以上の状態とは、例えば、負荷電力としてピークとみなされる状態、つまり、負荷電流が過電流の状態に対応するものとされる。このような状態は、パワーアンプ側として、過電流となる程度に大きな音量をスピーカから出力させる状態に対応するものであり、例えば或る音量設定が行われていた下で、これまでよりも大きな振幅の音声信号が入力された場合や、これまでよりも大きな音量とするように音量調整操作が行われたような場合に生じるものとされる。
オペアンプOP10閾値電圧レベルは、上記のような過電流の状態に対応する電圧Ｖ1のレベルに基づいて、基準電圧Vrefのレベルと抵抗Ｒ13の抵抗値との関係を決めることで設定することができる。
オペアンプOP10閾値電圧レベルは、上記のような過電流の状態に対応する電圧Ｖ1のレベルに基づいて、基準電圧Vrefのレベルと抵抗Ｒ13の抵抗値との関係を決めることで設定することができる。
これに応じて、時点ｔ1以降において、オペアンプOP10からのＨレベルによる出力が行われることになる。このオペアンプOP10の出力は、時定数回路の抵抗Ｒ3→ダイオードＤ3による充電経路を経由して、時定数コンデンサＣ2を充電する。つまり、時点ｔ１から、時定数コンデンサＣ2に対する充電が開始される。
時定数コンデンサＣ2に対して充電が開始されることで、時定数コンデンサＣ2の両端電圧Ｖ2は、０レベルから上昇していくことになるが、この電圧Ｖ2は、図４にも示すようにして、時定数コンデンサＣ2のキャパシタンスと、抵抗Ｒ3とによる時定数に応じた傾きにより上昇していく波形となる。
時定数コンデンサＣ2に対して充電が開始されることで、時定数コンデンサＣ2の両端電圧Ｖ2は、０レベルから上昇していくことになるが、この電圧Ｖ2は、図４にも示すようにして、時定数コンデンサＣ2のキャパシタンスと、抵抗Ｒ3とによる時定数に応じた傾きにより上昇していく波形となる。
なお、この時点ｔ1以降として示す、オペアンプOP10からのＨレベルの出力により時定数コンデンサＣ2を充電する動作は、カレントトランスＴcr及び過電流検出回路２０にて過電流であることが検出されていることに対応して継続される。従って、例えば次に説明する時点ｔ2に至る前の時点（つまり待機時間Ｔｗ内）で、過電流状態の解消されたことが検出されれば、オペアンプOP10のＨレベル出力もこのタイミングで停止され、時定数コンデンサＣ2に対する充電も停止され、放電動作に移行することになる。この結果、後述するプロテクトオンの状態には移行せず、プロテクトオフの状態を保つ。
時定数コンデンサＣ2の両端電圧Ｖ2は、この場合には、信号出力回路２２の分圧抵抗Ｒ8−Ｒ9により分圧されて、オペアンプOP1の非反転入力端子に入力される。オペアンプOP1では、図４に示すようにして、非反転入力端子に入力される電圧Ｖ2のレベルと、非反転入力端子に入力される所定の閾値電圧レベルとを比較するようにされる。なお、図４において、オペアンプOP1の閾値電圧レベルとの比較として電圧Ｖ2をみる場合には、分圧抵抗Ｒ8−Ｒ9により分圧されたレベルとしてみることになる。
そして、この場合のオペアンプOP1としてもコンパレータとして動作するものとしてみると、時定数コンデンサＣ2の両端電圧Ｖ2が、閾値電圧レベル以下である場合にはＬレベルを出力するが、閾値電圧レベル以上となると所定電位によるＨレベルを出力することになる。図４では、この時定数コンデンサＣ2の両端電圧Ｖ2が上昇を継続して閾値電圧レベル以上となって、オペアンプOP1の出力としてＨレベルが立ち上がるタイミングが時点ｔ2として示されている。
このオペアンプOP1からのＨレベルの出力が、有効なプロテクト信号Ｓprt1とされ、増幅回路４−フォトカプラＰＣ−抵抗Ｒ58を介するようにして、スイッチング駆動回路１のフィードバック入力端子FB_INに対して入力されることになる。
スイッチング駆動回路１は、このプロテクト信号Ｓprt1の入力に応じてスイッチング周波数を可変制御して一次側から二次側への電力伝送量を低減させるようにして制御する。このときの伝送電力の低減量は、プロテクト信号Ｓprt1のレベルに応じたフィードバック入力端子FB_INへの入力レベルによって決まるが、プロテクト信号Ｓprt1の入力に応じた電力伝送量低減の結果としては、図４の時点ｔ２以降に示すようにして、電流検出用コンデンサＣ1の両端電圧Ｖ1が所定の制限レベルＶth以下となるようにして制御されることになる。このことは、伝送電力量について、一定以下となるようにして制御していることを意味するが、制限レベルＶth以下の電圧Ｖ1に対応する伝送電力量としては、ピークの負荷に要する電力よりも少なく、また、この伝送電力量によって継続的にパワーアンプが動作したとしても、回路の破壊の無いことが保証されるものとなっている。このような時点ｔ2以降の制御状態が、プロテクト動作が有効なプロテクトオンの状態とされる。
なお、これまでの説明から分かるように、時点ｔ１において過電流の状態が検出されてから、プロテクトオンとなる時点ｔ2までの待機期間Ｔwの時間長は、充電経路の抵抗Ｒ3と時定数コンデンサＣ2の時定数によって決まるものであり、この場合には固定的なものとなる。
スイッチング駆動回路１は、このプロテクト信号Ｓprt1の入力に応じてスイッチング周波数を可変制御して一次側から二次側への電力伝送量を低減させるようにして制御する。このときの伝送電力の低減量は、プロテクト信号Ｓprt1のレベルに応じたフィードバック入力端子FB_INへの入力レベルによって決まるが、プロテクト信号Ｓprt1の入力に応じた電力伝送量低減の結果としては、図４の時点ｔ２以降に示すようにして、電流検出用コンデンサＣ1の両端電圧Ｖ1が所定の制限レベルＶth以下となるようにして制御されることになる。このことは、伝送電力量について、一定以下となるようにして制御していることを意味するが、制限レベルＶth以下の電圧Ｖ1に対応する伝送電力量としては、ピークの負荷に要する電力よりも少なく、また、この伝送電力量によって継続的にパワーアンプが動作したとしても、回路の破壊の無いことが保証されるものとなっている。このような時点ｔ2以降の制御状態が、プロテクト動作が有効なプロテクトオンの状態とされる。
なお、これまでの説明から分かるように、時点ｔ１において過電流の状態が検出されてから、プロテクトオンとなる時点ｔ2までの待機期間Ｔwの時間長は、充電経路の抵抗Ｒ3と時定数コンデンサＣ2の時定数によって決まるものであり、この場合には固定的なものとなる。
前述もしたように、時定数コンデンサＣ2に対する充電動作は、カレントトランスＴcr及び過電流検出回路２０にて検出された過電流状態が解消するまで行われる。従って、図４における期間ｔ2〜ｔ3として示される、上記プロテクトオン状態の時間長としても、時点ｔ2以降における過電流検出の継続時間に応じたものとなる。
また、図４から分かるように、制限レベルＶthは、オペアンプOP10の閾値電圧レベルよりも低いレベルが設定されている。このために、プロテクトオンの状態のもとで、負荷電流レベルが或る程度にまで小さくなって（音量が小さく成ることに対応する）、過電流とされる状態が解消されると、オペアンプOP10はＬレベルを出力することになる。図４では、このタイミングが時点ｔ3となる。これに応じて、時定数コンデンサＣ2に対する充電電圧の印加も停止されることになるが、代わりに、時点ｔ3からは、時定数コンデンサＣ2からの放電が行われる。この放電は、ダイオードＤ4−抵抗Ｒ4の放電経路を介して、オペアンプOP10のＬレベル出力に引き込まれるようにして行われる。この際の放電時間は、抵抗Ｒ4と時定数コンデンサＣ2の時定数によって決まるのであるが、ここでは、この放電経路を形成する抵抗Ｒ4と、充電経路を形成する抵抗Ｒ3の抵抗値について、Ｒ3＞Ｒ4の関係となるようにしてそれぞれ所定値を設定している。これにより、図４に示すようにして、時定数コンデンサＣ2の両端電圧Ｖ2の波形としては、充電時よりも、放電時のほうが大きな傾きとなっている。この結果、プロテクト動作が無効となるプロテクトオフから、プロテクト動作が有効なプロテクトオンの状態に遷移させるときよりも、プロテクトオンからプロテクトオフに遷移させるときのほうを、負荷電流状態に対して高速に反応させるようにしている。これは、時点ｔ3から次に説明する時点ｔ4までの期間が、期間ｔ1〜ｔ2よりも短くなっていることによっても示されている。
上記のようにして時点ｔ3において時定数コンデンサＣ2からの放電が開始されて両端電圧Ｖ2が低下していくことで、時点ｔ4にいたると電圧Ｖ2は、オペアンプOP1の閾値電圧レベル以下となる。これにより、時点ｔ4において、オペアンプOP1からはＬレベルが出力される。つまり、プロテクト信号Ｓprt1の出力は停止され、プロテクトオフの状態に遷移する。このときには、スピーカから出力される音量は一定以内となっており、過電流の状態ではなくなっている。
そして、また、時点ｔ5に至って、例えば音声信号として大きな振幅が入力されたり、音量を大きくする操作などが行われるなどして音量が増加し、過電流の状態となったことが検出される、つまり、電流検出用コンデンサＣ1の両端電圧Ｖ1がオペアンプOP10の閾値電圧レベル以上になったとされる。すると、先の時点ｔ1の場合と同様にして、時点ｔ5からは時定数コンデンサＣ2に対する充電が開始される。そして、この場合にも、時点ｔ5から待機時間Ｔwを経過した時点ｔ6において、時点ｔ2と同様にして時定数コンデンサＣ2の両端電圧Ｖ2がオペアンプOP10の閾値電圧レベル以上にまで上昇してプロテクト信号Ｓprt1が出力されており、これにより時点ｔ6において、プロテクトオン状態が開始される。
この場合には、時点ｔ6においてプロテクトオン状態となって以降、時点ｔ7において過電流の検出されなくなっている。この時点ｔ7のタイミングは、先の時点ｔ2に対する時点ｔ3よりも早いタイミングとされる。これにより、期間ｔ6〜ｔ7によるプロテクトオンの期間は、先の期間ｔ2〜ｔ3によるプロテクトオンの期間よりも短いものとなっている。
そして、この時点ｔ7からは、時定数コンデンサＣ2からの放電が開始されることになる。なお、放電時間は、抵抗Ｒ4と時定数コンデンサＣ2の放電時間によって決まるから、時点ｔ7以降における両端電圧Ｖ2の下降波形は、時点ｔ3以降と同じとなる。そして、時点ｔ7から或る時間経過した時点ｔ8において、電圧Ｖ2のレベルがオペアンプOP1の閾値電圧レベル以下となることで、プロテクト信号Ｓprt1の出力が停止されて、プロテクトオフの状態に遷移する。時定数コンデンサＣ2に対する放電が開始される時点ｔ6から、電圧Ｖ2のレベルがオペアンプOP1の閾値電圧レベル以下となる時点ｔ7までの時間長は、放電時の時定数によって決まるので、先の時点ｔ3から時点ｔ4までの期間と同じとなる。
この場合には、時点ｔ6においてプロテクトオン状態となって以降、時点ｔ7において過電流の検出されなくなっている。この時点ｔ7のタイミングは、先の時点ｔ2に対する時点ｔ3よりも早いタイミングとされる。これにより、期間ｔ6〜ｔ7によるプロテクトオンの期間は、先の期間ｔ2〜ｔ3によるプロテクトオンの期間よりも短いものとなっている。
そして、この時点ｔ7からは、時定数コンデンサＣ2からの放電が開始されることになる。なお、放電時間は、抵抗Ｒ4と時定数コンデンサＣ2の放電時間によって決まるから、時点ｔ7以降における両端電圧Ｖ2の下降波形は、時点ｔ3以降と同じとなる。そして、時点ｔ7から或る時間経過した時点ｔ8において、電圧Ｖ2のレベルがオペアンプOP1の閾値電圧レベル以下となることで、プロテクト信号Ｓprt1の出力が停止されて、プロテクトオフの状態に遷移する。時定数コンデンサＣ2に対する放電が開始される時点ｔ6から、電圧Ｖ2のレベルがオペアンプOP1の閾値電圧レベル以下となる時点ｔ7までの時間長は、放電時の時定数によって決まるので、先の時点ｔ3から時点ｔ4までの期間と同じとなる。
なお、図２に示した第１例の構成では、オペアンプOP10を含む増幅回路２３を備えてはいないが、過電流検出回路２０において過電流を検出した結果として、電流検出用コンデンサＣ1の両端電圧が所定レベル以上となって、これがトリガとなって、抵抗Ｒ3−ダイオードＤ3を介して、時定数コンデンサＣ2に対して充電を行うようにされる。このことから、図２に示すプロテクト信号生成回路２ａの動作としても、図４と同様の動作が得られることが理解される。
続いて、図５によりプロテクト信号生成回路２ａの第３例としての構成について説明する。なお、図２及び図３と同一部分には同一符号を付して説明を省略する。
先ず、この第３例においては、先ず、増幅回路２３のオペアンプOP10の出力端子と非反転入力端子との間に対して、ダイオードＤ5−抵抗Ｒ15の直列接続回路が接続されている。ダイオードＤ5の挿入方向としては、アノードがオペアンプOP10の出力端子に接続され、カソードが抵抗Ｒ15を介して増幅回路２３の非反転入力端子に接続されるようになっている。
先ず、この第３例においては、先ず、増幅回路２３のオペアンプOP10の出力端子と非反転入力端子との間に対して、ダイオードＤ5−抵抗Ｒ15の直列接続回路が接続されている。ダイオードＤ5の挿入方向としては、アノードがオペアンプOP10の出力端子に接続され、カソードが抵抗Ｒ15を介して増幅回路２３の非反転入力端子に接続されるようになっている。
上記のようにしてダイオードＤ5−抵抗Ｒ15の直列接続回路が接続されることによっては、オペアンプOP10の出力を非反転入力端子に対して帰還する経路が形成されることになる。これにより、オペアンプOP10の非反転入力端子に入力される電圧Ｖ1が、非反転入力端子に入力される閾値電圧レベル以上となって、一旦、Ｈレベルを出力すると、この後において、電圧Ｖ1が閾値電圧レベル以下になったとしても、Ｈレベルの出力が非反転入力端子に帰還されることで、Ｈレベルの出力が継続される。つまり、この場合のオペアンプOP10の動作としては、トリガとしてＨレベルを一旦出力した後は、その後の電圧Ｖ1の状態にかかわらず、Ｈレベルをラッチして出力するようにされる。なお、オペアンプOP10からＨレベルの出力が開始された時点からラッチの動作が有効となるまでの遅延時間差は、抵抗Ｒ15の時定数により設定できる。
そして、この図５に示すプロテクト信号生成回路２ａでは、上記したオペアンプOP10のラッチ出力をリセットするためのリセット回路２４が設けられる。
このリセット回路２４は、ＮＰＮのトランジスタＱ1を備える増幅回路として形成される。このトランジスタＱ1のコレクタは、抵抗Ｒ18を介してオペアンプOP10の非反転入力端子に接続される。また、エミッタは接地される。
このリセット回路２４に対しては、時定数コンデンサＣ2の両端電圧Ｖ2を抵抗Ｒ16−Ｒ17により分圧して得られるレベル電圧が入力される。リセット回路２４では、この電圧レベルが所定以上となるのに応じて、トランジスタＱ1がオン状態となるように動作する。トランジスタＱ1がオンとなれば、オペアンプOP10の非反転入力端子はアース電位となって、オペアンプOP10の出力をＬレベルにリセットすることになる。つまり、リセット回路２４は、時定数コンデンサＣ2の両端電圧Ｖ2が所定レベル（リセットレベル）以上となるのに応じて、オペアンプOP10をリセットするように動作する。
このリセット回路２４は、ＮＰＮのトランジスタＱ1を備える増幅回路として形成される。このトランジスタＱ1のコレクタは、抵抗Ｒ18を介してオペアンプOP10の非反転入力端子に接続される。また、エミッタは接地される。
このリセット回路２４に対しては、時定数コンデンサＣ2の両端電圧Ｖ2を抵抗Ｒ16−Ｒ17により分圧して得られるレベル電圧が入力される。リセット回路２４では、この電圧レベルが所定以上となるのに応じて、トランジスタＱ1がオン状態となるように動作する。トランジスタＱ1がオンとなれば、オペアンプOP10の非反転入力端子はアース電位となって、オペアンプOP10の出力をＬレベルにリセットすることになる。つまり、リセット回路２４は、時定数コンデンサＣ2の両端電圧Ｖ2が所定レベル（リセットレベル）以上となるのに応じて、オペアンプOP10をリセットするように動作する。
図６のタイミングチャートは、上記図５に示した第３例のプロテクト信号生成回路２ａの動作例を示している。
この場合においても、時点ｔ1における動作は、図４の時点ｔ１と同様となる。但し、前述もしたように、第３例におけるオペアンプOP10のＨレベル出力はラッチされるので、時点ｔ１にて開始されたオペアンプOP10からのＨレベル出力は、以降の電流検出用コンデンサＣ1の両端電圧Ｖ1のレベル（つまり過電流検出回路２０における検出結果）にかかわらず、リセット回路２４によるリセット動作が実行されるまで継続される。
従って、この場合には、例えば時点ｔ2に至る前の待機期間Ｔwの期間内において、例えば、過電流状態が解消されたことが検出されたことで両端電圧Ｖ1が一定レベル以下になったとしても、時点ｔ１以降における時定数コンデンサＣ2に対する充電は継続されて、その両端電圧Ｖ2のレベルが、充電時の時定数（Ｒ3，Ｃ2）に従って上昇していくようにされる。そして、時点ｔ2に至れば、図４の場合と同様にして、電圧Ｖ2のレベルがオペアンプOP1の閾値電圧レベルを越えることとなって、プロテクト信号Ｓprt1が出力され、プロテクトオンの状態となる。
この場合においても、時点ｔ1における動作は、図４の時点ｔ１と同様となる。但し、前述もしたように、第３例におけるオペアンプOP10のＨレベル出力はラッチされるので、時点ｔ１にて開始されたオペアンプOP10からのＨレベル出力は、以降の電流検出用コンデンサＣ1の両端電圧Ｖ1のレベル（つまり過電流検出回路２０における検出結果）にかかわらず、リセット回路２４によるリセット動作が実行されるまで継続される。
従って、この場合には、例えば時点ｔ2に至る前の待機期間Ｔwの期間内において、例えば、過電流状態が解消されたことが検出されたことで両端電圧Ｖ1が一定レベル以下になったとしても、時点ｔ１以降における時定数コンデンサＣ2に対する充電は継続されて、その両端電圧Ｖ2のレベルが、充電時の時定数（Ｒ3，Ｃ2）に従って上昇していくようにされる。そして、時点ｔ2に至れば、図４の場合と同様にして、電圧Ｖ2のレベルがオペアンプOP1の閾値電圧レベルを越えることとなって、プロテクト信号Ｓprt1が出力され、プロテクトオンの状態となる。
この場合には、時点ｔ2以降においても、オペアンプOP10の出力がＨレベルでラッチされることで、時定数コンデンサＣ2に対する充電動作が継続され、電圧Ｖ2は設定された充電時の時定数（Ｒ3，Ｃ2）に応じて上昇していくことになる。そして、時点ｔ2から或る一定時間後となる時点ｔ3において、電圧Ｖ2がリセットレベルに至ると、図５にて説明したようにしてリセット回路２４が動作して、オペアンプOP10の出力をＬレベルにリセットする。これに応じて、時定数コンデンサＣ2からの放電が開始されて、電圧Ｖ2は放電時の時定数（Ｒ4、Ｃ2）に従って低下していくことになる。
そして、時点ｔ3から或る一定時間経過した時点ｔ4に至ると、電圧Ｖ2はオペアンプOP1の閾値電圧レベル以下となって、プロテクト信号Ｓprt1の出力は停止されて、プロテクトオフの状態となる。
そして、この場合にも、時点ｔ4以降における時点ｔ５のタイミングで、時点ｔ１と同様にして、電流検出用コンデンサＣ1の両端電圧Ｖ1がオペアンプOP10の閾値電圧レベルを越えた状態になったとする。確認のために述べておくと、時点ｔ5において開始されたオペアンプOP10のＨレベル出力は、時点ｔ１における場合と同様にしてリセット回路２４によりリセットされるまでラッチされる。これにより、時点ｔ１以降の過電流検出回路２０における過電流の検出結果にかかわらず、時点ｔ5から待機期間Ｔwを経過した時点ｔ6において、電圧Ｖ2がオペアンプOP1の閾値電圧レベル以上となってプロテクト信号Ｓprt1が出力され、プロテクトオンの状態となる。また、この時点ｔ6から或る一定時間経過した時点ｔ7において、電圧Ｖ2がリセットレベルに至ってリセット回路２４がオペアンプOP10をリセットすることで、時定数コンデンサＣ2の放電が開始されて電圧Ｖ2が低下していく。そして、時点ｔ7から一定時間経過した時点ｔ8において、電圧Ｖ2がオペアンプOP1の閾値電圧レベル以下となって、プロテクト信号Ｓprt1の出力が停止され、プロテクトオフの状態に遷移する。
図４により説明した、図３（及び図２）のプロテクト信号生成回路２ａの動作では、過電流の検出状態に応じて、プロテクトオンとなる期間は変化する。また、例えば待機期間Ｔwの期間内において、検出状態として過電流が解消されると、プロテクトオンの状態にはならない。
これに対して、図５に示したプロテクト信号生成回路２ａの構成では、オペアンプOP10の出力がラッチされることにより、一旦、過電流の状態であることが検出されて時定数コンデンサＣ2に対する充電が開始されると、必ず、プロテクトオンの期間（プロテクト信号Ｓprt1の出力期間）が得られるようになっている。また、時定数コンデンサＣ2に対する充放電は、予め設定された時定数（充電時：Ｒ3、Ｃ2）（充電時：Ｒ4、Ｃ2）に従って行われるから、充放電動作により得られる両端電圧Ｖ2の波形としても同じものとなる。この結果、プロテクトオンの期間（プロテクト信号Ｓprt1の出力期間）としても毎回、同一となるようにされる。
つまり、図５に示すプロテクト信号生成回路２ａの構成では、過電流検出回路２０において、一旦、過電流の状態であることが検出されれば、その都度に、同じ期間（時間）長によるプロテクトオン状態が発生するようになっている。
また、単発のプロテクトオン状態の時間長は、図６に示す期間ｔ2〜ｔ4、又は期間ｔ6〜ｔ8として示される一定時間長となるのであるが、例えば時点t3（時点t7）のリセットレベルに到達した時点においても、過電流の状態が検出されているような状態では、これに応答するようにしてオペアンプOP10からのＨレベル出力が継続される。従って、時点t3（時点t7）におけるリセットタイミング後も、電圧Ｖ2はオペアンプOP1の閾値電圧レベル以上の状態を維持するので、オペアンプOP1からのプロテクト信号Ｓprt1の出力が継続される。つまり、プロテクトオンの状態が、時点ｔ4以降も継続される。
これに対して、図５に示したプロテクト信号生成回路２ａの構成では、オペアンプOP10の出力がラッチされることにより、一旦、過電流の状態であることが検出されて時定数コンデンサＣ2に対する充電が開始されると、必ず、プロテクトオンの期間（プロテクト信号Ｓprt1の出力期間）が得られるようになっている。また、時定数コンデンサＣ2に対する充放電は、予め設定された時定数（充電時：Ｒ3、Ｃ2）（充電時：Ｒ4、Ｃ2）に従って行われるから、充放電動作により得られる両端電圧Ｖ2の波形としても同じものとなる。この結果、プロテクトオンの期間（プロテクト信号Ｓprt1の出力期間）としても毎回、同一となるようにされる。
つまり、図５に示すプロテクト信号生成回路２ａの構成では、過電流検出回路２０において、一旦、過電流の状態であることが検出されれば、その都度に、同じ期間（時間）長によるプロテクトオン状態が発生するようになっている。
また、単発のプロテクトオン状態の時間長は、図６に示す期間ｔ2〜ｔ4、又は期間ｔ6〜ｔ8として示される一定時間長となるのであるが、例えば時点t3（時点t7）のリセットレベルに到達した時点においても、過電流の状態が検出されているような状態では、これに応答するようにしてオペアンプOP10からのＨレベル出力が継続される。従って、時点t3（時点t7）におけるリセットタイミング後も、電圧Ｖ2はオペアンプOP1の閾値電圧レベル以上の状態を維持するので、オペアンプOP1からのプロテクト信号Ｓprt1の出力が継続される。つまり、プロテクトオンの状態が、時点ｔ4以降も継続される。
ところで、これまでの説明から理解されるように、プロテクト信号Ｓprt1がＨレベルにより出力される期間長（電力伝送量の制御タイミング）は、時定数回路２１として設定される時定数（Ｒ3（充電時），Ｒ4（放電時），Ｃ2）により任意に設定できる。つまり、時定数回路２１における時定数を変更すれば、過電流検出回路２０による過電流状態の検出時点から得られる時定数コンデンサＣ2の両端電圧Ｖ2の波形の傾きを変化させることが出来るからである。
また、この両端電圧Ｖ2の波形を固定として考えた場合には、オペアンプOP1における閾値電圧レベルを変更することによっても、プロテクト信号Ｓprt1がＨレベルにより出力される期間長を変化させることができる。そこで、本発明としては、プロテクト信号ＳprtがＨレベルにより出力される期間長（電力伝送量の制御タイミング）を設定するための時定数として、時定数回路２１の時定数だけではなく、この信号出力回路２２に備えられるプロテクト信号Ｓprt出力用のオペアンプOPに設定される閾値電圧レベルについても、これを時定数として概念的に含めることとする。この点については、図７により後述するようにして、プロテクト信号Ｓprt出力用のオペアンプが複数備えられる場合についても同様である。なお、閾値電圧レベルは、例えば元の基準電圧Ｖrefのレベルと、この基準電圧Ｖrefとオペアンプの反転入力端子との間の抵抗の値、若しくは、非反転入力端子に対して接続される分圧抵抗の抵抗値（電圧Ｖ2に対する分圧比）などにより変更設定できる。
また、この両端電圧Ｖ2の波形を固定として考えた場合には、オペアンプOP1における閾値電圧レベルを変更することによっても、プロテクト信号Ｓprt1がＨレベルにより出力される期間長を変化させることができる。そこで、本発明としては、プロテクト信号ＳprtがＨレベルにより出力される期間長（電力伝送量の制御タイミング）を設定するための時定数として、時定数回路２１の時定数だけではなく、この信号出力回路２２に備えられるプロテクト信号Ｓprt出力用のオペアンプOPに設定される閾値電圧レベルについても、これを時定数として概念的に含めることとする。この点については、図７により後述するようにして、プロテクト信号Ｓprt出力用のオペアンプが複数備えられる場合についても同様である。なお、閾値電圧レベルは、例えば元の基準電圧Ｖrefのレベルと、この基準電圧Ｖrefとオペアンプの反転入力端子との間の抵抗の値、若しくは、非反転入力端子に対して接続される分圧抵抗の抵抗値（電圧Ｖ2に対する分圧比）などにより変更設定できる。
図７は、第４例としてのプロテクト信号生成回路２ａの構成例を示している。なお、図２，図３及び図５と同一とされる部分については同一符号を付して説明を省略する。
この図７に示すプロテクト信号生成回路２ａは、先に図５に示した第３例のプロテクト信号生成回路２ａの信号出力回路２２に対して、オペアンプOP2を備える増幅回路（コンパレータ）を追加的に設けることとしている。
この図７に示すプロテクト信号生成回路２ａは、先に図５に示した第３例のプロテクト信号生成回路２ａの信号出力回路２２に対して、オペアンプOP2を備える増幅回路（コンパレータ）を追加的に設けることとしている。
この場合、オペアンプOP2を備える増幅回路としては、このオペアンプOP2及び基準電圧Vrefに対して、抵抗Ｒ19，Ｒ20，Ｒ21，Ｒ22，及びコンデンサＣ6を図示するようにして接続して形成される。この接続態様は、オペアンプOP1及び基準電圧Ｖrefに対する、抵抗Ｒ8，Ｒ9，Ｒ10，Ｒ11，及びコンデンサＣ3の接続態様と同様である。つまり、オペアンプOP2を備える増幅回路（コンパレータ）と、オペアンプOP1を備える増幅回路（コンパレータ）とは同じ回路接続態様によって形成される。また、オペアンプOP2側においても、抵抗Ｒ19−Ｒ20の直列接続回路は、時定数コンデンサＣ2に対して並列に接続されていることで、非反転入力端子には、抵抗Ｒ19−Ｒ20により分圧された電圧Ｖ2が入力されることになる。このような構成により、オペアンプOP1からは、これまでの例における場合と同様にしてプロテクト信号Ｓprt1が出力され、さらにこれに加えて、オペアンプOP2からはプロテクト信号Ｓprt2が出力されることになる。このようにして、第４例では、２つのプロテクト信号が出力可能な構成となっている。
但し、この場合においては、オペアンプOP1，OP2のそれぞれの非反転入力端子とアース間に接続される分圧抵抗である、抵抗Ｒ9と抵抗Ｒ20の抵抗値について、Ｒ9＞Ｒ20の関係が成立するようにされたうえで、所定値を選定している。つまり、オペアンプOP1，OP2の非反転入力端子のそれぞれに対して、電圧Ｖ2について異なる分圧比により分圧した電圧レベルを入力させている。これは、オペアンプOP1側とオペアンプOP2側とで、電圧Ｖ2に対する閾値電圧レベルについて、それぞれ異なるレベルを設定していることと等価となる。なお、例えばオペアンプOP1，OP2にそれぞれ接続される、抵抗Ｒ9及び抵抗Ｒ20以外の上記各素子［Ｒ9，Ｒ10，Ｒ11，Ｃ3］［Ｒ20，Ｒ21，Ｒ22，Ｃ6］の定数、及び基準電圧Ｖrefのレベルは同じであるとする。
上記図７の第４例に示すようにして、プロテクト信号生成回路２ａとして複数のプロテクト信号を生成して出力可能な構成とした場合においては、例えば図８及び図９に示すようにしてこれらのプロテクト信号をフィードバックさせる系を形成することが考えられる。
先ず、図８に示す構成としては、プロテクト信号生成回路２ａから出力されるプロテクト信号Ｓprt1，Ｓprt2の各々に対応して、増幅回路４−１，４−２を設けるようにされる。これら増幅回路４−１，４−２は、図１に示した増幅回路４と同じ構成であり、その内部の構成部位についても、図１に示した増幅回路４と同一符号を付している。
そして、増幅回路４−１，４−２におけるトランジスタＱ12のコレクタを、共に抵抗Ｒ55を介して、フォトカプラＰＣのフォトダイオードのカソードに対して共通に接続するようにされる。
あるいは、図９に示すようにして、プロテクト信号Ｓprt1，Ｓprt2の信号ラインに対して、それぞれダイオードＤor1，Ｄor2を接続し、これらダイオードＤor1，Ｄor2のカソードを共に、増幅回路４に対して入力させる。
先ず、図８に示す構成としては、プロテクト信号生成回路２ａから出力されるプロテクト信号Ｓprt1，Ｓprt2の各々に対応して、増幅回路４−１，４−２を設けるようにされる。これら増幅回路４−１，４−２は、図１に示した増幅回路４と同じ構成であり、その内部の構成部位についても、図１に示した増幅回路４と同一符号を付している。
そして、増幅回路４−１，４−２におけるトランジスタＱ12のコレクタを、共に抵抗Ｒ55を介して、フォトカプラＰＣのフォトダイオードのカソードに対して共通に接続するようにされる。
あるいは、図９に示すようにして、プロテクト信号Ｓprt1，Ｓprt2の信号ラインに対して、それぞれダイオードＤor1，Ｄor2を接続し、これらダイオードＤor1，Ｄor2のカソードを共に、増幅回路４に対して入力させる。
これら図８または図９に示す構成を採ることにより、プロテクト信号Ｓprt1，Ｓprt2の各信号成分について、フォトカプラＰＣ経由で、スイッチング駆動回路１のフィードバック入力端子FB_INに対して入力させることができる。また、この接続態様に依れば、プロテクト信号Ｓprt1，Ｓprt2が同時にＨレベルで出力される場合には、これらの信号が合成された状態で、フィードバック入力端子FB_INに入力されることも分かる。
図１０のタイミングチャートは、図７に示した第４例としてのプロテクト信号生成回路２ａの動作例を示している。
図７のプロテクト信号生成回路２ａにおける、オペアンプOP1，オペアンプOP2は、先の第３例に対応する図６におけるオペアンプOP1と同様の動作によって、それぞれプロテクト信号Ｓprt1，Ｓprt2を出力するようにされる。また、図７のオペアンプOP10についても非反転入力端子に対してオペアンプOP10自身の出力が帰還されており、またリセット回路２４を備えることで、プロテクト信号Ｓprt1，Ｓprt2のいずれについても、一旦、電流検出回路２０において過電流の状態であることが検出されるごとに、毎回、同じ期間（時間）長によりプロテクト信号Ｓprt1，Ｓprt2を出力することになる。
図７のプロテクト信号生成回路２ａにおける、オペアンプOP1，オペアンプOP2は、先の第３例に対応する図６におけるオペアンプOP1と同様の動作によって、それぞれプロテクト信号Ｓprt1，Ｓprt2を出力するようにされる。また、図７のオペアンプOP10についても非反転入力端子に対してオペアンプOP10自身の出力が帰還されており、またリセット回路２４を備えることで、プロテクト信号Ｓprt1，Ｓprt2のいずれについても、一旦、電流検出回路２０において過電流の状態であることが検出されるごとに、毎回、同じ期間（時間）長によりプロテクト信号Ｓprt1，Ｓprt2を出力することになる。
ただし、図７において説明したように、オペアンプOP1とオペアンプOP2とでは、電圧Ｖ2に対して、互いに異なる閾値電圧レベルを設定している。この場合には、分圧抵抗Ｒ9と抵抗Ｒ20の値について、Ｒ9＞Ｒ20と設定していることから、図１０の電圧Ｖ2において示すように、オペアンプOP1の閾値電圧レベルのほうが、オペアンプOP2の閾値電圧レベルに対して低くなる関係により、それぞれ抵抗Ｒ9と抵抗Ｒ20の抵抗値の実際に応じて所定レベルが設定されることになる。
このために、オペアンプOP1から出力されるプロテクト信号Ｓprt1としては、時点t１（時点ｔ7）において過電流が検出されたタイミングに応じて、期間ｔ2〜ｔ6（期間ｔ8〜ｔ12）によりＨレベルが得られる。ここでは、このプロテクト信号Ｓprt1がＨレベルとなる期間を第１プロテクトオンの状態ということにし、プロテクト信号Ｓprt1がＬレベルとなる期間を第１プロテクトオフの状態ということにする。
また、オペアンプOP2から出力されるプロテクト信号Ｓprt2としては、同じく時点t１（時点ｔ7）において過電流が検出されたタイミングに応じて、期間ｔ3〜ｔ5（期間ｔ9〜ｔ11）によりＨレベルが得られる。ここでは、プロテクト信号Ｓprt2がＨレベルとなる期間を第２プロテクトオンの状態といい、プロテクト信号Ｓprt2がＬレベルとなる期間を第２プロテクトオフの状態という。
つまり、上記したオペアンプOP1とオペアンプOP2とでの電圧Ｖ2に対する閾値電圧レベルの違いにより、プロテクト信号Ｓprt1のＨレベル出力期間（第１プロテクトオン期間）は、プロテクト信号Ｓprt2のＨレベル出力期間（第２プロテクトオン期間）を含みながら、このプロテクト信号Ｓprt2のＨレベル出力期間（第２プロテクトオン期間）よりも長い時間長を有するものとなる。
また、オペアンプOP2から出力されるプロテクト信号Ｓprt2としては、同じく時点t１（時点ｔ7）において過電流が検出されたタイミングに応じて、期間ｔ3〜ｔ5（期間ｔ9〜ｔ11）によりＨレベルが得られる。ここでは、プロテクト信号Ｓprt2がＨレベルとなる期間を第２プロテクトオンの状態といい、プロテクト信号Ｓprt2がＬレベルとなる期間を第２プロテクトオフの状態という。
つまり、上記したオペアンプOP1とオペアンプOP2とでの電圧Ｖ2に対する閾値電圧レベルの違いにより、プロテクト信号Ｓprt1のＨレベル出力期間（第１プロテクトオン期間）は、プロテクト信号Ｓprt2のＨレベル出力期間（第２プロテクトオン期間）を含みながら、このプロテクト信号Ｓprt2のＨレベル出力期間（第２プロテクトオン期間）よりも長い時間長を有するものとなる。
このようにして、２つの段階的なプロテクトオン期間を得るようにした場合の、電源回路に対する電力制御としては次のようになる。なお、ここでの説明においては、プロテクト信号Ｓprt1，Ｓprt2は、例えば図８又は図９に示した構成によりフィードバックされることを前提とする。
この場合には、例えば時点ｔ1において過電流検出回路２０により過電流の状態が検出されたのに応じて、先ず、時点ｔ1から時点ｔ2までに対応する待機期間Ｔw1を経て、プロテクト信号Ｓprt1がＨレベルとなるようにされる。このとき、プロテクト信号Ｓprt2はＬレベルのままである。これにより時点ｔ2以降においては、先ず、プロテクト信号Ｓprt1成分のレベルのみに応じて、スイッチング駆動回路１がスイッチング周波数を可変し、二次側（負荷）への電力伝送量を低減させるように動作する。
また、プロテクト信号Ｓprt2は、過電流検出回路２０により過電流の状態が検出された時点ｔ1から、上記待機期間Ｔw1よりも長い待機期間Ｔw2を経た時点t3に至るとＨレベルにより出力される。このとき、プロテクト信号Ｓprt1は、時点ｔ2からのＨレベル出力を継続している。これにより、時点ｔ3以降においては、プロテクト信号Ｓprt1とプロテクト信号Ｓprt2の各信号成分が合成された信号がフィードバックされることになる。つまり、スイッチング駆動回路１のフィードバック入力端子FB_INに対して入力されるフィードバック信号のレベルが増加することになる。これに応じて、スイッチング駆動回路１では、これまでよりもさらにスイッチング周波数の可変量を多くするように制御するが、これにより、負荷に対する電力伝送量としてもさらに低減されることになる。
また、この後、時点ｔ5に至ると、プロテクト信号Ｓprt2のＨレベル出力が停止されるが、プロテクト信号Ｓprt1は、時点t5を経過して時点ｔ6までＨレベル出力が継続される。従って、期間ｔ5〜ｔ6においては、先の期間ｔ2〜ｔ3と同様にして、プロテクト信号Ｓprt1成分のみに応じて電力伝送量を低減させる動作に戻るようにされる。そして、時点ｔ6を経過すると、プロテクト信号Ｓprt1の出力も停止されることになる。
また、プロテクト信号Ｓprt2は、過電流検出回路２０により過電流の状態が検出された時点ｔ1から、上記待機期間Ｔw1よりも長い待機期間Ｔw2を経た時点t3に至るとＨレベルにより出力される。このとき、プロテクト信号Ｓprt1は、時点ｔ2からのＨレベル出力を継続している。これにより、時点ｔ3以降においては、プロテクト信号Ｓprt1とプロテクト信号Ｓprt2の各信号成分が合成された信号がフィードバックされることになる。つまり、スイッチング駆動回路１のフィードバック入力端子FB_INに対して入力されるフィードバック信号のレベルが増加することになる。これに応じて、スイッチング駆動回路１では、これまでよりもさらにスイッチング周波数の可変量を多くするように制御するが、これにより、負荷に対する電力伝送量としてもさらに低減されることになる。
また、この後、時点ｔ5に至ると、プロテクト信号Ｓprt2のＨレベル出力が停止されるが、プロテクト信号Ｓprt1は、時点t5を経過して時点ｔ6までＨレベル出力が継続される。従って、期間ｔ5〜ｔ6においては、先の期間ｔ2〜ｔ3と同様にして、プロテクト信号Ｓprt1成分のみに応じて電力伝送量を低減させる動作に戻るようにされる。そして、時点ｔ6を経過すると、プロテクト信号Ｓprt1の出力も停止されることになる。
つまり、時点ｔ１において過電流の状態が検出されると、先ず、待機期間Ｔw1を経過した時点ｔ2を開始時点として、時点ｔ1から待機期間Ｔw2を経た時点ｔ3までの期間（ｔ２〜ｔ３）において、第１プロテクトのみがオンで、第２プロテクトはオフの状態が得られ、このときにはプロテクト信号Ｓprt1のみの信号レベル成分に応じた低減量による電力伝送量の低減が行われる。ここでは、これが第１段階によるプロテクト動作となる。
そして、これに続く時点ｔ3から時点ｔ5までの期間において、第１プロテクトと、第２プロテクトの両者がオンとなる状態が得られ、このときには、プロテクト信号Ｓprt1，Ｓprt2の合成された信号レベルに応じた低減量による電力伝送量の低減が行われる。この第２段階の低減量は、上記第１段階の低減量よりも大きいものであり、つまり、電力伝送量はさらに低減されることになる。ここでは、これが第２段階によるプロテクト動作である。そして、続く期間ｔ5〜ｔ6においては、第１プロテクトのみがオンで、第２プロテクトはオフの状態に遷移することとなって、再度、第１段階によるプロテクト動作が行われる。そして、時点ｔ６以降は、第１プロテクト及び第２プロテクト共にオフとなっている。つまり、プロテクト動作がオフとなる。
なお、時点ｔ7〜時点ｔ12による期間においても、上記期間ｔ1〜ｔ6と同じ動作が得られている。
そして、これに続く時点ｔ3から時点ｔ5までの期間において、第１プロテクトと、第２プロテクトの両者がオンとなる状態が得られ、このときには、プロテクト信号Ｓprt1，Ｓprt2の合成された信号レベルに応じた低減量による電力伝送量の低減が行われる。この第２段階の低減量は、上記第１段階の低減量よりも大きいものであり、つまり、電力伝送量はさらに低減されることになる。ここでは、これが第２段階によるプロテクト動作である。そして、続く期間ｔ5〜ｔ6においては、第１プロテクトのみがオンで、第２プロテクトはオフの状態に遷移することとなって、再度、第１段階によるプロテクト動作が行われる。そして、時点ｔ６以降は、第１プロテクト及び第２プロテクト共にオフとなっている。つまり、プロテクト動作がオフとなる。
なお、時点ｔ7〜時点ｔ12による期間においても、上記期間ｔ1〜ｔ6と同じ動作が得られている。
このようにして、図７に示した第４例のプロテクト信号生成回路２ａの動作としては、第１段階としての所定低減量による電力伝送と、第２段階による、第１段階よりも大きいとされる所定低減量による電力伝送との、２段階による伝送電力量の制限動作（つまりプロテクト動作）が得られるようになっている。このようにしてプロテクト動作を段階的なものとすることによっては、例えば、プロテクト動作として、負荷電流のピークの連続状態に対してより的確に反応できるようになる。また、必要に応じて、プロテクト動作を段階的に強力なものとしていくことで、より安全性が確保できることにもなる。
図１１，図１２，図１３は、本実施の形態の保護回路２によるプロテクト動作についての実験結果を示している。なお、これらの図に示す実験結果は、これまでに説明したプロテクト信号生成回路２ａについての第１例〜第４例までの構成について共通な傾向となるものである。これら図１１，図１２，図１３においては、例えば図１に示した電源回路の二次側直流出力電圧Ｅoのレベルと、この二次側直流出力電圧Ｅoの負荷に供給される二次側出力電流（負荷電流）のレベルを時間経過に対応させて示している。この場合の負荷は、パワーアンプであるから、負荷電流のレベルは、スピーカ駆動に応じてパワーアンプの回路に流れる電流レベルに対応する。これは、スピーカから出力される音量にも対応するものとなる。
先ず、図１１においては、保護回路２による保護動作がほとんどはたらいていない状態が示されている。
この図１１の場合には、二次側出力電流は、例えば時点ｔ0又は時点ｔ1に示すようにして、或る時間間隔をおいて非常に短時間によりピークに近いレベルが得られている。このような二次側出力電流の状態は、スピーカから出力される音声としては、例えばドラムなどの単発的にレベルの大きい音が、或る程度の時間間隔を経て鳴っているような状態に相当する。
この図１１の場合には、二次側出力電流は、例えば時点ｔ0又は時点ｔ1に示すようにして、或る時間間隔をおいて非常に短時間によりピークに近いレベルが得られている。このような二次側出力電流の状態は、スピーカから出力される音声としては、例えばドラムなどの単発的にレベルの大きい音が、或る程度の時間間隔を経て鳴っているような状態に相当する。
これまでの説明から理解されるようにして、保護回路２内のプロテクト信号生成回路２ａでは、過電流検出回路２０により過電流を検出した時点から、時定数回路２１にて設定される時定数に応じた待機時間Ｔwを経過しないと、プロテクト動作が開始されないようになっている。
このために、図１１に示すようにして二次側出力電流がほぼピークレベルに至ったとしても、これが短時間なものであって、上記待機時間Ｔw内でピーク以下のレベルに戻るような状態では、このピークレベルに対してプロテクト動作はオンとはならない。つまり、電源回路側では、負荷であるパワーアンプに対して電力制限を行わずに、このときの二次側出力電流のピークレベルに応じた電力を供給する。これによりパワーアンプでは、この二次側出力電流のピークレベルに応じたままの音量により、スピーカから音声を出力するようにされる。
このように本実施の形態としては、例えばスピーカから出力される音量が、ほぼ最大負荷に対応するような大きさであるとしても、これが短時間である場合には、特にリミットされることなく出力されることになるので、音量感が損なわれない迫力のある音が得られることになる。例えば、このような短時間の大きな音の代表的なものとしては、上記もしているようにドラムなどの音が挙げられるが、このような音色のレベルにリミットがかけられることなく出力されることを考えれば、聴感の全体的な印象として充分な音量感が得られることは容易に理解される。なお、確認のために述べておくと、ほぼ最大負荷（負荷電流レベルとしてほぼピーク）の状態となるのは、待機期間Ｔw内に収まる程度の短時間であるから、パワーアンプの回路、スピーカ、及び電源回路の部品などが、これにより破壊されることはない。また、待機期間Ｔwの時間長、つまり時定数回路２１についての充電経路の時定数（Ｒ3，Ｃ2）は、上記のようにして単発的な大音量が抑制されないようにすることだけではなく、このような回路部品の破壊が生じないことが保証されることを考慮しても設定されるべきものとなる。
このために、図１１に示すようにして二次側出力電流がほぼピークレベルに至ったとしても、これが短時間なものであって、上記待機時間Ｔw内でピーク以下のレベルに戻るような状態では、このピークレベルに対してプロテクト動作はオンとはならない。つまり、電源回路側では、負荷であるパワーアンプに対して電力制限を行わずに、このときの二次側出力電流のピークレベルに応じた電力を供給する。これによりパワーアンプでは、この二次側出力電流のピークレベルに応じたままの音量により、スピーカから音声を出力するようにされる。
このように本実施の形態としては、例えばスピーカから出力される音量が、ほぼ最大負荷に対応するような大きさであるとしても、これが短時間である場合には、特にリミットされることなく出力されることになるので、音量感が損なわれない迫力のある音が得られることになる。例えば、このような短時間の大きな音の代表的なものとしては、上記もしているようにドラムなどの音が挙げられるが、このような音色のレベルにリミットがかけられることなく出力されることを考えれば、聴感の全体的な印象として充分な音量感が得られることは容易に理解される。なお、確認のために述べておくと、ほぼ最大負荷（負荷電流レベルとしてほぼピーク）の状態となるのは、待機期間Ｔw内に収まる程度の短時間であるから、パワーアンプの回路、スピーカ、及び電源回路の部品などが、これにより破壊されることはない。また、待機期間Ｔwの時間長、つまり時定数回路２１についての充電経路の時定数（Ｒ3，Ｃ2）は、上記のようにして単発的な大音量が抑制されないようにすることだけではなく、このような回路部品の破壊が生じないことが保証されることを考慮しても設定されるべきものとなる。
図１２には、上記図１１の場合よりも二次側出力電流についてほぼピークとなる状態が短い周期となっており、さらに、より連続的に発生している状態が示されている。
例えば図１２における期間ｔ0〜ｔ1においては、二次側出力電流がピークとなる状態が非常に短い周期で連続的に発生している状態となっているが、これに応じた二次側直流出力電圧レベルは、図示するようにして比較的大きな変化量により低下する傾向となっている。つまり、この期間ｔ0〜ｔ1においては、プロテクトオンの状態となっており、これにより、電力伝送量が制限されている状態にあることが分かる。
例えば図１２における期間ｔ0〜ｔ1においては、二次側出力電流がピークとなる状態が非常に短い周期で連続的に発生している状態となっているが、これに応じた二次側直流出力電圧レベルは、図示するようにして比較的大きな変化量により低下する傾向となっている。つまり、この期間ｔ0〜ｔ1においては、プロテクトオンの状態となっており、これにより、電力伝送量が制限されている状態にあることが分かる。
また、期間ｔ2〜ｔ3として示される期間においても、二次側出力電流がピークとなる状態が連続的に発生してはいるが、その周期としては、期間ｔ0〜ｔ1よりも長いものとなっており、発生密度も低くなっている。このような状態では、時定数回路２１の時定数により形成される待機期間Ｔwに応じたプロテクトオンまでの遅延時間、及びプロテクトオン解除の時間が有効にはたらくことで、電力伝送の制限量が抑えられる結果となる。つまり、二次側出力電圧レベルとしては、期間ｔ0〜ｔ1のときほどの低下を見せない。
つまり、本実施の形態の保護回路は、期間ｔ0〜ｔ1に示すような、二次側出力電流がピークとなる状態が非常に短い周期で継続して発生して、負荷電力のピーク状態が比較的長時間連続しているとみなされるような状態では、強い電力制限が与えられるようにして、回路の保護が図られるようにしている。これに対して、期間ｔ2〜ｔ3のようにして、二次側出力電流のピークが周期的に発生してはいるものの、単位時間あたりの出現密度が比較的少ない状態では、弱めの電力制限となるようにされており、これにより、音量感が損なわれないようにされている。
つまり、本実施の形態の保護回路は、期間ｔ0〜ｔ1に示すような、二次側出力電流がピークとなる状態が非常に短い周期で継続して発生して、負荷電力のピーク状態が比較的長時間連続しているとみなされるような状態では、強い電力制限が与えられるようにして、回路の保護が図られるようにしている。これに対して、期間ｔ2〜ｔ3のようにして、二次側出力電流のピークが周期的に発生してはいるものの、単位時間あたりの出現密度が比較的少ない状態では、弱めの電力制限となるようにされており、これにより、音量感が損なわれないようにされている。
また、図１３には、二次側出力電流のピークが、長時間にわたって連続的に発生している状態を示している。
この図においては、ほぼ時点ｔ0以降において、二次側出力電流のピークが非常に短い周期で連続している状態となっている。これに応じて、二次側出力電圧のレベルとしても、時点ｔ0以降から低下しはじめて、以降は継続的に低下された状態を維持している。つまり、二次側出力電流のピークが継続した状態となっているのに応じて、電力制限の動作（プロテクト動作）も継続的に実行することで、回路等の保護を図っているものである。
この図においては、ほぼ時点ｔ0以降において、二次側出力電流のピークが非常に短い周期で連続している状態となっている。これに応じて、二次側出力電圧のレベルとしても、時点ｔ0以降から低下しはじめて、以降は継続的に低下された状態を維持している。つまり、二次側出力電流のピークが継続した状態となっているのに応じて、電力制限の動作（プロテクト動作）も継続的に実行することで、回路等の保護を図っているものである。
このようにして、本実施の形態の保護回路２による保護動作（プロテクト動作）としては、過電流状態が一時的なものであったり、過電流状態が周期的に発生しているとしても、その周期が或る程度長いものであるような状態のときには、保護動作としての電力伝送量の制限が効かない、あるいは弱くはたらくようにされる。これにより、負荷としてパワーアンプが接続されるときには、瞬時的であったり、また、短時間であれば、大音量がリミットされることが無くなるので、音量感のある音声再生状態が得られることになる。
そして、過電流が連続するとされるような状態では、保護動作が有効にはたらくこととなって、電源回路及び負荷（パワーアンプ）の回路などの破壊が防止される。
そして、過電流が連続するとされるような状態では、保護動作が有効にはたらくこととなって、電源回路及び負荷（パワーアンプ）の回路などの破壊が防止される。
また、本実施の形態では、電源回路側で過電流に応じた電力伝送制御を行っていることで、次のようなメリットも得られる。
例えば、従来技術に関する課題において述べたように、音量感を損なわないように大音量出力に対応できるようにするためには、電源回路について、最大負荷電力（負荷電流のピーク）の状態が継続するような条件に対しても、回路が破壊されないことを保証できるように設計する、という手法を採ることも考えられる。しかしながら、この場合には、コストアップ及び電源回路の実装基板サイズが大型化して重量も増加するという不都合を生じる。特に後段のパワーアンプにデジタルアンプ（Ｄ級アンプ）を採用している場合には、その採用理由が主として小型軽量化であることが多いので、特に不利となる。
これに対して、本実施の形態では、一時的なピーク電力に対応できればよいので、電源回路部品についても、これまでと同等の耐電圧、耐電流のものを選定できる。これにより、回路基板サイズの大型化、重量化、及びコストアップが避けられることになる。本実施の形態の場合、保護回路２ａを付加することになるが、この保護回路２ａは、図２、図３、図５、図７等に示したように、プロテクト信号生成回路２ａと、例えば電流検出のための１組のカレントトランスＴcrから成るものである。従って、継続的なピーク負荷電力に対応した電源回路を設計する場合と比較すれば、回路規模の拡大やコストアップはより少ないもので済む。
例えば、従来技術に関する課題において述べたように、音量感を損なわないように大音量出力に対応できるようにするためには、電源回路について、最大負荷電力（負荷電流のピーク）の状態が継続するような条件に対しても、回路が破壊されないことを保証できるように設計する、という手法を採ることも考えられる。しかしながら、この場合には、コストアップ及び電源回路の実装基板サイズが大型化して重量も増加するという不都合を生じる。特に後段のパワーアンプにデジタルアンプ（Ｄ級アンプ）を採用している場合には、その採用理由が主として小型軽量化であることが多いので、特に不利となる。
これに対して、本実施の形態では、一時的なピーク電力に対応できればよいので、電源回路部品についても、これまでと同等の耐電圧、耐電流のものを選定できる。これにより、回路基板サイズの大型化、重量化、及びコストアップが避けられることになる。本実施の形態の場合、保護回路２ａを付加することになるが、この保護回路２ａは、図２、図３、図５、図７等に示したように、プロテクト信号生成回路２ａと、例えば電流検出のための１組のカレントトランスＴcrから成るものである。従って、継続的なピーク負荷電力に対応した電源回路を設計する場合と比較すれば、回路規模の拡大やコストアップはより少ないもので済む。
また、実施の形態において、電源回路の負荷となるパワーアンプは、自身も独立して過電流に対応する保護機能を有しているのが通常である。この保護機能は、一般にパワーアンプに備えられるマイクロコンピュータが、過電流の検出状態に応じてパワーアンプの増幅動作を停止させるように構成される。
このような保護機能を有するパワーアンプの電源として、例えば上記のようにして、連続するピーク負荷電力に対応可能に設計された電源回路を採用したとすると、実際にピーク負荷電力が連続した状態となったときには、パワーアンプの保護機能がはたらいてしまい、結局、スピーカからの音声出力が止まってしまうことになる。
これに対して、本実施の形態では、電源回路側で電力制限を行っていることから、保護回路２に依る保護動作がはたらいている以上、パワーアンプの保護機能がはたらくことは無い。つまり、相応の音量感が得られる状態を維持しながらも、パワーアンプの保護機能がはたらいてパワーアンプの動作が止まってしまうような不都合が生じない。
なお、本実施の形態の保護回路２に依る保護動作は、例えば待機期間Ｔwにおいては保護動作がはたらかずに、ほぼピークレベルの負荷電流が流れることになる。しかしながら、パワーアンプの保護機能は、上記しているように、マイクロコンピュータの処理によるもので、マイクロコンピュータの処理能力及び実使用上での都合で、実際に過電流の状態となってから、保護機能がはたらくのには、本実施の形態で設定する待機期間Ｔw以上の時間差がある。このために、待機期間Ｔwにおいてピークに近い負荷電流が流れているときに、パワーアンプの保護機能がはたらくことはない。
このような保護機能を有するパワーアンプの電源として、例えば上記のようにして、連続するピーク負荷電力に対応可能に設計された電源回路を採用したとすると、実際にピーク負荷電力が連続した状態となったときには、パワーアンプの保護機能がはたらいてしまい、結局、スピーカからの音声出力が止まってしまうことになる。
これに対して、本実施の形態では、電源回路側で電力制限を行っていることから、保護回路２に依る保護動作がはたらいている以上、パワーアンプの保護機能がはたらくことは無い。つまり、相応の音量感が得られる状態を維持しながらも、パワーアンプの保護機能がはたらいてパワーアンプの動作が止まってしまうような不都合が生じない。
なお、本実施の形態の保護回路２に依る保護動作は、例えば待機期間Ｔwにおいては保護動作がはたらかずに、ほぼピークレベルの負荷電流が流れることになる。しかしながら、パワーアンプの保護機能は、上記しているように、マイクロコンピュータの処理によるもので、マイクロコンピュータの処理能力及び実使用上での都合で、実際に過電流の状態となってから、保護機能がはたらくのには、本実施の形態で設定する待機期間Ｔw以上の時間差がある。このために、待機期間Ｔwにおいてピークに近い負荷電流が流れているときに、パワーアンプの保護機能がはたらくことはない。
続いては、実施の形態の電源回路全体についての変形例について、図１４〜図１６により説明しておくこととする。なお、図１４及び図１５において図１と同一部分については同一符号を付して説明を省略する。
先ず、図１４においては、保護回路２から出力されるプロテクト信号Ｓprt1を増幅してスイッチング駆動回路１のフィードバック入力端子FB_INに入力させる増幅回路４を、電源回路の一次側に挿入することとしている。つまり、増幅回路４のトランジスタＱ12のコレクタを抵抗Ｒ55を介してそのままフィードバック入力端子FB_INと接続し、エミッタは、入力コネクタＣＮ1から供給される電源の負極ライン（−ＤＣ）と接続する。
本実施の形態において、保護回路２そのものは、電源回路の一次側に備えられている。そこで、この図１４のようにして、増幅回路４を一次側に備えることとしても何ら問題はない。ちなみに、図１に示した電源回路では、保護回路２のプロテクト信号生成回路２ａは、二次側に在ることとなるが、カレントトランスＴcrがあることで、この場合にも一次側と二次側は適正に直流的に絶縁された状態にある。
また、例えば図７に示したようにして、プロテクト信号生成回路２ａから複数のプロテクト信号が出力される場合に対応しては、図８に準じて、一次側の増幅回路４を、プロテクト信号ごとに対応して並列的に設けるようにすればよい。あるいは、図９に準じて、プロテクト信号ごとにダイオードを接続して、これらのダイオードのカソードを共通の増幅回路４のトランジスタＱ12のベース抵抗Ｒ56に接続するようにしてもよい。
先ず、図１４においては、保護回路２から出力されるプロテクト信号Ｓprt1を増幅してスイッチング駆動回路１のフィードバック入力端子FB_INに入力させる増幅回路４を、電源回路の一次側に挿入することとしている。つまり、増幅回路４のトランジスタＱ12のコレクタを抵抗Ｒ55を介してそのままフィードバック入力端子FB_INと接続し、エミッタは、入力コネクタＣＮ1から供給される電源の負極ライン（−ＤＣ）と接続する。
本実施の形態において、保護回路２そのものは、電源回路の一次側に備えられている。そこで、この図１４のようにして、増幅回路４を一次側に備えることとしても何ら問題はない。ちなみに、図１に示した電源回路では、保護回路２のプロテクト信号生成回路２ａは、二次側に在ることとなるが、カレントトランスＴcrがあることで、この場合にも一次側と二次側は適正に直流的に絶縁された状態にある。
また、例えば図７に示したようにして、プロテクト信号生成回路２ａから複数のプロテクト信号が出力される場合に対応しては、図８に準じて、一次側の増幅回路４を、プロテクト信号ごとに対応して並列的に設けるようにすればよい。あるいは、図９に準じて、プロテクト信号ごとにダイオードを接続して、これらのダイオードのカソードを共通の増幅回路４のトランジスタＱ12のベース抵抗Ｒ56に接続するようにしてもよい。
図１５に示す変形例では、保護回路２において、カレントトランスＴcrに代えて、電流検出回路２ｂを備えることとしている。この電流検出回路２ｂを備えたのに応じては、二次側出力電流Ｅoを生成する二次側平滑コンデンサＣｏの負極端子と、出力コネクタＣＮ2の負極ライン（−ＤＣ）との間に電流検出抵抗Ｒ60を接続する。そして、この電流検出抵抗Ｒ60と出力コネクタＣＮ2の負極ライン（−ＤＣ）との接続点と、電流検出回路２ｂの入力との間を、抵抗Ｒ61を介したラインＬn1により接続することとしている。この接続態様によっては、二次側において負荷（パワーアンプ）に流れる電流、つまり負荷電流を直接的に電流検出抵抗Ｒ60により検出して、この検出出力を、電流検出回路２ｂに入力させている構成となる。
この電流検出回路２ｂの内部構成としては、図１６に示すようにして、オペアンプOP30を備える増幅回路となっている。オペアンプOP30の非反転入力端子には、ラインＬｎ1が接続される。また、非反転入力端子と二次側アースとの間に抵抗Ｒ31を挿入する。
また、オペアンプOP30の反転入力端子に対しては、抵抗Ｒ32−Ｒ33により分圧した基準電圧Vrefが入力される。また、オペアンプOP30の出力端子と反転入力端子との間には帰還抵抗Ｒ24とコンデンサＣ20の並列回路を接続している。オペアンプOP30の出力端子は、後段のプロテクト信号生成回路２ａのダイオードＤ1のアノード側と接続される。
このような構成では、ラインＬｎ1から非反転入力端子に対して、負荷電流のレベルに応じたレベルの電圧が入力され、オペアンプOP30では、この入力された電圧を所定の増幅率によって増幅して出力するようにされる。
カレントトランスＴcrは、一次巻線Ｎ1に流れる電流により負荷電流を検出して、プロテクト信号生成回路２ａに対して、この負荷電流レベルに応じた電圧を出力していたが、電流検出回路２ｂの場合には、電流検出抵抗Ｒ60による負荷電流レベルの検出出力を入力して、同じく、プロテクト信号生成回路２ａに対して、負荷電流レベルに応じた電圧を出力しているということがいえる。
また、オペアンプOP30の反転入力端子に対しては、抵抗Ｒ32−Ｒ33により分圧した基準電圧Vrefが入力される。また、オペアンプOP30の出力端子と反転入力端子との間には帰還抵抗Ｒ24とコンデンサＣ20の並列回路を接続している。オペアンプOP30の出力端子は、後段のプロテクト信号生成回路２ａのダイオードＤ1のアノード側と接続される。
このような構成では、ラインＬｎ1から非反転入力端子に対して、負荷電流のレベルに応じたレベルの電圧が入力され、オペアンプOP30では、この入力された電圧を所定の増幅率によって増幅して出力するようにされる。
カレントトランスＴcrは、一次巻線Ｎ1に流れる電流により負荷電流を検出して、プロテクト信号生成回路２ａに対して、この負荷電流レベルに応じた電圧を出力していたが、電流検出回路２ｂの場合には、電流検出抵抗Ｒ60による負荷電流レベルの検出出力を入力して、同じく、プロテクト信号生成回路２ａに対して、負荷電流レベルに応じた電圧を出力しているということがいえる。
ところで、これまでにおいては、オペアンプOP1，OP2、及びオペアンプOP10については、コンパレータ的に動作するもの、つまり、論理回路（デジタル回路）的に動作するものとして説明している。しかしながら、本実施の形態としては、これらのオペアンプOP1，OP2、及びオペアンプOP10について、入力信号に対する出力応答として、リニアな特性による通常のアナログとしての増幅動作が行われるように構成してもよい。
このような構成とした場合においても、時定数回路２１によって時定数が設定されていることで、待機期間Ｔwとしての応答遅延時間が形成されるので、短時間であればピーク電力で出力させるという動作は確実に得られるものである。
このような構成とした場合においても、時定数回路２１によって時定数が設定されていることで、待機期間Ｔwとしての応答遅延時間が形成されるので、短時間であればピーク電力で出力させるという動作は確実に得られるものである。
また、本発明としては、図７〜図１０により説明したようにして、信号出力回路２２において、それぞれ異なる閾値電圧レベル（時定数）を設定したオペアンプの増幅回路を備えることで、複数段階により電力伝送量の制御が行えるように構成することが出来るが、この段階数としては、２段階以上が設定されてもよいものである。
また、段階的な制御としても、実施の形態として説明したように、電力伝送量を段階的に可変することだけに限定されない。例えば、所定数の段階範囲では、電力制御量を変更するようにされるが、この範囲を越えた段階に至ったら保護のために電源回路の動作を停止させる、というように構成することも可能である。
また、本発明に基づく電源回路、及び保護回路の構成としても、これまで実施の形態として示した構成に限定されるものではなく、適宜変更されて構わない。例えば電源回路としては、スイッチング周波数を制御することで電力伝送量の可変制御を行うようにしているが、これ以外の制御方式が採用されて構わない。また、電源回路としても、スイッチング電源回路以外の電源回路とされて構わないものである。
さらに、電源回路の負荷となる装置としては、パワーアンプに限定されるものではなく、これ以外の装置として、一時的であれば、最大負荷に応じた電力が供給されることが好ましい、あるいは必要とされるような装置を負荷として接続できるものである。
また、段階的な制御としても、実施の形態として説明したように、電力伝送量を段階的に可変することだけに限定されない。例えば、所定数の段階範囲では、電力制御量を変更するようにされるが、この範囲を越えた段階に至ったら保護のために電源回路の動作を停止させる、というように構成することも可能である。
また、本発明に基づく電源回路、及び保護回路の構成としても、これまで実施の形態として示した構成に限定されるものではなく、適宜変更されて構わない。例えば電源回路としては、スイッチング周波数を制御することで電力伝送量の可変制御を行うようにしているが、これ以外の制御方式が採用されて構わない。また、電源回路としても、スイッチング電源回路以外の電源回路とされて構わないものである。
さらに、電源回路の負荷となる装置としては、パワーアンプに限定されるものではなく、これ以外の装置として、一時的であれば、最大負荷に応じた電力が供給されることが好ましい、あるいは必要とされるような装置を負荷として接続できるものである。
１ スイッチング駆動回路、２ 保護回路、２ａ プロテクト信号生成回路、２ｂ 電流検出回路、３ 電圧制御回路、４ 増幅回路、２０ 過電流検出回路、２１ 時定数回路、２２ 信号出力回路、２３ 増幅回路、２４ リセット回路、ＴＲ１ コンバータトランス、Ｎ1 一次巻線、Ｎ2 二次巻線、Ｑ10 スイッチング素子、Ｄo 二次側整流ダイオード、Ｃo 二次側平滑コンデンサ、Ｃ1 電流検出コンデンサ、Ｃ2 時定数コンデンサ、Ｒ3，Ｒ4 （時定数）抵抗、Ｄ3，Ｄ4ダイオード、Ｒ8，Ｒ9，Ｒ19，Ｒ20 （分圧）抵抗、OP1，OP2，OP10 オペアンプ
Claims (3)
- 電源回路に接続される負荷に供給される電力が所定以上とされる状態を検出する検出手段と、
上記検出手段の検出出力を入力して、それぞれ異なる所定の時定数に応じて制御タイミングを設定する複数の制御タイミング設定手段と、
上記制御タイミング設定手段により設定された制御タイミングにより、上記負荷に供給する電力量が可変されるように上記電源回路における所定動作を制御する制御信号を所定期間出力する制御手段と、
を備え、
上記制御手段は、上記複数の制御タイミング設定手段により設定される制御タイミングに応じて、上記負荷に供給する電力量についての所定の可変結果が得られるように、上記電源回路における所定動作を制御する
電源制御装置。 - 電力変換を行って負荷に電力を供給する電源回路部と、
上記負荷に供給される電力が所定以上とされる状態を検出する検出手段と、
上記検出手段の検出出力を入力して、それぞれ異なる所定の時定数に応じて制御タイミングを設定する複数の制御タイミング設定手段と、
上記制御タイミング設定手段により設定された制御タイミングにより、上記負荷に供給する電力量が可変されるように上記電源回路部における所定動作を制御する制御信号を所定期間出力する制御手段と、
を備え、
上記制御手段は、上記複数の制御タイミング設定手段により設定される制御タイミングに応じて、上記負荷に供給する電力量についての所定の可変結果が得られるように、上記電源回路における所定動作を制御する
電源装置。 - 電源回路に接続される負荷に供給される電力が所定以上とされる状態を検出する検出手順と、
上記検出手順の検出出力を入力して、それぞれ異なる所定の時定数に応じて複数の制御タイミングを設定する制御タイミング設定手順と、
上記制御タイミング設定手順により設定された制御タイミングにより、上記負荷に供給する電力量が可変されるように上記電源回路における所定動作を制御する制御信号を所定期間出力する制御手順と、
を実行し、
上記制御手順は、上記制御タイミング設定手順において設定される複数の制御タイミングに応じて、上記負荷に供給する電力量についての所定の可変結果が得られるように、上記電源回路における所定動作を制御する
電源回路の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004073238A JP4525120B2 (ja) | 2004-03-15 | 2004-03-15 | 電源制御装置、電源装置、電源回路の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004073238A JP4525120B2 (ja) | 2004-03-15 | 2004-03-15 | 電源制御装置、電源装置、電源回路の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005261168A JP2005261168A (ja) | 2005-09-22 |
| JP4525120B2 true JP4525120B2 (ja) | 2010-08-18 |
Family
ID=35086345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004073238A Expired - Fee Related JP4525120B2 (ja) | 2004-03-15 | 2004-03-15 | 電源制御装置、電源装置、電源回路の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4525120B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022208881A1 (ja) * | 2021-04-02 | 2022-10-06 | 三菱電機株式会社 | 電源回路、冷蔵庫及び空気調和機 |
| JP7493676B2 (ja) | 2021-04-02 | 2024-05-31 | 三菱電機株式会社 | 電源回路、冷蔵庫及び空気調和機 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01180825U (ja) * | 1988-05-26 | 1989-12-26 | ||
| JP2000166227A (ja) * | 1998-11-27 | 2000-06-16 | Nec Data Terminal Ltd | スイッチング電源の過電流保護回路 |
| JP2000324817A (ja) * | 1999-05-17 | 2000-11-24 | Murata Mfg Co Ltd | 電源回路 |
| JP2001119933A (ja) * | 1999-10-19 | 2001-04-27 | Fujitsu Denso Ltd | 過電流保護回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3283591B2 (ja) * | 1992-10-16 | 2002-05-20 | 沖電気工業株式会社 | 過電流保護回路 |
| JPH06269159A (ja) * | 1993-03-11 | 1994-09-22 | Sony Corp | スイッチング電源回路 |
| JPH06276734A (ja) * | 1993-03-15 | 1994-09-30 | Fujitsu Denso Ltd | 過電流保護回路 |
| JP3459143B2 (ja) * | 1995-08-09 | 2003-10-20 | ソニー株式会社 | スイッチングコンバータにおける過負荷保護方法 |
| JP3415759B2 (ja) * | 1998-02-17 | 2003-06-09 | 富士通アクセス株式会社 | スイッチング電源装置の過電流保護回路 |
-
2004
- 2004-03-15 JP JP2004073238A patent/JP4525120B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01180825U (ja) * | 1988-05-26 | 1989-12-26 | ||
| JP2000166227A (ja) * | 1998-11-27 | 2000-06-16 | Nec Data Terminal Ltd | スイッチング電源の過電流保護回路 |
| JP2000324817A (ja) * | 1999-05-17 | 2000-11-24 | Murata Mfg Co Ltd | 電源回路 |
| JP2001119933A (ja) * | 1999-10-19 | 2001-04-27 | Fujitsu Denso Ltd | 過電流保護回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022208881A1 (ja) * | 2021-04-02 | 2022-10-06 | 三菱電機株式会社 | 電源回路、冷蔵庫及び空気調和機 |
| JP7493676B2 (ja) | 2021-04-02 | 2024-05-31 | 三菱電機株式会社 | 電源回路、冷蔵庫及び空気調和機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005261168A (ja) | 2005-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4251111B2 (ja) | 電源制御装置、電源回路の制御方法 | |
| EP2290796B1 (en) | Switch mode power supply with burst mode | |
| JP5277952B2 (ja) | スイッチング電源回路 | |
| JP5169135B2 (ja) | スイッチング電源装置 | |
| KR100732353B1 (ko) | 자동 버스트모드 동작을 갖는 스위칭 파워서플라이의제어모듈회로 | |
| JP4259577B2 (ja) | スイッチング電源装置および電子装置 | |
| EP1239574A2 (en) | DC-DC converter, power supply circuit, and method for controlling the same | |
| JP2006311689A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2006254590A (ja) | 擬似共振方式スイッチング電源装置及びそれを用いた擬似共振方式スイッチング電源回路 | |
| JP2005137084A (ja) | スイッチング電源装置 | |
| JPH11235036A (ja) | 自励発振型スイッチング電源装置 | |
| US20050242885A1 (en) | Smart voltage rail reduction audio amplifier | |
| JP4525120B2 (ja) | 電源制御装置、電源装置、電源回路の制御方法 | |
| US7705578B2 (en) | Switching regulator | |
| JP2018113811A (ja) | スイッチング電源装置 | |
| US8831247B2 (en) | Phantom power circuit | |
| JP2008022658A (ja) | スイッチング電源回路 | |
| US6005785A (en) | Power supply circuit | |
| JP2007164270A (ja) | 電源装置及びこれを備えた電気機器 | |
| JP4525311B2 (ja) | スイッチング電源装置 | |
| JP2010166553A (ja) | 増幅回路、その起動方法、およびそれらを用いたオーディオ再生装置ならびに電子機器 | |
| JP2006235991A (ja) | 基準電圧発生回路及び駆動回路 | |
| JP4307097B2 (ja) | スイッチング電源回路 | |
| JP2003332848A (ja) | ポップ音防止回路 | |
| KR101171597B1 (ko) | 스위칭 방식 전압 변환기의 인덕터 영 전류 측정 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100524 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |